JP2014090017A - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP2014090017A JP2014090017A JP2012237996A JP2012237996A JP2014090017A JP 2014090017 A JP2014090017 A JP 2014090017A JP 2012237996 A JP2012237996 A JP 2012237996A JP 2012237996 A JP2012237996 A JP 2012237996A JP 2014090017 A JP2014090017 A JP 2014090017A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- insulating substrate
- thickness
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体チップ11を実装した絶縁基板12と、一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極18を有するプリント基板14と、前記絶縁基板と前記プリント基板とを内部に封入する樹脂封止材24とを備え、前記プリント基板のポスト電極18と前記半導体チップ11とが電気的接合材19で接合され、前記電気的接合材19の厚さをヤング率で除算した値が4.5〜21.6×10−5mm3/kgfになるように当該電気的接合材の厚みを設定している。
【選択図】図1
Description
このパワー半導体モジュールとして、絶縁板上に形成された金属箔上に接合された少なくとも一つの半導体素子(半導体チップ)と、半導体素子(半導体チップ)に対向して配置されたプリント基板と、このプリント基板の第1及び第2の主面に形成された金属箔の少なくとも一つと半導体素子(半導体チップ)の主電極の少なくとも一つとを電気的に接続する複数のポスト電極とを備えた半導体装置(半導体モジュール)が提案されている(例えば、特許文献1参照)。
さらに、半導体チップ205は、半田層212を介して各々のポスト電極211に接合されている。
すなわち、プリント基板203のポスト電極211は、はんだ212によって半導体チップ205に接合されている。その際、はんだ212の量が多いと、毛細管現象によりはんだ212がポスト電極211を這い上がり、極端な場合、ポスト電極211がはんだ212でほとんど覆われてしまう。図11に概略図を示す。一般的にポスト電極211は銅からなり線膨張係数が16.5×10−6(1/℃)であり、はんだ212は種類により異なるが22.0〜24.0×10−6(1/℃)程度である。その結果、半導体チップ205が通電により発熱したり周囲の温度が上がった際に、はんだ212とポスト電極211との線膨張係数差により、ポスト電極211には上下に引っ張られる方向に力が働く。図12にその際の状態を示す。ポスト電極211が上下に引っ張られることにより、最終的には半導体チップ205に力が働き、最悪の場合、半導体チップ205が変形するダメージを与える。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、ポスト電極がはんだ等の電気的接合材で覆われた場合でもはんだとポスト電極との線膨張係数差による半導体チップへの影響を抑制することができるパワー半導体モジュールを提供することを目的としている。
ここで、電気的接合材としては、はんだ又は金属系接合材で構成することが好ましい。
図1は本発明を適用し得る1in1タイプのパワー半導体モジュールを示す断面図、図7は本発明を適用し得る2in1タイプのパワー半導体モジュールを示す図である。
先ず、本発明を適用し得る1in1タイプのパワー半導体モジュールを図1について説明する。この1in1タイプのパワー半導体モジュール10は、1つのパワー半導体モジュール内に1つのパワーデバイスを内装したものである。
半導体回路13は、半導体チップ11が絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor,以下IGBTと称す)またはパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やフリー・ホイーリング・ダイオード(Free Wheeling Diode,FWD)などのパワーデバイスにより構成されている。
また、半導体チップ11は、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、SiC基板上に形成したものでもよい。
ここで、絶縁基板12上に配置される半導体チップ(パワーデバイス)11は、図2に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
なお、図1のように半導体チップ11を絶縁基板12の銅箔15a上で前後方向に配置せずに、左右方向に並べて配置することもできる。
パワー半導体モジュール10の各構成要素は、例えば熱硬化性樹脂のエポキシ樹脂材料による樹脂封止材24よってモールド成型され、保護される。その結果、パワー半導体モジュール10の外形は、全体として平面視で矩形形状をなす直方体状のモールド成型体25として形成されている。
この場合、前述した従来例で説明したように、第2のはんだ19の量が多すぎる場合には、図3に示すように、第2のはんだ19が毛管現象によってポスト電極18を這い上がり、極端な場合、ポスト電極18が第2のはんだ19でほとんど覆われてしまう。
その結果、半導体チップ11が通電により発熱したり周囲の温度が上がったりした際に、第2のはんだ19とポスト電極18との線膨張係数差により、ポスト電極18には上下に引っ張られる方向に力が働く。
このため、本発明者等は、種々のシミュレーションを行って半導体チップ11に与える影響度を調べた。このシミュレーションの結果、半導体チップ11の下側すなわち絶縁基板12と接合する第1のはんだ17の厚みを調整することにより、ポスト電極18と第2のはんだ19との線膨張係数差によって半導体チップ11に働く力を抑制することができることを見出した。
はんだ変形量Δt≒はんだひずみε×はんだ厚さts
≒はんだ部応力σ/はんだヤング率E×はんだ厚さts
≒半田部応力σ×(はんだ厚さts/はんだヤング率E)
はんだ厚さtsが厚いほど、またはんだヤング率Eが小さなほど、「はんだ厚さts/はんだヤング率E」の値は大きくなる。その結果、はんだ変形量が増え、半導体チップ11に働く力が低減し、図6から明らかなように、信頼性試験(パワーサイクル試験)の繰り返し回数は増えていき、およそ4.5×10−5mm3/kgf以上で目標値以上となる。また、現実的なはんだ厚さtsから「はんだ厚さts/はんだヤング率E」の上限値は21.6×10−5mm3/kgfとなる。
この第2の実施形態では、本発明を2in1タイプのパワー半導体モジュールに適用したものである。
2in1タイプのパワー半導体モジュール30は、1つのパワー半導体モジュール内に2つのパワーデバイスを内装したものである。
なお、図示をわかりやすくするために、図7においては、一つの絶縁基板32A、32B上に一つの半導体チップ31A、31Bのみを表示している。実際は、一つの絶縁基板32A、32Bのおもて面側の導体層上に、IGBTなどのスイッチングデバイスとFWDを配置して、図8の等価回路に示すように接続している。
絶縁基板32Aのおもて面側の導体層(銅箔35aおよび銅板36A)には、導体層上に配置された複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。同様に、絶縁基板32Bのおもて面側の銅箔35aおよび銅板36Bにも、導体層上に配置された複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。
ここで、一つの絶縁基板32A、32B上に配置される半導体チップ(パワーデバイス)は、図8に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
ここでは、一方の半導体チップ31Bの下面にはトランジスタQ1のコレクタ電極が形成され、銅板36Bを介してパワー半導体モジュール30の外部入力用端子(コレクタ端子C1)を構成する接続端子としてのピン状導電体(ピン端子)40に接続されている。他方の半導体チップ31Aの裏面に形成されたトランジスタQ2のコレクタ電極も、銅板36Aを介して外部出力用端子(コレクタ兼エミッタ端子C2/E1)を構成する接続端子としてのピン状導電体(ピン端子)41に接続されている。なお、プリント基板34とピン状導電体(ピン端子)41は電気的には接続されていない。
パワー半導体モジュール30の各構成要素は、例えば熱硬化性樹脂のエポキシ樹脂材料による樹脂封止材46によってモールド成型され、保護される。その結果、パワー半導体モジュール30の外形は、全体として平面視で矩形形状をなす直方体状のモールド成型体47として形成されている。
その結果、半導体チップ31A,31Bが通電により発熱したり周囲の温度が上がったりした際に、第2のはんだ39A,39Bとポスト電極38A,38Bとの線膨張係数差により、ポスト電極38A,38Bには上下に引っ張られる方向に力が働く。
この第2の実施形態においても、前述した第1の実施形態と同様に、半導体チップ11の下側すなわち絶縁基板12と接合する第1のはんだ17の厚みを調整することにより、ポスト電極18と第2のはんだ19との線膨張係数差によって半導体チップ11に働く力を抑制することができることを見出した。
はんだ変形量Δt≒はんだひずみε×はんだ厚さts
≒はんだ部応力σ/はんだヤング率E×はんだ厚さts
≒半田部応力σ×(はんだ厚さts/はんだヤング率E)
この図6から明らかなように、第2の実施形態でも、はんだ厚さtsが厚いほど、またはんだヤング率Eが小さなほど、「はんだ厚さts/はんだヤング率E」の値は大きくなる。その結果、はんだ変形量が増え、半導体チップ11に働く力が低減し、信頼性試験(パワーサイクル試験)の繰り返し回数は増えていき、およそ4.5×10−5mm3/kgf以上で目標値以上となる。また、現実的なはんだ厚さtsから「はんだ厚さts/はんだヤング率E」の上限値は21.6×10−5mm3/kgfとなる。
Claims (3)
- 半導体チップを実装した絶縁基板と、
一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極を有するプリント基板と、
前記絶縁基板と前記プリント基板とを内部に封入する樹脂封止材とを備え、
前記半導体チップと前記絶縁基板とが第1の電気的接合材で接合されるとともに、前記プリント基板のポスト電極と前記半導体チップとが第2の電気的接合材で接合され、
前記第1の電気的接合材の厚さを当該第1の電気的接合材のヤング率で除算した値が4.5〜21.6×10−5mm3/kgfになるように当該電気的接合材の厚みを設定した
ことを特徴とするパワー半導体モジュール。 - 半導体チップを実装した絶縁基板と、
前記半導体チップからの熱を放熱する放熱ベースと、
一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極を有するプリント基板と、
前記絶縁基板、前記放熱ベース及び前記プリント基板を収納する外囲樹脂ケースと、
外囲樹脂ケース内に充填されたゲル状絶縁封止材とを備え、
前記半導体チップと前記絶縁基板とが第1の電気的接合材で接合されるとともに、前記プリント基板のポスト電極と前記半導体チップとが第2の電気的接合材で接合され、
前記第1の電気的接合材の厚さを当該第1の電気的接合材のヤング率で除算した値が4.5〜21.6×10−5mm3/kgfになるように当該電気的接合材の厚みを設定した
ことを特徴とするパワー半導体モジュール。 - 前記電気的接合材は、はんだ又は金属系接合材で構成されていることを特徴とする請求項1又は2に記載のパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012237996A JP5987635B2 (ja) | 2012-10-29 | 2012-10-29 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012237996A JP5987635B2 (ja) | 2012-10-29 | 2012-10-29 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014090017A true JP2014090017A (ja) | 2014-05-15 |
JP5987635B2 JP5987635B2 (ja) | 2016-09-07 |
Family
ID=50791712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012237996A Expired - Fee Related JP5987635B2 (ja) | 2012-10-29 | 2012-10-29 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5987635B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108461604A (zh) * | 2018-05-31 | 2018-08-28 | 福建鸿博光电科技有限公司 | 一种led灯集成封装方法及封装结构 |
JP2019153699A (ja) * | 2018-03-02 | 2019-09-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7347153B2 (ja) | 2019-11-19 | 2023-09-20 | 富士電機株式会社 | 電力用半導体モジュール |
CN108461604B (zh) * | 2018-05-31 | 2024-06-07 | 福建鸿博光电科技有限公司 | 一种led灯集成封装方法及封装结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231883A (ja) * | 2001-01-31 | 2002-08-16 | Hitachi Ltd | パワー半導体モジュールおよびそれを用いた電力変換装置 |
JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
-
2012
- 2012-10-29 JP JP2012237996A patent/JP5987635B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231883A (ja) * | 2001-01-31 | 2002-08-16 | Hitachi Ltd | パワー半導体モジュールおよびそれを用いた電力変換装置 |
JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019153699A (ja) * | 2018-03-02 | 2019-09-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7052426B2 (ja) | 2018-03-02 | 2022-04-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN108461604A (zh) * | 2018-05-31 | 2018-08-28 | 福建鸿博光电科技有限公司 | 一种led灯集成封装方法及封装结构 |
CN108461604B (zh) * | 2018-05-31 | 2024-06-07 | 福建鸿博光电科技有限公司 | 一种led灯集成封装方法及封装结构 |
JP7347153B2 (ja) | 2019-11-19 | 2023-09-20 | 富士電機株式会社 | 電力用半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP5987635B2 (ja) | 2016-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4459883B2 (ja) | 半導体装置 | |
US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US7855464B2 (en) | Semiconductor device having a semiconductor chip and resin sealing portion | |
KR101388737B1 (ko) | 반도체 패키지, 반도체 모듈, 및 그 실장 구조 | |
US20160005675A1 (en) | Double sided cooling chip package and method of manufacturing the same | |
US20090057929A1 (en) | Semiconductor device | |
JP5930070B2 (ja) | 半導体装置 | |
CN109473415B (zh) | 具有顶侧冷却部的smd封装 | |
JP2005197435A (ja) | 電力半導体装置 | |
KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
US20180174987A1 (en) | Semiconductor device | |
JP2011199161A (ja) | 半導体装置 | |
EP3584834A1 (en) | Semiconductor device | |
JP5987635B2 (ja) | パワー半導体モジュール | |
JP5962364B2 (ja) | パワー半導体モジュール | |
KR100598652B1 (ko) | 반도체장치 | |
JP4449724B2 (ja) | 半導体モジュール | |
JP5962365B2 (ja) | パワー半導体モジュール | |
US20230215788A1 (en) | Power module and manufacturing method thereof, converter, and electronic device | |
CN112530915A (zh) | 半导体装置 | |
JP2015023226A (ja) | ワイドギャップ半導体装置 | |
US6664629B2 (en) | Semiconductor device | |
JP2017069351A (ja) | 半導体装置 | |
JP2006294729A (ja) | 半導体装置 | |
US20230087499A1 (en) | Semiconductor unit and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5987635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |