JP5962364B2 - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP5962364B2 JP5962364B2 JP2012202076A JP2012202076A JP5962364B2 JP 5962364 B2 JP5962364 B2 JP 5962364B2 JP 2012202076 A JP2012202076 A JP 2012202076A JP 2012202076 A JP2012202076 A JP 2012202076A JP 5962364 B2 JP5962364 B2 JP 5962364B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- printed circuit
- post electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
このパワー半導体モジュールとして、絶縁板上に形成された金属箔上に接合された少なくとも一つの半導体素子(半導体チップ)と、半導体素子(半導体チップ)に対向して配置されたプリント基板と、このプリント基板の第1及び第2の主面に形成された金属箔の少なくとも一つと半導体素子(半導体チップ)の主電極の少なくとも一つとを電気的に接続する複数のポスト電極とを備えた半導体装置(半導体モジュール)が提案されている(例えば、特許文献1参照)。
さらに、半導体チップ205は、半田層212を介して各々のポスト電極211に接合されている。
すなわち、プリント基板203のポスト電極211は、はんだ212によって半導体チップ205に接合されている。その際、はんだ212の量が多いと、毛細管現象によりはんだ212がポスト電極211を這い上がり、極端な場合、ポスト電極211がはんだ212でほとんど覆われてしまう。図10に概略図を示す。一般的にポスト電極211は銅からなり線膨張係数が16.5×10−6(1/℃)であり、はんだ212は種類により異なるが22.0〜24.0×10−6(1/℃)程度である。その結果、半導体チップ205が通電により発熱したり周囲の温度が上がった際に、はんだ212とポスト電極211との線膨張係数差により、ポスト電極211には上下に引っ張られる方向に力が働く。図11にその際の状態を示す。ポスト電極211が上下に引っ張られることにより、最終的には半導体チップ205に力が働き、最悪の場合、半導体チップ205が変形するダメージを与える。
ここで、電気的接合材としては、はんだ又は金属系接合材で構成することが好ましい。
図1は本発明を適用し得る1in1タイプのパワー半導体モジュールを示す断面図、図6は本発明を適用し得る2in1タイプのパワー半導体モジュールを示す図である。
先ず、本発明を適用し得る1in1タイプのパワー半導体モジュールを図1について説明する。この1in1タイプのパワー半導体モジュール10は、1つのパワー半導体モジュール内に1つのパワーデバイスを内装したものである。
半導体回路13は、半導体チップ11が絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor,以下IGBTと称す)またはパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やフリー・ホイーリング・ダイオード(Free Wheeling Diode,FWD)などのパワーデバイスにより構成されている。
また、半導体チップ11は、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、SiC基板上に形成したものでもよい。
ここで、絶縁基板101上に配置される半導体チップ(パワーデバイス)11は、図2に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
なお、図1のように半導体チップ11を絶縁基板101の銅箔15a上で前後方向に配置せずに、左右方向に並べて配置することもできる。
パワー半導体モジュール10の各構成要素は、例えば熱硬化性樹脂のエポキシ樹脂材料による樹脂封止材24よってモールド成型され、保護される。その結果、パワー半導体モジュール10の外形は、全体として平面視で矩形形状をなす直方体状のモールド成型体25として形成されている。
この場合、前述した従来例で説明したように、はんだ19の量が多すぎる場合には、図3に示すように、はんだ19が毛管現象によってポスト電極18を這い上がり、極端な場合、ポスト電極18がはんだ19でほとんど覆われてしまう。
その結果、半導体チップ11が通電により発熱したり周囲の温度が上がったりした際に、はんだ19とポスト電極18との線膨張係数差により、ポスト電極18には上下に引っ張られる方向に力が働く。
ポスト電極18に働く力は、ポスト電極18の長さLp(図3参照)が長くはんだ19の量が多いほど、相対的に大きくなる。その結果、半導体チップ11に働く力も大きくなる。
しかしながら、ポスト電極18の長さLpを0mmとすると、半導体チップ11とプリント基板14が接触することになるので、ポスト電極18の長さLpの最小値は、0.2mmに設定する。
図5(a)のように曲げ剛性が小さい場合は、はんだ19の熱膨張によりプリント基板14全体が変形し、その結果、ポスト電極18が上下に引っ張られ最終的には半導体チップ11に大きな力が働く。
この第2の実施形態では、本発明を2in1タイプのパワー半導体モジュールに適用したものである。
2in1タイプのパワー半導体モジュール30は、1つのパワー半導体モジュール内に2つのパワーデバイスを内装したものである。
なお、図示をわかりやすくするために、図6においては、一つの絶縁基板102A、102B上に一つの半導体チップ31A、31Bのみを表示している。実際は、一つの絶縁基板102A、102Bのおもて面側の導体層上に、IGBTなどのスイッチングデバイスとFWDを配置して、図7の等価回路に示すように接続している。
絶縁基板102Aのおもて面側の導体層(銅箔35aおよび銅板36A)には、導体層上に配置された複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。同様に、絶縁基板102Bのおもて面側の銅箔35aおよび銅板36Bにも、導体層上に配置された複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。
ここで、一つの絶縁基板102A、102B上に配置される半導体チップ(パワーデバイス)は、図7に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
ここでは、一方の半導体チップ31Bの下面にはトランジスタQ1のコレクタ電極が形成され、銅板36Bを介してパワー半導体モジュール30の外部入力用端子(コレクタ端子C1)を構成する接続端子としてのピン状導電体(ピン端子)40に接続されている。他方の半導体チップ31Aの裏面に形成されたトランジスタQ2のコレクタ電極も、銅板36Aを介して外部出力用端子(コレクタ兼エミッタ端子C2/E1)を構成する接続端子としてのピン状導電体(ピン端子)41に接続されている。このとき、プリント基板34とピン状導電体(ピン端子)41は接続されていない。
パワー半導体モジュール30の各構成要素は、例えば熱硬化性樹脂のエポキシ樹脂材料による樹脂封止材46によってモールド成型され、保護される。その結果、パワー半導体モジュール30の外形は、全体として平面視で矩形形状をなす直方体状のモールド成型体47として形成されている。
この場合、前述した第1の実施形態で説明したように、はんだ39A,39Bの量が大過ぎる場合には、前述した図3に示すように、はんだ39A,39Bが毛管現象によってはんだ39A,39Bがポスト電極38A,38Bを這い上がり、極端な場合、ポスト電極38A,38Bがはんだ39A,39Bでほとんど覆われてしまう。
その結果、半導体チップ31A,31Bが通電により発熱したり周囲の温度が上がったりした際に、はんだ39A,39Bとポスト電極38A,38Bとの線膨張係数差により、ポスト電極38A,38Bには上下に引っ張られる方向に力が働く。
ポスト電極38A,38Bに働く力は、ポスト電極38A,38Bの長さLpが長くはんだ39A,39Bの量が多いほど、相対的に大きくなる。その結果、半導体チップ31A,31Bに働く力も大きくなる。
しかしながら、ポスト電極38A,38Bの長さLpを0mmとすると、半導体チップ11及び31A,31Bとプリント基板14及び34が接触することになるので、ポスト電極18及び38A,38Bの長さLpの最小値は、0.2mmに設定する。
本実施形態においても、図5(a)のように曲げ剛性が小さい場合は、はんだ39A,39Bの熱膨張によりプリント基板34全体が変形し、その結果、ポスト電極38A,38Bが上下に引っ張られ最終的には半導体チップ31A,31Bに大きな力が働く。
Claims (3)
- 半導体チップを実装した絶縁基板と、
一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極を有するプリント基板と、
前記絶縁基板と前記プリント基板とを内部に封入する樹脂封止材とを備え、
前記プリント基板のポスト電極と前記半導体チップとが電気的接合材で接合され、
前記ポスト電極の長さが0.5mm以下に設定され、且つ上記プリント基板の曲げ剛性が30kgf・mm2以上に設定された
ことを特徴とするパワー半導体モジュール。 - 半導体チップを実装した絶縁基板と、
前記半導体チップからの熱を放熱する放熱ベースと、
一方の面に外部接続端子を配設し、他方の面に前記半導体チップに接続するポスト電極を有するプリント基板と、
前記絶縁基板、前記放熱ベース及び前記プリント基板を収納する外囲樹脂ケースと、
外囲樹脂ケース内に充填されたゲル状絶縁封止材とを備え、
前記プリント基板のポスト電極と前記半導体チップとが電気的接合材で接合され、
前記ポスト電極の長さが0.5mm以下に設定され、且つ上記プリント基板の曲げ剛性が30kgf・mm2以上に設定された
ことを特徴とするパワー半導体モジュール。 - 前記電気的接合材は、はんだ又は金属系接合材で構成されていることを特徴とする請求項1又は2に記載のパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012202076A JP5962364B2 (ja) | 2012-09-13 | 2012-09-13 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012202076A JP5962364B2 (ja) | 2012-09-13 | 2012-09-13 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014057004A JP2014057004A (ja) | 2014-03-27 |
JP5962364B2 true JP5962364B2 (ja) | 2016-08-03 |
Family
ID=50614065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012202076A Expired - Fee Related JP5962364B2 (ja) | 2012-09-13 | 2012-09-13 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5962364B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4203010A4 (en) * | 2020-09-15 | 2024-01-10 | Huawei Technologies Co., Ltd. | POWER MODULE AND MANUFACTURING METHOD THEREFOR, CONVERTER AND ELECTRONIC DEVICE |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4220714A4 (en) * | 2021-05-18 | 2024-07-10 | Fuji Electric Co Ltd | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262444B2 (en) * | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
JP5158102B2 (ja) * | 2010-01-05 | 2013-03-06 | 富士電機株式会社 | 半導体装置 |
JP5644440B2 (ja) * | 2010-12-03 | 2014-12-24 | 富士電機株式会社 | パワー半導体モジュール |
JP5887901B2 (ja) * | 2011-12-14 | 2016-03-16 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2012
- 2012-09-13 JP JP2012202076A patent/JP5962364B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4203010A4 (en) * | 2020-09-15 | 2024-01-10 | Huawei Technologies Co., Ltd. | POWER MODULE AND MANUFACTURING METHOD THEREFOR, CONVERTER AND ELECTRONIC DEVICE |
Also Published As
Publication number | Publication date |
---|---|
JP2014057004A (ja) | 2014-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4459883B2 (ja) | 半導体装置 | |
EP3107120B1 (en) | Power semiconductor module | |
KR101388737B1 (ko) | 반도체 패키지, 반도체 모듈, 및 그 실장 구조 | |
US20110254177A1 (en) | Power electronic package having two substrates with multiple semiconductor chips and electronic components | |
JP5930070B2 (ja) | 半導体装置 | |
CN109473415B (zh) | 具有顶侧冷却部的smd封装 | |
JPWO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4349364B2 (ja) | 半導体装置 | |
GB2485087A (en) | Power electronic package | |
JP2005197435A (ja) | 電力半導体装置 | |
WO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
US11881444B2 (en) | Semiconductor device | |
US20180174987A1 (en) | Semiconductor device | |
KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
JP5962365B2 (ja) | パワー半導体モジュール | |
JP5987635B2 (ja) | パワー半導体モジュール | |
US10373919B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2011199148A (ja) | 半導体装置 | |
EP3584834A1 (en) | Semiconductor device | |
JP5962364B2 (ja) | パワー半導体モジュール | |
CN112530915B (zh) | 半导体装置 | |
JP4449724B2 (ja) | 半導体モジュール | |
JP2017069351A (ja) | 半導体装置 | |
GB2444293A (en) | Double substrate power electronics package | |
JP6604184B2 (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5962364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |