JP2005197435A - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP2005197435A
JP2005197435A JP2004001848A JP2004001848A JP2005197435A JP 2005197435 A JP2005197435 A JP 2005197435A JP 2004001848 A JP2004001848 A JP 2004001848A JP 2004001848 A JP2004001848 A JP 2004001848A JP 2005197435 A JP2005197435 A JP 2005197435A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
semiconductor element
power
power switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004001848A
Other languages
English (en)
Other versions
JP4491244B2 (ja
Inventor
Makoto Kondo
信 近藤
Noriyoshi Arai
規由 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004001848A priority Critical patent/JP4491244B2/ja
Priority to DE200410060935 priority patent/DE102004060935B4/de
Priority to FR0413856A priority patent/FR2879021B1/fr
Priority to CNB2005100037238A priority patent/CN100435333C/zh
Priority to US11/029,379 priority patent/US7535076B2/en
Publication of JP2005197435A publication Critical patent/JP2005197435A/ja
Priority to US12/427,151 priority patent/US7859079B2/en
Application granted granted Critical
Publication of JP4491244B2 publication Critical patent/JP4491244B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】 電力用半導体装置において、主回路の電流容量を向上させ回路抵抗を低下し、素子上で熱分散させエミッタセル分割起因のゲート発振を抑制する。
【解決手段】 電力用スイッチング半導体素子と、該電力用スイッチング半導体素子と逆並列に接続されるフリーホイルダイオードとを備えた電力用半導体装置において、
第１の基板の表主面に形成された回路パターン上に前記電力用スイッチング半導体素子の裏面電極および前記フリーホイルダイオードの裏面電極とを接着し搭載すると共に、前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極と対向するように配設された第２の基板の前記対向主面に形成された回路パターンを、半田付けされる接続導体を介し前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極の夫々に接続したことを特徴とする。
【選択図】図１

Description

本発明は、電力用半導体装置に関する。
従来の一般的な電力用半導体装置の構成を図１３に示す。
金属製のベース板２の上に、セラミックの表裏に回路パターンを金属メッキした絶縁基板４が配置され、その上にＩＧＢＴ／ＭＯＳＦＥＴ等の電力用スイッチング半導体素子６並びにフリーホイルダイオード８が搭載される。電力用スイッチング半導体素子６とフリーホイルダイオード８は、外部端子を内蔵したケース(インサートケース)１８と（外部端子を介して）接続する。ＩＧＢＴなどの電力用スイッチング半導体素子６は、上（表）がエミッタ面、下（裏）がコレクタ面になるように配置され、フリーホイルダイオード８は上（表）がアノード面、下（裏）がカソード面となるように配置されている。全体の回路は、絶縁基板４上のパターンとワイヤ２０を使って構成され、ケース１８に接続されている。これら素子並びに回路を保護するためケース１８内部はゲル（もしくは樹脂、ゲル及び樹脂）３６を注入し蓋で覆っている。
このように、電力用半導体装置において電力用スイッチング半導体素子６のエミッタ面の接続は、ワイヤ２０でなされる。このため、以下のような問題点が生じている。
第一に、このワイヤ２０が細いため電流（の量）に限界があることである。実務上は、ワイヤ２０を太くすることやワイヤ本数を増やすことで主回路に必要な電流容量を確保している。けれども、そのためのワイヤボンドのスペースが必要となる。よって素子並びに装置の小型化が進む中でこの方法には自ずと限界がある。第二に、ワイヤ２０が細いため回路抵抗が大きくなることである。この問題点もワイヤ２０を太くすることやワイヤ本数を増やすことで軽減できるが、上記と同様に自ずと限界がある。第三に、電力用スイッチング半導体素子６上のワイヤ接合面に電流が集中し、熱が局在化することである。素子上のワイヤ接合面を分散させることで熱の集中を軽減しているが、完全に発散させるには到っていない。第四に、半導体装置の短絡時のゲート発振が生じ得ることである。電力用半導体装置では、電力用スイッチング半導体素子６のエミッタセル毎にワイヤ２０を接合し、各セル同士はワイヤ２０の接合先の絶縁基板４上のパターンを介して接続されている。このことにより各セルでアンバランスが生じて、半導体装置の短絡時にゲート発振が起こり装置の破壊若しくは誤動作が起きことがある。各セル同士を直接ワイヤでステッチ接続することでこの問題は解決できる、とも言えそうであるが、ワイヤボンドの回数とそのための面積が増えるため、やはり上記の第一の問題点と同様の眼界がある。第五に、ワイヤの接合のための空間が必要となることである。
以上がワイヤ２０に関する主な問題点である。更に、放熱の問題もある。従来の半導体装置ではベース板裏にグリースを塗布し放熱フィンにネジ止めして放熱を行っている。この場合、片側のみしか放熱に利用できないという問題がある。
なお、特許文献１では、上下に回路付パターンを有するＩＧＢＴモジュールにおいて、主電極の接続は多数のバンプを介して行う技術が開示される。特許文献２では、導電体小片類似の構成の技術の開示がある。特許文献３では、デバイスに多数のバンプを設ける例が示される。特許文献４では、２枚の基板をバネ接続する技術が示される。特許文献５では、パッケージマザーボードの接続において、バンプ中にポールや金属球を埋め込む技術が開示される。特許文献６や特許文献７では、上下２枚のリードフレーム使用のＩＰＭが示される。
特開平１０−５６１３１号公報 特開平８−８３９５号公報 特開平１０−２３３５０９号公報 特開平６−３０２７３４号公報 特開平８−１７９７２号公報 特開２００２−１６２１５公報 特開２００２−７６２５４公報
本発明は、電力用半導体装置において、主回路の電流容量を向上させ回路抵抗を低下し、また、素子上で熱分散させエミッタセル分割起因のゲート発振を抑制することを目的とする。
本発明は上記の目的を達成するためになされたものである。本発明の好適な実施の形態に係る電力用半導体装置は、
電力用スイッチング半導体素子と、該電力用スイッチング半導体素子と逆並列に接続されるフリーホイルダイオードとを備えた電力用半導体装置である。その電力用半導体装置において、
第１の基板の表主面に形成された回路パターン上に前記電力用スイッチング半導体素子の裏面電極および前記フリーホイルダイオードの裏面電極とを接着し搭載すると共に、前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極と対向するように配設された第２の基板の前記対向主面に形成された回路パターンを、半田付けされる接続導体を介し前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極の夫々に接続したことを特徴とする。
本発明を利用することにより、主回路の電流容量を大幅に向上でき回路抵抗を低下できる。また、素子上での熱分散、エミッタセル分割起因のゲート発振の抑制に効果があり、装置全体を小型化できる。さらに、電力用半導体装置の上下両方の面から放熱することもできる。
以下、図面を参照して本発明に係る好適な実施の形態を説明する。
実施の形態１
図１は、本発明の実施の形態１に係る電力用半導体装置である。（１）は以下に説明する第１の基板の上面図、（２）は以下に説明する第２の基板の下面図、（３）は側断面図である。該電力用半導体装置では、第１の基板２４上に電力用スイッチング半導体素子６及びフリーホイルダイオード８が搭載される。ここで、電力用スイッチング半導体素子６のエミッタ面及びフリーホイルダイオード８のアノード面は、接続導体（図では球）２２を介して、回路パターン付絶縁基板である第２の基板２６と接続する。電力用スイッチング半導体素子６は、ＩＧＢＴ／ＭＯＳＦＥＴなどの半導体である
図１（３）に示されるように、第１の基板２４の下方に放熱部としてのヒートシンク３２が接着される。このヒートシンク３２は、第２の基板の上方面に接着することもできる。図１（３）のように直接絶縁基板が外部に露出することで強度に問題が生じるような場合には、下方面にベース板を取り付けたり、一部をコーティングしたり、ケースで覆うことをすればよい。
接続導体２２を始め、其々の部品の接続は、半田付け、超音波接合、若しくは圧接などで行えばよい。実施の形態１では、其々の部品を第１の基板２４上に全て載せるようにしており、よって生産上の困難が避けられ生産性が向上する。また、接続導体２２は、組立後の状態において可撓性を有するようにしている。接続導体２２にかかる応力を吸収するためである。
第１の基板２４と第２の基板２６との間には、ゲル状の絶縁耐熱性充填剤３６（わかりやすさのため、図ではハッチングを施していない）を充填する。この際、図６に示すように、３辺を接着剤や仕切り部材３４等で封鎖し、開口部から注入を行う。注入に際して、開口部からではなく、注射器等で３辺の底辺から行うこともできる。
実施の形態１には次のような利点がある。一般に、伝導体の電流容量はその断面積に比例し電気抵抗は断面積に反比例する。回路の電流容量を増加させ電気抵抗を低下させるには伝導体の断面積を増やせばよい。しかし、電力用半導体装置においては、半導体素子のエミッタ面の面積は限られているため、ワイヤ全体の断面積（１本の断面積×本数）を増やすことには限界がある。しかも、ワイヤで接続する場合には、接続作業をするためのデッドスペースが不可欠である。ここで、実施の形態１のような接続導体２２を利用すると、かようなデッドスペースが不必要である。つまり、素材を同じとして、ワイヤで接続する場合と接続導体で接続する場合とを比較すると、後者のほうが実質的に２倍以上の断面積を持ち得ることとなる。
さらに、対向する第１の基板２４と第２の基板２６は、短距離で接続しているためその分電気・熱抵抗が小さくなる。ここで、どの程度の短距離まで許容されるかは、２つの基板間の絶縁の必要性に依存するが、絶縁充填剤が入れられるから定格電圧３．３ｋＶ程であるなら２ｍｍ程度までは許容され得ると考えられる。
ワイヤには、通常、加工上の便宜からＡｌ（アルミニウム）が利用されている。一方、実施の形態１における接続導体２２では、そのような加工上の便宜を考慮する必要が無いから、（Ａｌより電気・熱伝導率がよい）Ｃｕを使うことができる。
以上のように、実施の形態１において、接続導体を介して回路パターン付絶縁基板を接続することにより、主回路の電気容量の大幅な向上並びに回路抵抗の低下を実現できる。さらに、エミッタセルと接続する実質的な面積が大きく、よって回路パターンに短距離で接続するから、半導体素子上での熱分散の向上や、エミッタセル分割起因のゲート発振の抑制を実現できる。加えて、回路パターン上にワイヤを接続するためのスペースを減らせ得るので、装置全体の平面面積を減らすことができる。高さに関しては、元来電力用半導体装置ではワイヤ高さが必要であるから、実施の形態１を利用したとしても大きく増えることはない。
更に、上下の両面にヒートシンクを取り付けることにより、放熱効果を向上させることが可能である。
実施の形態２
図２は、本発明の実施の形態２に係る電力用半導体装置である。実施の形態２に係る電力用半導体装置は、実施の形態１のものと略同様である。よって、同一部分には同一符号を付して説明を省略し、差異を中心に説明する。（１）が第１の基板の上面図、（２）が第２の基板の下面図、（３）が側断面図であることも、図１と同様である。
実施の形態２に係る電力用半導体装置では、接続導体を利用するのではなく、接続用の突出端３８を備える回路パターン付絶縁基板を第２の基板２６として用いる。接続用の突出端３８は、導電体で構成され、第１の基板２４上の電力用スイッチング半導体素子６のエミッタ面及びフリーホイルダイオード８のアノード面に接続する。
実施の形態２には次のような利点がある。実施の形態１では、接続導体を半導体素子と回路パターン付絶縁基板との両方に接続する必要がある。このため、工程が多く、場合によっては多少の困難が生じることも予想される。実施の形態２では、突出端をそなえる回路パターン付絶縁基板を用いることにより、工程を簡略化できて装置の信頼性も向上させることができる。
実施の形態３
図３は、本発明の実施の形態３に係る電力用半導体装置である。実施の形態３に係る電力用半導体装置も、実施の形態１及び実施の形態２のものと略同様である。よって、同一部分には同一符号を付して説明を省略し、差異を中心に説明する。（１）が第１の基板の上面図、（２）が第２の基板の下面図、（３）が側断面図であることも、図１、図２と同様である。
図３の実施の形態３に係る電力用半導体装置は、実施の形態２に係る電力用半導体装置の接続用の突起を備えた回路パターン付き絶縁基板（第２の基板２６）を利用しつつ、更に、接続導体２２も利用する。つまり、第１の基板２４上の電力用スイッチング半導体素子６のエミッタ面及びフリーホイルダイオード８のアノード面と、第２の基板２６である回路パターン付絶縁基板の回路パターンとを、回路パターンの導電体の突出端３８と接続導体２２とにより、接続する。
実施の形態３のように、接続用の突出端と接続導体とを同時に利用することにより、対向する第１の導体２４と第２の導体２６の接続における、両者の距離と接続に要する面積とを、夫々独立に調整することができる。よって、電流量や熱量や応力などを考慮した最適な設計を行うことができる。
実施の形態４
図４は、本発明の実施の形態４に係る電力用半導体装置である。実施の形態４に係る電力用半導体装置は、実施の形態１乃至実施の形態３のものと略同様である。よって、同一部分には同一符号を付して説明を省略し、差異を中心に説明する。（１）が第１の基板の上面図、（２）が第２の基板の下面図、（３）が側断面図であることも、図１と同様である。
図４の実施の形態４に係る電力用半導体装置は、実施の形態１乃至実施の形態３に係る電力用半導体装置において、第２の基板２６の一部に表裏を導通させる部分と裏面（外側面）回路パターンを作るものである。この裏側主面に配設される回路パターンには、電力用スイッチング半導体素子６を駆動制御する制御用回路４０が搭載される。
このようにすることにより、駆動制御部を別途プリント基板等で用意することなく直接搭載することができる。よって、部品点数を減らし、生産性を向上させることができる。更に、駆動制御部を電力用スイッチング半導体素子６の近傍に置くことで、インダクタンスを小さくでき、より適切な制御が可能となる。
実施の形態５
図５は、本発明の実施の形態５に係る電力用半導体装置である。実施の形態５に係る電力用半導体装置は、実施の形態１乃至実施の形態４のものと略同様である。よって、同一部分には同一符号を付して説明を省略し、差異を中心に説明する。（１）が第１の基板の上面図、（２）が第２の基板の下面図、（３）が側断面図であることも、図１と同様である。
図５の実施の形態５に係る電力用半導体装置は、実施の形態１乃至実施の形態４に係る電力用半導体装置において、少なくとも第１の基板２４がセラミック絶縁基板であり、且つ該セラミック絶縁基板の裏面に複数に分割したヒートシンク３２を接着するものである。
このようにすることにより、放熱性の効率を高め得るだけでなく、ヒートシンクを複数に分割することから、応力を分散させてセラミック基板の熱割れを防止できる。
また、分割したヒートシンクと第１の基板２４とを一体化させてもよい。このようにすると、生産性を向上させ、ボイド・クラック等による接続部の熱抵抗の上昇を避けることができる。
実施の形態６
図７及び図８は、本発明の実施の形態６に係る電力用半導体装置である。（１）が（以下で説明する）第１のリードフレームの上面図、（２）が（以下で説明する）第２のリードフレームの下面図、（３）が側断面図であることは、図１乃至図５と略同様である。
該電力用半導体装置でも、電力用スイッチング半導体素子６と、該電力用スイッチング半導体素子６と逆並列に接続されるフリーホイルダイオード８とを備えるのであるが、両者は、絶縁基板ではなく、リードフレーム（第１のリードフレーム２８）上に搭載される。つまり、第１のリードフレーム２８の表主面に電力用スイッチング半導体素子６の裏面電極と、フリーボイルダイオード８の裏面電極とを接合する。同時に、電力用スイッチング半導体素子６の表面電極とフリーホイルダイオード８の表面電極とに対向する第２のリードフレーム３０の対向主面の一部を突出させ、その突出端３８を電力用スイッチング半導体素子６の表面電極とフリーホイルダイオード８の表面電極とに接続させている。この全体は樹脂にてトランスファーモールドされている。
実施の形態６に係る電力用半導体装置は、実施の形態１のそれと比べると、絶縁耐量は低くなるが、安価で加工のし易いリードフレームを用いるため、安価で生産性の高い電力用半導体装置を提供できる。さらに、外部端子をリードフレームで作ることで部品点数を減らせ生産性を向上できる。
図７の電力用半導体装置は、接続突出端３８を一つの素子に対して複数にして、素子表面のゲート配線を避けている。さらに複数に分けることで応力を緩和することを意図している。図８の電力用半導体装置は接、接続突出端３８をベタ板にして接続面積を増やしている。これにより、素子上での電流の集中を避け得る上に、放熱効率を向上できる。
実施の形態７
図９は、本発明の実施の形態７に係る電力用半導体装置である。実施の形態７に係る電力用半導体装置は、実施の形態６のものと略同様である。よって、同一部分には同一符号を付して説明を省略し、差異を中心に説明する。（１）が第１のリードフレームの上面図、（２）が第２のリードフレームの下面図、（３）が側断面図であることも、図７及び図８と略同様である。
実施の形態７では、第１のリードフレーム２８と第２リードフレーム３０のいずれも平板状である。更に、第２のリードフレーム３０の対向主面の所定の位置に複数の接続導体２２を半田付けし、それら複数の接続導体を電力用スイッチング半導体素子６の表面電極とフリーホイルダイオード８の表面電極とに対応付けて半田付けしている。つまり、接続突出端ではなく接続導体２２が上下を繋ぐ。
実施の形態７に係る電力用半導体装置は、実施の形態６のそれと比べると、部品点数は多くなるが、接続部分の形状・材質の選択を増すことができるため、回路抵抗の低減と信頼性の向上が可能となる。
実施の形態７に係る電力用半導体装置において、図１０に示すように、第１のリードフレーム２８と対向する第２のリードフレーム３０の対向主面の裏側に配設される裏側主面にて、電力用スイッチング半導体素子６を駆動制御する制御用回路４０を搭載してもよい。
更に、第２のリードフレームの代わりに、多層プリント基板、又はスルーホール基板を用いて、そこに電力用スイッチング半導体素子６を駆動制御する制御用回路を搭載してもよい。
このように制御用回路４０を搭載することにより、駆動制御部を別途プリント基板等で用意せずに直接搭載することができ、部品点数を滅らし、生産性を向上させることができる。更に駆動制御部を電力用スイッチング半導体素子の近傍に置くことで、インダクタンスを小さくできより適切な制御を可能となる。
実施の形態８
図１１及び図１２は、本発明の実施の形態８に係る電力用半導体素子である。図１１において、（１）は側断面図、（２）は第３のリードフレームの下面図、（３）は第２のリードフレームの上面図、（４）は第１のリードフレームの上面図である。図１２において、（１）は側断面図、（２）は第４のリードフレームの下面図、（３）は第３のリードフレームの上面図、（４）は第４のリードフレームの下面図、（５）は第１のリードフレームの上面図である。
図１１、図１２の電力用半導体装置は、実施の形態１乃至実施の形態７を応用するものであり、リードフレーム（または絶縁基板）を２枚ではなく３枚以上としている。
通常の電力用半導体装置では、搭載する素子を増やすと平面方向に広がるしかないため、平面面積がその分大きくなる。本実施の形態では、立体方向に配置するため、平面面積を大幅に減らすことができる。その分高さが増えるとも考えられるが、従来技術ではワイヤ接続のために相当の高さが必要であるのだから、それと比較しても大きく増えることはない。
更に、単に平面面積と回路抵抗を小さくするだけでなく、本実施の形態をインバータ使用する場合、３枚で１アームを形成することができ、共通電位部を別途設けずに済む。また、貼り合せによるインダクタンスの低減を図ることでサージ抑制の効果もある。
特に図１１の装置では、主電流経路が対面になっているため、インダクタンスの低減を図ることができる。また、特に図１２の装置では、放熱部に素子が近く効果的に放熱することができる。
本発明の実施の形態１に係る電力用半導体装置である。 本発明の実施の形態２に係る電力用半導体装置である。 本発明の実施の形態３に係る電力用半導体装置である。 本発明の実施の形態４に係る電力用半導体装置である。 本発明の実施の形態５に係る電力用半導体装置である。 第１の基板と第２の基板との間にゲル状の絶縁耐熱性充填剤を充填する模式図である。 本発明の実施の形態６に係る電力用半導体装置である。 本発明の実施の形態６に係る電力用半導体装置である。 本発明の実施の形態７に係る電力用半導体装置である。 本発明の実施の形態７に係る電力用半導体装置である。 本発明の実施の形態８に係る電力用半導体装置である。 本発明の実施の形態８に係る電力用半導体装置である。 従来の一般的な電力用半導体装置の構成である。
符号の説明
６ 電力用スイッチング半導体素子、 ８ フリーホイルダイオード、 ２４ 第１の基板、 ２６ 第２の基板、 ２８ 第１のリードフレーム、 ３０ 第２のリードフレーム、 ３２ ヒートシンク、 ３８ 接続（用）突出端。

Claims (16)

  1. 電力用スイッチング半導体素子と、該電力用スイッチング半導体素子と逆並列に接続されるフリーホイルダイオードとを備えた電力用半導体装置において、
    第１の基板の表主面に形成された回路パターン上に前記電力用スイッチング半導体素子の裏面電極および前記フリーホイルダイオードの裏面電極とを接着し搭載すると共に、前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極と対向するように配設された第２の基板の前記対向主面に形成された回路パターンを、半田付けされる接続導体を介し前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極の夫々に接続したことを特徴とする電力用半導体装置。
  2. 電力用スイッチング半導体素子と、該電力用スイッチング半導体素子と逆並列に接続されるフリーホイルダイオードとを備えた電力用半導体装置において、
    第１の基板の表主面に形成された回路パターン上に前記電力用スイッチング半導体素子の裏面電極および前記フリーホイルダイオードの裏面電極とを接着し搭載すると共に、前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極と対向するように配設された第２の基板の前記対向主面に形成された回路パターンを部分的に突出させ、その突出端を前記電力用スイッチング半導体素子の表面電極および前記フリーホイルダイオードの表面電極の夫々に半田付け接続したことを特徴とする電力用半導体装置。
  3. 第２の基板の第１の基板と対向する対向主面の裏側に配設される裏側主面に前記電力用スイッチング半導体素子を駆動制御する制御用ＩＣを搭載したことを特徴とする請求項１または請求項２に記載の電力用半導体装置。
  4. 少なくとも第１の基板がセラミック絶縁基板であり、該セラミック基板の裏面に複数に分割したヒートシンクを接着したことを特徴とする請求項１乃至請求項３のうちのいずれか一つに記載の電力用半導体装置。
  5. 少なくとも第１の基板がセラミック絶縁基板であり、該セラミック基板の裏面にヒートシンク機能を持つ形状を形成した請求項１乃至請求項３のうちのいずれか一つに記載の電力用半導体装置。
  6. 外部導出リードの一端を基板に半田付けする場合に、それら半田付けの全てを第１の基板の表主面に形成された回路パターンに行なうことを特徴とする請求項１乃至請求項４のうちのいずれか一つに記載の電力用半導体装置。
  7. 第１の基板と、第２の基板間に絶縁耐熱性充填材を充填したことを特徴とする請求項１乃至請求項６のうちのいずれか一つに記載の電力用半導体装置。
  8. 絶縁耐熱性充填材は熱硬化性樹脂を圧入したことを特徴とする請求項７記載の電力用半導体装置。
  9. 絶縁耐熱性充填材はゲル状としたことを特徴とする請求項７記載の電力用半導体装置。
  10. 第１の基板と第２の基板の外周縁の近傍において、該外周縁に沿って紐状の第１の仕切り部材をコ字状をなすように配設して前記第１の基板と前記第２の基板とに接着し、前記コ字状の開口部からゲル状の耐熱性充填材を充填し、その後、前記開口部に配設され前記第１の基板および第２の基板に接着される第２の仕切り部材で前記絶縁耐熱性充填材を密閉したことを特徴とする請求項７記載の電力用半導体装置。
  11. 接続導体は組立状態において可撓性を有すことを特徴とする請求項１または請求項３に記載の電力用半導体装置。
  12. 電力用スイッチング半導体素子と、該電力用スイッチング半導体素子と逆並列に接続されるフリーホイルダイオードとを備えた電力用半導体装置において、
    第１のリードフレームの表主面に前記電力用スイッチング半導体素子の裏面電極と、前記フリーホイルダイオードの裏面電極とを接合すると共に、前記電力用スイッチング半導体素子の表面電極と前記フリーホイルダイオードの表面電極とに対向する第２のリードフレームの対向主面の一部を突出させ、その突出端を前記電力用スイッチング半導体素子の表面電極と前記フリーホイルダイオードの表面電極とに対応接続したことを特徴とする電力用半導体装置。
  13. 電力用スイッチング半導体素子と、該電力用スイッチング半導体素子と逆並列に接続されるフリーホイルダイオードとを備えた電力用半導体装置において、
    平板状の第１のリードフレームの表主面に前記電力用スイッチング半導体素子の裏面電極と、前記フリーホイルダイオードの裏面電極とを接合すると共に、前記電力用スイッチング半導体素子の表面電極と前記フリーホイルダイオードの表面電極とに対向する平板状の第２のリードフレームの対向主面の所定の位置に半田付けされる複数の接続導体を前記電力用スイッチング半導体素子の表面電極と前記フリーホイルダイオードの表面電極とに対応し半田付け接続したことを特徴とする電力用半導体装置。
  14. 第２のリードフレームの第１のリードフレームと対向する対向主面の裏側に配設される裏側主面に前記電力用スイッチング半導体素子を駆動制御する制御用ＩＣを搭載したことを特徴とする請求項１２または請求項１３に記載の電力用半導体装置。
  15. 第２のリードフレームの代わりに、多層プリント基板、又はスルーホール基板を用い駆動制御する制御用ＩＣを搭載したことを特徴とする請求項１４に記載の電力用半導体装置。
  16. 基板またはリードフレームを３枚以上とすることを特徴とする、請求項１乃至請求項１３のうちのいずれか一つに記載の電力用半導体装置。

JP2004001848A 2004-01-07 2004-01-07 電力半導体装置 Expired - Lifetime JP4491244B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004001848A JP4491244B2 (ja) 2004-01-07 2004-01-07 電力半導体装置
DE200410060935 DE102004060935B4 (de) 2004-01-07 2004-12-17 Leistungshalbleitervorrichtung
FR0413856A FR2879021B1 (fr) 2004-01-07 2004-12-23 Dispositif a semiconducteur de puissance
CNB2005100037238A CN100435333C (zh) 2004-01-07 2005-01-06 电力半导体装置
US11/029,379 US7535076B2 (en) 2004-01-07 2005-01-06 Power semiconductor device
US12/427,151 US7859079B2 (en) 2004-01-07 2009-04-21 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004001848A JP4491244B2 (ja) 2004-01-07 2004-01-07 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2005197435A true JP2005197435A (ja) 2005-07-21
JP4491244B2 JP4491244B2 (ja) 2010-06-30

Family

ID=34709021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004001848A Expired - Lifetime JP4491244B2 (ja) 2004-01-07 2004-01-07 電力半導体装置

Country Status (5)

Country Link
US (2) US7535076B2 (ja)
JP (1) JP4491244B2 (ja)
CN (1) CN100435333C (ja)
DE (1) DE102004060935B4 (ja)
FR (1) FR2879021B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281443A (ja) * 2006-03-15 2007-10-25 Hitachi Ltd 電力用半導体装置
JP2008118035A (ja) * 2006-11-07 2008-05-22 Denso Corp パワー半導体モジュール実装構造
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009099927A (ja) * 2007-09-26 2009-05-07 Rohm Co Ltd 半導体装置
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法
US8705257B2 (en) 2010-11-03 2014-04-22 Denso Corporation Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements
JP2014199955A (ja) * 2014-07-28 2014-10-23 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP2018515941A (ja) * 2015-05-08 2018-06-14 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスおよび半導体パワーデバイスの組立て方法
JP2020113782A (ja) * 2015-05-08 2020-07-27 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスの組立て方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
DE102006040838B4 (de) * 2006-08-31 2009-11-12 DENSO CORPORATION, Kariya-shi Elektronische Leistungspackung mit zwei Substraten mit mehreren Halbleiterchips und elektronischen Komponenten
DE102006040820B4 (de) * 2006-08-31 2009-07-02 Denso Corporation, Kariya Elektrische Leistungspackung mit zwei Substraten mit mehreren elektronischen Komponenten
DE102007005233B4 (de) 2007-01-30 2021-09-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Leistungsmodul
US7973387B2 (en) * 2007-06-08 2011-07-05 Continental Automotive Systems Us, Inc. Insulated gate bipolar transistor
KR101078743B1 (ko) * 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
JP2020004784A (ja) * 2018-06-26 2020-01-09 三菱電機株式会社 パワーモジュールおよび電力変換装置
US11477889B2 (en) 2018-06-28 2022-10-18 Black & Decker Inc. Electronic switch module with an integrated flyback diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278255A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 樹脂封止型半導体装置
JPH07273276A (ja) * 1994-03-28 1995-10-20 Nissan Motor Co Ltd パワー素子とスナバ素子の接続構造及びその実装構造
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JP2001501376A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト サンドイッチ構造のマイクロエレクトロニクス構成部材
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
JPS6272147A (ja) * 1985-09-26 1987-04-02 Toshiba Corp 樹脂封止型半導体装置
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JPH06302734A (ja) 1993-04-14 1994-10-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2991010B2 (ja) * 1993-09-29 1999-12-20 富士電機株式会社 半導体装置およびその製造方法
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
JP3022178B2 (ja) * 1994-06-21 2000-03-15 日産自動車株式会社 パワーデバイスチップの実装構造
JP2581456B2 (ja) * 1994-06-27 1997-02-12 日本電気株式会社 部品の接続構造及びその製造方法
JPH09283887A (ja) * 1996-04-16 1997-10-31 Toshiba Corp 半導体装置及びこの装置に用いる金属絶縁基板
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
FR2759493B1 (fr) * 1997-02-12 2001-01-26 Motorola Semiconducteurs Dispositif de puissance a semiconducteur
GB2334143A (en) * 1998-02-07 1999-08-11 Motorola Inc An electronic device package
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
FR2785447B1 (fr) * 1998-10-30 2000-12-15 Alstom Technology Procede de raccordement electrique de puces de transistor igbt montees sur une plaquette de circuits integres
FR2785448B1 (fr) * 1998-10-30 2001-01-26 Alstom Technology Procede de fabrication d'une electrode de commande de grille pour transistor igbt
FR2786655B1 (fr) * 1998-11-27 2001-11-23 Alstom Technology Dispositif electronique de puissance
FR2786656B1 (fr) * 1998-11-27 2001-01-26 Alstom Technology Composant electronique de puissance comportant des moyens de refroidissement
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6864574B1 (en) * 1999-11-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor package
US6350954B1 (en) * 2000-01-24 2002-02-26 Motorola Inc. Electronic device package, and method
JP2002016215A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置モジュール
FR2811475B1 (fr) * 2000-07-07 2002-08-23 Alstom Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu
JP4085563B2 (ja) * 2000-08-24 2008-05-14 富士電機ホールディングス株式会社 パワー半導体モジュールの製造方法
FR2814907A1 (fr) * 2000-10-03 2002-04-05 Alstom Module electronique de puissance et bras d'onduleur comportant un tel module
EP1209742A1 (de) * 2000-11-22 2002-05-29 ABB Schweiz AG Hochleistungshalbleitermodul sowie Anwendung eines solchen Hochleistungshalbleitermoduls
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
JP2003243608A (ja) * 2002-02-15 2003-08-29 Mitsubishi Electric Corp 電力用モジュール
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278255A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 樹脂封止型半導体装置
JPH07273276A (ja) * 1994-03-28 1995-10-20 Nissan Motor Co Ltd パワー素子とスナバ素子の接続構造及びその実装構造
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JP2001501376A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト サンドイッチ構造のマイクロエレクトロニクス構成部材
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281443A (ja) * 2006-03-15 2007-10-25 Hitachi Ltd 電力用半導体装置
JP2008118035A (ja) * 2006-11-07 2008-05-22 Denso Corp パワー半導体モジュール実装構造
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009099927A (ja) * 2007-09-26 2009-05-07 Rohm Co Ltd 半導体装置
US8705257B2 (en) 2010-11-03 2014-04-22 Denso Corporation Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2014199955A (ja) * 2014-07-28 2014-10-23 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP2018515941A (ja) * 2015-05-08 2018-06-14 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスおよび半導体パワーデバイスの組立て方法
US10714428B2 (en) 2015-05-08 2020-07-14 Agile Power Switch 3D—Integration Apsi3D Semiconductor power device and a method of assembling a semiconductor power device
JP2020113782A (ja) * 2015-05-08 2020-07-27 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスの組立て方法

Also Published As

Publication number Publication date
DE102004060935B4 (de) 2014-12-24
US7535076B2 (en) 2009-05-19
CN1638119A (zh) 2005-07-13
FR2879021A1 (fr) 2006-06-09
US20050146027A1 (en) 2005-07-07
CN100435333C (zh) 2008-11-19
US20090250781A1 (en) 2009-10-08
DE102004060935A1 (de) 2005-08-04
JP4491244B2 (ja) 2010-06-30
FR2879021B1 (fr) 2007-10-26
US7859079B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
JP4491244B2 (ja) 電力半導体装置
EP3107120B1 (en) Power semiconductor module
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8441117B2 (en) Semiconductor device
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
WO2012127696A1 (ja) パワー半導体モジュール及びパワーユニット装置
JP5381444B2 (ja) パワーモジュール
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
EP2889902B1 (en) Electric power semiconductor device
US20140217569A1 (en) Semiconductor device and method of manufacturing the same
JP4349364B2 (ja) 半導体装置
CN110914975A (zh) 功率半导体模块
US20210407881A1 (en) Semiconductor device
JP4061551B2 (ja) 半導体装置
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
JP2017174951A (ja) 半導体装置
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
JP2010225952A (ja) 半導体モジュール
WO2013105456A1 (ja) 回路基板および電子デバイス
WO2020184050A1 (ja) 半導体装置
CN116648783A (zh) 功率半导体装置
JP5682511B2 (ja) 半導体モジュール
JP2004048084A (ja) 半導体パワーモジュール
JP2006294729A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070418

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4491244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term