JP2002016215A - 半導体装置モジュール - Google Patents
半導体装置モジュールInfo
- Publication number
- JP2002016215A JP2002016215A JP2000198473A JP2000198473A JP2002016215A JP 2002016215 A JP2002016215 A JP 2002016215A JP 2000198473 A JP2000198473 A JP 2000198473A JP 2000198473 A JP2000198473 A JP 2000198473A JP 2002016215 A JP2002016215 A JP 2002016215A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- semiconductor device
- semiconductor
- device module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
(57)【要約】
【課題】 装置の小型化、薄型化を共に促進できる構造
を持つ半導体装置モジュールを提供すること。 【解決手段】 制御半導体素子３が実装された実装部位
１ａ、パワー半導体素子２の突起電極８に接続される接
続部位１ｃを有する第１リードフレーム１-1と、パワー
半導体素子２が実装された実装部位１ｂ、制御半導体素
子３の突起電極８に接続される接続部位１ｄを有する第
２リードフレーム1-2とを具備する。そして、少なくと
もパワー半導体素子２の突起電極８の一部と制御半導体
素子３の突起電極８の一部を互いにオーバーラップさせ
た状態で互いに電気的に接続し、この状態で、封止部材
６で封止したことを特徴としている。
を持つ半導体装置モジュールを提供すること。 【解決手段】 制御半導体素子３が実装された実装部位
１ａ、パワー半導体素子２の突起電極８に接続される接
続部位１ｃを有する第１リードフレーム１-1と、パワー
半導体素子２が実装された実装部位１ｂ、制御半導体素
子３の突起電極８に接続される接続部位１ｄを有する第
２リードフレーム1-2とを具備する。そして、少なくと
もパワー半導体素子２の突起電極８の一部と制御半導体
素子３の突起電極８の一部を互いにオーバーラップさせ
た状態で互いに電気的に接続し、この状態で、封止部材
６で封止したことを特徴としている。
Description
【０００１】
【発明の属する技術分野】この発明は、インテリジェン
トパワーデバイスモジュールに代表される半導体装置モ
ジュールに関する。
トパワーデバイスモジュールに代表される半導体装置モ
ジュールに関する。
【０００２】
【従来の技術】図８は、従来のインテリジェントパワー
デバイスモジュールを示す斜視図、図９は、図８に示す
９−９線に沿う断面図である。
デバイスモジュールを示す斜視図、図９は、図８に示す
９−９線に沿う断面図である。
【０００３】図８、図９それぞれに示すように、リード
フレーム１０１は、実装部位１０１ａ、１０１ｂ、接続
部位１０１ｃ、１０１ｄを有する。
フレーム１０１は、実装部位１０１ａ、１０１ｂ、接続
部位１０１ｃ、１０１ｄを有する。
【０００４】実装部位１０１ａには、ＩＧＢＴ、パワー
ＭＯＳＦＥＴ等のパワー半導体素子１０２がハンダ１０
８を用いて実装されている。パワー半導体素子１０２の
電極面に形成された外部電極（図示せず）は、大きなス
イッチング電流を通電するのに十分な太さを持つアルミ
ニウム（Ａｌ）製ボンディングワイヤ１０４を介して接
続部位１０１ｃに電気的に接続されている。
ＭＯＳＦＥＴ等のパワー半導体素子１０２がハンダ１０
８を用いて実装されている。パワー半導体素子１０２の
電極面に形成された外部電極（図示せず）は、大きなス
イッチング電流を通電するのに十分な太さを持つアルミ
ニウム（Ａｌ）製ボンディングワイヤ１０４を介して接
続部位１０１ｃに電気的に接続されている。
【０００５】また、実装部位１０１ｂには、ロジックＬ
ＳＩ等により構成された制御半導体素子１０３がハンダ
１０８を用いて実装されている。制御半導体素子１０３
の電極面に形成された外部電極（図示せず）は、小さな
信号電流を通電する、細い金（Ａｕ）製ボンディングワ
イヤ１０５を介して接続部位１０１ｄに電気的に接続さ
れている。
ＳＩ等により構成された制御半導体素子１０３がハンダ
１０８を用いて実装されている。制御半導体素子１０３
の電極面に形成された外部電極（図示せず）は、小さな
信号電流を通電する、細い金（Ａｕ）製ボンディングワ
イヤ１０５を介して接続部位１０１ｄに電気的に接続さ
れている。
【０００６】制御半導体素子１０３は、パワー半導体素
子１０２を制御する。このため、その外部電極の一部
は、ボンディングワイヤ１０６を介してパワー半導体素
子１０２の外電電極の一部に電気的に接続されている。
ボンディングワイヤ１０６は、例えばスイッチング電流
と信号電流との中間のレベルを持つ制御電流を通電する
もので、アルミニウム製（Ａｌ）、もしくは金製（Ａ
ｕ）である。
子１０２を制御する。このため、その外部電極の一部
は、ボンディングワイヤ１０６を介してパワー半導体素
子１０２の外電電極の一部に電気的に接続されている。
ボンディングワイヤ１０６は、例えばスイッチング電流
と信号電流との中間のレベルを持つ制御電流を通電する
もので、アルミニウム製（Ａｌ）、もしくは金製（Ａ
ｕ）である。
【０００７】このような状態で、リードフレーム１０１
のインナーリード部、パワー半導体素子１０２、制御半
導体素子１０３およびボンディングワイヤ１０４、１０
５、１０６をそれぞれ、樹脂等の封止部材１０７で封止
することで、１個の制御機能付パワーデバイス製品（イ
ンテリジェントパワーデバイスモジュール）が実現され
る。
のインナーリード部、パワー半導体素子１０２、制御半
導体素子１０３およびボンディングワイヤ１０４、１０
５、１０６をそれぞれ、樹脂等の封止部材１０７で封止
することで、１個の制御機能付パワーデバイス製品（イ
ンテリジェントパワーデバイスモジュール）が実現され
る。
【０００８】なお、リードフレーム１０１は、最終的に
は、図中Ａ−Ａ線に沿って切断され、実装部位１０１
ａ、１０１ｂ、接続部位１０１ｃ、１０１ｄがそれぞれ
分離される。分離された実装部位１０１ａ、１０１ｂ、
接続部位１０１ｃ、１０１ｄはそれぞれ、外部端子とな
る。
は、図中Ａ−Ａ線に沿って切断され、実装部位１０１
ａ、１０１ｂ、接続部位１０１ｃ、１０１ｄがそれぞれ
分離される。分離された実装部位１０１ａ、１０１ｂ、
接続部位１０１ｃ、１０１ｄはそれぞれ、外部端子とな
る。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
インテリジェントパワーデバイスモジュールでは、パワ
ー半導体素子１０２と制御半導体素子１０３とをボンデ
ィングワイヤ１０６を介して電気的に接続する。このた
め、パワー半導体素子１０２と制御半導体素子１０３と
を互いに同一平面上に並べて配置しなければならず、装
置の小型化が妨げられている。
インテリジェントパワーデバイスモジュールでは、パワ
ー半導体素子１０２と制御半導体素子１０３とをボンデ
ィングワイヤ１０６を介して電気的に接続する。このた
め、パワー半導体素子１０２と制御半導体素子１０３と
を互いに同一平面上に並べて配置しなければならず、装
置の小型化が妨げられている。
【００１０】また、ボンディングワイヤ１０４、１０
５、１０６は、電極面の上方に向かって凸となるループ
状の形状を持つ。このため、封止部材１０７は、ボンデ
ィングワイヤ１０４、１０５、１０６を外界から十分に
封止するため、厚くしなければならず、装置の薄型化も
妨げられている。
５、１０６は、電極面の上方に向かって凸となるループ
状の形状を持つ。このため、封止部材１０７は、ボンデ
ィングワイヤ１０４、１０５、１０６を外界から十分に
封止するため、厚くしなければならず、装置の薄型化も
妨げられている。
【００１１】この発明は、上記の事情に鑑み為されたも
ので、その目的は、装置の小型化、薄型化を共に促進で
きる構造を持つ半導体装置モジュールを提供することに
ある。
ので、その目的は、装置の小型化、薄型化を共に促進で
きる構造を持つ半導体装置モジュールを提供することに
ある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１態様では、電極面に複数の突起電極
を有する第１半導体素子と、電極面に複数の突起電極を
有する第２半導体素子と、前記第１半導体素子が実装さ
れた実装部位、および前記第２半導体素子の突起電極に
接続される接続部位を有する第１リードフレームと、前
記第２半導体素子が実装された実装部位、および前記第
１半導体素子の突起電極に接続される接続部位を有する
第２リードフレームとを具備する。
に、この発明の第１態様では、電極面に複数の突起電極
を有する第１半導体素子と、電極面に複数の突起電極を
有する第２半導体素子と、前記第１半導体素子が実装さ
れた実装部位、および前記第２半導体素子の突起電極に
接続される接続部位を有する第１リードフレームと、前
記第２半導体素子が実装された実装部位、および前記第
１半導体素子の突起電極に接続される接続部位を有する
第２リードフレームとを具備する。
【００１３】そして、前記第１半導体素子の電極面を前
記第２半導体素子の電極面に向き合わせ、前記第１半導
体素子の突起電極の一部と前記第２半導体素子の突起電
極の一部、前記第１半導体素子の突起電極の他部と前記
第２リードフレームの接続部位、および前記第２半導体
素子の突起電極の他部と前記第１リードフレームの接続
部位それぞれを互いにオーバーラップさせた状態で互い
に電気的に接続し、この状態で、前記第１、第２半導体
素子をそれぞれ、封止部材で封止したことを特徴として
いる。
記第２半導体素子の電極面に向き合わせ、前記第１半導
体素子の突起電極の一部と前記第２半導体素子の突起電
極の一部、前記第１半導体素子の突起電極の他部と前記
第２リードフレームの接続部位、および前記第２半導体
素子の突起電極の他部と前記第１リードフレームの接続
部位それぞれを互いにオーバーラップさせた状態で互い
に電気的に接続し、この状態で、前記第１、第２半導体
素子をそれぞれ、封止部材で封止したことを特徴として
いる。
【００１４】また、この発明の第２態様では、電極面に
複数の突起電極を有する第１半導体素子と、電極面に複
数の突起電極を有する第２半導体素子と、前記第１半導
体素子が実装された実装部位を有する第１リードと、前
記第２半導体素子の突起電極に接続される接続部位を有
する第２リードと、前記第２半導体素子が実装された実
装部位を有する第３リードと、前記第１半導体素子の突
起電極に接続される接続部位を有する第４リードとを具
備する。
複数の突起電極を有する第１半導体素子と、電極面に複
数の突起電極を有する第２半導体素子と、前記第１半導
体素子が実装された実装部位を有する第１リードと、前
記第２半導体素子の突起電極に接続される接続部位を有
する第２リードと、前記第２半導体素子が実装された実
装部位を有する第３リードと、前記第１半導体素子の突
起電極に接続される接続部位を有する第４リードとを具
備する。
【００１５】そして、前記第１半導体素子の電極面を前
記第２半導体素子の電極面に向き合わせ、前記第１半導
体素子の突起電極の一部と前記第２半導体素子の突起電
極の一部、前記第１半導体素子の突起電極の他部と前記
第４リードの接続部位、および前記第２半導体素子の突
起電極の他部と前記第２リードの接続部位それぞれを互
いにオーバーラップさせた状態で互いに電気的に接続
し、この状態で、前記第１、第２半導体素子をそれぞ
れ、封止部材で封止したことを特徴としている。
記第２半導体素子の電極面に向き合わせ、前記第１半導
体素子の突起電極の一部と前記第２半導体素子の突起電
極の一部、前記第１半導体素子の突起電極の他部と前記
第４リードの接続部位、および前記第２半導体素子の突
起電極の他部と前記第２リードの接続部位それぞれを互
いにオーバーラップさせた状態で互いに電気的に接続
し、この状態で、前記第１、第２半導体素子をそれぞ
れ、封止部材で封止したことを特徴としている。
【００１６】
【発明の実施の形態】以下、この発明の一実施形態を、
図面を参照して説明する。この説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。
図面を参照して説明する。この説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。
【００１７】（第１実施形態）図１は、この発明の第１
実施形態に係るインテリジェントパワーデバイスモジュ
ールを示す斜視図、図２〜図６はこの発明の第１実施形
態に係るインテリジェントパワーデバイスモジュール
を、主要な組み立て工程順に示した斜視図である。
実施形態に係るインテリジェントパワーデバイスモジュ
ールを示す斜視図、図２〜図６はこの発明の第１実施形
態に係るインテリジェントパワーデバイスモジュール
を、主要な組み立て工程順に示した斜視図である。
【００１８】以下、この発明の第１実施形態に係るイン
テリジェントパワーデバイスモジュールを、その組み立
て方法とともに説明する。
テリジェントパワーデバイスモジュールを、その組み立
て方法とともに説明する。
【００１９】まず、図２に示すように、ＩＧＢＴ、パワ
ーＭＯＳＦＥＴ等のパワー半導体素子２、およびロジッ
クＬＳＩ等により構成された制御半導体素子３を用意す
る。パワー半導体素子２の電極面には外部電極（パッド
電極）２ａ〜２ｄが形成されている。同様に制御半導体
素子３の電極面には外部電極（パッド電極）３ａ〜３ｆ
が形成されている。
ーＭＯＳＦＥＴ等のパワー半導体素子２、およびロジッ
クＬＳＩ等により構成された制御半導体素子３を用意す
る。パワー半導体素子２の電極面には外部電極（パッド
電極）２ａ〜２ｄが形成されている。同様に制御半導体
素子３の電極面には外部電極（パッド電極）３ａ〜３ｆ
が形成されている。
【００２０】次に、図３に示すように、パワー半導体素
子２の外部電極２ａ〜２ｄ上に、突起電極、例えば金
（Ａｕ）バンプ電極８-2a〜８-2dをそれぞれ形成する。
同様に制御半導体素子３の外部電極３ａ〜３ｆ上に、突
起電極、例えば金（Ａｕ）バンプ電極８-3a〜８-3fを形
成する。これら金バンプ電極８-2a〜８-2d、８-3a〜８-
3fは、例えばワイヤボンディング装置を利用して形成さ
れる。その一例は、次の通りである。まず、金（Ａｕ）
製ボンディングワイヤをキャピラリに通し、放電トーチ
等を用いて金製ボンディングワイヤを溶断する。これに
より、金製ボンディングワイヤの溶断部分には、いわゆ
る“ボール”が形成され、この“ボール”がキャピラリ
の先端にかかる。この状態で、キャピラリを外部電極上
に移動させ、“ボール”を外部電極に圧着する。この
後、“ボール”を外部電極上に残した状態で、金製ボン
ディングワイヤを、放電トーチ等を用いて溶断する。こ
れを繰り返すことにより、外部電極上に、ボール状の金
バンプ電極を順次形成していくことができる。
子２の外部電極２ａ〜２ｄ上に、突起電極、例えば金
（Ａｕ）バンプ電極８-2a〜８-2dをそれぞれ形成する。
同様に制御半導体素子３の外部電極３ａ〜３ｆ上に、突
起電極、例えば金（Ａｕ）バンプ電極８-3a〜８-3fを形
成する。これら金バンプ電極８-2a〜８-2d、８-3a〜８-
3fは、例えばワイヤボンディング装置を利用して形成さ
れる。その一例は、次の通りである。まず、金（Ａｕ）
製ボンディングワイヤをキャピラリに通し、放電トーチ
等を用いて金製ボンディングワイヤを溶断する。これに
より、金製ボンディングワイヤの溶断部分には、いわゆ
る“ボール”が形成され、この“ボール”がキャピラリ
の先端にかかる。この状態で、キャピラリを外部電極上
に移動させ、“ボール”を外部電極に圧着する。この
後、“ボール”を外部電極上に残した状態で、金製ボン
ディングワイヤを、放電トーチ等を用いて溶断する。こ
れを繰り返すことにより、外部電極上に、ボール状の金
バンプ電極を順次形成していくことができる。
【００２１】次に、第１リードフレーム１-1、第２リー
ドフレーム１-2を用意する。第１リードフレーム１-1
は、実装部位１ａ、および接続部位１ｃを有し、第２リ
ードフレーム１-2も同様に、実装部位１ｂ、および接続
部位１ｄを有する。次いで、制御半導体素子３を、実装
部位１ａ上に、接着部材、例えばハンダ７を用いて実装
する。同様に、パワー半導体素子２を、実装部位１ｂ上
に、接着部材、例えばハンダ７を用いて実装する。実装
された状態を図４に示す。
ドフレーム１-2を用意する。第１リードフレーム１-1
は、実装部位１ａ、および接続部位１ｃを有し、第２リ
ードフレーム１-2も同様に、実装部位１ｂ、および接続
部位１ｄを有する。次いで、制御半導体素子３を、実装
部位１ａ上に、接着部材、例えばハンダ７を用いて実装
する。同様に、パワー半導体素子２を、実装部位１ｂ上
に、接着部材、例えばハンダ７を用いて実装する。実装
された状態を図４に示す。
【００２２】次に、図５に示すように、例えばリードフ
レーム１-1を裏に返し、パワー半導体素子２の電極面と
制御半導体素子３の電極面とを、互いに向き合わせる。
レーム１-1を裏に返し、パワー半導体素子２の電極面と
制御半導体素子３の電極面とを、互いに向き合わせる。
【００２３】次に、図６に示すように、パワー半導体素
子２の金バンプ電極８-2a、８-2bと制御半導体素子３の
金バンプ電極８-3a、８-3bとを互いにオーバーラップさ
せる。また、パワー半導体素子２の金バンプ電極８-2
c、８-2dと第１リードフレームの接続部位１ｃとを互い
にオーバーラップさせる。同様に制御半導体素子３の金
バンプ電極８-3c〜８-3fと第２リードフレームの接続部
位１ｄとを互いにオーバーラップさせる。次いで、パワ
ー半導体素子２の電極面と制御半導体素子３の電極面と
が接触して電気的に短絡しないような圧力で加圧する。
これにより、金バンプ電極８-2a、８-2bと金バンプ電極
８-3a、８-3b、金バンプ電極８-2c、８-2dと接続部位１
ｃ、金バンプ電極８-3c〜８-3fと接続部位１ｄをそれぞ
れ電気的に接続する。
子２の金バンプ電極８-2a、８-2bと制御半導体素子３の
金バンプ電極８-3a、８-3bとを互いにオーバーラップさ
せる。また、パワー半導体素子２の金バンプ電極８-2
c、８-2dと第１リードフレームの接続部位１ｃとを互い
にオーバーラップさせる。同様に制御半導体素子３の金
バンプ電極８-3c〜８-3fと第２リードフレームの接続部
位１ｄとを互いにオーバーラップさせる。次いで、パワ
ー半導体素子２の電極面と制御半導体素子３の電極面と
が接触して電気的に短絡しないような圧力で加圧する。
これにより、金バンプ電極８-2a、８-2bと金バンプ電極
８-3a、８-3b、金バンプ電極８-2c、８-2dと接続部位１
ｃ、金バンプ電極８-3c〜８-3fと接続部位１ｄをそれぞ
れ電気的に接続する。
【００２４】次に、図１に示すように、図６に示す状態
で、第１、第２リードフレーム１-1、１-2のインナーリ
ード部、パワー半導体素子２、制御半導体素子３および
金バンプ電極８-2a〜８-2d、８-3a〜８-fを、樹脂等の
封止部材６で封止することで、第１実施形態に係るイン
テリジェントパワーデバイスモジュールが完成する。
で、第１、第２リードフレーム１-1、１-2のインナーリ
ード部、パワー半導体素子２、制御半導体素子３および
金バンプ電極８-2a〜８-2d、８-3a〜８-fを、樹脂等の
封止部材６で封止することで、第１実施形態に係るイン
テリジェントパワーデバイスモジュールが完成する。
【００２５】なお、第１、第２リードフレーム１-1、１
-2は、最終的には、図中Ａ−Ａ線に沿って切断され、実
装部位１ａ、１ｂ、接続部位１ｃ、１ｄがそれぞれ分離
される。分離された実装部位１ａ、１ｂ、接続部位１
ｃ、１ｄはそれぞれ、外部端子となる。
-2は、最終的には、図中Ａ−Ａ線に沿って切断され、実
装部位１ａ、１ｂ、接続部位１ｃ、１ｄがそれぞれ分離
される。分離された実装部位１ａ、１ｂ、接続部位１
ｃ、１ｄはそれぞれ、外部端子となる。
【００２６】このような第１実施形態に係るインテリジ
ェントパワーデバイスモジュールであると、パワー半導
体素子２の電極面と制御半導体素子３の電極面とを互い
に向き合わせ、突起電極、例えば金バンプ電極８を介し
て電気的に接続する。このため、パワー半導体素子２と
制御半導体素子３とを互いにオーバーラップさせて配置
でき、装置の小型化を促進できる。
ェントパワーデバイスモジュールであると、パワー半導
体素子２の電極面と制御半導体素子３の電極面とを互い
に向き合わせ、突起電極、例えば金バンプ電極８を介し
て電気的に接続する。このため、パワー半導体素子２と
制御半導体素子３とを互いにオーバーラップさせて配置
でき、装置の小型化を促進できる。
【００２７】また、突起電極は、ボンディングワイヤと
異なり、ループ状の形状を持たない。このため、樹脂等
の封止部材６を、特に厚くする必要性が解消され、装置
の薄型化をも促進できる。
異なり、ループ状の形状を持たない。このため、樹脂等
の封止部材６を、特に厚くする必要性が解消され、装置
の薄型化をも促進できる。
【００２８】よって、第１実施形態によれば、装置の小
型化、薄型化を共に促進できる構造を持つインテリジェ
ントパワーデバイスモジュールを得ることができる。
型化、薄型化を共に促進できる構造を持つインテリジェ
ントパワーデバイスモジュールを得ることができる。
【００２９】なお、本第１実施形態において、突起電極
の一例として金バンプ電極を示したが、突起電極は、ハ
ンダバンプ電極等の他のバンプ電極に変形することがで
きる。
の一例として金バンプ電極を示したが、突起電極は、ハ
ンダバンプ電極等の他のバンプ電極に変形することがで
きる。
【００３０】また、突起電極の形状についても、ボール
状に限られるものではなく、柱状であっても良い。
状に限られるものではなく、柱状であっても良い。
【００３１】（第２実施形態）図７は、この発明の第２
実施形態に係るインテリジェントパワーデバイスモジュ
ールを示す斜視図である。
実施形態に係るインテリジェントパワーデバイスモジュ
ールを示す斜視図である。
【００３２】図７に示すように、本第２実施形態が第１
実施形態と異なるところは、パワー半導体素子２の突起
電極８と、制御半導体素子３の突起電極８とが互いにオ
ーバーラップした部分に、絶縁物、例えば絶縁性樹脂９
を配したことにある。
実施形態と異なるところは、パワー半導体素子２の突起
電極８と、制御半導体素子３の突起電極８とが互いにオ
ーバーラップした部分に、絶縁物、例えば絶縁性樹脂９
を配したことにある。
【００３３】このような第２実施形態に係るインテリジ
ェントパワーデバイスモジュールであると、第１実施形
態と同様の効果に加え、さらに突起電極どうしの不慮の
接触や、パワー半導体素子２の電極面と制御半導体素子
３の電極面との不慮の接触を防止でき、パワー半導体素
子２と制御半導体素子３との短絡を抑制できる、という
効果を得ることができる。このため、装置の信頼性を向
上できる。また、パワー半導体素子２の突起電極８と制
御半導体素子３の突起電極８との接続工程を、より確実
に行える。この結果、組み立てに関する歩留りが向上
し、製造コストを低減できる、という利点も、併せて得
ることができる。
ェントパワーデバイスモジュールであると、第１実施形
態と同様の効果に加え、さらに突起電極どうしの不慮の
接触や、パワー半導体素子２の電極面と制御半導体素子
３の電極面との不慮の接触を防止でき、パワー半導体素
子２と制御半導体素子３との短絡を抑制できる、という
効果を得ることができる。このため、装置の信頼性を向
上できる。また、パワー半導体素子２の突起電極８と制
御半導体素子３の突起電極８との接続工程を、より確実
に行える。この結果、組み立てに関する歩留りが向上
し、製造コストを低減できる、という利点も、併せて得
ることができる。
【００３４】また、絶縁性樹脂９に、さらに接着性を持
たせておけば、パワー半導体素子２と制御半導体素子３
とが互いに接着されるので、組み立て時、パワー半導体
素子２と制御半導体素子３とが剥がれてしまうような事
故も抑制でき、組み立て作業の容易化や、更なる歩留り
の向上を図ることができる。
たせておけば、パワー半導体素子２と制御半導体素子３
とが互いに接着されるので、組み立て時、パワー半導体
素子２と制御半導体素子３とが剥がれてしまうような事
故も抑制でき、組み立て作業の容易化や、更なる歩留り
の向上を図ることができる。
【００３５】以上、この発明を第１、第２実施形態によ
り説明したが、この発明は、これら実施形態それぞれに
限定されるものではなく、その実施にあったては、発明
の要旨を逸脱しない範囲で種々に変形することが可能で
ある。
り説明したが、この発明は、これら実施形態それぞれに
限定されるものではなく、その実施にあったては、発明
の要旨を逸脱しない範囲で種々に変形することが可能で
ある。
【００３６】例えばこの発明は、インテリジェントパワ
ーデバイスモジュールに限って適用されるものではな
く、マルチチップモジュール等、如何なる半導体装置モ
ジュールにも、上記同様の効果をもって適用することが
できる。
ーデバイスモジュールに限って適用されるものではな
く、マルチチップモジュール等、如何なる半導体装置モ
ジュールにも、上記同様の効果をもって適用することが
できる。
【００３７】また、上記各実施形態は、単独、または適
宜組み合わせて実施することも勿論可能である。
宜組み合わせて実施することも勿論可能である。
【００３８】さらに、上記各実施形態には種々の段階の
発明が含まれており、各実施形態において開示した複数
の構成要件の適宜な組み合わせにより、種々の段階の発
明を抽出することも可能である。
発明が含まれており、各実施形態において開示した複数
の構成要件の適宜な組み合わせにより、種々の段階の発
明を抽出することも可能である。
【００３９】
【発明の効果】以上説明したように、この発明によれ
ば、装置の小型化、薄型化を共に促進できる構造を持つ
半導体装置モジュールを提供できる。
ば、装置の小型化、薄型化を共に促進できる構造を持つ
半導体装置モジュールを提供できる。
【図１】 図１はこの発明の第１実施形態に係るインテ
リジェントパワーデバイスモジュールを示す斜視図。
リジェントパワーデバイスモジュールを示す斜視図。
【図２】 図２はこの発明の第１実施形態に係るインテ
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
【図３】 図３はこの発明の第１実施形態に係るインテ
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
【図４】 図４はこの発明の第１実施形態に係るインテ
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
【図５】 図５はこの発明の第１実施形態に係るインテ
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
【図６】 図６はこの発明の第１実施形態に係るインテ
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
リジェントパワーデバイスモジュールの一組み立て工程
を示す斜視図。
【図７】 図７はこの発明の第２実施形態に係るインテ
リジェントパワーデバイスモジュールを示す斜視図。
リジェントパワーデバイスモジュールを示す斜視図。
【図８】 図８は従来のインテリジェントパワーデバイ
スモジュールを示す斜視図。
スモジュールを示す斜視図。
【図９】 図９は図８に示す９−９線に沿う断面図。
１-1…第１リードフレーム、 １-2…第２リードフレーム、 １ａ、１ｂ…実装部位、 １ｃ、１ｄ…接続部位、 ２…パワー半導体素子、 ２ａ〜２ｄ…外部電極（パッド電極）、 ３…制御半導体素子、 ３ａ〜３ｆ…外部電極（パッド電極）、 ６…封止部材、 ７…ハンダ、 ８-2a〜８-2d…突起電極（金バンプ電極）、 ８-3a〜８-3d…突起電極（金バンプ電極）、 ９…絶縁性樹脂。
Claims (5)
- 【請求項１】 電極面に複数の突起電極を有する第１半
導体素子と、 電極面に複数の突起電極を有する第２半導体素子と、 前記第１半導体素子が実装された実装部位、および前記
第２半導体素子の突起電極に接続される接続部位を有す
る第１リードフレームと、 前記第２半導体素子が実装された実装部位、および前記
第１半導体素子の突起電極に接続される接続部位を有す
る第２リードフレームとを具備し、 前記第１半導体素子の電極面を前記第２半導体素子の電
極面に向き合わせ、前記第１半導体素子の突起電極の一
部と前記第２半導体素子の突起電極の一部、前記第１半
導体素子の突起電極の他部と前記第２リードフレームの
接続部位、および前記第２半導体素子の突起電極の他部
と前記第１リードフレームの接続部位それぞれを互いに
オーバーラップさせた状態で互いに電気的に接続し、こ
の状態で、前記第１、第２半導体素子をそれぞれ、封止
部材で封止したことを特徴とする半導体装置モジュー
ル。 - 【請求項２】 電極面に複数の突起電極を有する第１半
導体素子と、 電極面に複数の突起電極を有する第２半導体素子と、 前記第１半導体素子が実装された実装部位を有する第１
リードと、 前記第２半導体素子の突起電極に接続される接続部位を
有する第２リードと、 前記第２半導体素子が実装された実装部位を有する第３
リードと、 前記第１半導体素子の突起電極に接続される接続部位を
有する第４リードとを具備し、 前記第１半導体素子の電極面を前記第２半導体素子の電
極面に向き合わせ、前記第１半導体素子の突起電極の一
部と前記第２半導体素子の突起電極の一部、前記第１半
導体素子の突起電極の他部と前記第４リードの接続部
位、および前記第２半導体素子の突起電極の他部と前記
第２リードの接続部位それぞれを互いにオーバーラップ
させた状態で互いに電気的に接続し、この状態で、前記
第１、第２半導体素子をそれぞれ、封止部材で封止した
ことを特徴とする半導体装置モジュール。 - 【請求項３】 前記第１半導体素子の突起電極の一部と
前記第２半導体素子の突起電極の一部とが互いにオーバ
ーラップした部分に、絶縁物を配したことを特徴とする
請求項１および請求項２いずれかに記載の半導体装置モ
ジュール。 - 【請求項４】 前記第１半導体素子はパワー半導体素子
であり、前記第２半導体素子は前記パワー半導体素子を
制御する制御半導体素子であることを特徴とする請求項
１乃至請求項３いずれか一項に記載の半導体装置モジュ
ール。 - 【請求項５】 前記第１、第２半導体素子の突起電極は
それぞれ、ハンダ、および金のいずれかで構成されるこ
とを特徴とする請求項１乃至請求項４いずれかに記載の
半導体装置モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198473A JP2002016215A (ja) | 2000-06-30 | 2000-06-30 | 半導体装置モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198473A JP2002016215A (ja) | 2000-06-30 | 2000-06-30 | 半導体装置モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016215A true JP2002016215A (ja) | 2002-01-18 |
Family
ID=18696634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000198473A Pending JP2002016215A (ja) | 2000-06-30 | 2000-06-30 | 半導体装置モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002016215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535076B2 (en) | 2004-01-07 | 2009-05-19 | Alstom Transport Sa | Power semiconductor device |
-
2000
- 2000-06-30 JP JP2000198473A patent/JP2002016215A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535076B2 (en) | 2004-01-07 | 2009-05-19 | Alstom Transport Sa | Power semiconductor device |
| US7859079B2 (en) | 2004-01-07 | 2010-12-28 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| DE102004060935B4 (de) * | 2004-01-07 | 2014-12-24 | Alstom Transport S.A. | Leistungshalbleitervorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001291823A (ja) | 半導体装置 | |
| JPH05335474A (ja) | 樹脂封止半導体装置 | |
| JP2002016215A (ja) | 半導体装置モジュール | |
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| JPH10335366A (ja) | 半導体装置 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN111354709A (zh) | 半导体装置及其制造方法 | |
| JPH0582720A (ja) | 樹脂封止型半導体装置 | |
| JP2001102518A (ja) | 電力用半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JP2596399B2 (ja) | 半導体装置 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPH03231435A (ja) | 半導体集積回路装置 | |
| JP2000124392A (ja) | 半導体装置 | |
| JP2803334B2 (ja) | 半導体装置 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPH0817998A (ja) | リードフレーム | |
| JP2003133505A (ja) | 半導体装置 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPS62122256A (ja) | 半導体装置 |