JPS59198744A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS59198744A
JPS59198744A JP7346883A JP7346883A JPS59198744A JP S59198744 A JPS59198744 A JP S59198744A JP 7346883 A JP7346883 A JP 7346883A JP 7346883 A JP7346883 A JP 7346883A JP S59198744 A JPS59198744 A JP S59198744A
Authority
JP
Japan
Prior art keywords
stage
resin
lead frame
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7346883A
Other languages
English (en)
Inventor
Nobuhiko Mizuo
水尾　允彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7346883A priority Critical patent/JPS59198744A/ja
Publication of JPS59198744A publication Critical patent/JPS59198744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は樹脂封止型半導体装置に係り、特に上下二段に
耐熱性絶縁部材を介して積み重ねたリードフレームを用
いて半導体素子を実装し、多ピン化構造を有する樹脂封
止型半導体装置に関する。
・（ｂ）　　従来技術と問題点 現在半導体装置は益々高密度、高集積化が進められてお
り、たとえば樹脂封止型半導体装置に用いられるリード
フレームとに搭載する半導体素子は技術の向上に伴い、
高集積化にもかかわらず、チップサイズはより小さくな
って来ている。−万樹脂封止型半導体装置用のリードフ
レームは前記半導体素子を搭載するステージ部と、その
周辺に配設された外部リードに直結したターミナルポス
トは７レーム形成技術などにより物理的にある一定以上
近ずく事は不可能である。
従来、この種の半導体の構成とその製造手順とを第１図
乃至第４図に示しである。即ち第１図は半導体素子の実
装に用いるリードフレームであって、１はフレーム枠、
２はステージ部、３はこのステージ部の周囲に配された
インナリード（ターミナルポスト）、４はタイバ一部、
５はこのタイバ部をはさんで前記インドリード３に連な
る外部リードである。また第２図は前記リードフレーム
（Ｄ　スｆ　−シ部２に半導体素子６をマウントし、か
つその各電ｉ／ｆノドと各ターミナルポスト３とを金な
どからなる金属ワイヤ７によりワイヤポンド接続した状
態であり、さらに第３図は第２図の半導体素子６とその
ワイヤボンド部分を樹脂８により封止した状態を示して
いる。
そして、このように樹脂封止したのち、第４図に示すよ
うに、リードフレーム中の不要部分てある７レーム枠１
とタイバ部分９とを切り取って各外部リード５を独立さ
せ完成品とする。
しかしながら前述し１こように高集積化され小型化され
１こ半導体素子６上の多数の電極パッドに対応するター
ミナルポスト８の形成はリードフレーム成型技術上きわ
めて困難であり、その解決策として半導体素子６を接着
するステージ部２とターミナルポスト３迄の距離を長く
して多数本のターミナルポスト３を設ける、即ちターミ
ナルポスト３と半導体素子６を結線する金属ワイ見７を
長くするか、又はターミナルポストの幅を出来るだけ狭
く加工することにより解決しているが、前者においては
樹脂封止時におけるワイヤ７０−などによりワイヤ相互
の接触又は断線など信頼度上に問題があり、後者におい
ては極めて狭いターミナルポスト３上にワイヤボンドす
る必要があるため作業上問題があった。
（Ｃ）　　発明の目的 本発明の目的はかかる問題点に鑑みなされたもので、上
記問題点を解決するため耐熱性絶縁部材によって上下二
段に所望のリードフレームを、該絶縁部材を介して接合
し、該リードフレームの所定領域に半導体素子を実装し
多ピン化構造を有する樹脂封止型半導体装置の提供にあ
る。
（ｄ）　　発明の構成 即ち本発明の封脂封止型半導体装置は樹脂封止してなる
半導体容器の一側面より上下二段の外部リード端子が導
出してなることを特徴とする。
＜６）　　発明の実施例 以下本発明の実施例について図面を参照して説明する。
第５図は本発明の一実施例の樹脂封止型半導体装置の要
部構造を示す模式的断面図である。
同図において１１は下段のリードフレームに設けられた
ステージ部、１２は該ステージ上に接着された半導体素
子、１３は下段のリードフレームのインナリード（ター
ミナルポスト）、１４は耐熱性絶縁部材、１５は上段の
リードフレームのインナリード（ターミナルポスト）、
１６は半導体素子１２の各電極パッドと下段及び上段の
ターミナルポスト１３・１５にワイヤボンデングされた
金線などよりなる細線、１７はターミナルポスト１３よ
り導出された下段の外部リード端子、１８はターミナル
ホスト１５より導出された上段の外部リード端子、１９
は半導体素子１２及びワイヤ接続部を樹脂封止した樹脂
、２０は樹脂封止してなる半導体容器を示す。
かかる構造の樹脂封止型半導体装置においては従来の樹
脂封圧型半導体装置に比べて、高集積化され小型化され
た半導体素子１２の多数の電極パッドに対応して上下二
段のターミナルホスト１３・１５にワイヤボンデングが
可能のため約２倍のリード取り出しが可能となる。即ち
ワイヤ結線を長くすることなく、又、ターミナルポスト
の寸法を狭くすることなく機能を向上さすことが可能と
なり多ピン化構造とすることができる。
次に上記構造の樹脂封止型半導体装置の製法について述
べる。
まず初めに第６図（ａ）に示すようなステージ部１１と
一体となつ１こ下段のリードフレーム２１と、第６図（
ｂ）に示すようなステージ部のない上段のり一ドフレー
ム２２をたとえばポリイミド樹脂などの耐熱性絶縁部材
１４によって所定領域（斜面部分）を該絶縁部材を介し
て二段重ねに形成する。また下段のり−ド７シームのタ
ーミナルポスト１３と上段のターミナルポス）１５とは
相互に配Ｍをずらして構成されるようにすればワイヤ接
続時に都合がよい。尚第６図において前回と同等の部分
については同一符号を付している。次いでかかる構造を
有するリードフレームを用いてステージ部１１上に半導
体素子１２（第５図）を接着し、半導体素子１２の各電
極パッドと上段及び下段のターミナルホスト１８・１５
に金線などの細線１６によって電気的に接続される。次
いで樹脂モールド成型時においては下段のリードフレー
ム２１のタイバ部２３と上段のリードフレーム２２のタ
イバ部２４の間に絶縁部材１４と同じ厚さの金属片を押
入して樹脂封止を行なう。樹脂封肚後不要部分のタイバ
部及びフレーム枠を切断すれば第５図の断面構造を有す
る樹脂封止型半導体装置が完成する。
（ｆ）　　発明の効果 以上説明しｔコごとく本発明によｎば絶縁部材を介して
積み重ねたリードフレームを用いることによす筒集積度
半導体素子の実装が容易となり、半導体装置の機能向上
及び信頼性向上に効果がある。
【図面の簡単な説明】
第１図乃至第４図は従来のリードフレームを用いて半導
体素子を実装置する樹脂封止型半導体装置の製造手順を
示す説明図、第５図は本発明の一実施例の樹脂封止型半
導体装置の要部構造を示す模式的断面図、第６図は本開
明の一実施例の樹脂封止型半導体装置に用いられる上段
及び下段のリードフレームの模式的一部平面図を示す。 図１とおいて、１１はステージ部、１２は半導体素子、
１３・１５はターミナルポスト、１４は耐熱性絶縁部材
、１６は金属細線、１７・１８は外部リード端子、１９
は樹脂、２０は半導体容器を示す。 代理人弁理士　松　岡　宏四部 第１図 第３図

Claims (1)

    【特許請求の範囲】
  1. 樹脂封脂してなる半導体容器の一側面より、上下二段の
    外部リード端子が導出してなることを特徴とする樹脂封
    止型半導体装置。
JP7346883A 1983-04-25 1983-04-25 樹脂封止型半導体装置 Pending JPS59198744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7346883A JPS59198744A (ja) 1983-04-25 1983-04-25 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7346883A JPS59198744A (ja) 1983-04-25 1983-04-25 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS59198744A true JPS59198744A (ja) 1984-11-10

Family

ID=13519130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7346883A Pending JPS59198744A (ja) 1983-04-25 1983-04-25 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS59198744A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216350A (ja) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション 電子構成要素のパツケ−ジおよびその製造方法
US5592019A (en) * 1994-04-19 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5462778A (en) * 1977-10-28 1979-05-21 Toshiba Corp Laminated frame for power ic
JPS5763850A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5462778A (en) * 1977-10-28 1979-05-21 Toshiba Corp Laminated frame for power ic
JPS5763850A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216350A (ja) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション 電子構成要素のパツケ−ジおよびその製造方法
US5592019A (en) * 1994-04-19 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and module

Similar Documents

Publication Publication Date Title
JPH05198612A (ja) 半導体装置及びその製造方法
JPH06302653A (ja) 半導体装置
JPH04302164A (ja) 半導体装置
US5780923A (en) Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
JPS59198744A (ja) 樹脂封止型半導体装置
JP2716405B2 (ja) 半導体装置およびその製造方法
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0621305A (ja) 半導体装置
KR100218335B1 (ko) 칩 사이즈 패키지
JPH07335818A (ja) 半導体装置
JPH02211643A (ja) 半導体装置
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
JP2000124392A (ja) 半導体装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH0637234A (ja) 半導体装置
JP3434633B2 (ja) 樹脂封止型半導体装置
JPH0595018A (ja) 半導体装置の製造方法
JPH06204287A (ja) 集積回路
JPH0645503A (ja) 樹脂封止型半導体装置用リードフレーム
JPS6333851A (ja) Ｉｃパツケ−ジ
JPH01187845A (ja) 半導体装置
JPH04151842A (ja) 半導体装置