JPH05198612A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05198612A
JPH05198612A JP4248367A JP24836792A JPH05198612A JP H05198612 A JPH05198612 A JP H05198612A JP 4248367 A JP4248367 A JP 4248367A JP 24836792 A JP24836792 A JP 24836792A JP H05198612 A JPH05198612 A JP H05198612A
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner leads
common
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4248367A
Other languages
English (en)
Other versions
JP2509422B2 (ja
Inventor
Ken Yamamura
謙 山村
Kiyoaki Tsumura
清昭 津村
Naoto Ueda
直人 上田
Kazunari Michii
一成 道井
Hitoshi Fujimoto
仁士 藤本
Hitoshi Sasaki
仁志 佐々木
Koji Miyamoto
孝司 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4248367A priority Critical patent/JP2509422B2/ja
Priority to US07/968,055 priority patent/US5334803A/en
Priority to DE4236625A priority patent/DE4236625C2/de
Publication of JPH05198612A publication Critical patent/JPH05198612A/ja
Priority to US08/525,174 priority patent/USRE35496E/en
Application granted granted Critical
Publication of JP2509422B2 publication Critical patent/JP2509422B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 この発明は、信頼性を損なうことなく小型の
パッケージ本体内に大型の半導体チップを収納すること
のできる半導体装置を得ることを目的とする。 【構成】 半導体チップ２がより面積の小さいダイパッ
ド１上に接合されると共に半導体チップ２からその上方
に０．１ｍｍ以上０．４ｍｍ以下の間隔を隔てて共通イ
ンナーリード及び複数のインナーリードが配置され、半
導体チップ２と共通インナーリード及び複数のインナー
リードとの間が樹脂からなるパッケージ本体６で満たさ
れている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に係り、特にプラスチック・パッケージ型の半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来のプラスチック・パッケージ型半導
体装置の構造を図３０に示す。ダイパッド３１上に半導
体チップ３２が搭載されており、ダイパッド３１の周辺
部に複数のインナーリード３４が配置されている。半導
体チップ３２の表面には、図３１に示されるように、複
数の電極パッド３３が形成され、互いに対応する電極パ
ッド３３とインナーリード３４とが金属細線３５を介し
てワイヤボンドされている。各インナーリード３４には
それぞれアウターリード３７が一体的に連結されてお
り、このアウターリード３７が外部に露出するようにダ
イパッド３１、半導体チップ３２、インナーリード３４
及び金属細線３５がエポキシ樹脂等からなるパッケージ
本体３６により封止されている。また、各アウターリー
ド３７にはパッケージ本体３６に沿って曲げ加工が施さ
れている。
【０００３】ここで、ワイヤボンディング方式について
説明する。金属細線３５としては、通常直径２５〜３０
μｍの金線が用いられる。キャピラリチップ（図示せ
ず）に通された金属細線３５の先端部を加熱熔融して金
属ボールを形成し、この金属ボールを荷重、温度及び超
音波をかけてキャピラリチップにより半導体チップ３２
の電極パッド３３に押圧することにより、金属ボールと
電極パッド３３とを金属拡散接合させる。次に、キャピ
ラリチップから余分の金属細線３５を繰り出してインナ
ーリード３４上に金属細線３５を押圧することにより同
様にして金属細線３５とインナーリード３４とを金属拡
散接合させる。
【０００４】このようにしてワイヤボンディングが行わ
れるが、確実なるボンディングを行うために次のような
条件を満たす必要がある。 １．金属細線３５と半導体チップ３２の縁部との接触を
防止するために電極パッド３３が半導体チップ３２の周
縁部に配置されていること、２．半導体チップ３２上の
電極パッド３３とインナーリード３４との間隔は０．５
ｍｍ以上であること、３．インナーリード３４とダイパ
ッド３１とは互いに絶縁されるために０．２ｍｍ以上の
間隔をもって配置されること、４．金属細線３５を接合
させるためにインナーリード３４は０．２ｍｍ以上の長
さを有すること。以上の全ての条件を満たすために、半
導体チップ３２の周辺部に位置するパッケージ本体３６
の厚さは０．５ｍｍ以上必要となる。
【０００５】
【発明が解決しようとする課題】最近のＩＣデバイスの
高集積化及び高機能化に応じて半導体チップのサイズは
大きくなる傾向にある反面、電子機器の小型化及び薄型
化の要求により半導体装置のパッケージサイズは小型化
が要求されている。しかしながら、上述したように、従
来の構造の半導体装置では装置の信頼性を確保するため
に半導体チップの周辺部に０．５ｍｍ以上の厚さのパッ
ケージ本体を設ける必要があり、小型のパッケージ本体
内に大型の半導体チップを収納することができないとい
う問題点があった。この発明はこのような問題点を解消
するためになされたもので、小型のパッケージ本体内に
大型の半導体チップを収納しながらも信頼性を損なうこ
とのない半導体装置を提供することを目的とする。ま
た、この発明は、このような半導体装置を得ることので
きる半導体装置の製造方法を提供することもまた目的と
している。
【０００６】
【課題を解決するための手段】請求項１に係る半導体装
置は、互いに対向する第１及び第２の面を有すると共に
第１の面の長手方向の中心線の近傍に直線状に配列され
た複数の電極パッドを有する半導体チップと、前記半導
体チップより小さな面積を有すると共に前記半導体チッ
プの第２の面に接合されて前記半導体チップを支持する
ダイパッドと、前記半導体チップの第１の面の上方で且
つ第１の面の長手方向の中心線とほぼ平行に配置された
少なくとも一つの共通インナーリードと、前記半導体チ
ップの第１の面の上方で且つそれぞれ対応する電極パッ
ドの近傍に配置された複数のインナーリードと、前記半
導体チップの複数の電極パッドを前記共通インナーリー
ド及び前記複数のインナーリードに電気的に接続するた
めの複数の金属細線と、前記半導体チップ、前記ダイパ
ッド、前記共通インナーリード、前記複数のインナーリ
ード及び前記複数の金属細線を封止する樹脂パッケージ
本体と、前記共通インナーリードに接続されると共に前
記樹脂パッケージ本体の外部に露出する共通アウターリ
ードと、前記複数のインナーリードにそれぞれ接続され
ると共に前記樹脂パッケージ本体の外部に露出する複数
のアウターリードとを備え、前記半導体チップの第１の
面と前記共通インナーリード及び前記複数のインナーリ
ードとの間は０．１ｍｍ以上０．４ｍｍ以下の間隔を有
すると共に前記樹脂パッケージ本体で満たされるもので
ある。
【０００７】また、請求項２に係る半導体装置は、互い
に対向する第１及び第２の面を有すると共に第１の面の
長手方向の中心線の近傍に直線状に配列された複数の電
極パッドからなる第１のパッド群とこの第１のパッド群
の両側にそれぞれ直線状に配列された複数の電極パッド
からなる第２及び第３のパッド群とを有する半導体チッ
プと、前記半導体チップより小さな面積を有すると共に
前記半導体チップの第２の面に接合されて前記半導体チ
ップを支持するダイパッドと、前記半導体チップの第１
の面の上方で且つ第１のパッド群と第２のパッド群及び
第３のパッド群との間にそれぞれ配置された第１及び第
２の共通インナーリードと、前記半導体チップの第１の
面の上方で且つ第２及び第３のパッド群の外側に配置さ
れた複数のインナーリードと、前記半導体チップの第１
のパッド群の各電極パッドを前記第１及び第２の共通イ
ンナーリードに電気的に接続すると共に第２及び第３の
パッド群の各電極パッドを前記複数のインナーリードに
電気的に接続するための複数の金属細線と、前記半導体
チップ、前記ダイパッド、前記第１及び第２の共通イン
ナーリード、前記複数のインナーリード及び前記複数の
金属細線を封止する樹脂パッケージ本体と、それぞれ前
記第１及び第２の共通インナーリードに接続されると共
に前記樹脂パッケージ本体の外部に露出する第１及び第
２の共通アウターリードと、前記複数のインナーリード
にそれぞれ接続されると共に前記樹脂パッケージ本体の
外部に露出する複数のアウターリードとを備え、前記半
導体チップの第１の面と前記第１及び第２の共通インナ
ーリード及び前記複数のインナーリードとの間は０．１
ｍｍ以上０．４ｍｍ以下の間隔を有すると共に前記樹脂
パッケージ本体で満たされるものである。
【０００８】請求項３に係る半導体装置では、共通イン
ナーリードがその長手方向の中央部で二分割されてい
る。請求項４に係る半導体装置では、共通インナーリー
ドがその長手方向中間部に連結された支持インナーリー
ドにより支持されている。請求項５に係る半導体装置で
は、半導体チップの第１の面と共通インナーリードとの
間隔がこの第１の面と複数のインナーリードとの間隔以
下に設定されている。請求項６に係る半導体装置では、
ダイパッドが半導体チップの長手方向の両端部の近傍に
それぞれ位置すると共に半導体チップより小さな面積を
有する一対のパッドからなっている。請求項７に係る半
導体装置では、複数のインナーリードの先端部を折り曲
げておき、その折り曲げ部を半導体チップの面（回路形
成面）に接地させたものである。
【０００９】請求項８に係る半導体装置の製造方法は、
互いに対向する第１及び第２の面を有すると共に第１の
面の長手方向の中心線の近傍に直線状に配列された複数
の電極パッドを有する半導体チップをこの半導体チップ
より小さな面積を有するダイパッドが形成された第１の
リードフレーム上に載置し、第１のリードフレームのダ
イパッドと半導体チップの第２の面とを接合し、少なく
とも一つの共通インナーリードとこの共通インナーリー
ドの近傍に配置された複数のインナーリードとが形成さ
れた第２のリードフレームを共通インナーリード及び複
数のインナーリードと半導体チップの第１の面との間に
厚さ０．１ｍｍ以上０．４ｍｍ以下の空隙が形成される
ように半導体チップの第１の面の上方に位置させ、半導
体チップの複数の電極パッドをそれぞれ対応する共通イ
ンナーリード及び複数のインナーリードにワイヤボンド
し、半導体チップの第１の面と第２のリードフレームの
共通インナーリード及び複数のインナーリードとの間に
樹脂が充填されるように半導体チップ、ダイパッド、共
通インナーリード及び複数のインナーリードを樹脂封止
する方法である。
【００１０】
【作用】請求項１に記載の半導体装置においては、半導
体チップを支持するダイパッドが半導体チップより小さ
い面積を有し、共通インナーリード及び複数のインナー
リードが半導体チップの第１の面と０．１ｍｍ以上０．
４ｍｍ以下の間隔を空けて配置されると共にこの間隙が
樹脂パッケージ本体で満たされる。さらに、請求項２に
記載の半導体装置においては、半導体チップが第１〜第
３のパッド群を有し、第１のパッド群の各電極パッドは
第１のパッド群と第２のパッド群との間に配置された第
１の共通インナーリード及び第１のパッド群と第３のパ
ッド群との間に配置された第２の共通インナーリードに
接続され、第２及び第３のパッド群の各電極パッドは外
側に配置された複数のインナーリードに接続される。
【００１１】請求項３に記載の半導体装置では、一本の
共通インナーリードの長さが短くなる。請求項４に記載
の半導体装置では、支持インナーリードが共通インナー
リードをその長手方向中間部において支持する。請求項
５に記載の半導体装置では、共通インナーリードが複数
のインナーリードより低く、すなわち半導体チップの第
１の面に近く配置される。請求項６に記載の半導体装置
では、半導体チップがその長手方向の両端部の近傍にそ
れぞれ位置する一対のダイパッドにより支持される。請
求項７に記載の半導体装置では、インナーリードの先端
部が半導体チップの第１の面に接地しているため、イン
ナーリードに金属細線を荷重と超音波等を印加して接続
する際にインナーリードが共振しないので、安定したボ
ンディングが可能である。また、請求項８に記載の半導
体装置の製造方法においては、ダイパッドが形成された
第１のリードフレームに半導体チップが接合された後、
共通インナーリード及び複数のインナーリードが形成さ
れた第２のリードフレームを半導体チップの上方に位置
させてワイヤボンドが行われる。
【００１２】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。 実施例１．図１及び図２は、この発明の実施例１に係る
半導体装置を示すそれぞれ透視平面図及び断面図であ
る。半導体チップ２はほぼ矩形状に形成されており、回
路が形成されている第１の面２ａとこの第１の面２ａに
対向する第２の面２ｂとを有している。また、半導体チ
ップ２の第１の面２ａ上には長手方向の中心線の近傍に
直線状に配列された複数の電極パッド３が形成されてい
る。この半導体チップ２の第２の面２ｂがダイパッド１
上に接合されている。ダイパッド１は半導体チップ２よ
りも小さな面積を有しており、特に半導体チップ２の長
手方向に沿った側面から外側に張り出さないように接合
されている。半導体チップ２の第１の面２ａの上方に
は、面２ａの長手方向の中心線とほぼ平行で且つ複数の
電極パッド３を挟むように二本の共通インナーリード８
及び９が配置されると共に、これら共通インナーリード
８及び９の外側で且つそれぞれ対応する電極パッド３の
近傍に共通インナーリード８及び９とは直角方向を向い
た複数のインナーリード４が配置されている。共通イン
ナーリード８及び９は、例えばそれぞれ電源電圧供給用
及び接地用のインナーリードである。
【００１３】複数の電極パッド３のうち、この半導体装
置の機能に必要なパッド３はそれぞれ選択的に共通イン
ナーリード８及び９と複数のインナーリード４のいずれ
かに金属細線５を介して電気的に接続されている。ま
た、共通インナーリード８及び９にはそれぞれ共通アウ
ターリード１０及び１１が一体に接続されており、複数
のインナーリード４にはそれぞれアウターリード７が一
体に接続されている。そして、共通アウターリード１０
及び１１と複数のアウターリード７とが外部に露出する
ように、ダイパッド１、半導体チップ２、共通インナー
リード８及び９、複数のインナーリード４及び複数の金
属細線５がエポキシ樹脂等からなる樹脂パッケージ本体
６により封止されている。なお、半導体チップ２の第１
の面２ａと共通インナーリード８、９及び複数のインナ
ーリード４との間隔ｄは０．１ｍｍ以上０．４ｍｍ以下
であり、図２に示されるようにこの間隙内にも樹脂パッ
ケージ本体６が充填されている。すなわち、この間隙に
絶縁テープ等は介在されていない。
【００１４】次に、金属細線５を用いて半導体チップ２
上の電極パッド３と複数のインナーリード４を接続する
ワイヤボンディング工程について、図３〜５に基づいて
説明する。金属細線５としては、通常２５〜３０μｍの
全線が用いられる。キャピラリチップ４２に通された金
属細線５の先端部を加熱熔融して金属ボール４３を形成
し（図３参照）、この金属ボール４３を荷重、温度及び
超音波をかけてキャピラリチップ４２により半導体チッ
プ２の電極パッド３に押圧することにより、金属ボール
４３と電極パッド３とを金属接合させる。次に、キャピ
ラリチップ４２から金属細線５を繰り出して（図４参
照）、インナーリード４上に金属細線５を荷重、温度及
び超音波をかけて押圧することにより（図５参照）、金
属細線５とインナーリード４とを金属拡散接合してい
る。
【００１５】ＳＯＪタイプの４Ｍ−ＤＲＡＭ半導体チッ
プの回路形成面の上方に間隔ｄを隔ててインナーリード
を配置し、このインナーリードに金属細線をボンディン
グしてその金属細線のプル強度を測定する実験を行っ
た。その結果、図６に示されるように、半導体チップと
インナーリードとの間隔ｄが大きくなる程、プル強度は
低下し、間隔ｄが０．６ｍｍ以上の場合には金属細線が
接合されない、いわゆるステッチはがれが発生してしま
う。また、上記の実験においてボンディングの際にイン
ナーリードの先端部によりチップの第１の面に生じた圧
痕すなわちダメージの発生頻度を測定したところ、図７
に示すような結果が得られた。ダメージの発生頻度とし
ては、ボンディングした後にリン酸でエッチングして光
学顕微鏡により観察し、単位面積当たりのダメージ数を
カウントした。半導体チップとインナーリードとの間隔
ｄが０．１ｍｍより小さいか、あるいは０．４ｍｍより
大きい場合にはダメージが観察されたが、０．１ｍｍ以
上０．４ｍｍ以下のときにはダメージは観察されなかっ
た。
【００１６】従って、半導体チップにダメージを生じさ
せずに安定したステッチボンドを行うためには、半導体
チップの回路形成面とインナーリードとの間隔ｄを０．
１ｍｍ以上０．４ｍｍ以下とすることが望ましい。この
実施例に係る半導体装置では、樹脂パッケージ本体６の
平面断面積Ｓ１のうち、半導体チップ２の面積Ｓ２が占
める比率Ｓ２／Ｓ１を約８０％にまで高めることができ
た。従来の半導体装置における比率は６０％程度である
ので、この実施例では比率Ｓ２／Ｓ１が大幅に増大さ
れ、大型の半導体チップを小さなパッケージ本体内に収
納できることがわかる。
【００１７】また、４Ｍ−ＤＲＡＭで使用されるＳＯＪ
パッケージを用い、半導体チップの回路形成面と共通イ
ンナーリード及び複数のインナーリードとの間にテープ
状の電気的絶縁物を介在させる他は図１及び図２に示し
た実施例と同様の構造を有する半導体装置を作成し、前
処理を施した後に半田浸漬してパッケージ・クラックの
発生を観察した。前処理としては、８５℃、８５％Ｒ．
Ｈ．で２４時間吸湿させた。半導体チップの面積に対す
るテープ状絶縁物の面積の比率を変化させてパッケージ
・クラックの発生率を観察したところ、図８に示すよう
な結果が得られた。ここで、パッケージ・クラックの発
生率は、面積比が０すなわちテープ状絶縁物を介在させ
ないときの発生率で標準化した値により示されている。
図８からわかるように、絶縁物の占有率が増大すると、
パッケージ・クラックの発生率も増大する。パッケージ
・クラックの発生は、耐湿性の低下につながるものであ
るため、絶縁物の占有率が増大すると、半導体装置の耐
湿性が低下することとなる。この発明では、半導体チッ
プとインナーリードとの間にテープ状の絶縁物を介在さ
せないため、耐湿性の優れた半導体装置が得られる。
【００１８】この実施例１による半導体装置は、例えば
次のようにして製造することができる。まず、図９に示
されるようにダイパッド１が形成された第１のリードフ
レーム１２上に半導体チップ２を載置して半導体チップ
２の第２の面２ｂとダイパッド１とを接合する。次に、
図１０に示される第２のリードフレーム１３を図１１に
示されるように半導体チップ２の第１の面２ａの上方に
位置させる。この第２のリードフレーム１２には、複数
のインナーリード４、共通インナーリード８及び９、複
数のアウターリード７、共通アウターリード１０及び１
１が形成されている。このとき、半導体チップ２の第１
の面２ａと第２のリードフレーム１３の共通インナーリ
ード８、９及び複数のインナーリード４との間に厚さ
０．１ｍｍ以上０．４ｍｍ以下の空隙が形成されるよう
に第２のリードフレーム１３を位置合わせする。この状
態で、ワイヤボンドを行い、さらに樹脂モールドを行う
ことにより、図１及び図２に示した半導体装置が製造さ
れる。
【００１９】なお、図１２に示されるように、共通イン
ナーリード１４及び１５が中央部で二つに分割されてい
てもよい。これにより、例えば半導体チップ２の各回路
ブロック毎に専用の共通インナーリードを設ける。この
場合、一本の共通インナーリードの長さが短くなるの
で、共通インナーリード１４及び１５を通る信号の応答
性が向上すると共に共通インナーリード１４及び１５の
浮遊容量を小さくすることができる。また、図１３に示
されるように、共通インナーリード１６及び１７の中央
部から少なくとも一本の支持インナーリード１８及び１
９をタイバー２０に連結してもよい。このようにすれ
ば、共通インナーリード１６及び１７の機械的強度が増
し、ボンディング及びモールドがし易くなる。図１４に
示されるように、共通インナーリード２１及び２２は、
複数のインナーリード４よりも低く、すなわち半導体チ
ップ２の第１の面２ａとの間隔が小さくなるように配置
してもよい。ただし、共通インナーリード２１及び２２
と半導体チップ２の第１の面２ａとの間隔は０．１ｍｍ
以上０．４ｍｍ以下の範囲内に設定する。このような配
置とすることにより、インナーリード４に接続される金
属細線５と共通インナーリード２１及び２２との短絡が
効果的に防止される。
【００２０】実施例２．図１５及び図１６にこの発明の
実施例２に係る半導体装置を示す。半導体チップ２３の
第１の面２３ａ上には長手方向の中心線の近傍に直線状
に配列された複数の電極パッド３からなる第１のパッド
群２４が形成されると共にこの第１のパッド群２４の両
側にそれぞれ直線状に配列された複数の電極パッド３か
らなる第２及び第３のパッド群２５及び２６が形成され
ている。第１及び第２の共通インナーリード２７及び２
８が、半導体チップ２３の第１の面２３ａの上方で且つ
第１のパッド群２４と第２のパッド群２５との間及び第
１のパッド群２４と第３のパッド群２６との間にそれぞ
れ配置されている。また、複数のインナーリード４が、
半導体チップ２３の第１の面２３ａの上方で且つ第２の
パッド群２５及び第３のパッド群２６の外側に配置され
ている。そして、第１のパッド群２４の複数の電極パッ
ド３のうち必要なものがそれぞれ選択的に共通インナー
リード２７及び２８に金属細線５を介して電気的に接続
され、第２及び第３のパッド群２５及び２６の複数の電
極パッド３のうち必要なものはその近傍に位置する複数
のインナーリード４のいずれかに金属細線５を介して電
気的に接続されている。従って、図１３に示されるよう
に、複数のインナーリード４に接続される金属細線５が
共通インナーリード２７及び２８の上方を越えることが
なく、これらの短絡が確実に防止される。
【００２１】実施例３．図１７及び図１８にこの発明の
実施例３に係る半導体装置を示す。一対のダイパッド２
９が半導体チップ２の長手方向の両端部の直下にそれぞ
れ位置しており、これらのダイパッド２９によって半導
体チップ２が支持されている。また、ダイパッド２９は
共通インナーリード８及び９の間に入り込むような平面
形状を有している。このような構造とすることにより、
ダイパッド２９、共通インナーリード８及び９、複数の
インナーリード４等を全て含む一枚のリードフレームを
用いて半導体装置を製造することが可能となる。
【００２２】実施例４．図１９及び図２０にこの発明の
実施例４に係る半導体装置を示す。半導体チップ２の第
２の面２ｂはダイパッド１と接合、固定されており、半
導体チップ２の第１の面２ａ上に形成された電極パッド
３と、インナーリード４とは金属細線５で共通インナー
リード８及び９の上方を越えて接続されている。インナ
ーリード４は、折り曲げ加工によりその先端部４Ａが半
導体チップ２の第１の面２ａに接地している。そして複
数のアウターリード７が、外部に露出するようにダイパ
ッド１、半導体チップ２、共通インナーリード８及び
９、複数のインナーリード４及び複数の金属細線５がエ
ポキシ樹脂等から成るパッケージ本体６により封止され
ている。なお、図１９ではダイパッド１の面積は半導体
チップ２の第２の面２ｂの面積よりも小さいが、逆にダ
イパッド１の面積が第２の面２ｂの面積よりも大くても
良い。
【００２３】図１９におけるインナーリード４と、半導
体チップ２の第１の面２ａとの間隔ｄ（中空距離と呼
ぶ）が、０．４ｍｍの場合のインナーリード４への接合
可、不可能なインナーリードの形状を、従来の構造、こ
の発明による構造を比較してそれぞれ図２１及び図２２
に示す。これらの図において、横軸はインナーリードの
長さ、縦軸はインナーリードの幅である。○印はボンデ
ィング可能な領域、×印は接合不可能な領域を示してい
る。なお、板厚は０．２ｍｍでボンディング条件は、一
般的なものである。従来の構造の図２１では、接合不可
能な領域が実験を行ったリード長（０．３〜６．０ｍ
ｍ）の中央値付近で存在している。このため、インナー
リードの形状には制限を設けて設計を行わなければなら
なかった。一方、この発明の場合による図２２では、実
験を行ったインナーリードの長さ（０．３〜６．０ｍ
ｍ）、インナーリードの幅（０．１〜０．６ｍｍ）の全
領域において、接合可能であることが分かった。また、
接合部の強度は全ての領域で充分であることをも測定に
より、確認されている。このように、インナーリード４
の下方が中空になっている場合には、超音波とインナー
リード４とが共振して超音波振幅が接合に有効に消費さ
れず、その結果、インナーリード４の形状によっては金
属細線５が接合ができず又は接合性が低下するといった
問題は、この実施例に示す方法により解消できる。
【００２４】実施例５．上述した実施例４では、インナ
ーリードの先端を図１９に示すような形状（ガルウイン
グ状）に折曲げて先端部４Ａとし、半導体チップ２の第
１の面２ａに接地させていたが、図２３に示すような形
状（Ｊ字状）に折曲げて先端部４Ｂとし、これを半導体
チップ２の第１の面２ａに接地させても同様の効果が得
られる。また、図２４に示すように、インナーリード４
の先端を多段階に折り曲げて先端部４Ｃとしても良い。
【００２５】実施例６．上述した実施例１の図１４で
は、共通インナーリード２１及び２２を複数のインナー
リード４よりも低く配置し、金属細線５と共通インナー
リード２１及び２２との短絡を防止したが、図２５に示
すように、厚さの薄い共通インナーリード２１Ａ及び２
２Ａを用いても良い。例えばインナーリード４の厚さを
０．２ｍｍとした場合、共通インナーリード２１Ａ及び
２２Ａの厚さは、好適には０．０８ｍｍ以上０．１５ｍ
ｍ以下であり、最も好適には０．１２５ｍｍとする。ま
た、共通インナーリード２１Ａ及び２２Ａをインナーリ
ード４に近付けても良い。
【００２６】実施例７．上述した実施例６では、厚さの
薄い共通インナーリード２１Ａ及び２２Ａを使用した
が、図２６に示すように、共通インナーリード２１及び
２２の表面に絶縁膜５０例えばポリイミド絶縁テープを
貼り付け、金属細線５が共通インナーリード２１及び２
２に接触しても良い構造とすることもできる。共通イン
ナーリード２１及び２２の高さ及び位置は、広い自由度
で設定することができる。なお、この場合には、共通イ
ンナーリード２１及び２２に金属細線５をボンディング
する時には、部分的に絶縁膜を除去して開口部５１を設
け、その位置にボンディングする。
【００２７】実施例８．上述した実施例６では、厚さの
薄い共通インナーリード２１Ａ及び２２Ａを使用した
が、図２７に示すように、インナーリード４の先端にブ
ロック５２等を設けて共通インナーリード２１及び２２
よりも高くしても良い。これにより、共通インナーリー
ド２１及び２２と金属細線５との短絡を効果的に防止で
きる。
【００２８】実施例９．図２８及び図２９は、共通イン
ナーリードに変形を加えた実施例を示す。図２８は、共
通インナーリード２１及び２２のインナーリード４側の
角部分を面取りして面取り部分５３を形成したものであ
る。なお、面取り部分５３は、共通インナーリード２１
及び２２の表面の他方の角部分にも設けても良い。ま
た、図２９では、金属細線５の経路となる共通インナー
リード２１及び２２を部分的にエッチング等でくり抜い
て薄くしたくり抜き部分５３を形成したものである。こ
れらの場合も、上述した実施例と同様に、共通インナー
リード２１及び２２と金属細線５との短絡を効果的に防
止できる。
【００２９】
【発明の効果】以上説明したように、請求項１に記載の
半導体装置は、互いに対向する第１及び第２の面を有す
ると共に第１の面の長手方向の中心線の近傍に直線状に
配列された複数の電極パッドを有する半導体チップと、
前記半導体チップより小さな面積を有すると共に前記半
導体チップの第２の面に接合されて前記半導体チップを
支持するダイパッドと、前記半導体チップの第１の面の
上方で且つ第１の面の長手方向の中心線とほぼ平行に配
置された少なくとも一つの共通インナーリードと、前記
半導体チップの第１の面の上方で且つそれぞれ対応する
電極パッドの近傍に配置された複数のインナーリード
と、前記半導体チップの複数の電極パッドを前記共通イ
ンナーリード及び前記複数のインナーリードに電気的に
接続するための複数の金属細線と、前記半導体チップ、
前記ダイパッド、前記共通インナーリード、前記複数の
インナーリード及び前記複数の金属細線を封止する樹脂
パッケージ本体と、前記共通インナーリードに接続され
ると共に前記樹脂パッケージ本体の外部に露出する共通
アウターリードと、前記複数のインナーリードにそれぞ
れ接続されると共に前記樹脂パッケージ本体の外部に露
出する複数のアウターリードとを備え、前記半導体チッ
プの第１の面と前記共通インナーリード及び前記複数の
インナーリードとの間は０．１ｍｍ以上０．４ｍｍ以下
の間隔を有すると共に前記樹脂パッケージ本体で満たさ
れるので、信頼性特に耐湿性を損なうことなく大型の半
導体チップを小さなパッケージ本体内に収納することが
できる。
【００３０】また、請求項２に記載の半導体装置は、互
いに対向する第１及び第２の面を有すると共に第１の面
の長手方向の中心線の近傍に直線状に配列された複数の
電極パッドからなる第１のパッド群とこの第１のパッド
群の両側にそれぞれ直線状に配列された複数の電極パッ
ドからなる第２及び第３のパッド群とを有する半導体チ
ップと、前記半導体チップより小さな面積を有すると共
に前記半導体チップの第２の面に接合されて前記半導体
チップを支持するダイパッドと、前記半導体チップの第
１の面の上方で且つ第１のパッド群と第２のパッド群及
び第３のパッド群との間にそれぞれ配置された第１及び
第２の共通インナーリードと、前記半導体チップの第１
の面の上方で且つ第２及び第３のパッド群の外側に配置
された複数のインナーリードと、前記半導体チップの第
１のパッド群の各電極パッドを前記第１及び第２の共通
インナーリードに電気的に接続すると共に第２及び第３
のパッド群の各電極パッドを前記複数のインナーリード
に電気的に接続するための複数の金属細線と、前記半導
体チップ、前記ダイパッド、前記第１及び第２の共通イ
ンナーリード、前記複数のインナーリード及び前記複数
の金属細線を封止する樹脂パッケージ本体と、それぞれ
前記第１及び第２の共通インナーリードに接続されると
共に前記樹脂パッケージ本体の外部に露出する第１及び
第２の共通アウターリードと、前記複数のインナーリー
ドにそれぞれ接続されると共に前記樹脂パッケージ本体
の外部に露出する複数のアウターリードとを備え、前記
半導体チップの第１の面と前記第１及び第２の共通イン
ナーリード及び前記複数のインナーリードとの間は０．
１ｍｍ以上０．４ｍｍ以下の間隔を有すると共に前記樹
脂パッケージ本体で満たされるので、複数のインナーリ
ードに接続される金属細線と第１及び第２の共通インナ
ーリードとの短絡を効果的に防止しつつ大型の半導体チ
ップを小さなパッケージ本体内に収納することが可能と
なる。
【００３１】請求項３に記載の半導体装置では、共通イ
ンナーリードがその長手方向の中央部で二分割されてい
るので、信号の応答性が向上する。請求項４に記載の半
導体装置では、共通インナーリードがその長手方向中間
部に連結された支持インナーリードにより支持されてい
るので、ボンディング及びモールドがし易くなる。請求
項５に記載の半導体装置では、半導体チップの第１の面
と共通インナーリードとの間隔がこの第１の面と複数の
インナーリードとの間隔以下に設定されているので、複
数のインナーリードに接続される金属細線と共通インナ
ーリードとの短絡が効果的に防止される。請求項６に記
載の半導体装置では、ダイパッドが半導体チップの長手
方向の両端部の近傍にそれぞれ位置すると共に半導体チ
ップより小さな面積を有する一対の部分からなっている
ので、このダイパッド、共通インナーリード及び複数の
インナーリードを含む一枚のリードフレームを用いて半
導体装置を製造することができる。請求項７に記載の半
導体装置では、インナーリードの先端部を折り曲げてお
き、その折り曲げた先端部を半導体チップの回路形成面
に接地させたので、インナーリードに金属細線を荷重と
超音波等を印加して接続する際にインナーリードが共振
しないので、安定したボンディングが可能である。
【００３２】また、請求項８に記載の半導体装置の製造
方法は、互いに対向する第１及び第２の面を有すると共
に第１の面の長手方向の中心線の近傍に直線状に配列さ
れた複数の電極パッドを有する半導体チップをこの半導
体チップより小さな面積を有するダイパッドが形成され
た第１のリードフレーム上に載置し、第１のリードフレ
ームのダイパッドと半導体チップの第２の面とを接合
し、少なくとも一つの共通インナーリードとこの共通イ
ンナーリードの近傍に配置された複数のインナーリード
とが形成された第２のリードフレームを共通インナーリ
ード及び複数のインナーリードと半導体チップの第１の
面との間に厚さ０．１ｍｍ以上０．４ｍｍ以下の空隙が
形成されるように半導体チップの第１の面の上方に位置
させ、半導体チップの複数の電極パッドをそれぞれ対応
する共通インナーリード及び複数のインナーリードにワ
イヤボンドし、半導体チップの第１の面と第２のリード
フレームの共通インナーリード及び複数のインナーリー
ドとの間に樹脂が充填されるように半導体チップ、ダイ
パッド、共通インナーリード及び複数のインナーリード
を樹脂封止するので、小型のパッケージ本体内に大型の
半導体チップが収納された高信頼性の半導体装置を得る
ことができる。
【図面の簡単な説明】
【図１】この発明の実施例１に係る半導体装置を示す透
視平面図である。
【図２】図１のＡ−Ａ線矢視断面図である。
【図３】ワイヤボンディング工程を示す説明図である。
【図４】ワイヤボンディング工程を示す説明図である。
【図５】ワイヤボンディング工程を示す説明図である。
【図６】半導体チップの第１の面とインナーリードとの
間隔ｄとプル強度との関係を示す図である。
【図７】半導体チップの第１の面とインナーリードとの
間隔ｄと半導体チップに発生するダメージとの関係を示
す図である。
【図８】チップ面積に対する絶縁物の面積比とパッケー
ジ・クラックの発生率との関係を示す図である。
【図９】実施例１の半導体装置を製造するために用いら
れる第１のリードフレームを示す平面図である。
【図１０】実施例１の半導体装置を製造するために用い
られる第２のリードフレームを示す平面図である。
【図１１】図９の第１のリードフレームと図１０の第２
のリードフレームとを位置合わせした状態を示す平面図
である。
【図１２】実施例１の変形例を示す平面図である。
【図１３】実施例１の他の変形例を示す平面図である。
【図１４】実施例１のさらに他の変形例を示す断面図で
ある。
【図１５】実施例２に係る半導体装置を示す透視平面図
である。
【図１６】図１５のＢ−Ｂ線矢視断面図である。
【図１７】実施例３に係る半導体装置を示す透視平面図
である。
【図１８】図１７のＣ−Ｃ線矢視断面図である。
【図１９】実施例４に係る半導体装置を示す断面図であ
る。
【図２０】実施例４に係る半導体装置を示す透視平面図
である。
【図２１】従来の半導体装置におけるインナーリードの
形状と接合の可否との関係を示す図である。
【図２２】この発明による半導体装置におけるインナー
リードの形状と接合の可否との関係を示す図である。
【図２３】実施例５に係る半導体装置を示す断面図であ
る。
【図２４】実施例５の変形例を示す断面図である。
【図２５】実施例６に係る半導体装置の要部を示す断面
図である。
【図２６】実施例７に係る半導体装置の要部を示す斜視
図である。
【図２７】実施例８に係る半導体装置の要部を示す断面
図である。
【図２８】実施例９に係る半導体装置の要部を示す斜視
図である。
【図２９】実施例９の変形例を示す斜視図である。
【図３０】従来の半導体装置を示す一部破断斜視図であ
る。
【図３１】従来の半導体装置の要部拡大図である。
【符号の説明】
１、２９ ダイパッド ２ 半導体チップ ２ａ 第１の面 ２ｂ 第２の面 ３ 電極パッド ４ インナーリード ４Ａ、４Ｂ、４Ｃ 先端部 ５ 金属細線 ６ パッケージ本体 ７ アウターリード ８、９ 共通インナーリード １０、１１ 共通アウターリード １２ 第１のリードフレーム １３ 第２のリードフレーム １４、１５、１６、１７、２１、２２、２１Ａ、２２Ａ
共通インナーリード １８、１９ 指示インナーリード ２０ タイバー ２３ 半導体チップ ２４ 第１のパッド群 ２５ 第３のパッド群 ２６ 第３のパッド群 ２７ 第１の共通インナーリード ２８ 第２の共通インナーリード ４２ キャピラリチップ ４３ 金属ボール ５０ 絶縁膜 ５１ 開口部 ５２ ブロック ５３ 面取り部分 ５４ くり抜き部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 道井 一成 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内 (72)発明者 藤本 仁士 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内 (72)発明者 佐々木 仁志 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内 (72)発明者 宮本 孝司 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 互いに対向する第１及び第２の面を有す
    ると共に第１の面の長手方向の中心線の近傍に直線状に
    配列された複数の電極パッドを有する半導体チップと、 前記半導体チップより小さな面積を有すると共に前記半
    導体チップの第２の面に接合されて前記半導体チップを
    支持するダイパッドと、 前記半導体チップの第１の面の上方で且つ第１の面の長
    手方向の中心線とほぼ平行に配置された少なくとも一つ
    の共通インナーリードと、 前記半導体チップの第１の面の上方で且つそれぞれ対応
    する電極パッドの近傍に配置された複数のインナーリー
    ドと、 前記半導体チップの複数の電極パッドを前記共通インナ
    ーリード及び前記複数のインナーリードに電気的に接続
    するための複数の金属細線と、 前記半導体チップ、前記ダイパッド、前記共通インナー
    リード、前記複数のインナーリード及び前記複数の金属
    細線を封止する樹脂パッケージ本体と、 前記共通インナーリードに接続されると共に前記樹脂パ
    ッケージ本体の外部に露出する共通アウターリードと、 前記複数のインナーリードにそれぞれ接続されると共に
    前記樹脂パッケージ本体の外部に露出する複数のアウタ
    ーリードとを備え、前記半導体チップの第１の面と前記
    共通インナーリード及び前記複数のインナーリードとの
    間は０．１ｍｍ以上０．４ｍｍ以下の間隔を有すると共
    に前記樹脂パッケージ本体で満たされることを特徴とす
    る半導体装置。
  2. 【請求項２】 互いに対向する第１及び第２の面を有す
    ると共に第１の面の長手方向の中心線の近傍に直線状に
    配列された複数の電極パッドからなる第１のパッド群と
    この第１のパッド群の両側にそれぞれ直線状に配列され
    た複数の電極パッドからなる第２及び第３のパッド群と
    を有する半導体チップと、 前記半導体チップより小さな面積を有すると共に前記半
    導体チップの第２の面に接合されて前記半導体チップを
    支持するダイパッドと、 前記半導体チップの第１の面の上方で且つ第１のパッド
    群と第２のパッド群及び第３のパッド群との間にそれぞ
    れ配置された第１及び第２の共通インナーリードと、 前記半導体チップの第１の面の上方で且つ第２及び第３
    のパッド群の外側に配置された複数のインナーリード
    と、 前記半導体チップの第１のパッド群の各電極パッドを前
    記第１及び第２の共通インナーリードに電気的に接続す
    ると共に第２及び第３のパッド群の各電極パッドを前記
    複数のインナーリードに電気的に接続するための複数の
    金属細線と、 前記半導体チップ、前記ダイパッド、前記第１及び第２
    の共通インナーリード、前記複数のインナーリード及び
    前記複数の金属細線を封止する樹脂パッケージ本体と、 それぞれ前記第１及び第２の共通インナーリードに接続
    されると共に前記樹脂パッケージ本体の外部に露出する
    第１及び第２の共通アウターリードと、 前記複数のインナーリードにそれぞれ接続されると共に
    前記樹脂パッケージ本体の外部に露出する複数のアウタ
    ーリードとを備え、前記半導体チップの第１の面と前記
    第１及び第２の共通インナーリード及び前記複数のイン
    ナーリードとの間は０．１ｍｍ以上０．４ｍｍ以下の間
    隔を有すると共に前記樹脂パッケージ本体で満たされる
    ことを特徴とする半導体装置。
  3. 【請求項３】 互いに対向する第１及び第２の面を有す
    ると共に第１の面の長手方向の中心線の近傍に直線状に
    配列された複数の電極パッドを有する半導体チップと、 前記半導体チップより小さな面積を有すると共に前記半
    導体チップの第２の面に接合されて前記半導体チップを
    支持するダイパッドと、 前記半導体チップの第１の面の上方で且つ第１の面の長
    手方向の中心線とほぼ平行に配置されると共にその長手
    方向の中央部で二分割されている少なくとも一組の共通
    インナーリードと、 前記半導体チップの第１の面の上方で且つそれぞれ対応
    する電極パッドの近傍に配置された複数のインナーリー
    ドと、 前記半導体チップの複数の電極パッドを前記共通インナ
    ーリード及び前記複数のインナーリードに電気的に接続
    するための複数の金属細線と、 前記半導体チップ、前記ダイパッド、前記共通インナー
    リード、前記複数のインナーリード及び前記複数の金属
    細線を封止する樹脂パッケージ本体と、 前記共通インナーリードに接続されると共に前記樹脂パ
    ッケージ本体の外部に露出する共通アウターリードと、 前記複数のインナーリードにそれぞれ接続されると共に
    前記樹脂パッケージ本体の外部に露出する複数のアウタ
    ーリードとを備え、前記半導体チップの第１の面と前記
    共通インナーリード及び前記複数のインナーリードとの
    間は０．１ｍｍ以上０．４ｍｍ以下の間隔を有すると共
    に前記樹脂パッケージ本体で満たされることを特徴とす
    る半導体装置。
  4. 【請求項４】 互いに対向する第１及び第２の面を有す
    ると共に第１の面の長手方向の中心線の近傍に直線状に
    配列された複数の電極パッドを有する半導体チップと、 前記半導体チップより小さな面積を有すると共に前記半
    導体チップの第２の面に接合されて前記半導体チップを
    支持するダイパッドと、 前記半導体チップの第１の面の上方で且つ第１の面の長
    手方向の中心線とほぼ平行に配置された少なくとも一つ
    の共通インナーリードと、 各共通インナーリードの長手方向中間部に連結されてそ
    の共通インナーリードを支持する少なくとも一つの支持
    インナーリードと、 前記半導体チップの第１の面の上方で且つそれぞれ対応
    する電極パッドの近傍に配置された複数のインナーリー
    ドと、 前記半導体チップの複数の電極パッドを前記共通インナ
    ーリード及び前記複数のインナーリードに電気的に接続
    するための複数の金属細線と、 前記半導体チップ、前記ダイパッド、前記共通インナー
    リード、前記支持インナーリード、前記複数のインナー
    リード及び前記複数の金属細線を封止する樹脂パッケー
    ジ本体と、 前記共通インナーリードに接続されると共に前記樹脂パ
    ッケージ本体の外部に露出する共通アウターリードと、 前記複数のインナーリードにそれぞれ接続されると共に
    前記樹脂パッケージ本体の外部に露出する複数のアウタ
    ーリードとを備え、前記半導体チップの第１の面と前記
    共通インナーリード及び前記複数のインナーリードとの
    間は０．１ｍｍ以上０．４ｍｍ以下の間隔を有すると共
    に前記樹脂パッケージ本体で満たされることを特徴とす
    る半導体装置。
  5. 【請求項５】 互いに対向する第１及び第２の面を有す
    ると共に第１の面の長手方向の中心線の近傍に直線状に
    配列された複数の電極パッドを有する半導体チップと、 前記半導体チップより小さな面積を有すると共に前記半
    導体チップの第２の面に接合されて前記半導体チップを
    支持するダイパッドと、 前記半導体チップの第１の面の上方で且つ第１の面の長
    手方向の中心線とほぼ平行に配置された少なくとも一つ
    の共通インナーリードと、 前記半導体チップの第１の面の上方で且つそれぞれ対応
    する電極パッドの近傍に配置された複数のインナーリー
    ドと、 前記半導体チップの複数の電極パッドを前記共通インナ
    ーリード及び前記複数のインナーリードに電気的に接続
    するための複数の金属細線と、 前記半導体チップ、前記ダイパッド、前記共通インナー
    リード、前記複数のインナーリード及び前記複数の金属
    細線を封止する樹脂パッケージ本体と、 前記共通インナーリードに接続されると共に前記樹脂パ
    ッケージ本体の外部に露出する共通アウターリードと、 前記複数のインナーリードにそれぞれ接続されると共に
    前記樹脂パッケージ本体の外部に露出する複数のアウタ
    ーリードとを備え、前記半導体チップの第１の面と前記
    共通インナーリード及び前記複数のインナーリードとの
    間は０．１ｍｍ以上０．４ｍｍ以下の間隔を有すると共
    に前記樹脂パッケージ本体で満たされ且つ前記半導体チ
    ップの第１の面と前記共通インナーリードとの間隔は前
    記半導体チップの第１の面と前記複数のインナーリード
    との間隔以下であることを特徴とする半導体装置。
  6. 【請求項６】 互いに対向する第１及び第２の面を有す
    ると共に第１の面の長手方向の中心線の近傍に直線状に
    配列された複数の電極パッドを有する半導体チップと、 前記半導体チップの長手方向の両端部の近傍にそれぞれ
    位置すると共に前記半導体チップより小さな面積を有し
    且つ前記半導体チップの第２の面に接合されて前記半導
    体チップを支持する一対のダイパッドと、 前記半導体チップの第１の面の上方で且つ第１の面の長
    手方向の中心線とほぼ平行に配置された少なくとも一つ
    の共通インナーリードと、 前記半導体チップの第１の面の上方で且つそれぞれ対応
    する電極パッドの近傍に配置された複数のインナーリー
    ドと、 前記半導体チップの複数の電極パッドを前記共通インナ
    ーリード及び前記複数のインナーリードに電気的に接続
    するための複数の金属細線と、 前記半導体チップ、前記ダイパッド、前記共通インナー
    リード、前記複数のインナーリード及び前記複数の金属
    細線を封止する樹脂パッケージ本体と、 前記共通インナーリードに接続されると共に前記樹脂パ
    ッケージ本体の外部に露出する共通アウターリードと、 前記複数のインナーリードにそれぞれ接続されると共に
    前記樹脂パッケージ本体の外部に露出する複数のアウタ
    ーリードとを備え、前記半導体チップの第１の面と前記
    共通インナーリード及び前記複数のインナーリードとの
    間は０．１ｍｍ以上０．４ｍｍ以下の間隔を有すると共
    に前記樹脂パッケージ本体で満たされることを特徴とす
    る半導体装置。
  7. 【請求項７】 互いに対向する第１及び第２の面を有す
    ると共に第１の面に配列された複数の電極パッドを有す
    る半導体チップと、 前記半導体チップの第２の面に接合されて前記半導体チ
    ップを支持するダイパッドと、 前記半導体チップの第１の面の上方で且つそれぞれ対応
    する電極パッドの近傍に配置された複数のインナーリー
    ドと、 前記半導体チップの複数の電極パッドを前記複数のイン
    ナーリードに電気的に接続するための複数の金属細線
    と、 前記半導体チップ、前記ダイパッド、前記複数インナー
    リード及び前記複数の金属細線を封止する樹脂パッケー
    ジ本体と、 前記複数のインナーリードにそれぞれ接続されると共に
    前記樹脂パッケージ本体の外部に露出する複数のアウタ
    ーリードとを備え、前記複数のインナーリードの先端部
    は折り曲げ加工をすることにより、前記半導体チップに
    接地していることを特徴とする半導体装置。
  8. 【請求項８】 互いに対向する第１及び第２の面を有す
    ると共に第１の面の長手方向の中心線の近傍に直線状に
    配列された複数の電極パッドを有する半導体チップをこ
    の半導体チップより小さな面積を有するダイパッドが形
    成された第１のリードフレーム上に載置し、 第１のリードフレームのダイパッドと半導体チップの第
    ２の面とを接合し、 少なくとも一つの共通インナーリードとこの共通インナ
    ーリードの近傍に配置された複数のインナーリードとが
    形成された第２のリードフレームを共通インナーリード
    及び複数のインナーリードと半導体チップの第１の面と
    の間に厚さ０．１ｍｍ以上０．４ｍｍ以下の空隙が形成
    されるように半導体チップの第１の面の上方に位置さ
    せ、 半導体チップの複数の電極パッドをそれぞれ対応する共
    通インナーリード及び複数のインナーリードにワイヤボ
    ンドし、 半導体チップの第１の面と第２のリードフレームの共通
    インナーリード及び複数のインナーリードとの間に樹脂
    が充填されるように半導体チップ、ダイパッド、共通イ
    ンナーリード及び複数のインナーリードを樹脂封止する
    ことを特徴とする半導体装置の製造方法。
JP4248367A 1991-10-30 1992-09-17 半導体装置及びその製造方法 Expired - Fee Related JP2509422B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4248367A JP2509422B2 (ja) 1991-10-30 1992-09-17 半導体装置及びその製造方法
US07/968,055 US5334803A (en) 1991-10-30 1992-10-28 Semiconductor device and method of producing the same
DE4236625A DE4236625C2 (de) 1991-10-30 1992-10-29 Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung
US08/525,174 USRE35496E (en) 1991-10-30 1995-09-08 Semiconductor device and method of producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-284565 1991-10-30
JP28456591 1991-10-30
JP4248367A JP2509422B2 (ja) 1991-10-30 1992-09-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05198612A true JPH05198612A (ja) 1993-08-06
JP2509422B2 JP2509422B2 (ja) 1996-06-19

Family

ID=26538733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4248367A Expired - Fee Related JP2509422B2 (ja) 1991-10-30 1992-09-17 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US5334803A (ja)
JP (1) JP2509422B2 (ja)
DE (1) DE4236625C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267837A (ja) * 2009-05-15 2010-11-25 Elpida Memory Inc 半導体装置
WO2021060161A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュール

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
US5532189A (en) * 1994-06-02 1996-07-02 International Business Machines Corporation Method of making semiconductor package
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5770479A (en) 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
KR20000010876A (ko) * 1996-05-17 2000-02-25 칼 하인쯔 호르닝어 반도체칩용 기판 부재
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
DE19715739A1 (de) * 1997-04-16 1998-10-22 Mci Computer Gmbh Halbleiter-Bauelement
JP3006546B2 (ja) * 1997-06-12 2000-02-07 日本電気株式会社 半導体装置及びリードフレーム
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package
US6211565B1 (en) * 1999-04-29 2001-04-03 Winbond Electronics Corporation Apparatus for preventing electrostatic discharge in an integrated circuit
US6176416B1 (en) * 1999-07-02 2001-01-23 Advanced Semiconductor Engineering, Inc. Method of making low-profile wire connection
US6391759B1 (en) * 2000-04-27 2002-05-21 Advanced Semiconductor Engineering, Inc. Bonding method which prevents wire sweep and the wire structure thereof
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
JP2002176130A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
EP1754256B1 (en) * 2004-05-28 2012-01-11 Nxp B.V. Chip having two groups of chip contacts
TW200814249A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4540697B2 (ja) 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS6064442A (ja) * 1983-09-19 1985-04-13 Fujitsu Ltd 半導体装置
JPS6163043A (ja) * 1984-09-03 1986-04-01 Toshiba Corp 半導体装置用リ−ドフレ−ム
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2702219B2 (ja) * 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
DE69034069T2 (de) * 1989-06-30 2004-04-01 Texas Instruments Inc., Dallas Verfahren zur Verpackung einer Halbleitervorrichtung
US5155578A (en) * 1991-04-26 1992-10-13 Texas Instruments Incorporated Bond wire configuration and injection mold for minimum wire sweep in plastic IC packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267837A (ja) * 2009-05-15 2010-11-25 Elpida Memory Inc 半導体装置
WO2021060161A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
DE4236625A1 (en) 1993-05-06
JP2509422B2 (ja) 1996-06-19
DE4236625C2 (de) 1997-11-27
US5334803A (en) 1994-08-02
USRE35496E (en) 1997-04-29

Similar Documents

Publication Publication Date Title
JP2509422B2 (ja) 半導体装置及びその製造方法
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JP2528991B2 (ja) 樹脂封止型半導体装置及びリ―ドフレ―ム
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
JPH1056129A (ja) 積層型ボトムリード半導体パッケージ
JPH0321047A (ja) カプセル封じされた半導体パツケージ
JP3297387B2 (ja) 半導体装置の製造方法
US6054753A (en) Plastic-encapsulated semiconductor device equipped with LOC package structure
JPH05218281A (ja) 半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH07335818A (ja) 半導体装置
JPH02211643A (ja) 半導体装置
KR100218335B1 (ko) 칩 사이즈 패키지
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP3434633B2 (ja) 樹脂封止型半導体装置
JP2005150294A (ja) 半導体装置およびその製造方法
JPS63152160A (ja) 半導体装置用リ−ドフレ−ム
JPH05136314A (ja) 樹脂封止型半導体装置
JPH07249648A (ja) 半導体装置
JPH01280343A (ja) 樹脂封止型半導体装置
JPH05129500A (ja) 樹脂封止型半導体装置
JPS59198744A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 15

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 15

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees