JP3088193B2 - Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム - Google Patents

Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム

Info

Publication number
JP3088193B2
JP3088193B2 JP04145697A JP14569792A JP3088193B2 JP 3088193 B2 JP3088193 B2 JP 3088193B2 JP 04145697 A JP04145697 A JP 04145697A JP 14569792 A JP14569792 A JP 14569792A JP 3088193 B2 JP3088193 B2 JP 3088193B2
Authority
JP
Japan
Prior art keywords
lead
frame
die pad
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04145697A
Other languages
English (en)
Other versions
JPH05343445A (ja
Inventor
直人 上田
佳郎 西中
至洋 冨田
俊一 阿部
秀之 一山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP04145697A priority Critical patent/JP3088193B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE4345302A priority patent/DE4345302C2/de
Priority to DE4345301A priority patent/DE4345301C2/de
Priority to DE4345305A priority patent/DE4345305C2/de
Priority to DE4345303A priority patent/DE4345303C2/de
Priority to DE4318727A priority patent/DE4318727C2/de
Priority to KR93010135A priority patent/KR970003912B1/ko
Publication of JPH05343445A publication Critical patent/JPH05343445A/ja
Priority to US08/325,637 priority patent/US5535509A/en
Priority to US08/506,852 priority patent/US5763829A/en
Priority to US08/614,552 priority patent/US5724726A/en
Priority to US09/050,397 priority patent/US5900582A/en
Application granted granted Critical
Publication of JP3088193B2 publication Critical patent/JP3088193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、リードが半導体チッ
プ上に引き回されるリードオンチップ構造を有する半導
体装置の製造方法並びにこれに使用されるリードフレー
ムに関する。
【０００２】
【従来の技術】図３５は例えば特開平２−４５９６９号
公報に示されたリードオンチップ構造(以下ＬＯＣ構造
とする)を有する従来の半導体装置の断面図である。図
において、１はダイパッド、２は半導体チップ、３は半
導体チップ２に向かって両側からそれぞれ複数本ずつ延
びるリードで、各リード３は各々インナーリード部３ａ
およびアウターリード部３ｂからなる。４は半導体チッ
プ２の主面上の両側に沿ってそれぞれ複数個ずつ設けら
れた電極、５は金属細線、６はモールド樹脂である。
【０００３】半導体チップ２の上側の主面には写真製版
等の手法により集積回路(図示せず)および電極４が形成
されている。そして半導体チップ２の裏側の主面が、例
えば導電性樹脂等からなる導電性接着剤(図示せず)によ
りダイパッド１上に接着されて固定されている。各リー
ド３のインナーリード部３ａは半導体チップ２の主面上
にこの主面と一定距離を保って延びている。インナーリ
ード部３ａと半導体チップ２上の電極４は、金属細線５
によりそれぞれ電気的に接続されている。そして、各リ
ード３のアウターリード部３ｂが外部に露出するよう
に、上記各部分がモールド樹脂６により樹脂封止されて
いる。そして各リード３のアウターリード３ｂは例えば
ストレート形、ガルウィング形或はＪ形等の所望の形状
にフォーミングされる。
【０００４】また上記特開平２−４５９６９号公報には
このような半導体装置の製造方法が開示されている。こ
の製造方法では枠部の内側に吊りリード部を介して連結
されたダイパッドを含む第１のフレームと、枠部から内
側に延びる複数のリードを含む第２のフレームの２枚の
フレームが使用される。第１のフレームのダイパッドは
枠部に対して半導体チップの厚み以上、下方に予め沈め
(デプレス加工)られている。そして第１のフレームのダ
イパッド上に半導体チップをダイボンドした後、第１の
フレーム上に第２のフレームを接合することにより、半
導体チップ上に各リードがこれの上面と一定の距離を保
って延びるようになる。その後、ワイヤーボンド工程、
樹脂モールド工程の後、２枚のフレームの枠部等の不要
な部分が除去されて半導体装置が分離され、最後に各リ
ードのアウターリード部のフォーミング等が行われ、半
導体装置が完成する。
【０００５】
【発明が解決しようとする課題】以上のような従来のＬ
ＯＣ構造を有する半導体装置では、半導体チップが導電
性樹脂等でダイパッド上にダイボンドされていた。しか
しながら、樹脂材は吸湿性を有するために、水分を含む
ことにより接着力が低下したり、また樹脂が吸収した水
分によりこれに接する半導体チップさらにはリードに腐
食が発生する可能性があった。また、半導体装置を回路
基板等に実装する際には、半導体装置を載置した回路基
板を加熱容器内に入れて周囲から加熱して、半導体装置
のアウターリード部と回路基板との半田付けが行われ
る。そこでこの時、モールド樹脂内に封入されたダイボ
ンド樹脂に含まれている水分が蒸発して、半導体チップ
とダイパッドが剥離したり、パッケージクラックを引き
起こす可能性があるという問題点があった。
【０００６】また上述した従来の２枚のフレームを使用
した製造方法では、接合された２枚のフレームはモール
ド工程が終わるまで２枚の枠部がそれぞれ付いたままで
行われていた。従って、引っ掛かる部分が多いために扱
いに難く、２枚のフレームを接合した後の工程中でフレ
ームの搬送ミスや、２枚のフレームの枠部の間に作業に
使用する液等が溜まり、液漏れ等を起こし易い。特に半
導体装置をフレームから分離する前に半導体装置のアウ
ターリード部に外装メッキを施す工程を含む場合には、
２枚のフレームの間に液が溜まり、液垂れを起こす等の
問題点があった。
【０００７】また、ＬＯＣ構造を有する半導体装置の製
造方法として、リードとダイパッドを一体に形成した１
枚のフレームを使用する方法がある。この種のリードフ
レームではダイパッドは、両側から延びるリードの間に
このリードと直行する方向に延びるものであったが、リ
ードの領域を越えて幅を広げることをできず、幅の狭い
ものであった。また、例えば特開昭６４−６９０４１号
公報に示すようにダイパッドの幅をリードの領域を越え
て部分的に広げたフレームもあるが、この場合、リード
の長さを短かくするか或はリードを変形させる必要があ
り、ひいてはワイヤーボンドの際の金属細線が長くな
る、或は半導体チップ上の電極の位置が制限される問題
点があった。
【０００８】また、リードとダイパッドを一体に形成し
たフレームを使用して半導体装置を製造する場合には、
ダイパッドをリードに対して半導体チップの厚み分だけ
沈め、沈められたダイパッドとリードの間に半導体チッ
プを挿入してダイパッド上にダイボンドする。しかしな
がら、ダイパッドが半導体装置の製造時のフレームの搬
送方向と直交する方向に延びるように形成されているフ
レームの場合、半導体チップは沈めたダイパッドとリー
ドの間に半導体チップを挿入する際、フレームの搬送方
向と同じ方向から挿入することになるために作業がやり
難くいという問題点があった。また、沈められたダイパ
ッドとリードの間に半導体チップを挿入する作業も複雑
で手間がかかる等の問題点があった。さらに挿入された
半導体チップを例えば金属ろう材でダイパッド上にダイ
ボンドする作業も複雑で手間がかかるという問題点があ
った。従来の半導体装置およびその製造方法には以上の
ような問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、より信頼性の高い半導体装置内
で腐食等が発生することなく、また製造方法に関しては
製造時に液垂れが起こらない、信頼性の高いＬＯＣ構造
を有する半導体装置の製造方法並びにこれに使用される
リードフレームを得ることを目的とする。
【００１０】
【課題を解決するための手段】上記の目的に鑑み、この
発明の第１発明は半導体チップがダイパッド上に半田等
の吸湿性を持たない金属ろう材によりダイボンドされた
ＬＯＣ構造を有する半導体装置にある。またこの発明の
第２発明は、このような半導体装置を、リード用フレー
ムおよびダイパッド用フレームからなる２枚のフレーム
を使用して製造する製造方法に関し、２枚のフレームを
接合した後すぐに、ダイパッド用フレームの枠部を、リ
ード用フレームに形成されたフレーム切断用スリットを
介して切断して除去するようにした半導体装置の製造方
法にある。またこの発明の第３発明は、第２発明で使用
されるフレーム切断用スリットを有するリード用フレー
ムを含む２枚のフレームからなる半導体装置を製造する
ためのリードフレームにある。
【００１１】またこの発明の第４発明は、半導体装置を
製造するのに使用される、ダイパッドとリードを一体に
形成したリードフレームであって、ダイパッドが、枠部
の両側から内側に延びるリードの間にこのリードと直行
する方向に延びる主部と、この主部からこの主部とほぼ
直角に、上記枠部から延びるリードの隣合うリードの間
に延びる少なくとも１つの枝部とからなるリードフレー
ムにある。またこの発明の第５発明は、第４発明のリー
ドフレームを使用した半導体装置の製造方法であって、
ダイパッドの幅を広くしたことにより、ダイパッド上の
半導体チップの安定性が向上し、またワイヤーボンドを
容易にするために、半導体チップをダイパッド側から加
熱するが、この時の熱伝達効率を向上させた製造方法に
ある。
【００１２】またこの発明の第６発明は、枠部の内側に
延びたダイパッドと、このダイパッドに向かって枠部の
両側から延びるリードを一体に形成したリードフレーム
であって、枠部のダイパッドが連結されている両側の部
分が、フレーム面に対して垂直に同じ方向にＵ字形に折
り曲げられたＵ字形状部となっており、これによりダイ
パッドが枠部およびリードに対して沈められたリードフ
レームにある。また、このＵ字形状部は半導体チップを
挿入できる大きさにを有している。またこの発明の第７
発明は、第６発明のリードフレーム枠部の内側にリード
フレームの搬送方向と直交する方向に延びたダイパッド
と、このダイパッドに向かって両側から延びるリードと
を一体に形成したリードフレームを使用し、枠部のダイ
パッドが連結されている両側の部分を、フレーム面に対
して垂直に同じ方向にＵ字形に折り曲げて半導体チップ
を挿入できる大きさのＵ字形状部を形成し、リードフレ
ームの枠部の搬送方向の両側に形成された上記Ｕ字形状
部から半導体チップを挿入する製造方法にある。
【００１３】またこの発明の第８発明は、枠部の内側に
ダイパッドとリードとを一体に形成したリードフレーム
であって、ダイパッドを枠部の外側に折り曲げた状態で
ダイパッド上に半導体チップをダイボンドできるよう
に、ダイパッドの一端だけが枠部に連結しているリード
フレームにある。またこの発明の第９発明は、第８発明
のリードフレームを使用した半導体装置の製造方法であ
って、ダイパッドを枠部の外側に折り曲げた状態でダイ
パッド上に半導体チップをダイボンドし、その後、半導
体チップ上にこれの主面と一定の距離を保ってリードが
延びるように半導体チップを搭載したダイパッドを曲げ
戻す製造方法にある。
【００１４】またこの発明の第１０発明は、枠部に隣合
うようにダイパッドとリードとを一体に形成したリード
フレームであって、ダイパッドの両側の枠部に連結する
ための吊りリード部の一方を切断し、他方を折り曲げる
ことによりリード上にダイパッドが覆いかぶさるように
ダイパッドとリードを枠部内に配置したリードフレーム
にある。またこの発明の第１１発明は、第１０発明のリ
ードフレームを使用した半導体装置の製造方法であっ
て、ダイパッドに半導体チップをダイボンドした後、ダ
イパッドの周囲の不要な枠部を切除すると共にリード側
に延びる吊りリード部をＵ字形に折り曲げることによ
り、半導体チップを搭載したダイパッドをリードの部分
上に折り重ね、半導体チップ上にこれの主面と一定の距
離を保って各リードが延びるようにする製造方法にあ
る。
【００１５】またこの発明の第１２発明は、第１０発明
のリードフレームにおいて、ダイパッドの両側の吊りリ
ード部の切断される側の吊りリード部を長くし、切断さ
れる際にダイパッド側に残るようにし、ダイパッドがリ
ード上に折り重ねられた時に、ダイパッドに残った長い
吊りリード部をリード側に折り曲げて先端をリード側の
枠部に接合し、ダイパッドをより強固に固定できるよう
にしたリードフレームにある。またこの発明の第１３発
明は、第１２発明のリードフレームを使用した半導体装
置の製造方法であって、上述のようにダイパッドをリー
ドの部分に対してより強固に固定するようにした製造方
法にある。
【００１６】そしてこの発明の第１４発明は、ダイパッ
ド上に金属箔を圧接し、この上に半導体チップを載置
し、周囲から加熱して金属箔を溶融させ、加熱を止める
ことにより溶融した金属箔が固まって半導体チップがダ
イボンド上に固着されるダイボンド方法にある。
【００１７】
【作用】この発明の第１発明による半導体装置では、半
導体チップのダイパッド材として湿気を吸収しない半田
等からなる金属ろう材を使用するため、ダイパッド材が
水分を含むことはなく、半導体チップの腐食やパッケー
ジクラック等の発生が防止できる。また、第２および第
３発明による半導体装置の製造方法およびこれに使用さ
れるリードフレームでは、２枚のフレームを接合した
後、ダイパッド用フレームの不要な枠部をフレーム切断
用スリットを介して切断するため、その後は１枚フレー
ムのように扱うことができ、製造作業が容易となると共
に、特にメッキの時の液垂れが防止できる。
【００１８】また、この発明の第４発明および第５発明
によるリードフレームおよびこれを使用した半導体装置
の製造方法では、ダイパッドとリードを一体に形成した
リードフレームにおいて、ダイパッドが主部とこの主部
からこれにほぼ直角に延びる枝部とからなり、ダイパッ
ドの幅および面積が広げられている。各枝部は枠部から
ダイパッドに向かって延びる複数のリードの互いに隣合
うリードの間にそれぞれ延びるように形成されており、
リードの長さおよび形状に制約を与えることはない。ま
た、ダイパッドの幅および面積が広げられたためにダイ
パッドに固定された半導体チップの安定性が向上し、さ
らにダイパッドと半導体チップとの間の熱伝達効率が向
上し、ワイヤーボンドが容易に行えるようになる。
【００１９】また、この発明の第６発明および第７発明
によるリードフレームおよびこれを使用した半導体装置
の製造方法では、ダイパッドがリードフレームの半導体
装置の製造時の搬送方向と直交する方向に延びるように
形成されているリードフレームにおいて、枠部の上記搬
送方向の両側の部分に形成されたＵ字形状部から半導体
チップをダイパッドとリードの間に挿入することがで
き、作業が容易である。さらに第６発明のリードフレー
ムに関しては、ダイパッドの延びる方向に無関係に、枠
部のダイパッドが連結している両側の部分をＵ字形に折
り曲げてダイパッドがリードに対して沈めるようにした
ことにより、両側から延びるリードがより接近するの
で、半導体チップのより中央に近い部分までリードを延
ばすことが可能となる。
【００２０】また、この発明の第８発明および第９発明
によるリードフレームおよびこれを使用した半導体装置
の製造方法では、ダイパッドとリードとを一体に形成し
たリードフレームにおいて、ダイパッドを枠部の外側に
折り曲げた状態で半導体チップをダイボンドできるの
で、ダイパッドとリードとの間に半導体チップを挿入す
るのに比べ作業が容易である。
【００２１】また、この発明の第１０発明および第１１
発明によるリードフレームおよびこれを使用した半導体
装置の製造方法では、ダイパッドとリードとを一体に形
成したリードフレームにおいて、半導体チップをダイパ
ッド上にそのままダイボンドでき、作業が容易である。
【００２２】また、この発明の第１２発明および第１３
発明によるリードフレームおよびこれを使用した半導体
装置の製造方法では、上記第１０および１１発明におい
て、さらに半導体チップを搭載したダイパッドをリード
の部分の上に折り重ねた時に、ダイパッドに残った吊り
リード部を折り曲げてリード側の枠部に結合させること
によりダイパッドをより強固に固定したので、後の工程
をより正確にかつ容易に行える。
【００２３】また、この発明の第１４発明のダイボンド
方法では、ダイパッドと半導体チップの間に挟まれた半
田等の金属箔を周りから加熱することで溶融させるの
で、特に半導体チップをダイパッドとインナーリード部
の間に挿入した後にダイボンドを行う場合には、作業が
容易になり効果的である。
【００２４】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。 （第１発明）図１にはこの発明の第１発明によるＬＯＣ
構造を有する半導体装置の一実施例を示し、(ａ)は内部
構成を示すための透視図、(ｂ)は側面から見た破断図で
ある。図において、１はダイパッド、２は半導体チッ
プ、３はそれぞれインナーリード部３ａおよびアウター
リード部３ｂからなるリード、４は電極、５は金属細
線、６はパッケージ部であるモールド樹脂である。これ
らは、電極４が半導体チップ２の中央に沿って設けられ
ていることを除けば、従来のものと基本的に同様であ
る。
【００２５】３ｃはリードのうち、半導体チップ２の中
央部をこれの長手方向に沿って延びる共通リードであ
り、主に電源リード或は接地リードとして使用される。
７はダイパッド１上に半導体チップ２をダイボンドする
金属ろう材であり、例えば半田からなる。この金属ろう
材７は吸湿性はなく、従って半導体チップ２に腐食を発
生させることはない。また、完成された半導体装置をこ
れのアウターリード部３ｂを回路基板(図示せず)に半田
付けして実装する際等に、半導体装置全体が加熱されて
もパッケージクラック等が発生することはない。なお、
ダイパッド１と半導体チップ２を接合する金属ろう材７
はモールド樹脂６内部にあるため、この時に受ける熱量
は外部より少なく溶融することはない。また必要であれ
ば、半導体装置を回路基板上に実装する際に、溶融しな
いような融点を有する金属ろう材７を使用すればよい。
例えば、半田の場合にはスズと鉛の混合比率を変えれば
よい。
【００２６】（第２および第３発明）図２には、この発
明の第２および第３発明に係る２枚のフレームからなる
リードフレームを示す。第２発明はこのリードフレーム
を使用した半導体装置の製造方法、第３発明はリードフ
レームに関するものである。図２において、８０はリー
ド用フレーム８１とダイパッド用フレーム８２とからな
る、この発明で使用されるリードフレームである。これ
らのフレーム８１、８２はそれぞれ１枚の金属板を打ち
抜き或はエッチング等により切断して形成される。リー
ド用フレーム８ａは、枠部８１ａの内側に共通リード３
ｃおよび複数のリード３が両側から延びてなる。各リー
ド３はそれぞれインナーリード部３ａおよびアウターリ
ード部３ｂからなる。そしてこのリード用フレーム８１
の枠部８１ａにはさらに、後で詳しく説明するフレーム
切断用スリット１８が形成されている。一方、ダイパッ
ド用フレーム８２は、ダイパッド１の両側が吊りリード
部８２ｂを介して枠部８２ａの内側に連結されてなる。
ダイパッド１は製造工程中に半導体チップ２をより安定
した状態で固定するように、半導体チップ２に相似した
形状を有する。そして、ダイパッド１上に図示のように
金属ろう材７により半導体チップ２がダイボンドされ
る。ダイパッド用フレーム８２のダイパッド１の部分は
両側の吊りリード部８２ｂが折り曲げられることによ
り、これにダイボンドされる半導体チップ２の厚みを考
慮して、周囲の枠部８２ａに対して沈められている。こ
れにより双方のフレーム８１、８２を接合した時に、ダ
イパッド１上にダイボンドされた半導体チップ２の主面
上に共通リード３ｃおよび各リード３のインナーリード
部３ａが、この主面と一定の距離を保って平行に延びる
ようになる。リード用フレーム８１とダイパッド用フレ
ーム８２の接合方法に関しては後述する。
【００２７】リード用フレーム８１の枠部８１ａの両側
から延びるインナーリード部３ａ或は共通リード３ｃの
間にダイパッドを一体に形成したフレームもあるが、こ
のフレームの場合、リード部の領域を越えてダイパッド
１の幅を広げることはできない。これに対して、リード
用フレーム８１とダイパッド用フレーム８２の２枚のフ
レームを接合するようにすれば、ダイパッド１の形状は
リード部の形状による制約を受けないので、ダイパッド
１の幅を十分に広げることが可能となる。なお、半導体
チップ２は、２つのフレーム８１、８２を接合した後
に、ダイパッド１とインナーリード部３ａの間に挿入す
るようにしてダイパッド１上に固着してもよい。
【００２８】図３の(ａ)〜(ｃ)、および図４の(ａ)〜
(ｄ)はこの発明の第２発明による半導体装置の製造方法
の一実施例を示す図である。また、図５にはこの製造方
法のフローチャートを示した。以下、工程順に説明す
る。まず、図３の(ａ)に示すダイパッド用リード８２の
ダイパッド１上に、半田等の吸湿性を持たない金属ろう
材７(図１および図２参照)により半導体チップ２を固着
し、図３の(ｂ)に示す状態にする(ダイボンド工程Ｓ
１)。次に図３の(ｃ)に示すフレーム切断用スリット１
８が形成されたリード用フレーム８１を、図３の(ｂ)の
状態のダイパッド用フレーム８２上に重ね合わせ、後述
するいずれかの接合方法(例えばスポット溶接)により図
４の(ａ)に示すように接合する(接合工程Ｓ２)。
【００２９】次に、フレーム切断用スリット１８を介し
て、例えば打ち抜き等の方法によりダイパッド用フレー
ム８２を切断し、これの不要な枠部８２ａを切り離す。
これにより図４の(ｂ)に示すように、半導体チップ２を
搭載したダイパッド１の部分が、両側が接合部１７によ
り固定されて残る(枠部切除工程Ｓ３)。これにより１枚
フレームのリードフレームとして扱うことができ、以後
の工程の製造作業が容易になる。また、後の工程の特に
外装メッキ工程での液溜まりや液漏れが防止できる。次
に、図４の(ｃ)に示すように、半導体チップ２の中央に
沿って形成された電極４(図１参照)とチップ２上に延び
るインナーリード部３ａおよび共通リード３ｃとが、金
属細線５により電気的に接続される(ワイヤーボンド工
程Ｓ４)。
【００３０】次に、ワイヤーボンドを行ったフレームを
モルード金型(図示せず)に入れ、図４の(ｄ)に示すよう
に樹脂を注入して、半導体チップ２を含む主要部をモー
ルド樹脂６内に樹脂封止する(モールド工程Ｓ５)。この
際、各リード３のアウターリード部３ｂはモールド樹脂
６の外部に露出するようにする。以後、図示していない
が、アウターリード部３ｂに外装メッキを施す外装メッ
キ工程Ｓ６、さらにアウターリード部３ｂを含む半導体
装置をフレームから切り離すと共に、タイバを切断して
各アウターリード部３ｂを分離し、さらに分離された各
アウターリード部３ｂを所望の形状にフォーミングする
リード加工工程Ｓ７を経て半導体装置が完成する。
【００３１】なお、フレーム切断用スリット１８はいず
れのフレームに設けられていてもよく、また形状も図示
されたものに限定されない。またダイパッド用フレーム
８２の枠部の切断は打ち抜き加工の他に、例えばレーザ
加工等により切断を行ってもよく、同様な効果が得られ
る。なお、第１発明に関する効果を得るために半導体チ
ップ２を金属ろう材７でダイボンドしていたが、ダイボ
ンド材は他のものであってもよい。これは後述する全て
の発明に関しても同様である。
【００３２】次に、第２発明の製造方法におけるリード
用フレーム８１とダイパッド用フレーム８２との接合方
法について幾つかの実施例を説明する。図６にはリード
用フレーム８１とダイパッド用フレーム８２との接合方
法の第１実施例を示す。図６はスポット溶接のうちの抵
抗溶接を示し、９は溶接電極、１０ａは上側の溶接電極
９を支持する電極保持棒、１０ｂは下側の溶接電極９が
保持されている電極保持台である。リード用フレーム８
１とダイパッド用フレーム８２は、電極保持棒１０ａを
矢印Ａの方向に動かすことにより上下の溶接電極９の間
に挟まれる。そして、上下の溶接電極９の間に電流を流
すことによりフレーム８１、８２間のスポット溶接が行
われる。抵抗溶接の利点は、強い接合力が得られ、また
溶接部の表面の変形が少ないことである。抵抗溶接は特
に、塵等がとぶことがなく、半導体チップ２を汚染する
ことが極めて少ない。なお、スポット溶接として他にレ
ーザ溶接を採用してもよい。
【００３３】図７にはリード用フレーム８１とダイパッ
ド用フレーム８２との接合方法の第２実施例を示す。図
７は接着テープを使用したものであり、１１は接着テー
プ、１２は圧接治具、１３はフレーム保持台である。リ
ード用フレーム８１とダイパッド用フレーム８２とは間
に接着テープ１１を挟むようにしてフレーム保持台１３
に置かれ、圧接治具１２により加圧されることにより、
両フレーム８１、８２が接着テープ１１により接合され
る。この方法ではレーザ溶接と比べると、加工処理能力
が高く、またスポット溶接等と比べて設備の補修の必要
がない。
【００３４】図８にはリード用フレーム８１とダイパッ
ド用フレーム８２との接合方法の第３実施例を示す。図
８も図７と同じように接着テープを使用したものである
が、接着テープ１１は接着テープ基材１１ａとこれの両
側に形成された熱可塑性糊材１１ｂからなる。この実施
例では、接着テープ１１の両フレーム８１、８２への接
着面が熱可塑性糊材１１ｂであるため、例えばワイヤー
ボンド工程、モールド(封止)工程等で熱履歴が与えられ
ても、両フレーム８１、８２間の熱膨張の差から生じる
歪みを熱可塑性糊材１１ｂが軟化吸収するため、フレー
ム全体の熱変形を微小にすることができる。なお、図７
および図８の接合方法では接着テープを使用している
が、２枚のフレームの接合部分は半導体装置のモールド
樹脂６の外部であるため、仮に接着テープが吸湿性を持
つものであっても問題はない。
【００３５】図９の(ａ)および(ｂ)にはリード用フレー
ム８１とダイパッド用フレーム８２との接合方法の第４
実施例を示す。この実施例はリベットを使用したもので
あり、１４は双方のフレーム８１、８２にそれぞれ形成
された孔部、１５はリベットである。図９の(ａ)に示す
ように、重ね合わされた２枚のフレーム８１、８２に形
成された孔部１４をそれぞれ貫通してリベット１５が挿
入され、図９の(ｂ)に示すようにリベット１５の上端部
１５ａを圧延することにより、２枚のフレーム８１、８
２が組み合わされ固定される。なお、このリベット１５
および孔部１４の形状は図示したものに限定されず、ま
たリベット１５はこれに相当する機能を有するものであ
れば、いかなる部材であってもよい。
【００３６】図１０の(ａ)〜(ｄ)にはリード用フレーム
８１とダイパッド用フレーム８２との接合方法の第５実
施例を示す。この実施例はかしめ止めを利用したもので
あり、１６はフレーム８１に形成された突出部、１４は
フレーム８２に形成された、上記突出部が嵌め込まれる
孔部である。まず、図１０の(ａ)に示すように、フレー
ム８２の突出部１６がエッチング或はパンチングにより
パターン形成される。次に図１０の(ｂ)に示すように、
突出部１６が上方に折り曲げられる。次に図１０の(ｃ)
に示すようにフレーム８１には、突出部１６に合わせて
エッチング或はパンチングにより孔部１４がパターン形
成され、この孔部１４に突出部１６が挿入、嵌合される
ようにして２枚のフレーム８１、８２が重ね合わされ
る。そして図１０の(ｄ)に示すように、突出部１６が図
示のように曲げ戻され、フレーム同士を、かしめること
によって、フレーム８１、８２が組み合わされ互いに固
定される。なお、突出部１６および孔部１４の形状およ
び形成方法は上述したものに限定されない。
【００３７】図１１および図１２には上記いずれかの方
法により固定されたリード用フレーム８１とダイパッド
用フレーム８２の、ダイパッド用フレーム８２の不要な
枠部８２ａを切り離す方法の一実施例を示す。図１１は
ダイパッド１上に半導体チップ２が搭載されたダイパッ
ド用フレーム８２がリード用フレーム８１の下に接合さ
れている状態を示す。１７はフレーム間を接合した接合
部(例えばスポット溶接部)、１８はリード用フレーム８
１に形成されたフレーム切断用スリットである。
【００３８】このようにリード用フレーム８１にフレー
ム切断用のスリット１８を設けることにより、ダイパッ
ド用フレーム８２を、両側が接合部１７によりフレーム
８１に接合されたダイパッド２(吊りリード部も含む)の
みを残して切断、分離することができる。これにより半
導体チップ２を搭載したダイパッド１を含むフレーム８
ａは１枚のフレームとほぼ同等に扱うことができ、以後
の工程での加工の際、２枚フレームの場合に発生し易い
不都合、例えばフレーム搬送ミス、液溜り、液漏れ等を
防止することができる。
【００３９】図１２の(ａ)および(ｂ)に切断方法の一実
施例を示した。図において１９は下金型、２０はフレー
ム押え、２１は切断金型である。図１２の(ａ)に示すよ
うに、接合部１７で接合されたリード用フレーム８１と
ダイパッド用フレーム８２は下金型１９上に載置され、
フレーム押え２０で保持される。そしてフレーム８１の
フレーム切断用スリット１８に切断金型２１が挿入さ
れ、下金型１９と切断金型２１の隙間を適当に設定する
ことによりダイパッド用フレーム８２の枠部を切断し、
リード用フレーム８１より分離する。
【００４０】また、ＬＯＣ構造を有する半導体装置を製
造する場合、上述したようにリードとダイパッドを一体
に備えた１枚のリードフレームを使用して製造する方法
もある。このようなフレームは１枚の金属板を打ち抜き
或はエッチング等により切断して形成する。従って従
来、このような１枚のフレームを使用した場合、２枚の
フレームを接合する方法に比べて半導体装置の製造過程
において工程数が少なくて済むという利点はあるもの
の、一方で構造上、ダイパッドの幅をリードの領域を越
えて広げることが困難であり、ダイパッド上にダイボン
ドされた半導体チップが安定しない等の問題点があっ
た。そこで次に、このような問題点を解消したこの発明
の第４発明に係るＬＯＣ構造を有する半導体装置を製造
するためのリードフレームおよびこのリードフレームを
使用したこの発明の第５発明に係るＬＯＣ構造を有する
半導体装置の製造方法について説明する。
【００４１】（第４および第５発明）図１３および図１
４はこの発明の第４および第５発明に係るリードフレー
ムの一例を示し、図１３は平面図、図１４は図１３の矢
印XIVの方向から見た側面図である。図１３に示すよう
にリードフレーム８３は枠部８３ａの内側に複数のリー
ド３と共に、これらのリード３とほぼ直交する方向に延
びるダイパッド１００が一体に形成されている。このダ
イパッド１００は、半導体チップ２の中央を通って全長
に渡って延びる従来からある主部１０１に、この主部１
０１の両側に延びる枝部１０２が形成されて十字の形状
にされ、これにより幅が広げられている。各枝部１０２
は主部１０１の両側からこれと同一平面内にほぼ直角に
延びている。同時に各枝部１０２は、所定の間隔で枠部
８３ａの両側から内側に延びる複数のリード３の隣合う
リード３の間に延びるように形成されている。これによ
り、各リード３の配置位置、形状および長さ等を変更す
ることなくダイパッド１００の幅をリードの領域を越え
て広げることができる。そして図１４に示すように、ダ
イパッド１００が枠部８３ａに対して沈められ、沈めら
れたダイパッド１００上に半導体チップ２が例えば金属
ろう材でダイボンドされる。
【００４２】また、図１５および図１６には図１３に示
すリードフレームを使用した、この発明の第５発明によ
る製造方法により製造される半導体装置を示す。図１５
は半導体装置のリード３の方向に沿った断面図であり、
図１６は図１５のXVI−XVI線に沿った断面図である。基
本的な構造は図１に示す第１発明の半導体装置と同じで
あり、同一あるいは相当する部分は同一符号で示し説明
を省略する。なお、図１５のおよび図１６の半導体装置
ではリード３と共に半導体チップ２上に延びる共通リー
ド３が設けられていない。また、この製造方法のフロー
チャートは、図５に示す第２発明の製造方法を示すフロ
ーチャートのステップＳ２およびＳ３を削除したものと
なる。
【００４３】次に、図１５および図１６に示す半導体装
置の製造方法を説明する。上述したように、図１４に示
すようにリードフレーム８３の枠部８３ａと沈められた
ダイパッド１００の間に半導体チップ２が挿入され、ダ
イパッド１００上に、例えば金属ろう材７により固定さ
れる(ダイボンド工程Ｓ１)。各リード３は図１５に示す
ように、半導体チップ２内の上面に接触しないように浮
いた状態にある。
【００４４】次に、超音波熱圧着法等により半導体チッ
プ２上に延びる各リード３のインナーリード部３ａと半
導体チップ２上の電極４との間を金属細線５で結線する
(ワイヤーボンド工程Ｓ４)。この工程において、金属細
線５を半導体チップ２上の電極４に圧着する時に半導体
チップ２に力が加わるが、ダイパッド１００に固定され
た半導体チップ２の安定性が良いため、より容易にかつ
確実にワイヤーボンドが施せる。またワイヤーボンドの
際には、ダイパッド１００を加熱することにより半導体
チップ２の温度を上昇させて結線をより容易にしている
が、従来のリードとダイパッドとを一体に形成したフレ
ームのものに比べてダイパッド１００の面積が広いた
め、ダイパッド１００から半導体チップ２への熱伝達効
率が良いので、より効果的に半導体チップ２の温度を上
げることができる。
【００４５】次に、例えばトランスファー成型法等を用
いて半導体チップ２、ダイパッド１００、インナーリー
ド部３ａおよび金属細線５の部分をエポキシ樹脂等で一
体に樹脂封止し、モールド樹脂６が形成される(モール
ド工程Ｓ５)。そして、モールド樹脂６から外部に延び
る各アウターリード部３ｂに外装メッキを施す(外装メ
ッキ工程Ｓ６)。最後に、リードフレーム８３の枠部８
３ａと形成された半導体装置とを分離し、さらに半導体
装置のモールド樹脂６から外部に延びる各アウターリー
ド部３ｂを所望の形状に整形するフォーミング等を行う
(リード加工工程Ｓ７)。このようにして半導体装置が完
成する。なお、実際にはリードフレーム８３には図１３
に示す部分が複数組み連続して形成されており、第２発
明の製造方法と同様に複数個の半導体装置毎に製造され
るのが一般的である。また、外装メッキ工程は必要ない
場合には省略される場合もあり、必須要件ではない。こ
れは後述する全ての製造方法においても同様である。
【００４６】なお、図１５および図１６に示す完成され
た半導体装置においては、従来のこの種の１枚のフレー
ムを用いて製造される半導体装置に比べて、半導体チッ
プ２の裏面とモールド樹脂６とが直接接触する面積が減
ったため、両者の密着性がより向上し、剥離などの発生
が抑えられる。
【００４７】また、上記実施例では、ダイパッド１００
の形状が十字形のものを示したが、ダイパッド１００の
主部１０１の一方にだけ枝部１０２を設けてもよい。ま
た反対に、図１７には主部１０１の両側からそれぞれ複
数の枝部１０２が延びるダイパッド１００を設けたリー
ドフレーム８３を示した。このリードフレーム８３の各
枝部１０２は、隣合うリード３の間にそれぞれ延びるよ
うに形成されている。このように、枝部１０２の数を増
やしたダイパッド１００を設けたリードフレーム８３を
使用して半導体装置を製造することにより、ワイヤーボ
ンド工程における半導体チップの安定性、熱伝達効率が
さらに向上し、また完成した半導体装置に関しては半導
体チップの裏面とモールド樹脂との密着性がさらに向上
する。
【００４８】なお、上述した図１３および図１７に示す
第４発明に係るリードフレームでは、ダイパッド１００
がリードフレーム８３の長手方向(実際には１つのリー
ドフレームは図示の部分が図面上の横方向に複数個連結
されて形成されている)に直交する方向に延びている。
従って図１４に示すように半導体チップ２をダイパッド
１００と枠部８３ａとの間に挿入する場合、リードフレ
ーム８３の長手方向(図１３に矢印XIVで示す)から挿入
することになる。リードフレームは製造ラインにおいて
一般にリードフレームの長手方向に向かって搬送され
る。このため、図１３および図１７に示すリードフレー
ム８３の場合、リードフレームの搬送方向と同じ方向か
ら半導体チップを挿入することになり、作業がやり難
い。
【００４９】そこで図１８には、この発明の第４発明に
係るリードフレームの別の実施例を示した。図１８のリ
ードフレーム８３は、ダイパッド１００の主部１０１が
リードフレーム８３の長手方向、すなわちリードフレー
ム８３の搬送方向と同じ方向に延び、各リード３がこれ
と直交する方向に延びるように形成されている。そして
ダイパッド１００が枠部８３ａに対して沈められるよう
に、ダイパッド１００の両端が曲げ加工される。これに
より半導体チップをリードフレーム８３の搬送方向の横
側、すなわち搬送方向と直交する矢印Ｂの方向から挿入
することができるため、作業が容易になる。なお、図１
８に示す３ｄは各リード３を連結するタイバであり、上
記実施例の図では図示が省略されていた。このタイバ３
ｄは半導体装置と枠部８３ａが分離されるリード加工工
程で切断され、これにより各アウターリード部３ｂも個
々に分離される。
【００５０】（第６および第７発明）また、図１９には
図１３および図１７に示したリードフレームにおいて半
導体チップをリードフレームの搬送方向と直交する方向
から挿入できるようにした、この発明の第６および第７
発明に係るリードフレームを示した。第６発明はリード
フレーム、第７発明は第６発明のリードフレームを使用
した半導体装置の製造方法に関する。上述の実施例では
図１４に示すように、ダイパッド１００の両端(吊りリ
ード部)の部分を折り曲げることにより、ダイパッド１
００を枠部８３ａに対して沈めていた。これに対し図１
９に示すリードフレーム８４では、枠部８４ａのダイパ
ッド１００が連結している両側の部分をＵ字形に折り曲
げる(Ｕ字形状部８４ｂ)ことにより、ダイパッド１００
を枠部８４ａに対して沈めている。このように枠部８４
ａの一部をＵ字形に曲げてダイパッド１００を沈める利
点として、(１)ダイパッド１００をより深く沈めること
ができる、(２)強度の弱い薄いリードフレームでも適応
可能である、(３)両側から延びるリード３を近くに寄せ
られる等の点がある。これらの効果はダイパッドとフレ
ームの搬送方向の関係に無関係に得られ、従ってこの発
明の第６発明のリードフレームは、ダイパッドの延びる
方向を限定することなく、広い範囲で捕らえることがで
きる。なお、第７発明の製造方法のフローチャートを図
２０に示す。
【００５１】次に、第７発明の製造方法の一例を説明す
る。まず、図１９に示すリードフレーム８４の平らな状
態のものを、上記各実施例と同様に一枚の平らな金属板
(図示せず)を打ち抜き或はエッチング等により切断する
ことにより形成する(リードフレーム製造工程Ｓ１)。ダ
イパッド１００はその主部１０１がリードフレーム８４
の半導体装置の製造時の搬送方向(この場合はリードフ
レームの長手方向)と直交する方向に延びるように形成
する。次に、枠部８４ａのダイパッド１００が連結して
いる両側の部分(すなわちフレームの搬送方向の両側の
部分)を、例えばプレス機等を使用して曲げ加工して、
図１９に示すようにＵ字形状部８４ｂを形成する。これ
らのＵ字形状部はフレーム面からほぼ垂直にかつ同一の
方向に突出するように形成する。これによりダイパッド
１００が枠部８４ａおよびインナーリード部３ａに対し
て沈められる(ダイパッド沈め工程Ｓ２)。次に、半導体
チップ(図示せず)をこのＵ字形状部８４ｂを介して矢印
Ｂの方向から、ダイパッド１００とインナーリード部３
ａの間に挿入されるようにする(半導体チップ挿入工程
Ｓ３)。従ってＵ字形状部８４ｂの大きさは、半導体チ
ップが挿入可能な大きさにする必要がある。以後、上述
した実施例と同様のダイボンド工程Ｓ４、ワイヤーボン
ド工程Ｓ５、モールド工程Ｓ６、外装メッキ工程Ｓ７お
よびリード加工工程Ｓ８を経て半導体装置が完成する。
【００５２】この発明では、リードフレーム８４は製造
ラインにおいてリードフレーム８４の長手方向に向かっ
て搬送されるため、搬送方向の横方向から半導体チップ
を挿入することができ、作業が容易になる。また同時
に、枠部８４ａの両側をＵ字形に折り曲げたことによ
り、ダイパッド１００に向かって両側から延びるインナ
ーリード部３ａの間の距離が短くなり、インナーリード
部３ａを半導体チップのより内側まで延ばすことができ
る。
【００５３】（第８および９発明）この発明はさらに、
リードとダイパッドを一体に備えた１枚のフレームを使
用した半導体装置の製造方法の別の方法を含む。図２１
ないし図２４はこの発明の第８および第９発明に係るリ
ードフレームおよびこのリードフレームを使用した半導
体装置の製造方法の第１実施例を示す図である。各図に
おいて、８５はリードフレームで、枠部８５ａ、ダイパ
ッド１００および複数のリード３を含んでいる。ダイパ
ッド１００は主部１０１と枝部１０２からなる。各リー
ド３はインナーリード部３ａとアウターリード部３ｂか
らなる。３ｄは各リードを連結しておくためのタイバで
ある。なおダイパッド１００は一端だけが枠部８５ａに
連結していることを除けば、図１３に示す第４発明のリ
ードフレームと同じである。また図３２には第９発明に
よる製造方法のフローチャート図を示した。
【００５４】以下、図に従って第９発明の一実施例によ
る製造方法について説明する。まず、例えば一枚の平ら
な金属板(図示せず)を打ち抜き或はエッチング等により
切断することにより、図２１示すリードフレーム８５を
製造する。ダイパッド１００は一端がフレームの枠部８
５ａにつながっている。枠部８５ａの両側からはダイパ
ッド１００に向かって複数のリード３が延びている。そ
して図２２に示すようにダイパッド１００を枠部８５ａ
より外側に折り曲げる(ダイパッド折り曲げ工程Ｓ１)。
ここでは、ダイパッド１００を枠部８５ａに対してほぼ
直角(９０度)に折り曲げるている。次に、図２３に示す
ように折り曲げたダイパッド１００上に半導体チップ２
を例えば半田等の金属ろう材７により接合する(ダイボ
ンド工程Ｓ２)。このようにすることにより、半導体チ
ップ２を容易にダイパッド１００上にダイボンドするこ
とが可能となる。
【００５５】次に、図２４に側面図で示すように、半導
体チップ２がマウントされたダイパッド１００を枠部８
５ａ側へ曲げ戻す(ダイパッド曲げ戻し工程Ｓ３)。ダイ
パッド１００は図示のようにＬ字形に折り曲げられ、各
リード３のインナーリード部３ａが半導体チップ２の電
極４および回路(図示せず)が形成された主面上をこの面
と一定距離を保って延びるようにされる。次に、超音波
熱圧着法等により半導体チップ２上の電極４と各リード
３のインナーリード部３ａとが金属細線５により結合さ
れ、電気的接合を完了する(ワイヤーボンド工程Ｓ４)。
以後、上述した発明の実施例と同様のモールド工程Ｓ
５、外装メッキ工程Ｓ６、リード加工工程Ｓ７を経て、
半導体装置が完成する。なお、上記実施例では、ダイパ
ッド１００上に半導体チップ２をダイボンドする際にダ
イパッド１００をフレームの枠部８５ａに対して９０度
の角度で折り曲げたが、例えば図２５に示すように１８
０度に折り曲げてもよい。ダイパッド１００はダイボン
ド工程が容易に行えるように折り曲げればよく、その角
度は上記実施例には限定されない。
【００５６】（第１０および１１発明）図２６ないし図
２８にはこの発明の第１０および１１発明に係るリード
フレームおよびこれを使用した半導体装置の製造方法の
一実施例を示した。図において、８６は幅の広いリード
フレームで、枠部８６ａ、板状のダイパッド１１０およ
びリード３を含んでいる。枠部８６ａは３本の枠骨を含
む。ダイパッド１１０は搭載する半導体チップ２とほぼ
同じ大きさを有し、両側が吊りリード部１１１を介して
枠部８６ａのそれぞれ第１の枠骨と第２の枠骨の間に連
結されている。そしてリード３は第２の枠骨と第３の枠
骨の間に形成されている。また図３３には第１１発明に
よる製造方法のフローチャート図を示した。
【００５７】以下、図に従って第１１発明の製造方法に
ついて説明する。まず、例えば一枚の平らな金属板(図
示せず)を打ち抜き或はエッチング等により切断するこ
とにより、図２６に示すリードおよびダイパッドを一体
に形成した幅の広いリードフレーム８６を製造する。こ
のリードフレーム８６では、リード３とダイパッド１１
０が隣合うように、一方の半面にリード３、他方の半面
にダイパッド１１０が形成されている。このようにリー
ドフレーム１１０を形成することにより、板状のダイパ
ッド１１０を形成でき、かつそのままの状態でダイボン
ドが可能である。そしてまず、図２７に示すようにダイ
パッド１１０上に半導体チップ２を、半田等の金属ろう
材７により接合する(ダイボンド工程Ｓ１)。次に、３箇
所のハーフエッチ部８６ｂにて枠部８６ａの切断を行
い、枠部８６ａのダイパッド１１０の周囲の不要な部分
(図２７に示す第１の枠骨を含む下部の部分)を切除する
(枠部切除工程Ｓ２)。その後、吊りリード部１１１の部
分をＵ字形に折り曲げることにより、半導体チップ２が
マウントされたダイパッド１１０を、リード３が設けら
れた枠部８６ａ側へ図２８に側面図で示すように折り重
ねる(ダイパッド折り重ね工程Ｓ３)。これにより、半導
体チップ２の回路(図示せず)および電極４が形成された
主面(上面)上に各リード３のインナーリード部３ａを一
定距離を保って配置することができる。以後、上述した
製造方法と同様のワイヤーボンド工程Ｓ４、モールド工
程Ｓ５、外装メッキ工程Ｓ６およびリード加工工程Ｓ７
を行って半導体装置が完成する。なお、例えば特開昭６
３−３４９６６号公報には、１枚のリードフレームにダ
イパッドとリードが共に形成され、リードフレームの枠
部を折り曲げることにより、ダイパッドとリードとをこ
の発明のように重ねるようにしたリードフレームが開示
されている。しかしながらこの発明では、ダイパッドの
周囲の枠部の不要な部分を切除した後、ダイパッドを枠
部に連結する吊りリード部１１１をＵ字形に折り曲げる
ことによりダイパッドをリード上に重ねるようにしてい
るので、加工が容易で、かつ後の工程での取り扱いが容
易になる。また、不要な枠部が切除されるため、以後の
工程での搬送ミスが少くなる。
【００５８】（第１２および１３発明）図２９および図
３０にはこの発明の第１２および１３発明によるリード
フレームおよびこれを使用した半導体装置の製造方法を
示した。上述した図２７に示すリードフレームと異なる
点は、ダイパッド１１０の両側の吊りリード部のうちリ
ード３と反対側に延びる、第１の枠骨に連結された吊り
リード部１１２を長くし、その先に細くされたハーフエ
ッチ部１１３を設けた点、およびリード３が形成されて
いる側の枠部８６ａのダイパッド１１０と反対側の第３
の枠骨の部分に固定手段である位置決め穴８６ｃが形成
されている点である。またこの実施例のフローチャート
は、図３３に示す第１１発明のフローチャートに破線で
示す工程が追加されたものである。
【００５９】この実施例では、枠部８６ａのダイパッド
１１０の周囲の不要な部分を切除する枠部切除工程にお
いて、長い吊りリード部１１２をダイパッド１１０側に
残すように、ハーフエッチ部１１３が枠部８６ａのハー
フエッチ部８６ｂと共に切断される。そして半導体チッ
プ２がマウントされたダイパッド１１０を、図３０に示
すように吊りリード部１１１をＵ字形に折り曲げること
により、リード３が設けられた枠部８６ａ側へ折り重ね
る曲げ加工(ダイパッド折り重ね工程Ｓ３)を施した後、
さらに長い吊りリード部１１２をリード３０側にＬ字形
に折り曲げ、細くされたハーフエッチ部１１３を枠部８
６ａの第３の枠骨に形成された位置決め穴８６ｃに差し
込む(或はさらにこれを接着する)ことによりダイパッド
１１０をリード３に対して固定している(ダイパッド固
定工程Ｓ８)。これにより、より確実に半導体チップ２
の表面とインナーリード部３ａとの距離をより確実に一
定に保つことができ、量産が可能でかつ歩留まりが向上
することが期待できる。なお、その他の工程は第１１発
明のものと同様である。
【００６０】（第１４発明）最後に、この発明の第１４
発明に係る上記各半導体装置の製造方法のダイボンド工
程におけるダイボンド方法の好ましい一実施例を説明す
る。図３１はこの発明の第１４発明による半導体装置の
製造におけるダイボンド方法の一例を示す図であり、図
３４にはそのフローチャート図を示した。上述したよう
に、半導体装置を複数個毎に製造するために、例えば図
２１および図２２に示すリードフレームを例に挙げる
と、リードフレーム８５にはダイパッド１００およびリ
ード３からなる部分が複数組み連続して形成されてい
る。そして、以下の工程はリードフレーム８５を１ブロ
ック(１ピッチ)ずつずらして行われる。最初のステップ
では、ダイパッド１００上に金属ろう材７としての半田
等からなる金属箔を圧接する(金属箔圧接工程Ｓ１)。次
に、リードフレーム８５を１ピッチ送って、半導体チッ
プ２を金属箔７が圧接されたダイパッド８５上に載置す
る(半導体チップ載置工程Ｓ２)。次の１ピッチ送りで、
非接触の加熱手段、例えば加熱ランプ５０の輻射熱によ
りダイパッド１００の下方から加熱を行い、金属箔７を
溶融させる(金属箔溶融工程Ｓ３)。そして加熱を停止す
る(或は強制的に冷却する)ことにより、溶融した金属箔
７が凝固して半導体チップ２がダイパッド１００上に接
着される。
【００６１】以上のようなダイボンド方法では、製造ラ
イン上のリードフレームに１ピッチ送りでダイボンドを
施すことが容易に行える。またこの方法を使用すること
により、リードフレームのリードと沈められたダイパッ
ドとの間に半導体チップを挿入する製造方法の場合には
特に、ダイボンドを容易に行うことができる。なお、上
記実施例では金属箔７を溶融させる際、半導体チップ２
の上面側に形成された回路へのダメージを考慮して下方
から加熱していたが、加熱の程度によっては上方から或
は上下両方から加熱を行っても良い。
【００６２】
【発明の効果】以上説明したように、この発明の第１発
明による半導体装置では、半導体チップのダイボンド材
として、吸湿性の持たない金属ろう材を使用しているの
で、ダイパッド材が水分を含むことはなく、半導体チッ
プ等の腐食やパッケージクラック等の発生、さらには半
導体チップとダイパッドとの剥離が防止でき、より信頼
性の高い半導体装置が得られる。
【００６３】また、この発明の第２発明による半導体装
置の製造方法では、リード用フレームとダイパッド用フ
レームの２枚のフレームを接合した後、リード用フレー
ムに形成されたフレーム切断用スリットを介してダイパ
ッド用フレームの不要な枠部を切断するようにしたた
め、その後は１枚フレームのように扱うことができ、製
造作業が容易となり、製造効率および歩留まりが向上す
る等の効果が得られる。また、この発明の第３発明によ
るリードフレームでは、リード用フレームとダイパッド
用フレームとを接合した後、一方のフレームの不要な部
分を切断除去することを可能にしたリードフレームが提
供できる等の効果がある。
【００６４】また、この発明の第４発明によるリードフ
レームでは、ダイパッドの部分にこれの主部に対して直
角に延びる枝部を両側に設け、かつこの枝部をリードの
間に延びるように設けたことにより、リードを変形させ
ることなくダイパッドの幅および面積を広げたリードフ
レームが得られる等の効果が得られる。また この発明
の第５発明による製造方法では、半導体チップをより安
定した状態で支持固定でき、さらにダイパッドと半導体
チップとの間の熱伝達効率が向上するため、特に製造時
のワイヤーボンド工程において作業がより容易、正確に
かつ効率良く行えるので、信頼性の高い半導体装置が得
られる。また、このようにして製造された半導体装置で
は、従来の細いダイパッドのリードフレームを使用して
製造された半導体装置に比べて、半導体チップとモール
ド樹脂とが直接接触する面積が少ないので剥離する可能
性が少なく、より信頼性の高い半導体装置が得られる。
【００６５】また、この発明の第６発明およびによるリ
ードフレームでは、枠部の両側のダイパッドが連結され
ている部分をそれぞれＵ字形に曲げるようにしてダイパ
ッドが沈められているため、ダイパッドの両側の吊りリ
ード部の部分を折り曲げてダイパッドを沈めたものに比
べて、より深く沈めることができ、強い強度を有し、さ
らに両側から延びるリードをより接近させることができ
る等の効果が得られる。また、この発明の第７発明によ
る半導体装置の製造方法では、ダイパッドがリードフレ
ームの半導体装置の製造時の搬送方向と直交する方向に
延びるリードフレームにおいて、枠部の上記搬送方向の
両側のダイパッドが連結されている部分をそれぞれＵ字
形に曲げるようにしてダイパッドを沈めれば、リードフ
レームの搬送方向の横側から半導体チップを挿入できる
ので作業が容易になる。また、Ｕ字形に曲げられたＵ字
形状部を形成する際、ダイパッドがリードに対して沈め
られると同時に、両側から延びるリードがより接近する
ので、半導体チップのより中央に近い部分までリードを
延ばすことが可能となり、半導体チップ上の電極の配置
の自由度が増す等の効果が得られる。
【００６６】また、この発明の第８発明および第９発明
によるリードフレームおよびこれを使用した半導体装置
の製造方法では、ダイパッドとリードとを一体に形成し
たリードフレームにおいて、ダイパッドを枠部の外側に
折り曲げ可能にしたので、ダイパッドを折り曲げた状態
で半導体チップをダイボンドできるので、ダイパッドと
リードとの間に半導体チップを挿入するのに比べ作業が
容易でかつ確実に行える効果が得られる。
【００６７】また、この発明の第１０発明および第１１
発明によるリードフレームおよびこれを使用した半導体
装置の製造方法では、ダイパッドとリードとを一体に形
成したリードフレームにおいて、両側が吊りリード部に
より枠部に連結されたダイパッドをリードと隣合わせに
形成し、ダイパッド上に半導体チップをダイボンドした
後、ダイパッドの周囲の不要な枠部を切除し、ダイパッ
ドのリード側に連結された吊りリード部をＵ字形に折り
曲げて、半導体チップを搭載したダイパッドをリード上
に折り重ねるようにしたので、加工が容易であると共
に、枠部の不要な部分が切除されるので、後工程におい
て作業が行い易く、また製造工程中の搬送ミスも減らす
ことができるので、作業効率を向上させることが可能と
なる等の効果が得られる。
【００６８】また、この発明の第１２発明および第１３
発明によるリードフレームおよびこれを使用した半導体
装置の製造方法では、上記第１０および１１発明におい
て、さらに半導体チップを搭載したダイパッドをリード
の部分の上に折り重ねた時に、ダイパッドに残った吊り
リード部を折り曲げてリード側の枠部に結合させること
によりダイパッドをより強固に固定したので、後の工程
をより容易にかつ正確に行える等の効果が得られる。
【００６９】また、この発明の第１４発明のダイボンド
方法では、ダイパッド上に金属箔を圧接しこの上に半導
体チップを載せ、周りから加熱することで金属箔を溶融
させ、その後加熱を止めることにより金属箔が固まって
半導体装置をダイパッド上に固着させるようにし、かつ
これを１ピッチ送りで行うことにようにしたので、製造
ライン上を搬送されるリードフレームにダイボンドを施
すのに適している。また、特に半導体チップをダイパッ
ドとインナーリード部の間に挿入した後にダイボンドを
行う製造方法の場合には、作業が容易になり効果的であ
り、作業効率が向上する等の効果が得られる。
【図面の簡単な説明】
【図１】(ａ)はこの発明の第１発明の一実施例による半
導体装置の透視図、(ｂ)は側面から見た破断図である。
【図２】この発明の第２発明および第３発明に係るリー
ドフレームの構造を示す斜視図である。
【図３】(ａ)〜(ｃ)はこの発明の第２発明による半導体
装置の製造方法の一実施例を工程順に説明するための平
面図である。
【図４】(ａ)〜(ｄ)は図３に続く製造方法を工程順に説
明するための平面図である。
【図５】図３および図４に示す半導体装置の製造方法の
フローチャートである。
【図６】この発明の第２発明の製造方法における２枚の
フレームの接合方法の第１実施例を説明するための側面
図である。
【図７】この発明の第２発明の製造方法における２枚の
フレームの接合方法の第２実施例を説明するための側面
図である。
【図８】この発明の第２発明の製造方法における２枚の
フレームの接合方法の第３実施例を説明するための側面
図である。
【図９】(ａ)および(ｂ)はこの発明の第２発明の製造方
法における２枚のフレームの接合方法の第４実施例を説
明するための斜視図である。
【図１０】(ａ)〜(ｄ)はこの発明の第２発明の製造方法
における２枚のフレームの接合方法の第５実施例を説明
するための斜視図である。
【図１１】この発明の第２発明で使用される２枚のフレ
ームが接合された状態を示す平面図である。
【図１２】(ａ)および(ｂ)はこの発明の第２発明の製造
方法におけるフレーム切断方法の一例を説明するための
側面図である。
【図１３】この発明の第４発明および第５発明に係るリ
ードフレームの一実施例を示す平面図である。
【図１４】図１３の矢印XIVから見た側面図である。
【図１５】この発明の第５発明による製造方法で製造さ
れる半導体装置の一実施例を示す断面図である。
【図１６】図１５のXVI−XVI線に沿った断面図である。
【図１７】この発明の第４発明および第５発明に係るリ
ードフレームの他の実施例を示す平面図である。
【図１８】この発明の第４発明に係るリードフレームの
さらに別の実施例を示す斜視図である。
【図１９】この発明の第６発明および第７発明に係るリ
ードフレームの一実施例を示す平面図である。
【図２０】この発明の第７発明による半導体装置の製造
方法を示すフローチャートである。
【図２１】この発明の第８発明および第９発明に係るリ
ードフレームの一実施例を示す斜視図である。
【図２２】この発明の第９発明による半導体装置の製造
方法のダイパッド折り曲げ工程の状態を示す斜視図であ
る。
【図２３】この発明の第９発明による半導体装置の製造
方法のダイボンド工程の状態を示す斜視図である。
【図２４】この発明の第９発明による半導体装置の製造
方法のダイボンド曲げ戻し工程およびワイヤーボンド工
程の状態を示す側面図である。
【図２５】この発明の第９発明による半導体装置の製造
方法のダイパッド折り曲げ工程の他の方法を示す斜視図
である。
【図２６】この発明の第１０発明および第１１発明に係
るリードフレームの一実施例を示す斜視図である。
【図２７】この発明の第１１発明による半導体装置の製
造方法のダイボンド工程の状態を示す斜視図である。
【図２８】この発明の第１１発明による半導体装置の製
造方法のダイパッド折り重ね工程およびワイヤーボンド
工程の状態を示す側面図である。
【図２９】この発明の第１２発明および第１３発明に係
るリードフレームのダイボンド工程の状態を示す斜視図
である。
【図３０】この発明の第１３発明による半導体装置の製
造方法のダイパッド折り重ね工程ダイパッド固定工程、
およびワイヤーボンド工程の状態を示す側面図である。
【図３１】この発明の第１４発明による半導体装置の製
造時のダイボンド方法の一実施例を示す図である。
【図３２】この発明の第９発明による半導体装置の製造
方法の一例の流れを示すフローチャートである。
【図３３】この発明の第１１発明および第１３発明によ
る半導体装置の製造方法のそれぞれの一例の流れを示す
フローチャートである。
【図３４】この発明の第１４発明によりダイボンド方法
の一例の流れを示すフローチャートである。
【図３５】従来のこの種の半導体装置の断面図である。
【符号の説明】
１ ダイパッド ２ 半導体チップ ３ リード ３ａ インナーリード部 ３ｂ アウターリード部 ３ｃ 共通リード ３ｄ タイバ ４ 電極 ５ 金属細線 ６ モールド樹脂 ７ 金属ろう材 ８ リードフレーム ９ 溶接電極 １０ａ 電極保持棒 １０ｂ 電極保持台 １１ 接着テープ １１ａ 接着テープ基材 １１ｂ 熱可塑性糊材 １２ 圧接治具 １３ フレーム保持台 １４ 孔部 １５ リベット １６ 突出部 １７ 接合部 １８ フレーム切断用スリット １９ 下金型 ２０ フレーム押え ２１ 切断金型 ５０ 加熱ランプ ８０ リードフレーム ８１ リード用フレーム ８１ａ 枠部 ８２ ダイパッド用フレーム ８２ａ 枠部 ８２ｂ 吊りリード部 ８３ リードフレーム ８３ａ 枠部 ８４ リードフレーム ８４ａ 枠部 ８４ｂ Ｕ字形状部 ８５ リードフレーム ８５ａ 枠部 ８６ リードフレーム ８６ａ 枠部 ８６ｂ ハーフエッチ部 ８６ｃ 位置決め穴 １００ ダイパッド １０１ 主部 １０２ 枝部 １１０ ダイパッド １１１ 吊りリード部 １１２ 長い吊りリード部 １１３ 細いハーフエッチ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 俊一 伊丹市瑞原４丁目１番地 三菱電機株式 会社 北伊丹製作所内 (72)発明者 一山 秀之 伊丹市瑞原４丁目１番地 三菱電機株式 会社 北伊丹製作所内 (56)参考文献 特開 平２−45969（ＪＰ，Ａ) 特開 昭56−71947（ＪＰ，Ａ) 特開 平５−347374（ＪＰ，Ａ) 特開 平３−77356（ＪＰ，Ａ) 特開 昭63−174346（ＪＰ，Ａ) 特開 昭58−15263（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 23/50

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 ２枚のフレームを使用するＬＯＣ構造を
    有する半導体装置の製造方法であって、 枠部に対して沈められたダイパッドを有するダイパッド
    用フレームと、このダイパッド用フレームと接合された
    際、ダイパッド用フレームの不要な部分を切断して切り
    離すためのフレーム切断用スリットが複数のリードと共
    に形成されたリード用フレームとを使用し、 上記ダイパッド用フレームのダイパッド上に半導体チッ
    プをダイボンドするダイボンド工程と、 各リードのインナーリード部がダイパッドに搭載された
    半導体チップ上に延びるように、上記ダイパッド用フレ
    ームと上記リード用フレームとを接合する接合工程と、 上記リード用フレームの上記フレーム切断用スリットを
    介して上記ダイパッド用リードの枠部を切断して分離す
    る枠部切除工程と、 上記半導体チップと各リードのインナーリード部を金属
    細線により電気的に接続するワイヤボンド工程と、 上記各リードのアウターリード部を外部に露出するよう
    に上記半導体チップの周辺を一体に封止するモールド工
    程と、 上記各リードのアウターリード部にメッキを施す外装メ
    ッキ工程と、 上記フレームを切断してフレームから半導体装置を分離
    し、各リードのアウターリード部のフォーミング加工を
    行うリード加工工程と、 を備えたＬＯＣ構造を有する半導体装置の製造方法。
  2. 【請求項２】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する半導体装置を製造するためのリード
    フレームであって、 枠部と、 この枠部の中央を通って枠部の一方から他方に延びる主
    部、およびこの主部からこれと同一平面内にほぼ直角に
    延びる少なくとも１本の枝部からなるダイパッドと、 上記枠部の両側から所定の間隔で上記ダイパッドの主部
    に向かってそれぞれ延 びる複数のリードと、 を備え、上記ダイパッドの枝部が、上記リードの隣合う
    リードの間にそれぞれ延びるように設けられた、ＬＯＣ
    構造を有する半導体装置を製造するためのリードフレー
    ム。
  3. 【請求項３】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する半導体装置の製造方法であって、 枠形状の枠部と、この枠部の中央を通って延びる主部お
    よびこの主部からこれと同一平面内にほぼ直角に延びる
    少なくとも１本の枝部からなるダイパッドと、上記枠部
    の両側から所定の間隔で上記ダイパッドの主部に向かっ
    てそれぞれ延びる複数のリードとを一体に有し、かつ上
    記ダイパッドの枝部が互いに隣合う上記リードの間に延
    びるようにしたリードフレームを、一枚の金属板を切断
    して切り出して形成し、上記各リードとダイパッドの間
    に上記半導体チップが挿入できるように上記ダイパッド
    が沈められたリードフレームを使用し、 上記各リードとダイパッドの間に上記半導体チップを挿
    入し、ダイパッド上に半導体チップを固定するダイボン
    ド工程と、 上記ダイパッドを介して半導体チップを加熱しながら、
    半導体チップ上に延びる各リードのインナーリード部と
    半導体チップ上の電極とを金属細線で結線するワイヤー
    ボンド工程と、 上記各リードのアウターリード部が外部に露出するよう
    に上記半導体チップの周辺を一体に封止するモールド工
    程と、 上記リードフレームから半導体装置を分離し、各リード
    のアウターリード部の加工を行うリード加工工程と、 を備えた、ＬＯＣ構造を有する半導体装置の製造方法。
  4. 【請求項４】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する半導体装置を製造するためのリード
    フレームであって、 枠部と、 この枠部の両側にフレーム面に対して垂直の同じ方向に
    突出するようにそれぞれ形成され、上記半導体チップを
    挿入可能な大きさを有するＵ字形状部と、 上記両側のＵ字形状部の間に延びるダイパッドと、 上記ダイパッド上に向かって上記枠部の両側からこれと
    同一平面内にそれぞれ延びる複数のリードと、 を備えたＬＯＣ構造を有する半導体装置を製造するため
    のリードフレーム。
  5. 【請求項５】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する半導体装置の製造方法であって、 半導体装置製造時のリードフレームの搬送方向とほぼ直
    角の方向に延びるダイパッド、このダイパッドに向かっ
    て両側から延びるそれぞれインナーリード部およびアウ
    ターリード部からなる複数のリード、およびこれらを連
    結する枠部を含むリードフレームを製造する工程と、 上記枠部のダイパッドが連結されている両側の部分をそ
    れぞれＵ字形に変形させてダイパッドをインナーリード
    部に対して沈める工程と、 半導体チップを上記ダイパッドとインナーリード部の間
    に上記Ｕ字形に変形させた部分から挿入する工程と、 上記ダイパッド上に半導体チップをダイボンドする工程
    と、 上記各リードのインナーリード部と半導体チップ上の電
    極とをワイヤーボンドする工程と、 上記各リードのアウターリード部を外部に露出するよう
    に上記半導体チップの周辺を一体に封止するモールド工
    程と、 上記リードフレームの枠部から半導体装置を分離し、各
    リードのアウターリード部の加工を行うリード加工工程
    と、 を備えたＬＯＣ構造を有する半導体装置の製造方法。
  6. 【請求項６】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する半導体装置を製造するためのリード
    フレームであって、 枠部と、 この枠部の内側の中央を通っての延び一端が枠部に結合
    されているダイパッドと、 上記枠部の両側から上記ダイパッドに向かって延びる複
    数のリードと、 を備えたＬＯＣ構造を有する半導体装置を製造するため
    のリードフレーム。
  7. 【請求項７】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する 半導体装置の製造方法であって、 半導体チップを支持するダイパッド、このダイパッドに
    向かって両側から延びる、それぞれインナーリード部お
    よびアウターリード部からなる複数のリード、およびこ
    れらを連結する枠部を含み、上記枠部に対して折り曲げ
    可能なように上記ダイパッドの一端が枠部に連結されて
    いるリードフレームを使用し、 上記ダイパッドを枠部の外側に折り曲げる工程と、 折り曲げたダイパッド上に半導体チップをダイボンドす
    る工程と、 上記半導体チップ上にこれの主面と一定の距離を保って
    各リードのインナーリード部が延びるように、半導体チ
    ップを接合したダイパッドをＬ字形に曲げ戻す工程と、 上記各リードのインナーリード部と半導体チップ上の電
    極とをワイヤーボンドする工程と、 上記各リードのアウターリード部を外部に露出するよう
    に上記半導体チップの周辺を一体に封止するモールド工
    程と、 上記リードフレームのフレーム枠から半導体装置を分離
    し、各リードのアウターリード部の加工を行うリード加
    工工程と、 を備えたＬＯＣ構造を有する半導体装置の製造方法。
  8. 【請求項８】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する半導体装置を製造するためのリード
    フレームであって、 平行に延びる第１、第２および第３の枠骨を少なくとも
    含む枠部と、 この枠部の第１および第２の枠骨の間に形成されるダイ
    パッドと、 このダイパッドの両側をそれぞれ第１および第２の枠骨
    に結合する吊りリード部と、 上記第１の枠骨と吊りリード部との間を切断して第２の
    枠骨側の吊りリード部を折り曲げた時に上記ダイパッド
    が覆いかぶさるように、上記第２および第３の枠骨の間
    に形成された複数のリードと、 を備えたＬＯＣ構造を有する半導体装置を製造するため
    のリードフレーム。
  9. 【請求項９】 リードが半導体チップ上に引き回される
    ＬＯＣ構造を有する半導体装置の製造方法であって、 枠部、この枠部に両側が吊りリード部を介して結合され
    たダイパッド、および上記一方の吊りリード部と枠部と
    の間を切断して他方の吊りリード部を折り曲げた時に上
    記ダイパッドが覆いかぶさる、上記他方の吊りリード部
    の延長上の位置に、上記枠部に連結して形成された、そ
    れぞれインナーリード部およびアウターリード部からな
    る複数のリードを含むリードフレームを使用し、 上記ダイパッド上に半導体チップをダイボンドする工程
    と、 上記枠部の少なくとも上記一方の吊りリード部が連結し
    ている部分を含む不要な部分を切除する枠部切除工程
    と、 上記他方の吊りリード部をＵ字形に折り曲げることによ
    り、上記半導体チップを搭載したダイパッドを上記複数
    のリードの部分に折り重ね、上記半導体チップ上にこれ
    の主面と一定の距離を保って各リードのインナーリード
    部が延びるようにするダイパッド折り重ね工程と、 上記各リードのインナーリード部と半導体チップ上の電
    極とをワイヤーボンドする工程と、 上記各リードのアウターリード部を外部に露出するよう
    に上記半導体チップの周辺を一体に封止するモールド工
    程と、 上記リードフレームの枠部から半導体装置を分離し、各
    リードのアウターリード部の加工を行うリード加工工程
    と、 を備えたＬＯＣ構造を有する半導体装置の製造方法。
  10. 【請求項１０】 リードが半導体チップ上に引き回され
    るＬＯＣ構造を有する半導体装置を製造するためのリー
    ドフレームであって、 平行に延びる第１、第２および第３の枠骨を少なくとも
    含む枠部と、 この枠部の第１および第２の枠骨の間に形成されるダイ
    パッドと、 このダイパッドの両側をそれぞれ第１および第２の枠骨
    に連結させる吊りリード部であって、上記第１の枠骨に
    連結する吊りリード部が長くされているものと、 上記第１の枠骨側の長い吊りリード部を切断して第２の
    枠骨側の吊りリード部を折り曲げた時に上記ダイパッド
    が覆いかぶさるように、上記第２および第３の枠骨の間
    に形成された複数のリードと、 上記リード上に覆いかぶせられたダイパッドを固定する
    ために、上記ダイパッドに残った上記長い吊りリード部
    を固定する第３枠骨に形成された固定手段と、を備えた
    ＬＯＣ構造を有する半導体装置を製造するためのリード
    フレーム。
  11. 【請求項１１】 リードが半導体チップ上に引き回され
    るＬＯＣ構造を有する半導体装置の製造方法であって、 枠部、この枠部に両側が吊りリード部を介して結合され
    たダイパッド、および上記一方の吊りリード部を切断し
    て他方の吊りリード部を折り曲げた時に上記ダイパッド
    が覆いかぶさる、上記他方の吊りリード部の延長上の位
    置に、上記枠部に連結して形成された、それぞれインナ
    ーリード部およびアウターリード部からなる複数のリー
    ドを含み、上記一方の吊りリード部が長くされているリ
    ードフレームを使用し、 上記ダイパッド上に半導体チップをダイボンドする工程
    と、 上記枠部の少なくとも上記一方の吊りリード部が連結し
    ている部分を含む不要な部分を切除する枠部切除工程
    と、 上記他方の吊りリード部をＵ字形に折り曲げて上記半導
    体チップを搭載したダイパッドを上記複数のリードの部
    分に折り重ね、上記半導体チップ上にこれの主面と一定
    の距離を保って各リードのインナーリード部が延びるよ
    うにするダイパッド折り重ね工程と、 上記ダイパッドに残った上記一方の吊りリード部をリー
    ド側に折り曲げて枠部に係合させてダイパッドを固定す
    る工程と、 上記各リードのインナーリード部と半導体チップ上の電
    極とをワイヤーボンドする工程と、 上記各リードのアウターリード部を外部に露出するよう
    に上記半導体チップの周辺を一体に封止するモールド工
    程と、 上記リードフレームの枠部から半導体装置を分離し、各
    リードのアウターリード部の加工を行うリード加工工程
    と、 を備えたＬＯＣ構造を有する半導体装置の製造方法。
JP04145697A 1992-06-05 1992-06-05 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム Expired - Fee Related JP3088193B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP04145697A JP3088193B2 (ja) 1992-06-05 1992-06-05 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
DE4345301A DE4345301C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur
DE4345305A DE4345305C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345303A DE4345303C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4318727A DE4318727C2 (de) 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
KR93010135A KR970003912B1 (en) 1992-06-05 1993-06-04 Semiconductor device having loc structure and the manufacture and the lead frame
DE4345302A DE4345302C2 (de) 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur
US08/325,637 US5535509A (en) 1992-06-05 1994-10-19 Method of making a lead on chip (LOC) semiconductor device
US08/506,852 US5763829A (en) 1992-06-05 1995-07-25 Leadframe including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the leadframe
US08/614,552 US5724726A (en) 1992-06-05 1996-03-13 Method of making leadframe for lead-on-chip (LOC) semiconductor device
US09/050,397 US5900582A (en) 1992-06-05 1998-03-31 Lead frame including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04145697A JP3088193B2 (ja) 1992-06-05 1992-06-05 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム

Publications (2)

Publication Number Publication Date
JPH05343445A JPH05343445A (ja) 1993-12-24
JP3088193B2 true JP3088193B2 (ja) 2000-09-18

Family

ID=15391020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04145697A Expired - Fee Related JP3088193B2 (ja) 1992-06-05 1992-06-05 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム

Country Status (4)

Country Link
US (4) US5535509A (ja)
JP (1) JP3088193B2 (ja)
KR (1) KR970003912B1 (ja)
DE (1) DE4318727C2 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US5964030A (en) * 1994-06-10 1999-10-12 Vlsi Technology, Inc. Mold flow regulating dam ring
JP3426804B2 (ja) * 1995-09-20 2003-07-14 三菱電機株式会社 半導体装置用リードフレームおよび半導体装置
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5733800A (en) 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US5717246A (en) 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
US5938038A (en) 1996-08-02 1999-08-17 Dial Tool Industries, Inc. Parts carrier strip and apparatus for assembling parts in such a strip
US5907184A (en) * 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
US5763945A (en) * 1996-09-13 1998-06-09 Micron Technology, Inc. Integrated circuit package electrical enhancement with improved lead frame design
US5776799A (en) * 1996-11-08 1998-07-07 Samsung Electronics Co., Ltd. Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
US6291273B1 (en) * 1996-12-26 2001-09-18 Hitachi, Ltd. Plastic molded type semiconductor device and fabrication process thereof
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6574858B1 (en) 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
JPH11265971A (ja) * 1998-03-17 1999-09-28 Hitachi Ltd Ｔｓｏｐ型半導体装置
US6316821B1 (en) 1998-09-28 2001-11-13 Cypress Semiconductor Corporation High density lead frames and methods for plastic injection molding
US6087195A (en) 1998-10-15 2000-07-11 Handy & Harman Method and system for manufacturing lamp tiles
US6541872B1 (en) 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
US6331728B1 (en) 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
JP2000307228A (ja) 1999-04-22 2000-11-02 Mitsubishi Electric Corp 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
US6265761B1 (en) 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
JP2001007268A (ja) * 1999-06-24 2001-01-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6434726B1 (en) 1999-06-29 2002-08-13 Lucent Technologies Inc. System and method of transmission using coplanar bond wires
US6281043B1 (en) 1999-08-24 2001-08-28 General Semiconductor, Inc. Fabrication of hybrid semiconductor devices
KR20010036142A (ko) 1999-10-06 2001-05-07 윤종용 다층 리드를 갖는 반도체 칩 패키지
US6534861B1 (en) 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
JP3510838B2 (ja) * 2000-03-24 2004-03-29 三洋電機株式会社 半導体装置およびその製造方法
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2002176130A (ja) 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
KR100365926B1 (ko) 2001-01-04 2002-12-26 삼성전자 주식회사 휴대용 전자기기의 보조전원공급장치
US6717260B2 (en) 2001-01-22 2004-04-06 International Rectifier Corporation Clip-type lead frame for source mounted die
US7057273B2 (en) 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US20030094678A1 (en) * 2001-11-19 2003-05-22 Chino-Excel Technology Corp. Wireless bonded semiconductor device and method for packaging the same
US6986197B2 (en) * 2001-12-06 2006-01-17 Asm Technology Singapore Pte Ltd. Method of manufacturing an IC package
CN100355031C (zh) 2002-03-12 2007-12-12 浜松光子学株式会社 基板的分割方法
WO2003076119A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method of cutting processed object
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
SG142115A1 (en) * 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
US6996897B2 (en) * 2002-07-31 2006-02-14 Freescale Semiconductor, Inc. Method of making a mount for electronic devices
US6924568B2 (en) * 2002-08-06 2005-08-02 Apple Computer, Inc. Quiet fan speed control
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
CN1758985A (zh) * 2003-03-12 2006-04-12 浜松光子学株式会社 激光加工方法
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
JP4578870B2 (ja) * 2004-06-28 2010-11-10 日立ケーブルプレシジョン株式会社 半導体装置用リードフレーム及びその製造方法
KR20060021744A (ko) 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
TWM279026U (en) * 2005-07-01 2005-10-21 Wan-Shuen Jou Base for surface-mount-type LED
US8164168B2 (en) 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
DE102008018886A1 (de) * 2008-04-14 2009-10-15 Marquardt Gmbh Bauelement und Verfahren zu dessen Herstellung
JP5128409B2 (ja) 2008-08-04 2013-01-23 古河電気工業株式会社 電子部品内蔵コネクタ及びその製造方法、並びに電子部品内蔵コネクタの製造装置
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
FR2953066B1 (fr) * 2009-11-25 2011-12-30 St Microelectronics Tours Sas Montage en boitier pour composants electroniques assembles par clip
JP5537522B2 (ja) * 2011-09-21 2014-07-02 株式会社東芝 リードフレーム、半導体製造装置、半導体装置
JP2013222714A (ja) * 2012-04-12 2013-10-28 Denso Corp 半導体装置の製造方法
KR101564636B1 (ko) * 2013-12-05 2015-10-30 신덴겐코교 가부시키가이샤 리드 프레임, 금형, 실장 부품이 실장된 리드 프레임의 제조 방법
EP3545550B1 (en) * 2016-11-23 2021-02-17 ABB Schweiz AG Manufacturing of a power semiconductor module

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590328A (en) * 1969-10-29 1971-06-29 Hewlett Packard Co Module assembly and method of making same
JPS5421168A (en) * 1977-07-18 1979-02-17 Kyushu Nippon Electric Semiconductor
US4480150A (en) * 1982-07-12 1984-10-30 Motorola Inc. Lead frame and method
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPS6216041A (ja) * 1985-07-12 1987-01-24 Fuji Electric Co Ltd 直接液体冷却式回転電機の鉄心くさび
JPH0663986B2 (ja) * 1986-01-21 1994-08-22 株式会社ダイポール 平面状材料の物性量測定装置
JPS62180055A (ja) * 1986-01-31 1987-08-07 Meidensha Electric Mfg Co Ltd 炭素薄膜の製造方法
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPS62234947A (ja) * 1986-04-07 1987-10-15 Seiko Epson Corp インパクトドツトヘツド
US4820658A (en) * 1986-04-14 1989-04-11 Gte Products Corporation Method of making a packaged IC chip
JPS6334966A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 樹脂封止形半導体装置用フレ−ム
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
JPH0671097B2 (ja) * 1987-03-31 1994-09-07 鐘淵化学工業株式会社 カラ−センサ−
JPS63306647A (ja) * 1987-06-08 1988-12-14 Rohm Co Ltd 電子部品の製造方法
JPS6433354A (en) * 1987-07-30 1989-02-03 Rooman Cement Kenkyusho Kk Mat for aggregate exposure finishing
JPH0834281B2 (ja) * 1987-09-10 1996-03-29 松下電子工業株式会社 半導体装置
JPS6480055A (en) * 1987-09-21 1989-03-24 Nec Corp Resin sealed semiconductor device
US5287000A (en) * 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
JPH01187841A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH01289259A (ja) * 1988-05-17 1989-11-21 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01289258A (ja) * 1988-05-17 1989-11-21 Fujitsu Ltd 気相エピタキシャル成長方法
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
JPH0245967A (ja) * 1988-08-08 1990-02-15 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JPH02137253A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置
JPH077816B2 (ja) * 1988-11-24 1995-01-30 株式会社東芝 半導体封止容器
JPH088329B2 (ja) * 1988-12-12 1996-01-29 三菱電機株式会社 半導体集積回路装置及びその製造方法
JPH02213156A (ja) * 1989-02-14 1990-08-24 Mitsubishi Electric Corp 半導体フレーム
JPH0651489B2 (ja) * 1989-04-03 1994-07-06 株式会社村田製作所 テーピング電子部品の製造方法
JPH033354A (ja) * 1989-05-31 1991-01-09 Nec Yamagata Ltd 半導体装置
JPH0344956A (ja) * 1989-07-13 1991-02-26 Mitsubishi Electric Corp 半導体装置
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
US5089439A (en) * 1990-02-02 1992-02-18 Hughes Aircraft Company Process for attaching large area silicon-backed chips to gold-coated surfaces
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置
JPH0412561A (ja) * 1990-05-02 1992-01-17 Toshiba Corp Ｉｃ用リードフレーム
JPH0443670A (ja) * 1990-06-11 1992-02-13 Toshiba Corp 半導体装置
JPH0449649A (ja) * 1990-06-18 1992-02-19 Hitachi Cable Ltd 半導体装置用のリードフレーム
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
US5218229A (en) * 1991-08-30 1993-06-08 Micron Technology, Inc. Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'
US5188982A (en) * 1991-12-20 1993-02-23 Vlsi Technology, Inc. Method of bonding a semiconductor die to a package using a gold/silicon preform and cooling the die and package through a monotonically decreasing temperature sequence
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JPH06334966A (ja) * 1993-05-26 1994-12-02 Hitachi Ltd 画像信号のディジタル録画装置
US5339518A (en) * 1993-07-06 1994-08-23 Motorola, Inc. Method for making a quad leadframe for a semiconductor device
JPH07147365A (ja) * 1993-10-01 1995-06-06 Electroplating Eng Of Japan Co リードフレームの変形防止方法

Also Published As

Publication number Publication date
DE4318727C2 (de) 1998-03-12
KR940001372A (ko) 1994-01-11
US5535509A (en) 1996-07-16
KR970003912B1 (en) 1997-03-22
US5763829A (en) 1998-06-09
DE4318727A1 (de) 1993-12-09
US5724726A (en) 1998-03-10
US5900582A (en) 1999-05-04
JPH05343445A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP3088193B2 (ja) Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP2522524B2 (ja) 半導体装置の製造方法
KR0140675B1 (ko) 반도체 장치 및 그 제조방법
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
KR100721280B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11102928A (ja) Ｃｓｐ型半導体装置及びその製造方法
US20190229044A1 (en) Lead frame with plated lead tips
JP5458476B2 (ja) モールドパッケージおよびその製造方法
US20230245955A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JPH1065084A (ja) リードフレーム
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2010056325A (ja) 半導体装置およびその製造方法
JPH0945821A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JPH02181956A (ja) 半導体装置
JP3404735B2 (ja) 半導体装置製造用リードフレーム及び半導体装置製造用リードフレーム組立体の製造方法
JPH10303350A (ja) リードフレーム
KR200179998Y1 (ko) 반도체칩의 테이프 오토메이티드 본딩용 툴
JP3445687B2 (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees