DE4345302C2 - Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur

Info

Publication number
DE4345302C2
DE4345302C2 DE4345302A DE4345302A DE4345302C2 DE 4345302 C2 DE4345302 C2 DE 4345302C2 DE 4345302 A DE4345302 A DE 4345302A DE 4345302 A DE4345302 A DE 4345302A DE 4345302 C2 DE4345302 C2 DE 4345302C2
Authority
DE
Germany
Prior art keywords
semiconductor device
carrier plate
frame
wires
lead wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4345302A
Other languages
English (en)
Inventor
Yoshihiro Tomita
Naoto Ueda
Yoshirou Nishinaka
Shunichi Abe
Hideyuki Ichiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04145697A external-priority patent/JP3088193B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE4345302C2 publication Critical patent/DE4345302C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur beschrieben, bei der sich die Zuführungsdrähte über einen Halbleiterbaustein erstrecken. Gemäß dem Verfahren wird ein Halbleiterbaustein zwischen den Zuführungsdrähten und dem Trägerplättchen eingefügt und nachfolgend ein Trägerplättchen-Bonden zum Befestigen des Halbleiterbausteins auf dem Trägerplättchen durchgeführt. Während der Halbleiterbaustein über das Trägerplättchen erhitzt wird, wird zum Verbinden der Elektroden auf dem Halbleiterbaustein mit den entsprechenden inneren Zuführungsdraht-Abschnitten der Zuführungsdrähte über dünne Metalldrähte ein Draht-Bonden durchgeführt. DOLLAR A Abschließend wird zum Versiegeln des Halbleiterbausteins und der ihn umgebenden Teile in einem Körper ein Vergießen durchgeführt, so daß ein äußerer Zuführungsdraht-Abschnitt eines jeden Zuführungsdrahtes nach außen ragt, und die Halbleitervorrichtung vom Zuführungsdraht-Rahmen getrennt sowie die äußeren Zuführungsdraht-Abschnitte eines jeden Zuführungsdrahtes verformt.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie einen Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur gemäß dem Oberbegriff des Patentanspruchs 1 bzw. des Patentanspruchs 2.
Fig. 19 zeigt eine Schnittansicht einer herkömmlichen Halbleitervorrichtung mit einer (nachfolgend als LOC- Struktur genannten) Lead-On-Chip-Struktur. Eine derartige Vorrichtung ist zum Beispiel in der Japanischen Offenle­ gungsschrift JP 2-45969 A offenbart. Gemäß Fig. 19 weist die Vorrichtung ein Trägerplättchen 1, einen Halbleiter­ baustein 2 und eine Vielzahl von Zuführungsdrähten 3 auf, welche beiderseits des Halbleiterbausteins 2 über diesen hinausragen, wobei ein jeder der Zuführungsdrähte 3 einen inneren Zuführungsdrahtabschnitt 3a und einen äußeren Zu­ führungsdrahtabschnitt 3b aufweist. Ferner weist die Vor­ richtung dünne Metalldrähte 5, ein Gießharz 6 und eine Vielzahl von Elektroden 4 auf, welche entlang der beiden Seiten auf einer ersten Oberfläche des Halbleiterbau­ steins 2 ausgebildet sind.
Eine (nicht gezeigte) integrierte Schaltung und die Elek­ troden 4 sind an der oberen ersten Oberfläche des Halb­ leiterbausteins 2 durch ein fotolithographisches Verfah­ ren oder dergleichen ausgebildet. Der Halbleiterbaustein 2 wird durch Bonden der ersten Rückoberfläche des Halb­ leiterbausteins 2 mit einem leitenden Kleber, wie zum Beispiel einem leitenden Harz, auf dem Trägerplättchen 1 befestigt. Die inneren Zuführungsdrahtabschnitte 3a sind jeweils mit den Elektroden 4 auf dem Halbleiterbaustein 2 über dünne Metalldrähte 5 elektrisch miteinander verbun­ den. Die vorstehend genannten Elemente werden mit Aus­ nahme der äußeren Zuführungsdrahtabschnitte 3b derart mit dem Gießharz 6 versiegelt, daß nur die äußeren Zufüh­ rungsdrahtabschnitte 3b der Zuführungsdrähte 3 an der Außenseite herausragen. Die äußeren Zuführungsdrahtab­ schnitte 3b der Zuführungsdrähte 3 werden in eine ge­ wünschte Form gebracht, wie zum Beispiel eine gerade Form, eine Knickflügelform, eine J-Form usw.
Darüberhinaus offenbart die Japanische Offenlegungs­ schrift JP 2-45969 A ein Verfahren zum Herstellen einer derartigen Vorrichtung. Gemäß diesem Verfahren werden zwei Rahmen verwendet: Ein erster Rahmen weist einen äußeren Rahmen und ein innerhalb des äußeren Rahmens an­ geordnetes Trägerplättchen auf, wobei das Trägerplättchen mit dem äußeren Rahmen über schwebende Zuführungsdrähte verbunden ist; ein zweiter Rahmen weist einen äußeren Rahmen und eine Vielzahl von Zuführungsdrähten auf, wel­ che vom äußeren Rahmen nach innen ragen. Das Trägerplätt­ chen des ersten Rahmens wird um eine Strecke nach unten gedrückt, die größer als die Dicke des Halbleiterbau­ steins ist. Nach dem Befestigen des Halbleiterbausteins mit dem Trägerplättchen des ersten Rahmens, wird der zweite Rahmen mit dem ersten Rahmen derart verbunden, daß jeder der Zuführungsdrähte über dem Halbleiterbaustein mit einem vorbestimmten konstanten Abstand zwischen jedem Zuführungsdraht und der oberen Oberfläche des Bausteins hinausragt. Anschließend werden die Drähte gebondet und das Vergießen mit Harz durchgeführt. Überflüssige Ab­ schnitte der Rahmen wie z. B. äußere Rahmenteile werden entfernt, wodurch man eine getrennte Halbleitervorrich­ tung erhält. Schließlich wird für jeden äußeren Zufüh­ rungsdrahtabschnitt der Zuführungsdrähte das Verformen durchgeführt, wodurch man eine vollständige Halbleiter­ vorrichtung erhält.
Bei der wie vorstehend beschriebenen herkömmlichen Halb­ leitervorrichtung mit LOC-Struktur, wird ein Halbleiter­ baustein auf einem Trägerplättchen durch Bonden mit einem leitenden Harz oder dergleichen befestigt. Harzmateria­ lien weisen jedoch eine Feuchtigkeitsabsorption auf, die eine Verschlechterung der Verbindung hervorruft und/oder wodurch ein sich in Kontakt mit dem Harz befindlicher Halbleiterbaustein oder Zuführungsdrähte korrodieren kön­ nen. Beim Montieren einer Halbleitervorrichtung auf einer Schaltungsplatine oder dergleichen wird die Halbleiter­ vorrichtung auf die Schaltungsplatine gesetzt und an­ schließend die Schaltungsplatine mit dem darauf befindli­ chen Baustein in einer heißen Umgebung erhitzt. Dadurch werden die äußeren Zuführungsdrahtabschnitte mit der Schaltungsplatine verlötet. Die im Harz zum Trägerplätt­ chenbonden absorbierte Feuchtigkeit, welche vom Gießharz eingeschlossen ist, verdampft während des Lötprozesses, wodurch sich der Halbleiterbaustein vom Trägerplättchen ablösen und/oder Risse im Gehäuse hervorrufen kann.
Beim herkömmlichen Herstellungsverfahren, bei dem die vorstehend genannten zwei Rahmen verwendet werden, blei­ ben die äußeren Rahmen der beiden Rahmen miteinander ver­ bunden bis der Gießvorgang abgeschlossen ist. Folglich wirken die äußeren Rahmen als Hindernis und es entstehen Schwierigkeiten bei der Handhabung. Nach dem Verbinden der beiden Rahmen treten daher während der nachfolgenden Prozesse oft Fehler beim Übertragen der Rahmen auf und/oder für den Prozeß verwendete Flüssigkeit dringt zwischen die äußeren Rahmen ein, wodurch beim späteren Austreten die Umgebung verunreinigt wird. Insbesondere im Falle eines Herstellungsprozess-Schrittes zum galvani­ schen Überziehen der äußeren Zuführungsdrahtabschnitte der Halbleitervorrichtung, können vor dem Trennen der Halbleitervorrichtung vom Rahmen ernsthafte Probleme da­ durch auftreten, daß die beim galvanischen Überziehen verwendete Lösung zwischen die zwei äußeren Rahmen ein­ dringt und später austritt.
Bei einem anderen herkömmlichen Verfahren wird ein ein­ zelner Rahmen zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur verwendet, wobei der einzelne Rahmen ein Trägerplättchen und integriert ausgebildete Zuführungs­ drähte aufweist. Bei einem derartigen Zuführungsdraht- Rahmen ist ein Trägerplättchen zwischen die über beide Seiten des Zuführungsdraht-Rahmens hinausragenden Zufüh­ rungsdrähte angeordnet, wobei sich das Trägerplättchen im rechten Winkel zu diesen Zuführungsdrähten erstreckt. Die Breite des Trägerplättchens kann jedoch nicht über den Zuführungsdrahtbereich hinaus vergrößert werden. Folglich sind lediglich nahe Trägerplättchen verfügbar. Aus der Japanischen Offenlegungsschrift JP 64-69041 A ist ein Zu­ führungsdraht-Rahmen mit einem Trägerplättchen bekannt, bei dem teilweise große Bereiche über den Bereich der Zu­ führungsdrähte hinausragen. In diesem Fall müssen jedoch die Zuführungsdrähte der Länge nach gekürzt werden, da sie ansonsten deformiert werden. Folglich werden längere dünne Metalldrähte zum Draht-Bonden benötigt und/oder die Orte für die Elektroden auf dem Halbleiterbaustein sind begrenzt.
Falls eine Halbleitervorrichtung hergestellt wird, welche einen Zuführungsdraht-Rahmen mit einem Trägerplättchen sowie integriert ausgebildete Zuführungsdrähte aufweist, muß das Trägerplättchen um einen entsprechend der Dicke des Halbleiterbausteins entsprechenden Betrag gesenkt werden, wobei der Halbleiterbaustein zwischen die Zufüh­ rungsdrähte und das Trägerplättchen eingefügt wird und anschließend mit dem Trägerplättchen verbunden wird. Er­ streckt sich jedoch das Trägerplättchen im rechten Winkel zu der Richtung in der der Zuführungsdraht-Rahmen beim Herstellungsprozeß der Halbleitervorrichtung bewegt wird, so muß der Halbleiterbaustein zwischen die Zuführungs­ drähte und dem versenkten Trägerplättchen in der gleichen Richtung wie der Zuführungsdraht-Rahmenbewegung eingefügt werden. Dieser Einfügeprozeß ist schwierig auszuführen, weshalb komplizierte und fehleranfällige Operationen benötigt werden. Darüberhinaus sind nach dem Einfügen des Halbleiterbausteins zum Befestigen des Halbleiterbau­ steins auf dem Trägerplättchen mit Hartlot komplizierte und fehleranfällige Operationen erforderlich.
Die JP 4-43670 A. (Abstract) offenbart eine Halbleitervorrichtung mit einem Trägerplättchen, das ein Hauptplättchen mit Nebenplättchen aufweist, bei der sich jedes Nebenplättchen zwischen benachbarte Zuführungsdrähte erstreckt.
Darüberhinaus wird in der JP 4-49649 A (Abstract) ebenfalls ein Zuführungsdrahtrahmen für Halbleiterbausteine offenbart. Auch hier ist - wie aus der JP 64-69041 A bekannt - ein Versatz zwischen den Ebenen des Rahmenabschnitts und den flachen Teilen der Elementauflage ausgestaltet.
Auch die JP 1-80055 A (Abstract) und die JP 1-187841 A. (Abstract) betreffen eine Halbleitervorrichtung. Bei beiden Halbleitervorrichtungen wird zusätzlich eine Reduzierung der Fläche zwischen dem Trägerplättchen und dem Halbleiterbaustein angestrebt. Bei der JP 1-80055 A (Abstract) dient die Reduzierung der Fläche zur Erhöhung der Beständigkeit der Vorrichtung bei Eindringen von Nässe, wohingegen die reduzierte Fläche bei der JP 1-187841 A (Abstract) auf die Minderung von mechanischer Beanspruchung, und damit auf die Reduzierung von möglichen Brüchen der Harz-Versiegelung, abzielt.
Der Erfindung liegt folglich die Aufgabe zugrunde, die vorstehend genannten Probleme zu lösen und ein zuverlässigeres Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC- Struktur zu schaffen. Darüber hinaus liegt der Erfindung die Aufgabe zugrunde, einen Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC- Struktur, bei der sich Zuführungsdrähte über einen Halbleiterbaustein erstrecken, zu schaffen.
Erfindungsgemäß wird diese Aufgabe gelöst durch ein Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur gemäß Patentanspruch 1, sowie durch einen Zuführungsdraht- Rahmen gemäß Patentanspruch 2.
Gemäß einem ersten Aspekt der Erfindung wird die Auf­ gabe durch einen Zuführungsdraht-Rahmen gelöst, der bei der Herstellung einer Halbleitervorrichtung verwendet wird und integriert ausgebildete Trägerplättchen und Zu­ führungsdrähte aufweist, wobei das Trägerplättchen ein zwischen den beiden Sätzen von Zuführungsdrähten angeord­ netes Hauptplättchen aufweist. Ein Satz von Zuführungs­ drähten ist auf einer Seite eines äußeren Rahmens des Zu­ führungsdraht-Rahmens ausgebildet und der andere Satz von Zuführungsdrähten ist auf der anderen Seite des äußeren Rahmens des Zuführungsdraht-Rahmens ausgebildet. Das Hauptplättchen erstreckt sich rechtwinklig zu diesen sich einwärts von beiden Seiten des äußeren Rahmens des Zufüh­ rungdraht-Rahmens erstreckenden Zuführungsdrähten. Ferner weist das Trägerplättchen wenigstens ein Nebenplättchen auf, welches sich nahezu rechtwinklig zum Hauptplättchen erstreckt und zwischen zwei benachbarten, vom äußeren Rahmen herausragenden Zuführungsdrähten, liegt.
Gemäß einem zweiten Aspekt wird die Aufgabe durch ein Herstellungsverfahren für eine Halbleiter­ vorrichtung gelöst, bei dem ein Zuführungsdraht-Rahmen gemäß dem ersten Aspekt verwendet wird. Bei diesem Ver­ fahren ist die Breite des Trägerplättchens derart erwei­ tert, so daß eine stabilere Positionierung eines Halblei­ terbausteins auf dem Trägerplättchen sichergestellt ist. Ein weiteres Merkmal dieses Verfahrens liegt darin, daß der Wirkungsgrad der Hitzeleitung verbessert werden kann, wenn ein Halbleiterbaustein zum Draht-Bonden auf einem Trägerplättchen erhitzt wird.
Beim Zuführungsdraht-Rahmen und dem Verfähren zur Her­ stellung einer Halbleitervorrichtung in der dieser Zufüh­ rungsdrat-Rahmen verwendet wird, weist gemäß dem ersten und zweiten Aspekt der Erfindung der Zuführungsdraht-Rah­ men integriert ausgebildete Trägerplättchen und Zufüh­ rungsdrähte auf. Das Trägerplättchen besitzt ein Haupt­ plättchen und Nebenplättchen, die sich im wesentlichen rechtwinklig zum Hauptplättchen erstrecken, wobei die Breite und Fläche des Trägerplättchens vergrößert werden. Ein jedes der Nebenplättchen erstreckt sich zwischen zwei aus der Vielzahl der von den äußeren Rahmen sich nach in­ nen erstreckenden benachbarten Zuführungsdrähten, wodurch die Existenz der Nebenplättchen keine Begrenzung bezüg­ lich der Länge und Form der Zuführungsdrähte hervorruft. Darüberhinaus kann ein Halbleiterbaustein auf dem Träger­ plättchen stabiler angebracht werden, weil die Breite und Fläche des Trägerplättchens vergrößert sind. Ferner ver­ bessert sich der Wirkungsgrad der Hitzeleitung zwischen dem Trägerplättchen und dem Halbleiterbaustein und das Draht-Bonden kann einfacher durchgeführt werden.
Die Erfindung wird nachstehend anhand von Beispielen und von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher be­ schrieben, wobei die Fig. 1 bis 12 und 19 keine erfindungs­ gemäßen Ausführungsbeispiele darstellen.
Es zeigen:
Fig. 1A eine perspektivische Ansicht einer Halbleitervor­ richtung gemäß einem ersten Beispiel;
Fig. 1B eine Seitenansicht bzw. teilweise Schnittansicht, einer Halbleitervorrichtung nach Fig. 1A;
Fig. 2 eine perspektivische Ansicht der Struktur eines Zuführungsdraht-Rahmens gemäß einem zweiten und dritten Beispiel;
Figs. 3A bis 3C Draufsichten einer Halbleitervorrichtung zur Erläuterung von aufeinanderfolgenden Herstellungs­ schritten gemäß dem zweiten Beispiel;
Figs. 4A bis 4D Draufsichten einer Halbleitervorrichtung zur Erläuterung weiterer aufeinanderfolgender Produk­ tionsschritte nach dem Schritt gemäß Fig. 3C;
Fig. 5 ein Flußdiagramm, welches ein Verfahren zum Her­ stellen einer Halbleitervorrichtung nach Figs. 3A bis 3C und Figs. 4A bis 4D;
Fig. 6 eine Seitenansicht zur Erläuterung eines ersten Vergleichsbeispiels eines Verfahrens zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel;
Fig. 7 eine Seitenansicht zur Erläuterung eines zweiten Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel;
Fig. 8 eine Seitenansicht zur Erläuterung eines dritten Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel;
Figs. 9A und 9B perspektivische Ansichten zur Erläuterung eines vierten Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel;
Figs. 10A bis 10D perspektivische Ansichten zur Erläute­ rung eines fünften Vergleichsbeispiels für ein Verfahren zum Verbinden zweier Rahmen gemäß dem zweiten Beispiel;
Fig. 11 eine Draufsicht von zwei Rahmen, wie sie gemäß dem zweiten Beispiel verwendet werden, wobei die zwei Rahmen miteinander verbunden sind;
Figs. 12A und 12B Seitenansichten zur Erläuterung eines Beispiels eines Verfahrens, bei dem ein Rahmen gemäß dem Herstellungsverfahren nach dem zweiten Beispiel geschnitten wird;
Fig. 13 eine Draufsicht eines Ausführungsbeispiels eines Zuführungsdraht-Rahmens gemäß dem ersten und zweiten Aspekt der Erfindung;
Fig. 14 eine Schnittansicht des Zuführungsdraht-Rahmens nach Fig. 13 entlang eines Schnitts in Richtung XIV;
Fig. 15 eine Schnittansicht eines Ausführungsbeispiels einer nach dem Herstellungsverfahren gemäß dem zweiten Aspekt der Erfindung hergestellten Halbleitervorrichtung;
Fig. 16 eine Schnittansicht der Halbleitervorrichtung nach Fig. 15 entlang der Schnittlinie XVI-XVI;
Fig. 17 eine Draufsicht eines weiteren Ausführungsbei­ spiels, eines Zuführungsdraht-Rahmens gemäß dem ersten und zweiten Aspekt der Erfindung;
Fig. 18 eine perspektivische Ansicht eines weiteren Aus­ führungsbeispiels eines Zuführungsdraht-Rahmens gemäß dem ersten Aspekt der Erfindung; und
Fig. 19 eine Schnittansicht einer vergleichbaren herkömm­ lichen Halbleitervorrichtung.
Erstes Beispiel
Figs. 1A und 1B zeigen ein Ausführungsbeispiel einer Halbleitervorrichtung mit LOC-Struktur gemäß dem ersten Beispiel, wobei Fig. 1A in einer perspektivi­ schen Draufsicht die innere Struktur und Fig. 1B eine Seitenansicht bzw. teilweise Schnittansicht der Vorrich­ tung zeigen. Gemäß diesen Figuren besitzt die Vorrichtung ein Trägerplättchen 1, einen Halbleiterbaustein 2, Zufüh­ rungsdrähte 3 mit einem inneren Zuführungsdrahtabschnitt 3a und einem äußeren Zuführungsdrahtabschnitt 3b, Elek­ troden 4, dünne Metalldrähte 5 und ein Gießharz 6 zum Ausbilden eines Gehäuses. Diese Vorrichtung besitzt im wesentlichen die gleiche Struktur wie eine herkömmliche Halbleitervorrichtung mit Ausnahme, daß die Elektroden 4 entlang einer Linie in einem Zentralbereich des Halblei­ terbausteins ausgebildet sind.
Ferner sind gemeinsame Zuführungsdrähte 3c vorgesehen, die hauptsächlich der Stromversorgung oder als Masse-Zu­ führungsdrähte dienen, wobei sich die gemeinsamen Zufüh­ rungsdrähte 3c in longitudinaler Richtung über den Zen­ tralbereich des Halbleiterbausteins 2 erstrecken. Ferner ist zum Trägerplättchen-Bonden des Halbleiterbausteins 2 auf das Trägerplättchen 1 ein Hartlot 7, wie zum Beispiel ein normales Lot, vorgesehen. Das Hartlot 7 weist keine Feuchtigkeitsabsorption auf, wodurch die Korrosion des Halbleiterbausteins 2 durch Feuchtigkeit verhindert wird. Auch wenn die ganze Vorrichtung beim Befestigen der voll­ ständigen Halbleitervorrichtung durch Löten der äußeren Zuführungsdrahtabschnitte 3b auf einer (nicht gezeigten) Schaltungsplatine durch Erhitzen befestigt wird, können durch die Feuchtigkeit keine Risse entstehen. Da das Hartlot-Material 7 zum Verbinden des Halbleiterbausteins 2 mit dem Trägerplättchen in einem inneren vom Gießharz 6 überdeckten Abschnitt angeordnet ist, wird dieses Hart­ lot-Material 7 im Vergleich zu den äußeren Abschnitten weniger stark erhitzt. Deshalb schmilzt während des Löt­ prozesses das Hartlot-Material 7 nicht. Falls notwendig, kann das Hartlot-Material 7 derart ausgewählt werden, daß sein Schmelzpunkt ausreichend hoch liegt und nicht durch den Lötprozeß beim Montieren der Halbleitervorrichtung auf einer Schaltungsplatine geschmolzen wird. Bei einem gewöhnlichen Lot kann dies durch die Auswahl eines ge­ eigneten Mischungsverhältnisses zwischen Zinn und Blei erreicht werden.
Zweites und drittes Beispiel
Fig. 2 zeigt einen Zuführungsdraht-Rahmen mit zwei Rahmen gemäß dem zweiten und dritten Beispiel. Das zweite Beispiel bezieht sich auf ein Verfah­ ren zur Herstellung einer Halbleitervorrichtung unter Verwendung eines Zuführungsdraht-Rahmens, und das dritte Beispiel bezieht sich auf den Zuführungsdraht-Rahmen. Gemäß Fig. 2 weist ein Zuführungsdraht-Rahmen 80 einen Rahmen 81 für die Zuführungsdrähte und einen Rahmen 82 für das Trägerplättchen auf. Die Rahmen 81 und 82 werden durch Schneiden, wie zum Beispiel Stanzen oder Ätzen, aus einem Metallblech hergestellt. Der Rahmen 81 für die Zufüh­ rungsdrähte weist gemeinsame Zuführungsdrähte 3c und eine Vielzahl von Zuführungsdrähten 3 auf, welche sich von beiden Seiten des äußeren Rahmens 81a nach innen er­ strecken. Ein jeder der Zuführungsdrähte 3 weist einen inneren Zuführungsdrahtabschnitt 3a und einen äußeren Zu­ führungsdrahtabschnitt 3b auf. Der Rahmen 81 für die Zu­ führungsdrähte besitzt Rahmen-Schneideschlitze 18, welche im äußeren Rahmen 81a ausgebildet sind. Die Rahmen- Schneideschlitze 18 werden später im einzelnen erläutert. Der Rahmen 82 für das Trägerplättchen weist ein Träger­ plättchen 1 auf, wobei beide Seiten des Trägerplättchens 1 über schwebende Zuführungsdrähte 82b mit den inneren Abschnitten eines äußeren Rahmens 82a verbunden sind. Das Trägerplättchen ist ähnlich wie ein zu befestigender Halbleiterbaustein 2 geformt, so daß der Halbleiterbau­ stein 2 auf dem Trägerplättchen 1 sehr stabil befestigt werden kann. Der Halbleiterbaustein 2 wird gemäß Fig. 2 mit einem Hartlot-Material 7 auf das Trägerplättchen 1 gebondet bzw. befestigt. Beim Rahmen 82 für das Träger­ plättchen werden die schwebenden Zuführungsdrähte an bei­ den Seiten um einen der Dicke des Halbleiterbausteins 2 entsprechenden Betrag nach unten gebogen, so daß das Trä­ gerplättchen 1 bezüglich dem ihn umgebenden äußeren Rah­ men 82a gesenkt ist. Dadurch erstrecken sich, wenn die Rahmen 81 und 82 miteinander verbunden werden, die ge­ meinsamen Zuführungsdrähte 3c und der innere Zuführungs­ drahtabschnitt 3a eines jeden Zuführungsdrahtes 3 paral­ lel über der ersten Oberfläche des Halbleiterbausteins 2, wobei ein vorbestimmter konstanter Abstand zwischen den Zuführungsdrähten und der Oberfläche des Halbleiterbau­ steins 2 eingehalten wird. Das Verfahren zum Verbinden des Rahmens 81 für die Zuführungsdrähte und des Rahmens 82 für das Trägerplättchen wird später beschrieben.
In herkömmlichen Verfahren wird ein Trägerplättchen zwi­ schen gemeinsamen Zuführungsdrähten 3c oder zwischen in­ neren Zuführungsdrahtabschnitten 3a, welche sich von bei­ den Seiten eines äußeren Rahmens 81a des Rahmens 81 für die Zuführungsdrähte erstrecken, integriert ausgebildet. Bei einem solchen Rahmen kann jedoch die Breite des Trä­ gerplättchens 1 nicht über den Bereich der Zuführungs­ drähte hinaus verbreitert werden. Im Gegensatz dazu kann bei diesem Beispiel, bei dem zwei Rahmen mit­ einander verbunden werden, d. h. ein Rahmen 81 für die Zu­ führungsdrähte und ein Rahmen 82 für das Trägerplättchen, die Form des Trägerplättchens 1 unabhängig von der Form der Zuführungsdrähte entworfen werden, wodurch die Breite des Trägerplättchens 1 ausreichend verbreitert werden kann. Ferner kann ein Halbleiterbaustein 2 auf verschie­ dene Art und Weise auf das Trägerplättchen gebondet wer­ den; nachdem die zwei Rahmen 81 und 82 miteinander ver­ bunden sind, wird der Halbleiterbaustein 2 zwischen das Trägerplättchen und die inneren Zuführungsdrahtabschnitte 3a eingefügt und auf dem Trägerplättchen 1 befestigt.
Figs. 3A bis 3C und Figs. 4A bis 4D zeigen ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Beispiel. Ferner zeigt Fig. 5 ein Flußdiagramm für dieses Herstellungsverfahren. Nachfol­ gend werden die aufeinanderfolgenden Schritte dieses Ver­ fahrens beschrieben. Als erstes wird ein Halbleiterbau­ stein 2 auf einem Trägerplättchen 1 eines Rahmens 82 für das Trägerplättchen 1 gemäß Fig. 3A befestigt, wobei ein Hartlot-Material 7 verwendet wird, wie zum Beispiel ein gewöhnliches Lot, welches keine Feuchtigkeitsabsorption aufweist (s. Figs. 1 und 2). Damit tritt der Zustand ge­ mäß Fig. 3B (Trägerplättchen-Bond Schritt S1) ein. Gemäß Fig. 3C wird nun ein Rahmen für die Zuführungsdrähte mit Rahmen-Schneideschlitzen 18 auf den Rahmen 82 für das Trägerplättchen, der sich in dem wie in Fig. 3B gezeigten Zustand befindet, gelegt und die Rahmen gemäß Fig. 4A mit einem der später beschriebenen Verfahren (zum Beispiel Punktschweißen) miteinander verbunden (Verbindungsschritt S2).
Anschließend wird ein nicht benötigter äußerer Rahmen 82a des Rahmens 82 für das Trägerplättchen, zum Beispiel an­ hand eines Schneidstanzverfahrens, abgeschnitten. Damit bleibt das Trägerplättchen 1 mit dem Halbleiterbaustein 2 auf beiden Seiten in Verbindung mit den Verbindungsab­ schnitten 17 (äußerer Rahmen-Abschneideschritt S3). Die resultierenden kombinierten Rahmen können anschließend wie ein einstückiger Zuführungsdraht-Rahmen behandelt und die nachfolgenden Herstellungsprozesse leicht durchge­ führt werden. Darüberhinaus kann dadurch die Ansammlung oder das Austreten von beim galvanischen Überziehen ver­ wendeter Lösung im späteren Prozeß des äußeren Überzie­ hens verhindert werden. Anschließend werden die entlang der Mittellinie des Halbleiterbausteins 2 ausgebildeten Elektroden 4 (s. Fig. 1) über dünne Metalldrähte 5 mit den inneren Zuführungsdrahtabschnitten 3a und/oder den sich über dem Halbleiterbaustein 2 erstreckenden gemein­ samen Zuführungsdrähten 3c elektrische miteinander ver­ bunden (Draht-Bond Schritt S4).
Nach dem Draht-Bonden wird der Rahmen in eine (nicht ge­ zeigte) Gußform gelegt, und anschließend gemäß Fig. 4D zum Versiegeln des den Halbleiterbaustein 2 aufweisenden Hauptplättchens Gießharz 6 eingespritzt (Vergußschritt S5). Bei diesem Schritt wird das Vergießen derart durch­ geführt, daß die äußeren Zuführungsdrahtabschnitte 3b nicht vom Harz bedeckt werden, sondern nach außen ragen. Die folgenden Schritte sind nicht in den Figuren gezeigt, d. h. die äußeren Zuführungsdrahtabschnitte 3b werden gal­ vanisch überzogen (äußerer galvanischer Überziehschritt S6), danach wird die Halbleitervorrichtung mit den äuße­ ren Zuführungsdrahtabschnitten 3b vom Rahmen abgeschnit­ ten und zum Trennen der äußeren Zuführungsdrahtabschnitte 3b in einzelne Zuführungsdrahtabschnitte die Querverbin­ dungsglieder durchgeschnitten. Ferner werden die getrenn­ ten äußeren Zuführungsdrahtabschnitte 3b beim Zuführungs­ draht-Verformungsschritt S7 in eine gewünschte Form ge­ bracht, wodurch man eine vollständige Halbleitervorrich­ tung erhält.
Die Rahmen-Schneideschlitze 18 können in irgendeinem der beiden Rahmen ausgebildet sein. Die Form der Schlitze ist nicht auf die in den Figuren gezeigte Form begrenzt. An­ stelle des Stanzschneidens kann zum Schneiden der äußeren Rahmenabschnitte des Rahmens 82 für das Trägerplättchen auch Laserschneiden oder dergleichen verwendet werden. In diesem speziellen Beispiel gemäß dem zweiten Aspekt der Erfindung wird der Halbleiterbaustein mit einem Hartlot- Material 7 auf das Trägerplättchen gebondet, es können jedoch auch andere Materialien bei diesem ersten und den anderen Beispielen und Aspekten der Erfindung verwendet werden.
Gemäß dem zweien Beispiel werden nachfolgend einige Vergleichsbeispiele für ein Verbindungsverfahren eines Rahmens 81 für die Zuführungsdrähte mit einem Rah­ men 82 für das Trägerplättchen beschrieben. Fig. 6 zeigt ein erstes Vergleichsbeispiel eines Verfahrens zum Ver­ binden eines Rahmens 81 für die Zuführungsdrähte mit ei­ nem Rahmen 82 für das Trägerplättchen. Gemäß Fig. 6 wird bei diesem Vergleichsbeispiel die Verbindung mittels Wi­ derstandsschweißen durchgeführt, welches dem Punkt­ schweißverfahren zuzuordnen ist. Fig. 6 zeigt Schweiß­ elektroden 9, einen Elektrodenhaltestift 10a zum Halten der oberen Schweißelektrode 9 und eine Elektrodenhalte­ grundplatte 10b zum Halten der unteren Schweißelektrode 9. Ein Rahmen 81 für die Zuführungsdrähte und ein Rahmen 82 für das Trägerplättchen werden zwischen die obere und untere Schweißelektrode gelegt und durch eine Bewegung des Elektrodenhaltestiftes 10a in Richtung des Pfeiles A gemäß Fig. 6 aufeinandergepreßt. Beim Anlegen eines Stro­ mes an die obere und untere Schweißelektrode 9 werden die Rahmen 81 und 82 punktgeschweißt. Widerstandsschweißen besitzt die Vorteile, daß starke Verbindungskäfte bei ge­ ringen Deformationen an der Oberfläche des geschweißten Abschnitts erhalten werden können. Ein weiterer Vorteil des Widerstandsschweißens liegt darin, daß kein Schweiß­ staub erzeugt wird, weshalb der Halbleiterbaustein 2 be­ sonders wenig verunreinigt wird. Punktschweißen kann auch durch Laserschweißen durchgeführt werden.
Fig. 7 zeigt ein zweites Vergleichsbeispiel eines Ver­ fahrens zum Verbinden eines Rahmens 81 für die Zufüh­ rungsdrähte mit einem Rahmen 82 für das Trägerplättchen. Gemäß Fig. 7 wird die Verbindung in diesem Vergleichs­ beispiel mittels einem klebenden Band durchgeführt. Fig. 7 zeigt ein klebendes Band 11, eine Preßbefestigungs-Vor­ richtung 12 und eine Rahmenhalte-Grundplatte 13. Ein kle­ bendes Band 11 wird zwischen den Rahmen 81 für die Zufüh­ rungsdrähte und den Rahmen 82 für das Trägerplättchen ge­ legt, wobei die Rahmen 81 und 82 mit dem klebenden Band 11 derart auf die Rahmenhalte-Grundplatte 13 gelegt und von der Preßbefestigungsvorrichtung 12 gepreßt werden, daß beide Rahmen 81 und 82 durch das klebende Band 11 miteinander verbunden werden. Der Vorteil dieses Verfah­ rens gegenüber dem Laserschweißverfahren besteht darin, daß ein hoher Durchsatz erreicht werden kann. Gegenüber dem Punktschweißverfahren besteht der Vorteil darin, daß keine Zusatzausrüstung benötigt wird.
Fig. 8 zeigt ein drittes Vergleichsbeispiel eines Ver­ fahrens zum Verbinden eines Rahmens 81 für die Zufüh­ rungsdrähte mit einem Rahmen 82 für das Trägerplättchen. Bei diesem Vergleichsbeispiel gemäß Fig. 8 wird die Ver­ bindung, ähnlich wie in Fig. 7, unter Verwendung eines klebenden Bandes hergestellt, jedoch besteht in diesem Fall das klebende Band 11 aus einem klebenden Basisband 11a und thermoplastischen Klebern 11b, welche auf beiden Oberflächen aufgeschichtet sind. Bei diesem Vergleichs­ beispiel wird jede Oberfläche des klebenden Bandes 11 über ein Zwischenschichtmaterial des thermoplastischen Klebers 11b mit dem Rahmen 81 oder 82 verbunden. Folglich können die thermoplastischen Kleber 11b, die durch die unterschiedlichen thermischen Ausdehnungen zwischen den beiden Rahmen 81 und 82 entstehenden Spannungen absorbie­ ren, auch wenn während der Prozeßschritte, wie zum Bei­ spiel Draht-Bonden und Vergießen (Versiegeln), eine ther­ mische Vergangenheit vorliegt. Dadurch kann die thermi­ sche Verformung der Rahmen möglichst gering gehalten wer­ den. Obwohl bei den Verbindungsverfahren gemäß Figs. 7 und 8 ein klebendes Band verwendet wurde, wird die Ver­ bindung an den Abschnitten durchgeführt, welche sich außerhalb des mit dem Gießharz 6 zu vergießenden Berei­ ches befinden. Demnach entstehen, selbst wenn das kle­ bende Band eine Feuchtigkeitsabsorption aufweist, keiner­ lei Probleme.
Figs. 9A und 9B zeigen ein viertes Vergleichsbeispiel eines Verfahrens zum Verbinden eines Rahmens 81 für die Zuführungsdrähte mit einem Rahmen 82 für das Trägerplätt­ chen. In diesem Vergleichsbeispiel wird die Verbindung mittels einer Niete durchgeführt. Figs. 9A und 9B zeigen in beiden Rahmen 81 und 82 ausgebildete Löcher 14 und eine Niete 15. Gemäß Fig. 9A werden die Rahmen 81 und 82 übereinandergelegt und eine Niete 15 durch die Löcher 14 geschoben. Anschließend wird das obere Ende der Niete 15 gepreßt und auseinandergedrückt, wodurch die beiden Rah­ men 81 und 82 miteinander verbunden werden. Die Form der Niete 15 und der Löcher 14 sind nicht auf die in der Fi­ gur gezeigte Form beschränkt. Anstelle der Niete 15 kann auch jedes andere Element mit gleicher Funktion verwendet werden.
Figs. 10A bis 10D zeigen ein fünftes Vergleichsbeispiel eines Verfahrens zum Verbinden eines Rahmens 81 für die Zuführungsdrähte mit einem Rahmen 82 für das Trägerplätt­ chen. In diesem Vergleichsbeispiel wird die Verbindung durch Verstemmen durchgeführt. Figs. 10A bis 10D zeigen einen im Rahmen 82 ausgebildeten Vorsprung 16 und ein im Rahmen 81 ausgebildetes Loch 14, wobei der Vorsprung 16 in das Loch 14 eingepaßt wird. Als erstes wird gemäß Fig. 10A im Rahmen 82 mittels Ätzen oder Stanzen ein Vorsprung ausgebildet. Anschließend wird der Vorsprung 16, wie Fig. 10B, gezeigt nach oben gebogen. Ein dem Vorsprung 16 ent­ sprechendes Loch 14 wird durch Ätzen oder Stanzen im Rah­ men 81 ausgebildet. Die beiden Rahmen 81 und 82 werden derart übereinandergelegt, daß der Vorsprung 16 im Loch 14 eingefügt und eingepaßt wird. Danach wird gemäß Fig. 10D der Vorsprung 16 zurückgebogen. Damit sind die Rahmen 81 und 82 mittels Verstemmung eingepaßt und befestigt. Die Formen des Vorsprungs 16 und des Lochs 14 sowie die Verfahren zu ihrer Ausbildung sind nicht auf die vorste­ hend genannten Formen und Verfahren beschränkt.
Figs. 11, 12A und 12B zeigen ein Vergleichsbeispiel ei­ nes Verfahrens zum Abschneiden nichtbenötigter Abschnitte eines äußeren Rahmens 82a des Rahmens 82 für das Träger­ plättchen, der an einem Rahmen 81 für die Zuführungs­ drähte mittels eines der vorstehend genannten Verfahren befestigt wurde. Fig. 11 zeigt einen Rahmen 82 für das Trägerplättchen mit einem auf dem Trägerplättchen befe­ stigten Halbleiterbaustein; der Rahmen 82 für das Träger­ plättchen ist an der Unterseite mit dem Rahmen 81 für die Zuführungsdrähte verbunden. Fig. 11 zeigt Verbindungsab­ schnitte 17 (zum Beispiel Punktschweißabschnitte), an denen die Rahmen miteinander verbunden sind und im Rahmen 81 für die Zuführungsdrähte ausgebildete Rahmen-Schneide­ schlitze.
Die im Rahmen 81 für die Zuführungsdrähte ausgebildeten Rahmen-Schneideschlitze 18 bieten eine Vorrichtung zum Durchschneiden des Rahmens 82 für das Trägerplättchen, mit Ausnahme für ein Trägerplättchen 2 (welches schwe­ bende Zuführungsdrähte aufweist) und an den Verbindungs­ abschnitten 17 auf beiden Seiten mit dem Rahmen 81 ver­ bunden ist. Nach dem Schneiden kann der Rahmen 81 mit dem Trägerplättchen 1 und dem Halbleiterbaustein 2 wie ein einstückiger Rahmen behandelt werden. Dadurch können in den nachfolgenden Prozessen Probleme, wie zum Beispiel ein fehlerhaftes Fortbewegen der Rahmen und das Ansammeln oder Austreten von Lösungsmitteln, wie sie bei zwei kom­ binierten Rahmen oft auftreten, wirksam verhindert wer­ den.
Figs. 12A und 12B zeigen dieses Schneideverfahren, wobei 19 eine untere Metallbefestigungsvorrichtung, 20 einen Rahmenhalter und 21 ein Schneidelement bezeichnet. Gemäß Fig. 12A wird der Rahmen 81 für die Zuführungsdrähte und der Rahmen 82 für das Trägerplättchen, welche an den Ver­ bindungsabschnitten 17 miteinander verbunden sind, auf die untere Metallbefestigungsvorrichtung 19 gelegt und vom Rahmenhalter 20 gehalten. Das Schneidelement 21 wird in die Rahmen-Schneideschlitze 18 bis zu einer Position eingefügt, an der das Schneidelement 21 durch die untere Metallbefestigungsvorrichtung 19 in einem angemessenen vorbestimmten Abstand gestoppt wird. Damit wird der äußere Rahmen des Rahmens 82 für das Trägerplättchen vom Rahmen 81 für die Zuführungsdrähte abgeschnitten.
Wie vorstehend beschrieben wird bei einem bekannten Ver­ fahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur ein einstückiger Zuführungsdraht-Rahmen mit integriert ausgebildeten Zuführungsdrähten und Träger­ plättchen verwendet. Ein derartiger Rahmen kann mittels Stanzen oder Ätzen aus einem Metallblech erzeugt werden. Obwohl dieses Verfahren den Vorteil aufweist, daß weniger Prozeßschritte zum Herstellen einer Halbleitervorrich­ tung, im Vergleich zu zwei kombinierten Rahmen, nötig sind, zeigen sich Nachteile insbesondere darin, daß es schwierig ist, die Breite eines Trägerplättchens über den Zuführungsdrahtbereich hinaus zu vergrößern und daß ein Halbleiterbaustein nicht stabil auf dem Trägerplättchen befestigt werden kann. Zum Lösen der genannten Probleme wird nachfolgend, gemäß dem ersten Aspekt der Erfindung, ein Zuführungsdraht-Rahmen zur Verwendung in einer Halb­ leitervorrichtung mit LOC-Struktur sowie ein Verfahren gemäß dem zweiten Aspekt der Erfindung zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur, unter Ver­ wendung eines derartigen Zuführungsdraht-Rahmens, be­ schrieben.
Erster und zweiter Aspekt der Erfindung
Figs. 13 und 14 zeigen ein Beispiel eines Zuführungs­ draht-Rahmens gemäß dem ersten und zweiten Aspekt der Erfindung, wobei Fig. 13 eine Draufsicht und Fig. 14 eine Seitenansicht in Richtung des Pfeils XIV in Fig. 13 ist. Gemäß Fig. 13 besitzt dieser Zuführungsdraht-Rahmen 83 eine Vielzahl von Zuführungsdrähten 3 innerhalb eines äußeren Rahmens 83a und ein Trägerplättchen 100, welches sich im wesentlichen rechtwinklig zu den Zuführungsdräh­ ten 3 erstreckt. Die Zuführungsdrähte 3 und das Träger­ plättchen 100 sind hierbei integriert ausgebildet. Das Trägerplättchen 100 besitzt ein herkömmliches Hauptplätt­ chen 101, welches sich entlang eines Zentralbereiches ei­ nes Halbleiterbausteins 2 in seiner ganzen Länge er­ streckt, und ferner Nebenplättchen 102, welche sich an beiden Seiten des Hauptplättchens 101 kreuzförmig er­ strecken. Damit ist die Breite des Trägerplättchens im wesentlichen vergrößert. Jedes Nebenplättchen 102 liegt in der gleichen Ebene wie das Hauptplättchen 101 und er­ streckt sich im wesentlichen rechtwinkelig zum Haupt­ plättchen 101. Darüberhinaus erstreckt sich jedes Neben­ plättchen 102 zwischen benachbarten Zuführungsdrähten, welche in einem vorbestimmten Abstand aus einer Vielzahl von Zuführungsdrähten 3 von beiden Seiten des äußeren Rahmens 83a nach innen ragen. Aufgrund dieser Struktur kann das Trägerplättchen 100 sich über den Zuführungs­ drahtbereich hinaus erstrecken, ohne den Ort, die Form und/oder die Länge der Zuführungsdrähte 3 zu verändern. Gemäß Fig. 14 ist das Trägerplättchen 100 bezüglich dem äußeren Rahmen 83a versenkt und ein Halbleiterbaustein wird beispielsweise mit Hartlot auf dem abgesenkten Trä­ gerplättchen 100 durch Bonden befestigt.
Figs. 15 und 16 zeigen eine Halbleitervorrichtung, wie sie durch ein Verfahren gemäß dem zweiten Aspekt der Er­ findung, unter Verwendung eines Zuführungsdraht-Rahmens gemäß Fig. 13, hergestellt wurde. Fig. 15 zeigt eine Schnittansicht entlang eines Zuführungsdrahtes 3 der Halbleitervorrichtung. Fig. 16 ist eine Schnittansicht entlang der Schnittlinie XVI-XVI. Die Grundstruktur ent­ spricht der Halbleitervorrichtung gemäß dem zweiten Aspekt der Erfindung nach Fig. 1, weshalb gleiche oder ähnliche Teile mit gleichen Bezugszeichen benannt sind. Die Beschreibung dieser gleichen oder ähnlichen Teile wird an dieser Stelle nicht wiederholt. Bei der Halblei­ tervorrichtung gemäß Figs. 15 und 16 sind nur Zuführungs­ drähte 3 vorgesehen, die sich über dem Halbleiterbaustein 2 erstrecken und keine gemeinsamen Zuführungsdrähte 3 ha­ ben. Das dieses Herstellungsverfahren darstellende Fluß­ diagramm, ist das gleiche wie das Flußdiagramm gemäß dem zweiten Beispiel nach Fig. 5, mit Ausnahme, daß die Schritte S2 und S3 wegfallen.
Nachfolgend wird das Verfahren zum Herstellen einer Halb­ leitervorrichtung gemäß den Fig. 15 und 16 beschrieben. Wie vorstehend in Verbindung mit Fig. 14 beschrieben, wird zwischen dem äußeren Rahmen 83a des Zuführungsdraht- Rahmens 83 und das abgesenkte Trägerplättchen 100 ein Halbleiterbaustein 2 eingefügt. Anschließend wird der Halbleiterbaustein 2 auf dem Trägerplättchen 100 mit bei­ spielsweise einem Hartlot 7 (Trägerplättchen-Bond Schritt S1) befestigt. Gemäß Fig. 15 liegt jeder der Zuführungs­ drähte 3 ohne Kontakt oberhalb der Oberfläche des Halb­ leiterbausteins 2.
Die inneren Zuführungsdrahtabschnitte 3a, der sich über dem Halbleiterbaustein 2 erstreckenden Zuführungsdrähte 2 werden jeweils mit dünnen Metalldrähten 5 anhand eines Ultraschall-Thermokompression Draht-Bond Verfahrens (Draht-Bond Schritt S4) an die Elektroden 4 auf dem Halb­ leiterbaustein 2 angeschlossen. Bei diesem Schritt werden beim Aufdrücken des dünnen Metalldrahtes 5 auf eine Elek­ trode 4 des Halbleiterbausteins 2, diesem mechanische Kräfte zugeführt. Aufgrund der hohen Stabilität des auf dem Trägerplättchen 100 befestigten Halbleiterbausteins 2, ist jedoch sichergestellt, daß das Bonden leicht und ohne Probleme durchgeführt werden kann. Während des Draht-Bond Prozesses wird das Trägerplättchen, zum Erhö­ hen der Temperatur des Halbleiterbausteins 2 und zum Ver­ einfachen des Draht-Bondens, erhitzt. Da das Trägerplätt­ chen 100, im Vergleich zum herkömmlichen Zuführungsdraht- Rahmen mit integriert ausgebildeten Zuführungsdrähten und Trägerplättchen eine größere Fläche aufweist, kann eine bessere thermische Leitfähigkeit vom Trägerplättchen 100 zum Halbleiterbaustein 2 erreicht werden. Dadurch kann die Temperatur des Halbleiterbausteins 2 wirkungsvoller angehoben werden.
Anschließend werden der Halbleiterbaustein 2, das Träger­ plättchen 100, die inneren Zuführungsdrahtabschnitte 3a und die dünnen Metalldrähte 5 mit beispielsweise Epoxy­ harz als Gießharz 6 eingefaßt (Vergußschritt S5). Jeder äußere Zuführungsdrahtabschnitt 3b, der aus dem Gießharz 6 nach außen ragt, wird galvanisch überzogen (äußerer galvanischer Überziehschritt S6). Schließlich wird eine fertiggestellte Halbleitervorrichtung vom äußeren Rahmen 83a des Zuführungsdrahtrahmens 83 getrennt und jeder, sich aus dem Gießharz 6 erstreckende äußere Zuführungs­ drahtabschnitt 3b der Halbleitervorrichtung, in eine ge­ wünschte Form gebracht (Zuführungsdraht-Verformungs­ schritt 57). Somit erhält man die vollständige Halblei­ tervorrichtung. Ein in der gegenwärtigen Produktion ver­ wendeter Zuführungsdraht-Rahmen 83 besitzt eine Vielzahl von Einheitselementen gemäß Fig. 13, wobei die Einheits­ elemente nacheinander miteinander verbunden sind und eine Vielzahl von Halbleitervorrichtungen gleichzeitig, ähn­ lich wie beim zweiten Beispiel, hergestellt werden kann. Das äußere galvanische Überziehen muß weder in diesem speziellen Herstellungsverfahren noch in einem der nachstehend genannten Produktionsverfahren durchge­ führt werden, falls es unnötig ist.
Im Gegensatz zu mittels herkömmlichen einstückigen Rahmen hergestellten Halbleitervorrichtungen, besitzt die voll­ ständige Halbleitervorrichtung gemäß Figs. 15 und 16, an der Rückseite des Halbleiterbausteins 2 eine in direktem Kontakt mit dem Gießharz 6 bestehende geringere Fläche, wodurch zwischen der Rückfläche des Halbleiterbausteins 2 und dem Gießharz 6 eine bessere Haftung erreicht wird und ein Ablösen verhindert wird.
In diesem speziellen Ausführungsbeispiel ist das Träger­ plättchen 100 kreuzförmig ausgebildet. Das Nebenplättchen 102 kann jedoch auch lediglich auf einer Seite des Haupt­ plättchens 101 des Trägerplättchens 100 ausgebildet, sein. Demgegenüber besitzt der Zuführungsdraht-Rahmen 83 gemäß Fig. 17 auf jeder Seite des Hauptplättchens 101 des Trä­ gerplättchens 100 eine Vielzahl von Nebenplättchen 102, welche zu jeder Seite hinausragen. Jedes Nebenplättchen 102 des Zuführungsdraht-Rahmens 83 erstreckt sich zwi­ schen benachbarten Zuführungsdrähten 3. Bei Verwendung eines derartigen Zuführungsdraht-Rahmens 83 mit einem Trägerplättchen 100, welches eine größere Anzahl von Ne­ benplättchen 102 aufweist, kann die Stabilität des Halb­ leiterbausteins und der Wirkungsgrad der thermischen Leitfähigkeit, während eines Draht-Bond Prozeßschrittes, verbessert werden. Darüberhinaus weist eine derartige vollständige Halbleitervorrichtung eine bessere Haftung zwischen der rückseitigen Oberfläche des Halbleiterbau­ steins und dem Gießharz auf.
Gemäß den Beschreibungsteilen zu den Figs. 13 und 17 er­ streckt sich beim Zuführungsdraht-Rahmen gemäß dem ersten Aspekt der Erfindung ein Trägerplättchen 100 in einer zur longitudinalen Richtung eines Zuführungsdraht-Rahmens 83 rechtwinkligen Richtung (der tatsächliche Zuführungs­ draht-Rahmen besitzt eine Vielzahl von Einheitselementen gemäß diesen Figuren, wobei die Einheitselemente in hori­ zontaler Richtung dieser Figuren miteinander verbunden sind). Deshalb wird zum Einfügen eines Halbleiterbau­ steins zwischen ein Trägerplättchen 100 und einem äußeren Rahmen 83a der Halbleiterbaustein 2 in Longitudinalrich­ tung des Zuführungsdraht-Rahmens 83 eingefügt (durch den Pfeil XIV, in Fig. 13 angezeigte Richtung). In Produk­ tionslinien werden die Zuführungsdrahtrahmen üblicher­ weise in der Longitudinalrichtung des Zuführungsdrahtrah­ mens bewegt. Dies bedeutet, daß aufgrund der Tatsache, daß die Halbleiterbausteine in der gleichen Richtung wie der Zuführungsdraht-Rahmen-Bewegungspfad im Falle des Zu­ führungsdraht-Rahmens 83 gemäß Figs. 13 und 17 eingefügt wird, Schwierigkeiten beim Baustein-Einfügeprozeß auftre­ ten können.
Aufgrund dieser Tatsache ist gemäß dem ersten Aspekt der Erfindung, wie in Fig. 18 dargestellt, ein weiteres Aus­ führungsbeispiel vorgesehen. Beim Zuführungsdraht-Rahmen 83 gemäß Fig. 18 erstreckt sich ein Hauptplättchen 101 eines Trägerplättchens 100 in Longitudinalrichtung des Zuführungsdrahtrahmens 83, d. h. in der gleichen Richtung, in der der Zuführungsdraht-Rahmen 83 bewegt wird, und je­ der Zuführungsdraht 3 erstreckt sich rechtwinklig zu die­ ser Richtung. Beide Endabschnitte des Trägerplättchens 100 werden derart gebogen, daß das Trägerplättchen 100 bezüglich dem äußeren Rahmen 83a abgesenkt ist. Dadurch kann ein Halbleiterbaustein aus einer seitlichen Position des Zuführungsdraht-Rahmens-Bewegungspfades eingefügt werden, d. h. in einer zum Zuführungsdraht-Rahmen-Bewe­ gungspfad rechtwinkligen Richtung gemäß Pfeil B. Auf diese Weise erhält man einen einfachen Baustein-Einfüge­ prozeß. Fig. 18 zeigt Querverbindungsglieder 3d zum Ver­ binden der Zuführungsdrähte 3, welche in den Figuren der vorstehend genannten Ausführungsbeispiele nicht gezeigt wurden. Diese Querverbindungsglieder 3d werden in einem Zuführungsdrahtschneide- und Formprozeß, bei dem auch die Halbleitervorrichtung vom äußeren Rahmen 83a getrennt wird, abgeschnitten und in einzelne äußere Zuführungs­ drähte 3b aufgetrennt.
In einer Halbleitervorrichtung gemäß dem ersten Beispiel wird als Trägerplättchen-Bond Material zum Bonden eines Halbleiterbausteins ein Hartlot verwendet, welches keine Feuchtigkeitsabsorption aufweist. Folglich wird im Trägerplättchen-Bond Material keine Feuchtigkeit absorbiert, wodurch die durch Korrosion des Halbleiter­ bausteins, Risse im Gehäuse und Ablösungen zwischen Halb­ leiterbausteinen und Trägerplättchen hervorgerufenen Pro­ bleme verhindert werden. Dadurch erhält man eine zuver­ lässigere Halbleitervorrichtung. Beim Verfahren gemäß dem zweiten Beispiel zum Herstellen einer Halb­ leitervorrichtung wird nachdem zwei Zuführungsdraht-Rah­ men, d. h. einer für die Zuführungsdrähte und ein anderer für das Trägerplättchen, miteinander verbunden wurden, ein unnötiger Abschnitt des äußeren Rahmens des Zufüh­ rungsdraht-Rahmens für das Trägerplättchen durch im Rah­ men für die Zuführungsdrähte ausgebildete Rahmen-Schnei­ deschlitze abgeschnitten und von den anderen Abschnitten entfernt.
Somit können die Zuführungsdraht-Rahmen in den nachfol­ genden Prozessen wie ein einzelner Zuführungsdraht-Rahmen behandelt werden. Der Herstellungsprozeß wird dadurch vereinfacht und kann leichter durchgeführt werden. Der Produktionswirkungsgrad und die Produktionsausbeute ver­ bessern sich. Gemäß dem dritten Beispiel wird ein Zuführungsdraht-Rahmen geschaffen, der den Vorteil besitzt, daß nach dem Miteinander-Verbinden von zwei Zu­ führungsdraht-Rahmen, d. h. einer für die Zuführungsdrähte und ein anderer für das Trägerplättchen, ein nicht benö­ tigter Abschnitt eines Rahmens abgeschnitten werden kann und von den anderen Teilen entfernt wird.
Gemäß dem ersten Aspekt der Erfindung besitzt ein Zufüh­ rungsdraht-Rahmen ein Trägerplättchen mit auf beiden Sei­ ten des Hauptplättchens ausgebildeten Nebenplättchen, wo­ bei sich jedes Nebenplättchen rechtwinklig zum Haupt­ plättchen und zwischen die Zuführungsdrähte erstreckt. Auf diese Weise kann die Breite und Fläche des Träger­ plättchens ohne Veränderung der Zuführungsdrähte wesent­ lich vergrößert werden. Gemäß dem zweiten Aspekt der Er­ findung ermöglicht ein Herstellungsverfahren das Halten und Befestigen eines Halbleiterbausteins auf einem Trä­ gerplättchen auf sehr stabile Weise und verbessert zudem den Wirkungsgrad der thermischen Leitfähigkeit zwischen dem Trägerplättchen und dem Halbleiterbaustein. Daher kann ein Herstellungsprozeß, insbesondere ein Draht-Bond Prozeß einfach, genau und wirkungsvoll durchgeführt und eine sehr zuverlässige Halbleitervorrichtung hergestellt werden. Im Vergleich zur Halbleitervorrichtung mit einem herkömmlichen Zuführungsdraht-Rahmen und einem nahe bei­ einanderliegenden Trägerplättchen besitzt die erfindungs­ gemäße Halbleitervorrichtung eine geringere Fläche auf der der Halbleiterbaustein in direktem Kontakt mit dem Gießharz ist. Die Wahrscheinlichkeit, daß sich der Halb­ leiterbaustein vom Gießharz löst ist daher geringer, wo­ durch eine sehr zuverlässige Halbleitervorrichtung erhal­ ten wird.
Damit ist eine hoch zuverlässige Halbleitervorrich­ tung und ein dazugehöriges Herstellungsverfahren offen­ bart. Durch Verwendung eines Hartlot-Materials 7, wie zum Beispiel ein gewöhnliches Lot, welches beim Trägerplätt­ chen-Bonden eines Halbleiterbausteins 1 auf dem Träger­ plättchen 1 keine Feuchtigkeitsabsorption aufweist, kann Feuchtigkeitsabsorption innerhalb einer Halbleitervor­ richtung wirksam verhindert werden.
Daher treten bei der erfindungsgemäßen Halbleitervorrich­ tung keine Probleme, wie zum Beispiel Korrosion des Halb­ leiterbausteins und Gehäuserisse, aufgrund der vom Halb­ leiterbaustein absorbierten Feuchtigkeit auf.

Claims (2)

1. Verfahren zur Herstellung einer
Halbleitervorrichtung mit LOC-Struktur, bei der sich die Zuführungsdrähte über einen Halbleiterbaustein erstrecken, unter Verwendung eines aus einem Metallblech herausgeschnittenen Zuführungsdrahtrahmens mit
einem äußeren Rahmenabschnitt (83a) mit der Form eines Rahmens;
einem Trägerplättchen (100) mit einem sich durch einen Zentralbereich des äußeren Rahmenabschnittes (83a) erstreckenden Hauptplättchen (101) und einem oder mehreren sich im wesentlichen rechtwinklig zum Hauptplättchen (101) erstreckenden Nebenplättchen (102), wobei die Nebenplättchen (102) und das Hauptplättchen (101) in der gleichen Ebene liegen; und
eine Vielzahl von sich aus beiden Seiten des äußeren Rahmenabschnittes (83a) in Richtung des Hauptplättchens (101) des Trägerplättchens (100) erstreckenden Zuführungsdrähten (3), welche in einem vorbestimmten Abstand angeordnet sind;
wobei sich jedes der Nebenplättchen (102) zwischen benachbarten Zuführungsdrähten erstreckt;
wobei der äußere Rahmenabschnitt (83a), das Trägerplättchen (100) und die Zuführungsdrähte (3) integriert ausgebildet sind;
gekennzeichnet durch den Schritt, dass
das Trägerplättchen (100) derart abgesenkt wird, dass ein Halbleiterbaustein (2) zwischen den Zuführungsdrähten (3) und dem Trägerplättchen (100) eingefügt werden kann;
und ferner durch die Schritte:
Einfügen des Halbleiterbausteins zwischen den Zuführungsdrähten (3) und dem Trägerplättchen (100) und nachfolgendes Durchführen eines Trägerplättchen-Bondens zum Befestigen des Halbleiterbausteins (2) auf dem Trägerplättchen (100);
Durchführen eines Draht-Bondens, während der Halbleiterbaustein (2) über das Trägerplättchen (100) erhitzt wird, zum Verbinden der Elektroden (4) auf dem Halbleiterbaustein (2) mit den entsprechenden inneren Zuführungsdraht-Abschnitten (3a) der Zuführungsdrähte (3) über dünne Metalldrähte (5);
Durchführen des Vergießens zum Versiegeln des Halbleiterbausteins (2) und der ihn umgebenden Teile in einem Körper (6), so dass ein äußerer Zuführungsdraht- Abschnitt (3b) eines jeden Zuführungsdrahtes (3) nach außen ragt; und
Trennen der Halbleitervorrichtung vom Zuführungsdraht-Rahmen (83) und Verformen der äußeren Zuführungsdraht-Abschnitte (3b) eines jeden Zuführungsdrahtes (3).
2. Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur, bei der sich Zuführungsdrähte über einen Halbleiterbaustein erstrecken, mit
einem äußeren Rahmenabschnitt (83a), einem Trägerplättchen (100) mit einem sich durch einen Zentralbereich des äußeren Rahmenabschnitts (83a) von einem Ende zum anderen Ende des äußeren Rahmenabschnitts erstreckendes Hauptplättchen (101) und einem oder mehreren Nebenplättchen (102), die sich bezüglich des Hauptplättchens (101) im wesentlichen rechtwinklig erstrecken, wobei Haupt- und Nebenplättchen in der gleichen Ebene liegen; und
einer Vielzahl von Zuführungsdrähten (3), welche sich von beiden Seiten des äußeren Rahmenabschnitts (83a) in Richtung des Hauptplättchens (101) des Trägerplättchens (100) erstrecken und in einem vorbestimmten Abstand angeordnet sind, wobei sich jedes der Nebenplättchen (102) zwischen benachbarten Zuführungsdrähten (3) erstreckt
gekennzeichnet durch
ein derart abgesenktes Trägerplättchen (100), daß ein Halbleiterbaustein (2) zwischen den Zuführungsdrähten (3) und dem Trägerplättchen eingefügt werden kann.
DE4345302A 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur Expired - Fee Related DE4345302C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04145697A JP3088193B2 (ja) 1992-06-05 1992-06-05 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
DE4318727A DE4318727C2 (de) 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen

Publications (1)

Publication Number Publication Date
DE4345302C2 true DE4345302C2 (de) 2003-12-11

Family

ID=25926523

Family Applications (4)

Application Number Title Priority Date Filing Date
DE4345303A Expired - Fee Related DE4345303C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345305A Expired - Fee Related DE4345305C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345301A Expired - Fee Related DE4345301C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur
DE4345302A Expired - Fee Related DE4345302C2 (de) 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE4345303A Expired - Fee Related DE4345303C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345305A Expired - Fee Related DE4345305C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345301A Expired - Fee Related DE4345301C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur

Country Status (1)

Country Link
DE (4) DE4345303C2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469041A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Lead frame
JPH0245969A (ja) * 1988-08-06 1990-02-15 Toshiba Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334966A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 樹脂封止形半導体装置用フレ−ム
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
JPH06334966A (ja) * 1993-05-26 1994-12-02 Hitachi Ltd 画像信号のディジタル録画装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469041A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Lead frame
JPH0245969A (ja) * 1988-08-06 1990-02-15 Toshiba Corp 半導体装置の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP 1-187841 A. In: Patent Abstracts of Japan, E-837, 27.10.1989, Vol. 13, No. 476 *
JP 1-69041 A. In: Patent Abstracts of Japan, E-780, 29.6.1989, Vol. 13, No. 285 *
JP 1-80055 A. In: Patent Abstracts of Japan, E-785, 11.7.1989, Vol. 13, No. 301 *
JP 4-43670 A. In: Patent Abstracts of Japan, E-1208, 27.5.1992, Vol. 16, No. 230 *
JP 4-49649 A. In: Patent Abstracts of Japan, E-1211, 3.6.1992, Vol. 16, No. 240 *

Also Published As

Publication number Publication date
DE4345305C2 (de) 1998-04-09
DE4345303C2 (de) 2003-12-04
DE4345301C2 (de) 2003-11-20

Similar Documents

Publication Publication Date Title
DE4318727C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE102005040058B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung desselben
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE112004000258T5 (de) Alternativer Entwurf für ein Flip Chip in Leaded Molded Package und Verfahren zur Herstellung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE10335622B4 (de) Harzversiegelte Halbleiterbaugruppe
DE19640304A1 (de) Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
EP0149232A2 (de) Halbleiterbauelement mit einem metallischen Sockel
DE102005003477A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Elektroden an Haupt- und Rückseiten eines Halbleiterchips
DE102006035626A1 (de) Verfahren zum Anbringen eines Verbindungsleiters an einer photovoltaischen Solarzelle
DE2363833C2 (de) Verfahren zum elektrischen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beamlead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen
DE19720432A1 (de) Elektronisches Teil und Verfahren zur Herstellung desselben
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE69624469T2 (de) Matrix von mit elektrischen bauelementen angeschlossenen fahnen und entsprechendes verfahren zum anschluss
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
DE2454605C2 (de) Halbleiterbauelement
DE2925509A1 (de) Packung fuer schaltungselemente
DE4345302C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE19623134B4 (de) Leiterrahmenbaugruppe für ein Halbleiterbauelement
DE2557371A1 (de) Halbleiterelement

Legal Events

Date Code Title Description
8304 Grant after examination procedure
AC Divided out of

Ref document number: 4318727

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee