DE2925509A1 - Packung fuer schaltungselemente - Google Patents

Packung fuer schaltungselemente

Info

Publication number
DE2925509A1
DE2925509A1 DE19792925509 DE2925509A DE2925509A1 DE 2925509 A1 DE2925509 A1 DE 2925509A1 DE 19792925509 DE19792925509 DE 19792925509 DE 2925509 A DE2925509 A DE 2925509A DE 2925509 A1 DE2925509 A1 DE 2925509A1
Authority
DE
Germany
Prior art keywords
cavity
conductor layers
substrate
circuit element
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792925509
Other languages
English (en)
Inventor
Sadahiro Ohyama
Zenjiro Unno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of DE2925509A1 publication Critical patent/DE2925509A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

MITSUMI ELECTRIC CO., LTD., Tokio, Japan
Packung für Schaltungselemente
Die Erfindung betrifft eine Packung für Schaltungselemente gemäß dem Oberbegriff des Patentanspruchs 1.
Bei den bekannten Packungen für Schaltungselemente, genauer gesagt bei Packungen für jeweils ein Schaltungselement, ist das Schaltungselement (z.B. ein Transistor-Chip) direkt auf eine gedruckte Basisplatte aufgebracht, mit der es elektrisch verbunden ist. Das Schaltungselement ist außerdem elektrisch mit einer getrennten gedruckten Schaltungsplatte durch Drahtleitungen verbunden und die gesamte Anordnung wird schließlich mit Kunstharz versiegelt. Bei einer derartigen Anordnung ist eine relativ große Zahl von Teilen (Transistor-Chips und deren Drahtleitungen usw.) auf der gedruckten Basisplatte mit relativ großer Größe zu befestigen. Infolgedessen ist die Herstellung mühevoll, so daß sowohl Produktivität als auch der Produktausstoß niedrig sind. Wegen des Unterschieds zwischen den thermischen Ausdehnungskoeffizienten der gedruckten Basisplatte und dem Kunstharz können sich außerdem Risse in dem Kunstharz entwickeln und die Leitungsdrähte brechen lassen. Sobald derartige Risse entstanden sind, begünstigt die hygroskopische Eigenschaft des Kunstharzes das Eindringen von Feuchtigkeit. Diese Feuchtigkeit ruft unerwünschte Leckströme von den Leitungsdrähten usw. hervor und verschlechtert die Hf-Funktion bzw. -Charakteristik und Zuverlässigkeit der Packung.
909885/0650
Bei einer anderen Art einer Packung für ein Schaltungselement wird ein Transistor-Chip auf einer quadratischen Basisplatte aus Keramik angebracht und außerdem durch Leitungsdrähte mit stiftförmigen Anschlüssen elektrisch verbunden, welche an der Basisplatte befestigt sind, und die gesamte Anordnung wird in einem Gehäuse abgedichtet, das an der Basisplatte befestigt ist. Die vorspringenden Anschlüsse des packungsförmigen Schaltungselements, welches auf diese Weise hergestellt ist, werden mit einer gedruckten Schaltungsplatte zusammen mit anderen Schaltungselementen verlötet und die gesamte Anordnung mit dem packungsförmigen Schaltungselement uitL der gedruckten Schaltungsplatte werden mit Kunstharz verschlossen.
Bei einem derartigen Aufbau sind die Transistor-Chips und Leitungsdrähte vollständig unbeeinträchtigt vom Kunstharz, so daß sich eine Verbesserung hinsichtlich der Zuverlässigkeit ergibt. Diese Anordnung hat jedoch den Nachteil, daß zum einen sich eine Streukapazität zwischen den stiftförmigen Anschlüssen entwickelt und die Hochfrequenzeigenschaften der Schaltung verschlechtert, und zum anderen jedes packungsförmige Schaltungselement getrennt hergestellt werden muß, wodurch sich die Zahl der Herstellungsschritte je Stück erhöht.
Der Erfindung liegt die Aufgabe zugrunde, eine neue und nützliche Packung für Schaltungselemente zu schaffen, welche Leitungsmuster aufweist, wobei die vorstehend angegebenen Schwierigkeiten beseitigt sind.
Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Patentanspruchs 1 gelöst. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen. Die Erfindung schafft somit Schaltungselement-Packungen mit Leitungsmustern und bezieht sich insbesondere auf eine Packung für ein Schaltungselement, bei der ein spezielles
909885/0650
29255Q3
Schaltungselement in einer Aushöhlung in einem keramischen Substrat aufgenommen wird, welches eine Vielzahl von diskreten elektrischen Leiterschichten aufweist, die derart darauf ausgebildet sind, daß das Schaltungselement in elektrischer Verbindung mit den elektrischen Leiterschichten am einen Ende desselben steht; das andere Ende der elektrischen Leiterschichten auf der oberen Oberfläche des keramischen Chips stellt Leitungsmuster dar, die zur direkten Anordnung bzw. Befestigung an elektrischen Leiterteilen in elektrischer Verbindung mit diesen geeignet sind, wobei die elektrischen Leiterteile auf einer separaten gedruckten Schaltungsplatte ausgebildet sind.
Die Erfindung schafft eine Schaltungselement-Packung, die auf einer getrennten gedruckten Schaltungsplatte befestigt und mit dieser elektrisch verbunden v/erden kann; die Packung hat einen Aufbau solcher Art, daß ein chipförmiges Schaltungselement darin aufgenommen wird und an einer Aushöhlung befestigt wird, die in dem keramischen Substrat ausgebildet ist, so daß das Schaltungselement elektrisch mit Enden der elektrisch leitenden Schichten verbunden werden kann, die durch Drucken auf dem keramischen Substrat ausgeführt sind. Die anderen Enden der leitfähigen Schichten formen Leitungsmuster, um mit einer getrennten gedruckten Schaltungsplatte verbunden zu werden. Die Verwendung einer Schaltungselement-Packung diesen Aufbaus erleichtert die Schaltungsherstellung und verbessert den Produktausstoß. Schaltungen, die unter Verwendung von Schaltungselement-Packungen gemäß der Erfindung hergestellt werden, sind frei von unerwünschter Streukapazität und haben somit gute hochfrequente Eigenschaften und eine gute Zuverlässigkeit.
Weiterhin schafft die Erfindung eine Packung für Schaltungselemente, die in einer gedruckten Schaltung auf solche Weise eingesetzt werden kann, daß sowohl das Schaltungselement als auch die Leitungsdrähte zur Verbindung des Schal-
909885/06 5 0
tungselements mit einem Ende der elektrisch leitenden Schichten frei von einer Berührung mit dem Kunstharzmaterial und nicht bedeckt durch das Kunstharzmaterial sind, das zum Abschließen bzw. Verkapseln benützt wird. Dieser Aufbau verhindert einen Leitungsdrahtbruch und Leckströme, die in Schaltungen, welche übliche Schaltungselementpackungen verwenden, oft als Ergebnis eines Unterschieds hinsichtlich der thermischen Expansionskoeffizienten ihrer keramischen Substrate und des Kunstharzes auftreten, in das sie eingekapselt sind. Die erfindungsgemäße Packung verbessert somit die hochfrequenten Eigenschaften und die Zuverlässigkeit der Schaltung, für die die Packung verwendet wird.
Die erfindungsgeinäße Schaltungselement-Packung kann in großen Stückzahlen als benachbarte Segmente einer einzigen Basisplatte hergestellt werden, wodurch der Herstellungsprozeß vereinfacht und die Herstellungskosten der Einheit reduziert werden.
Erfindungsgemäß wird somit eine Schaltungselement-Packung geschaffen, bei der eine Aushöhlung bzw. Konkavität im Keramiksubstrat mit geschmolzenem Glas ausgefüllt wird, um das Schaltungselement einzukapseln. Da der thermische Ausdehnungskoeffizient von Glas und derjenige des keramischen Substrats im wesentlichen gleich sind, wird mit einer derartigen Packung ein Bruch der Leitungsdrähte und das Auftreten von Leckströmen verhindert, so daß die Zuverlässigkeit und ausgezeichnete hochfrequente Eigenschaften gewährleistet sind.
Die erfindungsgemäße Packung für ein Schaltungselement weist ein keramisches Substrat mit einer in ihrer oberen Oberfläche ausgebildeten Aushöhlung auf, eine Vielzahl von diskreten elektrischen Leiterschichten, die auf die obere Oberfläche des Keramiksubstrats aufgedruckt sind, von denen jede elektrische Leiterschicht ein Ende innerhalb der Aus-
909885/0650
2925503
höhlung aufweist, während das andere Ende der Leiterschicht außerhalb der Aushöhlung angeordnet ist, sowie ein chipförraiges Schaltungselement, das in der Aushöhlung in direktem elektrischem Kontakt mit einem Ende einer elektrischen Leiterschicht aufgenommen wird und außerdem elektrisch mit dem einen Ende jeder der übrigen elektrischen Leiterschichten in Verbindung steht. Diese Schaltungselement-Packung kann auf einer separaten gedruckten Schaltungsplatte dadurch befestigt werden, daß jedes Leitungsmuster, bestehend aus den anderen Enden der Vielzahl von elektrischen Leiterschichten, an einem von einer Vielzahl von elektrischen Leiterschichten der getrennten gedruckten Schaltungsplatte in elektrischer Verbindung mit letzterer fest angeordnet wird.
Im folgenden werden bevorzugte Ausführungsformen der Schaltungselement-Packung an Hand der Zeichnung zur Erläuterung weiterer Merkmale beschrieben. Es zeigenσ
F i g . 1 eine Teilaufsicht einer keramischen Grundplatte oder eines Substrats beim ersten Schritt des Herstellungsverfahrens zur gleichzeitigen Herstellung einer großen Zahl von Schaltungselement-Packungen gemäß einer Ausführungsform der Erfindung,
F ig . 1B eine vertikale Schnittansicht entlang der Linie IB-IB in Fig. 1A,
F i g . 2A eine Teilaufsicht eines zweiten Schrittes im gleichen Verfahren gemäß der Erfindung,
F i g . 2B eine vertikale Schnittansicht entlang der Linie HB-IIB- in Fig. 2A,
F i g . 3A eine vergrößerte Aufsicht auf ein Teil des hergestellten keramischen Substrats nach Fig. 2A,
F i g . 3B eine vertikale Schnittansicht entlang der Linie IHB-IIIB in Fig. 3A,
909885/0650
F i g . 4A eine Teilaufsicht, die zeigt, wie chipförmige Schaltungselemente auf dem Keramiksubstrat nach Fig. J5A befestigt werden,
F i g . 4b eine vertikale Schnittansicht entlang der Linie IVB-IVB in Fig. 4A,
F i g . 5A eine Aufsicht einer fertiggestellten Schaltung selementpackung,
F i g . 5B eine vertikale Schnittansieht entlang der Linie VB-VB in Fig. 5A,
F i g . 6 eine vertikale Schnittansicht der Schaltungselementpackung nach Fig. 5A und Fig. 5B, welche den Zustand veranschaulichen, in welchem sie auf einer separaten gedruckten Schaltungsplatte befestigt ist,
F i g . 7 und 8 vertikale Teilschnittansichten der ersten und zweiten Schritte des Herstellungsverfahrens zur Packungsherstellung gemäß einer weiteren Ausführungsform der Erfindung,
F i g . 9A eine vergrößerte Aufsicht, die eine weitere Ausführungsform einer fertiggestellten Packung gemäß der Erfindung wiedergibt,
F i g . 9B eine vertikale Schnittansicht der Packung nach Fig. 9A, die den Zustand veranschaulicht, in welchem sie auf einer separaten gedruckten Schaltungsplatte befestigt ist,
Fig . 1OA eine Perspektivansicht einer weiteren Ausführungsform der Packung,
Fig. 1OB eine vertikale Schnittansicht der Packung nach Fig. 1OA, wobei der Zustand veranschaulicht ist, in welchem sie auf einer separaten gedruckten Schaltungsplatte befestigt ist, und
F i g . 11 eine Aufsicht, die das Verfahren zur Herstellung der Packung nach Fig. 10A wiedergibt.
909885/0650
Im folgenden v/ird auf Fig. 1A bis Fig. 6 Bezug genommen; der strukturelle Aufbau einer Ausführungsform einer Schaltungselementpackung wird in Verbindung mit den Herstellungsschritten erläutert.
Zuerst wird eine Vielzahl von elektrischen Leiterschichtmustern 12 auf eine obere Oberfläche eines nicht gebrannten Keramiksubstrates 11 aufgedruckt. Die Dicke des Keramiksubstrates 11 beträgt beispielsweise 600 Ai und die Muster 12 werden mit einem Molybdän-Pastenmaterial aufgedruckt, wie es in Fig. 1A durch schattierte Bereiche gezeigt ist. Die durch Druck geformten Muster 12 haben eine Dicke von beispielsweise 30/U und sind regelmäßig unter Einhaltung eines Abstandes in η Spalten (n= 4 in Fig. 1A) vorgesehen. Jedes elektrische Leiterschichtmuster 12 ist bestimmt, eine elektrische Verbindung mit einem Transistor-Chip 13 (Fig. 4a) herzustellen, \\rie es im folgenden beschrieben ist; zu diesem Zweck besteht das Muster aus elektrischen Leiterschichten 14, 15 und 16, von denen ein Ende jeweils mit dem Kollektor, der Basis und dem Emitter des Transistor-Chips 13 verbunden ist. Die anderen Enden der Leiterschichten 14 bis 16 ergeben Leitungsmuster.
Das Molybdänpastenmaterial der elektrischen Leiterschichtmuster 12 besteht aus einem Molybdän-Metallpulver mit einem Schmelzpunkt von 2615 ± 5 0C und einem spezifischen Widerstand von 5,2/Uücm, Talk (das auch als Steatit bezeichnet wird und aus MgO, CaO und SiO2 besteht), und Natrium-Glas (sodium glass), und ist derart geformt, daß es durch Kneten bzw. Durcharbeiten mit einem geeigneten Bindemittel eine pastenförmige Mischung ergibt. Das Material für die elektrischenLeiterschichtmuster 12 ist jedoch nicht auf Molybdänpaste beschränkt, sondern es kann auch eine Wolfrarapaste unter Verwendung von Wolfram-Metallpulver benutzt werden, das einen Schmelzpunkt von 3380 C und einen spezifischen Widerstand von 4,9/UD.cm hat, oder es kann auch
909885/0650
29255Q9
eine Molybdän-Wolfram-Paste verwendet werden, in welcher Molybdänpulver und Wolframpulver gemischt sind. Außerdem kann eine Paste verwendet werden, die dadurch erhalten wird, daß ein kleiner Betrag eines anderen Metalls hinzugefügt wird, welches einen hohen Schmelzpunkt und einen niedrigen spezifischen Widerstand hat, beispielsweise Platin, das zu den vorstehend beschriebenen Pastenkomponenten hinzugefügt wird. Die vorstehend beschriebenen Pasten haben im Vergleich ζμΓ normalerweise verwendeten Silberpaste für elektrische Leiterschichten als Schichten 14, 15 und 16 niedrige Kosten. Die Molybdän- oder Wolframpaste haftet an. der Grundplatte 11 mit einer großen Bindekraft an, wodurch die Qualität der Schaltungselementpackungen verbessert wird. Dies kann auch von all den anderen Materialien gesagt werden, welche die elektrischen Leiterschichtmuster der folgenden Ausführungsformen ergeben.
Nach dem Drucken der Leiterschichtmuster 12 wird das Substrat 11 preßgeformt, um eine Stuf en-Aushöhlung 17, die eine Stufe 17a und einen Boden 17b aufweist, in der Mitte jedes elektrischen Leiterschichtmusters 12 zu ergeben, wie dies in den Fig. 2A und 2B dargestellt ist (zur Vereinfachung der Darstellung sind die elektrischen Leiterschichtmuster 12 in Fig. 2B nicht gezeigt). In dem Preßform-Vorgang nach vorstehender Beschreibung werden die elektrischen Leiterschichten 14, 15 und 16 entlang der stufenförmigen Aushöhlung 17 deformiert. Insbesondere wird die Schicht 14 derart deformiert, daß ein Ende 14b auf dem Boden 17b der stufenförmigen Aushöhlung 17 zu liegen kommt, während das andere Ende 14a auf der oberen Oberfläche des Substrats 11 zu liegen kommt. Die Schichten 15 und 16 werden derart deformiert, daß ein Ende 15b und 16b jeweils auf der Stufe 17a der Aushöhlung 17 und die anderen Enden 15a und 16a auf der oberen Fläche des Substrats 11 angeordnet sind.
909885/0650
Der Preßformvorgang ergibt auch V-förmige Aussparungen oder Rillen 18 auf dem nichtgebrannten keramischen Substrat 11. Diese Rillen oder Aussparungen haben beispielsweise eine Tiefe von 100/um und sind so geformt, um die Teilung des keramischen Substrats in einzelne Schaltungselementpackungen zu erleichtern. Die Rillen 18 verlaufen in vertikalen Richtungen und Querrichtungen, so daß sie ein Netzmuster bilden.
Darauf wird das ungebrannte Substrat 11 einem Brennvorgang unter hoher Temperatur in einer angemessenen Atmosphäre ausgesetzt und auf diese Weise auf eine bestimmte Härte gehärtet. Dann wird eine sehr dünne, nichtdargestellte Nickel-Überzugsschicht (Platierungsschicht) auf den elektrischen Leiterschichten 14, 15 und 16 erzeugt. Diese Nickel-Überzugsschicht dient zur Gewährleistung einer festen Anordnung des Transistor-Chips 13 auf den Leiterschichten 14, 15 und 16 sowie zur leichten Draht-Verbindung.
Wie in den Fig. 4A und 4B gezeigt ist, werden dann die Transistor-Chips 13, die eine Dicke in der Größenordnung von 200 /um haben, in jede Aushöhlung 17 eingesetzt. Jedes Chip 13 wird an seinem Kollektorteil auf das Endteil 14b der Leiterschicht 14 durch ein elektrisch leitendes Klebemittel 19 angeklebt. Außerdem werden erste, sehr feine Aluminiumdrähte 20 an ihrem einen Ende an das Basisteil des Chips 13 angeklebt und am gegenüberliegenden Ende an das Endteil 15b der Leiterschicht 15. Diese Klebeoperation wird unter Verwendung eines Klebegeräts mit Ultraschallwellen ausgeführt. Auf ähnliche Weise wird ein zweiter sehr feiner Aluminiumdraht am einen Ende an das Emitterteil des Chips 13 und am anderen Ende an das Endteil 16b der Leiterschicht 16 angeklebt. Somit werden die Basis- und Emitterteile elektrisch mit den Leiterschichten 15 und 16 verbunden. Anstelle der Aluminiumdrähte können auch Golddrähte benutzt werden. Andererseits kann das Chip 13 am Endteil 14b der Leiterschicht
909885/0650
durch Heißdruckschweißen mit einem dazwischengesetzten Goldfilm befestigt v/erden. Das Verbinden der Aluminiumdrähte 20 mit der Stufe 17a in der Aushöhlung 17 kann mit gutem Wirkungsgrad ausgeführt werden.
Die Oberseite des Chips 13 und die Aluminiumdrähte 20, die daran angeklebt sind, werden unterhalb der oberen Fläche des Substrats 11 angeordnet.
Dann wird das Keramiksubstrat 1Ί nach Fig. 4A und 4B entlang den Rillen 18 in eine große Zahl von Schaltungselementpackungen 21 gebrochen, ähnlich wie dies in Fig. 5A und 5B dargestellt ist.
Wenn eine Schaltungselementpackung 21 auf beispielsweise einer getrennten gedruckten Schaltungsplatte 22 befestigt werden soll, wird die obere Oberfläche der Packung
21 in eine der gedruckten Oberfläche der Schaltungsplatte
22 gegenüberliegende Lage gebracht. Die Endteile 14a bis 16a der Leiterschichten 14 bis 16 werden auf der oberen Oberfläche des Substrats 11 positioniert und als Leitungsmuster verwendet. Diese Leitungsmuster werden jeweils gegen die gedruckten Schichten 22a bis 22c der gedruckten Schaltungsplatte gedrückt. Da die gedruckten Schichten 22a bis 22c vorher mit einem geschmolzenen Lötmittel 23 beschichtet werden, wird die Packung 21 an der gedruckten Schaltungsplatte durch die Lötverbindung fest angeordnet bzw. fixiert. Anstelle des Lötmittels 23 kann ein elektrisch leitendes Klebemittel verwendet werden.
Schließlich wird die Packung 21 vollständig mit Kunstharz 24 bedeckt, um sie gegenüber der Atmosphäre abzukapseln.
Mit dem vorstehend beschriebenen Aufbau erfordert die Packung 21, welche Leitungsmuster aus Endteilen 14a, 15a und 16a der leitenden Schichten 13, 15 und 16 aufweist,
909885/0650
29255Q9
keinerlei Leitungsdrähte zur Verbindung derselben mit der gedruckten Schaltungsplatte 22. Somit wird keine Streukapazität, die bei Verwendung von Leitungsdrähten unvermeidbar ist, erzeugt, infolgedessen die Schaltung, in der die Schaltungselementpackung 21 enthalten ist, gute hochfrequente Eigenschaften zeigt.
Da das Chip und die Drähte 20 frei von einem Kontakt mit dem Kunstharz 24 sind und nicht durch das Kunstharz 24 bedeckt sind, ist die Gefahr eines Leitungsbruchs und Leckstromes, wie sie bei üblichen Einrichtungen dieser Art besteht, vollständig beseitigt. Die Schaltung, die in der Schaltungselementpackung 21 enthalten ist, gewährleistet damit gute Hochfrequenzeigenschaften und gute Zuverlässigkeit.
Das Verfahren zur Herstellung der Packungen gemäß vorstehender Beschreibung ermöglicht ferner die Herstellung der Packungen mit niedrigeren Kosten, als dies im Falle von Packungen möglich ist, die einzeln von einem anfänglichen Herstellungsschritt hergestellt werden.
Gemäß einer Abwandlung der Erfindung werden mehrere Packungen 21 als benachbarte Gruppe abgebrochen und so benutzt, wie sie vor dem Auseinanderbrechen bzw. Abbrechen in einzelne Packungen vorgelegen haben.
Andere Arten von Schaltungselementen wie das Transistorchip 13 können als Schaltungselement für die Packung nach vorliegender Erfindung eingesetzt werden. Beispielsweise kann das Transistorchip 13 durch ein aktives Element, beispielsweise eine Diode oder IC, durch ein passives Element wie beispielsweise einen Widerstand oder eine Kapazität, oder durch ein elektromechanisches Wandlerelement, Filterelement oder dgl. ersetzt werden. Die Zahl der Leiterschichten, die bei der vorstehend beschriebenen Ausführungsform
909885/065 0
2325509
mit 14 bis 16 bezeichnet sind, kann erforderlichenfalls erhöht oder erniedrigt werden.
Die Fig. 7 und 8 zeigen Verfahrensschritte bei der Herstellung einer abgewandelten Ausführungsform der Packung. In Fig. 7 und 8 sind die Teile, welche Teilen in Fig. 4B entsprechen, mit gleichen Bezugszeichen versehen, so daß eine weitere Beschreibung dieser Teile nicht erforderlich ist.
Nach Fig. 7 und 8 sind an dem Substrat 11 Transistorchips 13 in ähnlicher Weise befestigt, wie dies im Falle von Fig. 4a und 4B beschrieben ist. Eine Setzplatte (Schablonenplatte) 31, die durchgehende Öffnungen 31a aufweist, wird auf die obere Fläche des Substrats 11 aufgelegt, wobei die Öffnungen 31a in Ausrichtung zu den Transistorchips 13 stehen. In die Öffnungen 31a werden Glaskügelchen 32a eingesetzt, wodurch ein Glaskügelchen auf jedem Transistorchip 13 aufliegt. Danach wird die Setzplatte 31 vom Substrat 11 entfernt. Die Glaskügelchen 32a bestehen aus einem geeigneten Material, beispielsweise Blei-Borsilicat oder Borsilicatglas. Diese Materialien haben einen thermischen AusdehnungskoeffizientenOL·. = 72 χ 10"' 1/°C, der im wesentlichen gleich dem thermischen Ausdehnungskoeffizienten CU, = 70 x 10 1/ C des Substrats 11 ist. Außerdem hat das Material eine Schmelztemperatur zwischen 360 0C und 430 0C. Dies bedeutet, daß die LeiterSchichtmuster 12 an einer Oxydation bei der Schmelztemperatur des Materials gehindert werden und daß das Material nicht wieder schmilzt, wenn die Packung einem Tauchlötprozeß ausgesetzt wird.
Danach wird das Substrat 11 mit den Glaskügelchen 32a, die darauf aufgelegt wurden, auf den Schmelzpunkt zwischen 360 0C bis 430 0C aufgeheizt, so daß die Glaskügelchen 32a schmelzen. Das Substrat 11 mit dem geschmolzenen Glas in den Aushöhlungen 17 wird danach in einer trockenen Atmosphäre
909885/0650
29255Q9
durch Luft gekühlt. Das geschmolzene Glas verfestigt sich allmählich, um eine Glasdichtung 32b zu ergeben. Das Chip 13 und die Drähte 20 werden sicher von der Glasdichtung 32b eingekapselt bzw. abgedichtet. Die obere Fläche der Glasdichtung 32b befindet sich in einem bestimmten Abstand unter der oberen Oberfläche des Substrats 11, so daß das Substrat 11 auf der gedruckten Schaltungsplatte 22 befestigt werden kann.
Dann wird das Substrat 11 entlang den Trennrillen 18 gebrochen und es wird eine Vielzahl von Schaltungselementpackungen 33 erhalten, wie sie in Fig. 9A und 9B angedeutet sind. Die Packung 33, die auf diese Weise erhalten wirdf wird auf der gedruckten Schaltungsplatte 22 gemäß Fig» 9B auf gleiche Weise angebracht, wie dies bei der Ausführungsform nach Fig. 6 erläutert wurde. Bei dieser Ausführungsform macht die Verwendung der Glasdichtung 32b das Kunstharz 24 bei der Ausführungsform nach Fig. 6 nicht erforderlich»
Wie vorstehend beschrieben ist, werden die Glaskügelchen 32a aus einem ausgewählten Material mit einem Schmelzpunkt zwischen 360 0C und 430 0C hergestellt. Die Heiztemperatur zum Schmelzen der Glaskügelchen 32a (in diesem Fall etwa 430 0C) liegt niedriger als die Oxydationstemperatur der Leiterschichten 14 bis 16 und beschädigt daher nicht die Leiterschichten durch Oxydation. Die Lötmitteltemperatur, d.h. die Löttemperatur (in diesem Fall unter 36O 0C) zur Befestigung der Packung 33 an der gedruckten Schaltungsplatte 22 überschreitet daher nicht den Schmelzpunkt der Glasdichtung 32b. Daher treten keine Probleme infolge der Hitzeanlegung im Schmelzschritt für die Kügelchen und im Lötschritt auf.
Da das Substrat 11 und die Glasdichtung 32b im wesentlichen gleiche thermische Ausdehnungskoeffizienten haben, treten keine Risse bzw. Brüche in der Glasdichtung 32b auf
909885/0650
und es besteht daher auch nicht die Gefahr eines Leitungsbruchs. Da die Glasdichtung 32b keine Risse entwickeln läßt und nicht hygroskopisch ist, werden auch keine Drahtleckströme erzeugt.
In dem beschriebenen Herstellungsverfahren ist die Positionierung der Glaskügelchen 32a einfacher als die Arbeit, die bei einem Spritzgießen der üblichen Kunstharzdichtung enthalten ist,und die Verfestigungszeit der Glasdichtung 32b beträgt nur etwa 10 min, etwa ein Sechstel der Härtezeit für die Kunstharzdichtung (1 h). Somit kann dieser Herstellungsprozeß ohne weiteres automatisiert werden.
Die Fig. 1OA und 1OB zeigen eine weitere Ausführungsform der erfindungsgemäßen Schaltungselementpackung. In diesen Figuren sind solche Teile, die Teilen in Fig. 5A und 5B entsprechen, mit gleichen Bezugszeichen versehen und v/erden daher nicht nochmals beschrieben.
Gemäß Fig. 1OA hat ein keramisches Substrat 35 einer Schaltungselementpackung 34- eine Aushöhlung 36 im mittleren Teil derselben und Ausschnitte 37, die an den drei Querseiten derselben ausgebildet sind, so daß sie in Richtung der Dicke derselben hindurch verlaufen. Auf der Oberfläche des Keramiksubstrats 35 sind drei durch Druck geformte elektrische Leiterschichten 38, 39 und 40 vorgesehen, von denen ein Ende (38b, 39b oder 40b) in die Aushöhlung 36 verläuft, während das andere Ende (38a, 39a oder 40a) derselben einen der Ausschnitte 37 erreicht. Das Ende 38b der Leiterschicht 38 erreicht den Boden des Hohlraumes 38. Das Transistorchip 13 ist auf die obere Oberfläche des Endes 38b der Leiterschicht 38 in elektrischer Verbindung mit letzterem angeordnet und durch ein Paar feiner Drähte 20 mit den übrigen Leiterschichten 39 und 40 an deren Enden 39b und 40b angeschlossen. Die Aushöhlung 36 wird dann mit einer Glasdichtung.··32b aus-
909885/0650
gefüllt, wie dies in Verbindung mit der Packung 33 vorstehend erläutert ist.
Die.Schaltungselementpackung 34 mit dem vorstehend beschriebenen Aufbau wird auf der gedruckten Schaltungsplatte 22 so befestigt, wie dies in Fig. 1OB gezeigt ist. Ein Lötmittel 23 wird aufgebracht, um einen Kontakt mit der gedruckten Schicht 22b auf der gedruckten Schaltungsplatte und dem Ende 40a der Leiterschicht 40 im Ausschnitt 37 herzustellen. Das Lötmittel wird ebenfalls auf gleiche Weise auf die übrigen gedruckten Schichten 22a und 22c (eine Schicht 22a ist nicht gezeigt) und die zugeordneten Ausschnitte 37 aufgebracht. Die Ausschnitte 37 dienen dazu, zu verhindern, daß das Lötmittel 23 seitlich entlang der Querseiten des keramischen Substratchips 35 fließt, wodurch ein unerwünschter Lötmittelfluß verhindert wird,, was die Klebe- bzw. Haftfestigkeit verbessert.
Im folgenden wird ein Verfahren zur Herstellung des Substratchips 35 erläutert. Gemäß Fig. 11 wird ein nicht gebranntes keramisches Substrat 41 mit großer Größe einem Preßvorgang ausgesetzt, wodurch die Trennrillen 18, die Aushöhlungen 36 und Öffnungen 42 erzeugt werden. Die Trennrillen 18 trennen das Substrat 41 in eine Zahl von Substratchips 35, die jeweils eine Aushöhlung 36 enthalten. Die Öffnung 32 wird in im wesentlichen elliptischer Form an den Grenzen zwischen benachbarten Substratchips 35 gestanzt.
Danach werden die elektrischen Leiterschichten 38 bis 40 gedruckt, so daß sie sich bis zur inneren Peripherie der Öffnungen 42 erstrecken. Nach dem Brennen des Substrates werden die Substratchips 35 entlang den Rillen 18 geteilt bzw. gebrochen. Zu diesem Zeitpunkt helfen die Öffnungen 42, damit gewährleistet ist, daß die Substratchips 35 exakt entlang den Trennrillen 18 abgetrennt werden.
90 9885/0650

Claims (6)

Dr.-ΐησ. WiUicIm I DipMns. Woiiynig Huiüiisl 6 Ficmkiuii a. M. 1 __-_cnQ Pcakefccße 13 2925509 MITSUMI ELECTRIC CO., LTD., Tokio, Japan Patentansprüche
1./ Packung für Schaltungselemente, mit einem keramischen Substrat und einem darauf vorgesehenen Schaltungselement, dadurch gekennzeichnet, daß das keramische Substrat (11, 35) eine Aushöhlung (17, 36) in seiner oberen Oberfläche aufweist, daß eine Vielzahl von diskreten elektrischen Leiterschichten (14 bis 16, 38 bis 40) auf der oberen Oberfläche des Substrats gedruckt sind, daß ein Ende (14b bis 16b, 38b. bis 40b) der Leiterschichten innerhalb der Aushöhlung und das andere Ende (14a bis 16a, 38a bis 40a) außerhalb der Aushöhlung angeordnet sind, wobei letztere Enden Leitungsmuster bilden, daß das Schaltungselement (13) in die Aushöhlung in elektrischer Verbindung mit einem Ende (14b, 38b) der Leiterschichten (14, 38) eingesetzt ist, und daß die Packung auf einer separaten, gedruckten Schaltungsplatte (22) befestigbar ist, wobei die Leitungsmuster der Leiterschichten jeweils in elektrisch leitender Weise mit den Leiterteilen (22ar· 22c) der separaten gedruckten Schaltungsplatte befestigt sind.
2. Packung nach Anspruch 1 t
dadurch gekennzeichnet, daß die Aushöhlung (17) eine Stufe (17a) in der Mitte zwischen der Oberseite und dem Boden derselben aufweist, daß ein Ende (14b) einer Leiterschicht (14) so ausgebildet ist, daß es bis zum Boden (17b) der Aushöhlung reicht, während die anderen Enden (15b, 16b) der übrigen Leiterschichten (15, 16) sich bis zur Stufe (17a) erstrecken.
909885/0650
3. Packung nach Anspruch 1,
dadurch gekennzeichnet, daß die zweiten Enden (i4a bis 16a) der Leiterschichten auf der oberen Fläche des Substrats und derart angeordnet sind, daß sie den Leiterteilen (22a bis 22c) der gedruckten Schaltungsplatte (22) gegenüberliegen, wodurch sie in elektrischer Verbindung mit den Leiterteilen befestigbar sind.
4. Packung nach Anspruch 1,
dadurch gekennzeichnet, daß die zweiten Enden (14a bis 16a) der Leiterschichten an den äußeren Querflächen (37) des Substrats angeordnet sind und daß jede äußere Querfläche im wesentlichen senkrecht zu den Leiterteilen (22a bis 22c) der gedruckten Schaltungsplatte (22) vorgesehen sind, wodurch sie in elektrischer Verbindung mit den Teilen durch das elektrisch leitende Material (23) befestigbar sind, welches in Form einer Kehlnaht aufgebracht ist.
5. Packung nach Anspruch 1,
dadurch gekennzeichnet, daß ein Glasmaterial (32a, 32b) in der Aushöhlung (17) zum Abschließen bzw. Abdichten des Schaltungselements vorgesehen ist und daß das Glasmaterial einen thermischen Ausdehnungskoeffizienten hat, der im wesentlichen dem thermischen Ausdehnungskoeffizienten des keramischen Substrats entspricht.
6. Packung nach Anspruch 5,
dadurch gekennzeichnet, daß das Glasmaterial (32a, 32b) ein Blei-Borsilicat oder Borsilicatglas ist.
909885/0650
DE19792925509 1978-07-18 1979-06-25 Packung fuer schaltungselemente Withdrawn DE2925509A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53086745A JPS5835367B2 (ja) 1978-07-18 1978-07-18 回路素子基板及びその製造方法

Publications (1)

Publication Number Publication Date
DE2925509A1 true DE2925509A1 (de) 1980-01-31

Family

ID=13895318

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792925509 Withdrawn DE2925509A1 (de) 1978-07-18 1979-06-25 Packung fuer schaltungselemente

Country Status (3)

Country Link
JP (1) JPS5835367B2 (de)
DE (1) DE2925509A1 (de)
GB (1) GB2026234B (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3140348A1 (de) * 1980-10-15 1982-08-26 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zur gleichzeitigen herstellung mehrfacher elektrischer verbindungen, insbesondere zum elektrischen anschluss eines halbleiterbauelementes
EP0157008A2 (de) * 1984-04-06 1985-10-09 Hitachi, Ltd. Elektronisches Gerät mit einer Packung
DE3805130A1 (de) * 1987-02-20 1988-09-01 Mitsubishi Electric Corp Gehaeuse fuer eine halbleiteranordnung
FR2637417A1 (fr) * 1988-09-30 1990-04-06 Marconi Electronic Devices Procede de fabrication industrielle de dispositifs composites avec formation de cavites dont chacune contient un element semi-conducteur
EP0660406A2 (de) * 1993-12-17 1995-06-28 AT&T Corp. Herstellung einer Halbleitervorrichtung und neuartiger Leiterrahmenaufbau
EP0771519A1 (de) * 1994-07-19 1997-05-07 Olin Corporation Packung elektronischer bauelemente mit integrierten kontaktlöchern

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
FR2512990B1 (fr) * 1981-09-11 1987-06-19 Radiotechnique Compelec Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede
ATE15270T1 (de) * 1981-11-27 1985-09-15 Rheometron Ag Messwertaufnehmer fuer magnetisch-induktive durchflussmessgeraete.
EP0110285A3 (de) * 1982-11-27 1985-11-21 Prutec Limited Verbindung integrierter Schaltungen
JPS60201026A (ja) * 1984-03-24 1985-10-11 Mazda Motor Corp ロ−タリピストンエンジンの過給装置
FR2667443A1 (fr) * 1990-09-28 1992-04-03 Thomson Csf Procede de realisation d'un module hybride.
KR100260347B1 (ko) * 1992-06-05 2000-07-01 나까니시 히로유끼 입체인쇄기판, 이것을 사용한 전자회로패키지 및 인쇄기판의 제조방법
JP2914861B2 (ja) * 1993-12-02 1999-07-05 富士車輌株式会社 ゴミの分別収集装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3140348A1 (de) * 1980-10-15 1982-08-26 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zur gleichzeitigen herstellung mehrfacher elektrischer verbindungen, insbesondere zum elektrischen anschluss eines halbleiterbauelementes
EP0157008A2 (de) * 1984-04-06 1985-10-09 Hitachi, Ltd. Elektronisches Gerät mit einer Packung
EP0157008A3 (en) * 1984-04-06 1986-10-08 Hitachi, Ltd. Electronic device having a package
DE3805130A1 (de) * 1987-02-20 1988-09-01 Mitsubishi Electric Corp Gehaeuse fuer eine halbleiteranordnung
FR2637417A1 (fr) * 1988-09-30 1990-04-06 Marconi Electronic Devices Procede de fabrication industrielle de dispositifs composites avec formation de cavites dont chacune contient un element semi-conducteur
EP0660406A2 (de) * 1993-12-17 1995-06-28 AT&T Corp. Herstellung einer Halbleitervorrichtung und neuartiger Leiterrahmenaufbau
EP0660406A3 (de) * 1993-12-17 1995-11-08 At & T Corp Herstellung einer Halbleitervorrichtung und neuartiger Leiterrahmenaufbau.
EP0771519A1 (de) * 1994-07-19 1997-05-07 Olin Corporation Packung elektronischer bauelemente mit integrierten kontaktlöchern
EP0771519A4 (de) * 1994-07-19 1998-02-25 Olin Corp Packung elektronischer bauelemente mit integrierten kontaktlöchern

Also Published As

Publication number Publication date
JPS5835367B2 (ja) 1983-08-02
GB2026234A (en) 1980-01-30
GB2026234B (en) 1982-06-30
JPS5513933A (en) 1980-01-31

Similar Documents

Publication Publication Date Title
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE19941872B4 (de) Elektronikkomponente, wie z.B. ein Akustikoberflächenwellenbauelement, und Verfahren zum Herstellen derselben
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE69028347T2 (de) Verfahren zur Herstellung eines PTC Thermistors
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE69518958T2 (de) Spritzgegossene BGA-Packung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE69818011T2 (de) Elektrische schmelzsicherung
DE102009055691B4 (de) Leistungshalbleitermodul
DE19526401C2 (de) Zusammengesetzte elektronische Komponente sowie Verfahren zu ihrer Herstellung
DE19921109A1 (de) Elektronikbauteil
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE69220601T2 (de) Schichtwiderstand
WO2003098666A2 (de) Hochfrequenz-leistungshalbleitermodul mit hohlraumgehäuse sowie verfahren zu dessen herstellung
DE2925509A1 (de) Packung fuer schaltungselemente
DE4115128C2 (de) Halbleiter-Leistungs-Anordnung für Hochfrequenz-Anwendungen und Verfahren zu Bildung einer solchen
DE19953594A1 (de) Oberflächenmontierte elektronische Komponente
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE19720432A1 (de) Elektronisches Teil und Verfahren zur Herstellung desselben
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE68914927T2 (de) Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8139 Disposal/non-payment of the annual fee