DE4345305C2 - Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur - Google Patents

Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur

Info

Publication number
DE4345305C2
DE4345305C2 DE4345305A DE4345305A DE4345305C2 DE 4345305 C2 DE4345305 C2 DE 4345305C2 DE 4345305 A DE4345305 A DE 4345305A DE 4345305 A DE4345305 A DE 4345305A DE 4345305 C2 DE4345305 C2 DE 4345305C2
Authority
DE
Germany
Prior art keywords
wire
frame
carrier plate
wires
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4345305A
Other languages
English (en)
Inventor
Yoshihiro Tomita
Naoto Ueda
Yoshirou Nishinaka
Shunichi Abe
Hideyuki Ichiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04145697A external-priority patent/JP3088193B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE4345305C2 publication Critical patent/DE4345305C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung bezieht sich auf einen Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrich­ tung mit LOC-Struktur mit den Merkmalen des Patentanspruchs 1, sowie auf ein Verfahren zum Herstellen einer Halbleiter­ vorrichtung mit LOC-Struktur mit den Merkmalen des Patent­ anspruchs 2.
Fig. 7 zeigt eine Schnittansicht einer herkömmlichen Halbleitervorrichtung mit einer (nachfolgend als LOC- Struktur bezeichneten Lead-On-Chip-Struktur. Eine derartige Vorrichtung ist zum Beispiel in der Japanischen Offenle­ gungsschrift JP 2-45969 A2 offenbart. Gemäß Fig. 7 weist die Vorrichtung ein Trägerplättchen 1, einen Halbleiter­ baustein 2 und eine Vielzahl von Zuführungsdrähten 3 auf, welche beiderseits des Halbleiterbausteins 2 über diesen hinausragen, wobei ein jeder der Zuführungsdrähte 3 einen inneren Zuführungsdrahtabschnitt 3a und einen äußeren Zu­ führungsdrahtabschnitt 3b aufweist. Ferner weist die Vor­ richtung dünne Metalldrähte 5, ein Gießharz 6 und eine Vielzahl von Elektroden 4 auf, welche entlang der beiden Seiten auf einer ersten Oberfläche des Halbleiterbau­ steins 2 ausgebildet sind.
Eine (nicht gezeigte) integrierte Schaltung und die Elek­ troden 4 sind an der oberen ersten Oberfläche des Halb­ leiterbausteins 2 durch ein fotolithographisches Verfah­ ren oder dergleichen ausgebildet. Der Halbleiterbaustein 2 wird durch Bonden der ersten Rückoberfläche des Halb­ leiterbausteins 2 mit einem leitenden Kleber, wie zum Beispiel einem leitenden Harz, auf dem Trägerplättchen 1 befestigt. Die inneren Zuführungsdrahtabschnitte 3a sind jeweils mit den Elektroden 4 auf dem Halbleiterbaustein 2 über dünne Metalldrähte 5 elektrisch miteinander verbun­ den. Die vorstehend genannten Elemente werden mit Aus­ nahme der äußeren Zuführungsdrahtabschnitte 3b derart mit dem Gießharz 6 versiegelt, daß nur die äußeren Zufüh­ rungsdrahtabschnitte 3b der Zuführungsdrähte 3 an der Außenseite herausragen. Die äußeren Zuführungsdrahtab­ schnitte 3b der Zuführungsdrähte 3 werden in eine ge­ wünschte Form gebracht, wie zum Beispiel eine gerade Form, eine Knickflügelform, eine J-Form usw.
Darüberhinaus offenbart die Japanische Offenlegungs­ schrift JP 2-45969 A2 ein Verfahren zum Herstellen einer derartigen Vorrichtung. Gemäß diesem Verfahren werden zwei Rahmen verwendet: Ein erster Rahmen weist einen äußeren Rahmen und ein innerhalb des äußeren Rahmens an­ geordnetes Trägerplättchen auf, wobei das Trägerplättchen mit dem äußeren Rahmen über schwebende Zuführungsdrähte verbunden ist; ein zweiter Rahmen weist einen äußeren Rahmen und eine Vielzahl von Zuführungsdrähten auf, wel­ che vom äußeren Rahmen nach innen ragen. Das Trägerplätt­ chen des ersten Rahmens wird um eine Strecke nach unten gedrückt, die größer als die Dicke des Halbleiterbau­ steins ist. Nach dem Befestigen des Halbleiterbausteins mit dem Trägerplättchen des ersten Rahmens, wird der zweite Rahmen mit dem ersten Rahmen derart verbunden, daß jeder der Zuführungsdrähte über dem Halbleiterbaustein mit einem vorbestimmten konstanten Abstand zwischen jedem Zuführungsdraht und der oberen Oberfläche des Bausteins hinausragt. Anschließend werden die Drähte gebondet und das Vergießen mit Harz durchgeführt. Überflüssige Ab­ schnitte der Rahmen wie z. B. äußere Rahmenteile werden entfernt, wodurch man eine getrennte Halbleitervorrich­ tung erhält. Schließlich wird für jeden äußeren Zufüh­ rungsdrahtabschnitt der Zuführungsdrähte das Verformen durchgeführt, wodurch man eine vollständige Halbleiter­ vorrichtung erhält.
Beim herkömmlichen Herstellungsverfahren, bei dem die vorstehend genannten zwei Rahmen verwendet werden, blei­ ben die äußeren Rahmen der beiden Rahmen miteinander ver­ bunden bis der Gießvorgang abgeschlossen ist. Folglich wirken die äußeren Rahmen als Hindernis und es entstehen Schwierigkeiten bei der Handhabung. Nach dem Verbinden der beiden Rahmen treten daher während der nachfolgenden Prozesse oft Fehler beim Übertragen der Rahmen auf und/oder für den Prozeß verwendete Flüssigkeit dringt zwischen die äußeren Rahmen ein, wodurch beim späteren Austreten die Umgebung verunreinigt wird. Insbesondere im Falle eines Herstellungsprozess-Schrittes zum galvani­ schen Überziehen der äußeren Zuführungsdrahtabschnitte der Halbleitervorrichtung, können vor dem Trennen der Halbleitervorrichtung vom Rahmen ernsthafte Probleme da­ durch auftreten, daß die beim galvanischen überziehen verwendete Lösung zwischen die zwei äußeren Rahmen ein­ dringt und später austritt.
Bei einem anderen herkömmlichen Verfahren wird ein ein­ zelner Rahmen zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur verwendet, wobei der einzelne Rahmen ein Trägerplättchen und integriert ausgebildete Zuführungs­ drähte aufweist. Bei einem derartigen Zuführungsdraht- Rahmen ist ein Trägerplättchen zwischen den über beide Seiten des Zuführungsdraht-Rahmens hinausragenden Zufüh­ rungsdrähte angeordnet, wobei sich das Trägerplättchen im rechten Winkel zu diesen Zuführungsdrähten erstreckt. Die Breite des Trägerplättchens kann jedoch nicht über den Zuführungsdrahtbereich hinaus vergrößert werden. Folglich sind lediglich nahe Trägerplättchen verfügbar. Aus der Japanischen Offenlegungsschrift JP 1-69041 A2 ist ein Zu­ führungsdraht-Rahmen mit einem Trägerplättchen bekannt, bei dem teilweise große Bereiche über den Bereich der Zu­ führungsdrähte hinausragen. In diesem Fall müssen jedoch die Zuführungsdrähte der Länge nach gekürzt werden, da sie ansonsten deformiert werden. Folglich werden längere dünne Metalldrähte zum Draht-Bonden benötigt und/oder die Orte für die Elektroden auf dem Halbleiterbaustein sind begrenzt.
Falls eine Halbleitervorrichtung hergestellt wird, welche einen Zuführungsdraht-Rahmen mit einem Trägerplättchen sowie integriert ausgebildete Zuführungsdrähte aufweist, muß das Trägerplättchen um einen entsprechend der Dicke des Halbleiterbausteins entsprechenden Betrag gesenkt werden, wobei der Halbleiterbaustein zwischen die Zufüh­ rungsdrähte und daß Trägerplättchen eingefügt wird und anschließend mit dem Trägerplättchen verbunden wird. Er­ streckt sich jedoch das Trägerplättchen im rechten Winkel zu der Richtung in der der Zuführungsdraht-Rahmen beim Herstellungsprozeß der Halbleitervorrichtung bewegt wird, so muß der Halbleiterbaustein zwischen die Zuführungs­ drähte und dem versenkten Trägerplättchen in der gleichen Richtung wie der Zuführungsdraht-Rahmenbewegung eingefügt werden. Dieser Einfügeprozeß ist schwierig auszuführen, weshalb komplizierte und fehleranfällige Operationen benötigt werden. Darüberhinaus sind nach dem Einfügen des Halbleiterbausteins zum Befestigen des Halbleiterbau­ steins auf dem Trägerplättchen mit Hartlot komplizierte und fehleranfällige Operationen erforderlich.
Weitere Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung von Halbleitervorrichtungen sowie entsprechende Herstellungsverfahren sind aus der US 4 791 473 sowie der JP 63-34966 A2 bekannt.
Dabei betrifft die US 4 791 473 ein Kunststoffgehäuse für im Hochfrequenzbereich arbeitende Halbleitereinrichtungen, wobei eine interne Masseebene (bzw. Erdpotentialanschluß­ ebene in Form eines Plättchens) vorgesehen ist, die als Teil eines Zuführungsdraht-Rahmenstreifens den einzelnen Zuführungsdraht-Rahmen benachbart vorgesehen ist. Die Masseebene wird zunächst unter eine Haltevorrichtung für das Trägerplättchen des Zuführungsdraht-Rahmens gefaltet und dann wird ein Halbleiterchip auf dem Trägerplättchen befestigt. Die Masseebene wird an Erdpotential für die Vorrichtung angeschlossen und bestimmt somit eine äußerst gleichförmige Masseebene, die Signalleitungs- Impedanzveränderungen sowie kapazitive und induktive Kopplungen minimiert.
Ferner offenbart die JP 63-34966 A2 (Englische Zusammen­ fassung) einen Zuführungsdraht-Rahmen für mit Harz zu vergießende Halbleitervorrichtungen. Um die Größe eines Trägerplättchens und eines Zuführungsdraht-Abschnitts zu vergrößern und ihre Größe jeweils unabhängig voneinander zu bemessen, werden das Trägerplättchen und der Zuführungs­ draht-Abschnitt gemeinsam als Rahmen ausgebildet, wobei ein gewisser Zwischenraum dazwischen eingehalten wird. Nachdem dann der Rahmen über einen auf dem Trägerplättchen befestigten Halbleiterchip gebogen bzw. gefaltet wurde, wird der Zuführungsdraht-Abschnitt in die erforderliche Position über dem Trägerplättchen gebracht und das Bonden erfolgt.
Der Erfindung liegt die Aufgabe zugrunde, eine zuverlässi­ gere Halbleitervorrichtung mit LOC-Struktur zu schaffen, bei der keine Korrosion auftritt, und die hinsichtlich der Stabilität verbessert ist. Ferner liegt der Erfindung die Aufgabe zugrunde, ein Herstellungsverfahren für eine derar­ tige Halbleitervorrichtung zu schaffen, bei dem Flüssig­ keits-Austrittsprobleme während des Herstellungsprozesses unterbunden sind, ein Biegevorgang problemloser erfolgen kann, und vorbestimmte Abstände konstant eingehalten werden können. Darüberhinaus liegt der Erfindung die Aufgabe zu­ grunde, einen Zuführungsdraht-Rahmen zur Verwendung in ei­ ner derartigen Halbleitervorrichtung zu schaffen.
Erfindungsgemäß wird diese Aufgabe gelöst durch einen Zu­ führungsdraht-Rahmen gemäß Patentanspruch 1, sowie durch ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Patentanspruch 2.
Insbesondere wird die Aufgabe mit einem Zuführungsdraht- Rahmen gelöst, bei dem ein abzuschneidender, schwebender Zuführungsdraht verlängert ist.
Im Prozeß wird der schwebende Zuführungsdraht derart abge­ schnitten, daß der schwebende Zuführungsdraht mit dem Trä­ gerplättchen in Verbindung bleibt. Nachdem das Trägerplätt­ chen über den Zuführungsdrähten gefaltet wurde, wird der lange, mit dem Trägerplättchen in Verbindung gebliebene, schwebende Zuführungsdraht in Richtung der Zuführungsdrähte derart gebogen, daß eine Verbindung zwischen dem Endab­ schnitt des verbleibenden, schwebenden Zuführungsdrahtes und dem Rahmen des Zuführungsdrahtbereiches entsteht. Da­ durch erhält man eine festere Verbindung für das Träger­ plättchen, außerdem treten keine Korrosions- und Flüssig­ keitsaustrittsprobleme mehr auf.
Ferner wird die Aufgabe durch ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung eines erfin­ dungsgemäßen Zuführungsdraht-Rahmens gelöst. Wie vorstehend beschrieben, wird gemäß diesem Verfahren ein Trägerplätt­ chen fester mit einem Rahmen eines Zuführungsdrahtbereiches verbunden, so daß die Stabilität der Verrichtung verbessert ist.
Hinsichtlich eines Zuführungsdraht-Rahmens und eines Ver­ fahrens zur Herstellung einer Halbleitervorrichtung, wel­ che diesen Zuführungsdraht-Rahmen verwendet, kann das Trägerplättchen mit einem Rahmen für die Zuführungsdrähte dadurch fester verbunden werden, daß der vorstehend ge­ nannte Zuführungsdraht-Rahmen und das Verfahren gemäß der Erfindung derart beschaffen sind, daß ein mit dem Trägerplättchen in Verbin­ dung bleibender, schwebender Zuführungsdrahtabschnitt ge­ bogen wird und mit dem Rahmen für die Zuführungsdrähte verbunden wird. Dadurch können die nachfolgenden Prozesse leichter und genauer durchgeführt werden.
Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher be­ schrieben.
Es zeigen:
Fig. 1 eine perspektivische Ansicht eines Beispiels eines Zuführungsdraht-Rahmens;
Fig. 2 eine perspektivische Ansicht, welche den Zustand eines Trägerplättchens-Faltschrittes in einem Verfahren zur Herstellung einer Halbleitervorrichtung darstellt;
Fig. 3 eine Seitenansicht, welche den Zustand eines Trä­ gerplättchens-Faltschrittes und eines Draht-Bond Schrit­ tes in einem Verfahren zur Herstellung einer Halbleiter­ vorrichtung gemäß dem Beispiel dar­ stellt;
Fig. 4 eine perspektivische Ansicht, welche den Zustand eines Trägerplättchens-Befestigungsschrittes in einem Verfahren zur Herstellung einer Halbleitervorrichtung ge­ mäß der Erfindung darstellt;
Fig. 5 eine Seitenansicht, welche den Zustand eines Trä­ gerplättchens-Faltschrittes, Trägerplättchens-Befesti­ gungsschrittes und Draht-Bond Schrittes in einem Verfah­ ren zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung darstellt;
Fig. 6 ein Flußdiagramm, welches Verfahrensbeispiele zur Herstellung einer Halbleitervorrichtung gemäß dem obigen Beispiel sowie gemäß der Erfindung darstellt; und
Fig. 7 eine Schnittansicht einer herkömm­ lichen Halbleitervorrichtung.
Fig. 1 bis 3 zeigen ein nicht erfindungsgemäßes Beispiel für einen Zuführungsdraht-Rahmen und ein Verfahren zur Her­ stellung einer Halbleitervorrichtung unter Verwendung dieses Zuführungsdraht-Rahmens. Diese Figuren zeigen einen breiten Zuführungsdraht-Rahmen 86 mit einem äußeren Rah­ men 86a, einem blattförmigen Trägerplättchen 110 und Zu­ führungsdrähten 3. Der äußere Rahmen 86a besitzt drei Ge­ rüstrahmenteile. Das Trägerplättchen 110 besitzt eine dem darauf zu montierenden Halbleiterbaustein 2 ähnliche Größe. Beide Enden des Trägerplättchens 110 sind über schwebende Zuführungsdrähte 111 entsprechend mit einem er­ sten und einem zweiten Gerüstrahmenteil des äußeren Rahmens 86a verbunden. Die Zuführungsdrähte 3 sind zwischen dem zweiten und dem dritten Gerüstrahmenteil ausgebildet.
Nachfolgend wird unter Bezugnahme auf die Figuren ein Her­ stellungsverfahren gemäß dem Beispiel beschrieben. Gemäß Fig. 1 wird als erstes durch Stanzen oder Ätzen, aus einem (nicht gezeigten) flachen Metallblech, ein breiter Zufüh­ rungsdraht-Rahmen 86 mit integrierten Zuführungsdrähten und Trägerplättchen ausgeschnitten. Beim Zuführungsdraht-Rahmen 86 werden die Zuführungsdrähte 3 in einem Halbrahmenbe­ reich, und das Trägerplättchen 110 in einem anderen benach­ barten Halbrahmenbereich ausgebildet. Das Trägerplättchen 110 kann daher blattförmig ausgebildet werden, wodurch ein direktes Draht-Bonden eines Bausteins auf das Trägerplätt­ chen ohne irgendwelche Änderungen möglich ist. Gemäß Fig. 2 wird ein Halbleiterbaustein 2 mit einem Hartlot 7, wie zum Beispiel einem gewöhnlichen Lot, auf dem Trägerplättchen 110 befestigt (Trägerplättchen-Bond Schritt S1). Anschlie­ ßend wird der äußere Rahmen 86a zum Entfernen der nicht be­ nötigten Abschnitte des äußeren Rahmens 86a um das Träger­ plättchen 110 herum (unterer Abschnitt mit dem ersten Gerü­ strahmenteil nach Fig. 2) an den drei halbgeätzten Abschnit­ ten 86b durchgeschnitten (äußerer Rahmen-Schneideschritt S2). Darüberhinaus wird das Trägerplättchen 110 mit dem montierten Halbleiterbaustein 2 am schwebenden Zuführungs­ draht 111 U-förmig derart gebogen, daß das Trägerplättchen 110 in Richtung des Halbrahmenbereiches des äußeren Rahmen 86a, in dem die Zuführungsdrähte 3 ausgebildet sind, wie in der Schnittansicht nach Fig. 3 gezeigt, gefaltet wird (Trageplättchen-Faltschritt S3). Auf diese Weise werden die inneren Zuführungsdrahtabschnitte 3a eines jeden Zuführungsdrahtes 3 mit einem vorbestimmten, konstan­ ten Abstand über der ersten Oberfläche (obere Oberfläche) des Halbleiterbausteins 2 mit seinen darauf ausgebildeten Elektroden 4 und einer (nicht gezeigten) Schaltung angeord­ net. Danach wird die Halbleitervorrichtung mit weiteren Schritten vervollständigt, wie zum Beispiel einem Draht-Bond Schritt S4, einem Vergußschritt S5, einem äußeren galvanischen Überziehschritt S6 und einem Zuführungsdraht-Verformschritt S7. Bei dem aus der Japanischen Offenlegungsschrift JP 63- 34966 A2 bekannten Verfahren wird ein Zuführungsdraht in der Form eines Blattes mit integriert ausgebildeten Zufüh­ rungsdrähten und Trägerplättchen hergestellt und ein Be­ reich des äußeren Rahmens des Zuführungsdrahtes derart ge­ faltet, daß die Zuführungsdrähte auf ähnliche Art und Wei­ se, wie beim vorliegenden Beispiel, über dem Trägerplätt­ chen zum Liegen kommen. Der entscheidende Unterschied beim vorliegenden Beispiel besteht darin, daß unnötige Abschnit­ te eines um das Trägerplättchen liegenden äußeren Rahmens abgeschnitten werden und anschließend ein schwebender Zu­ führungsdraht 11, der das Trägerplättchen mit dem äußeren Rahmen verbindet, U-förmig derart gebogen wird, daß das Trägerplättchen über den Zuführungsdrähten zum Liegen kommt. Daher können nicht nur die vorherstehend genannten Prozeßschritte leicht durchgeführt werden, sondern auch die nachfolgenden Schritte. Da die unnötigen Abschnitte ent­ fernt werden, treten darüberhinaus, in den nachfolgenden Schritten, weniger Probleme bei der Bewegung auf.
Die Fig. 4 und 5 zeigen einen erfindungsgemäßen Zuführungs­ draht-Rahmen und ein Verfahren zur Herstellung einer Halb­ leitervorrichtung, die diesen Zuführungsdraht-Rahmen ver­ wendet. Die Unterschiede zum Zuführungsdraht-Rahmen gemäß Fig. 2 bestehen darin, daß einer der auf beiden Seiten des Trägerplättchens liegenden Zuführungsdrähte, d. h. ein schwebender Zuführungsdraht 112, sich in entgegengesetzter Richtung zu den Zuführungsdrähten 3 erstreckt, wobei er im Vergleich zum vorstehenden Beispiel über einen längeren Zu­ führungsdraht mit einem ersten Gerüstrahmenteil verbunden ist, einen dünneren halbgeätzten Abschnitt 113 am Ende des schwebenden Zuführungsdrahtes 112 aufweist und daß eine Be­ festigungsvorrichtung vorgesehen ist, d. h. ein Positionie­ rungsloch 86c an einem dem Trägerplättchen 110 gegenüber­ liegenden Abschnitt in einem Bereich des dritten Gerüstrah­ menteils 86a ausgebildet ist, in welchem die Zuführungs­ drähte 3 ausgebildet sind. Die Prozeßschritte dieses Aus­ führungsbeispiels können anhand eines Flußdiagramms mit ei­ nem zusätzlichen strichlierten Schritt S8 gemäß Fig. 6 be­ schrieben werden, wobei Fig. 6 ein Flußdiagramm gemäß dem vorgenannten Beispiel ist. Gemäß diesem Ausführungsbeispiel wird im Prozeßschritt zum Abschneiden eines unnötigen Ab­ schnitts des ein Trägerplättchen 110 umschließenden äußeren Rahmens 86a sowie der halbgeätzten Abschnitte 86b, des äuße­ ren Rahmens 86a der halbgeätzte Abschnitt 113 derart abge­ schnitten, daß der längere, schwebende Zuführungsdraht 112 mit dem Trägerplättchen 110 in Verbindung bleibt. Gemäß Fig. 5 wird anschließend durch U-förmiges Biegen des schwe­ benden Zuführungsdrahtes 111 das Trägerplättchen 110 mit dem montierten Halbleiterbaustein 2 in Richtung des Rahmen­ bereiches 86a gefaltet, in dem die Zuführungsdrähte 3 aus­ gebildet sind (Trägerplättchen-Faltschritt S3). Danach wird der schwe­ bende Zuführungsdraht 112 L-förmig gebogen und der dünne halbgeätzte Abschnitt 113 in das im dritten Gerüstrahmenteil des äußeren Rahmens 86a ausgebildete Positionierungsloch 86c eingefügt (oder damit verbunden), wodurch das Träger­ plättchen 110 mit den Zuführungsdrähten 3 verbunden wird (Trägerplättchen-Befestigungsschritt S8). Gemäß der vor­ liegenden Erfindung wurde ein für die Massen­ produktion anwendbarer Weg gefunden, bei dem der Abstand zwischen der Oberfläche des Halbleiterbausteins 2 und den inneren Zuführungsdrahtabschnitten 3a auf einen bestimm­ ten konstanten Wert gehalten werden kann, wodurch eine höhere Ausbeute erreicht wird. Die übrigen Prozeßschritte sind die gleichen wie bei dem vorstehend beschriebenen Beispiel.
Gemäß dem beschriebenen Beispiel, das sich auf einen Zuführungsdraht-Rahmen und ein Ver­ fahren zur Herstellung einer Halbleitervorrichtung unter Verwendung dieses Zuführungsdraht-Rahmens mit integriert ausgebildeten Zuführungsdrähten und Trägerplättchen be­ zieht, wird das Trägerplättchen innerhalb eines zum Zu­ führungsdraht-Rahmenbereich benachbarten äußeren mit Zu­ führungsdrähten versehenen Rahmenbereichs ausgebildet, wobei beide Seiten des Trägerplättchens mit dem äußeren Rahmen über schwebende Zuführungsdrähte verbunden sind. Ein Halbleiterbaustein wird durch Trägerplättchen-Bonden auf dem Trägerplättchen befestigt und anschließend wird ein nicht benötigter Abschnitt des äußeren Rahmens außer­ halb des Trägerplättchens abgeschnitten. Danach wird der dem Zuführungsdraht-Bereich näherliegende und mit dem Trägerplättchen verbundene schwebende Zuführungsdraht U- förmig derart gebogen, daß das Trägerplättchen mit dem darauf montierten Halbleiterbaustein über den Zuführungs­ drähten gefaltet wird. Dieser Prozeß kann einfach durch­ geführt werden. Da unnötige Abschnitte des äußeren Rah­ mens entfernt werden, erhält man darüberhinaus beispiels­ weise die Vorteile, daß die nachfolgenden Prozeßschritte vereinfacht werden und daß eine fehlerhafte Bewegung im Produktionsprozeß verringert und der Wirkungsgrad bei der Herstellung verbessert werden kann.
Gemäß der Erfindung, die sich auf einen Zuführungsdraht-Rahmen und ein Verfahren zur Herstellung einer Halbleitervorrichtung mit diesem Zuführungsdraht-Rahmen bezieht, erhält man durch Modifizieren des Zuführungsdraht-Rahmens und des Verfah­ rens gemäß dem beschriebenen Beispiel eine festere Verbindung zwischen dem Trägerplättchen und einem äußeren Rahmenbereich für die Zuführungsdrähte, wo­ bei die Modifizierung derart erfolgt, daß der mit dem Trägerplättchen in Verbindung bleibende schwebende Zufüh­ rungsdraht-Abschnitt gebogen und mit dem äußeren Rahmen­ bereich der Zuführungsdrähte verbunden wird. Dadurch kön­ nen die nachfolgenden Prozesse leichter und genauer durchgeführt werden.

Claims (2)

1. Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur, bei der sich Zuführungsdrähte über einen Halbleiterbaustein erstrecken,
wobei der Zuführungsdraht-Rahmen aufweist:
einen äußeren Rahmen (86a) mit einem ersten, zweiten und dritten Gerüstrahmenteil, welche in dieser Reihenfolge zueinander parallel liegen, so daß zwischen dem ersten und zweiten Gerüstrahmenteil ein erster Halbrahmenbereich und zwischen dem zweiten und dritten Gerüstrahmenteil, benachbart zu dem ersten Halbrahmenbereich, ein zweiter Halbrahmenbereich vorliegt;
ein Trägerplättchen (110), welches im ersten Halbrahmenbereich zwischen dem ersten und dem zweiten Gerüstrahmenteil ausgebildet ist;
erste und zweite schwebende Zuführungsdrähte (111, 112) zum jeweiligen Verbinden der beiden Enden des Trägerplättchens (110) mit dem ersten und zweiten Gerüstrahmenteil, wobei der mit dem ersten Gerüstrahmenteil verbundene schwebende erste Zuführungsdraht (112) länger als der zweite schwebende Zuführungsdraht (111) ist; eine Vielzahl von Zuführungsdrähten (3), welche im zweiten Halbrahmenbereich zwischen dem zweiten und dem dritten Gerüstrahmenteil ausgebildet sind, wobei nach dem Trennen des ersten längeren schwebenden Zuführungsdrahtes (112) vom ersten Gerüstrahmenteil mittels Abschneidens der zweite mit dem zweiten Gerüstrahmenteil verbundene schwebende Zuführungsdraht (111) derart gebogen bzw. gefaltet werden kann, daß das Trägerplättchen (110) über den Zuführungsdrähten (3) zum Liegen kommt; und eine Befestigungsvorrichtung (86c), welche im dritten Gerüstrahmenteil ausgebildet ist, zum Befestigen des mit dem Trägerplättchen (110) verbundenen ersten, längeren schwebenden Zuführungsdrahtes (112) und zum Positionieren des Trägerplättchens (110) oberhalb der Zuführungsdrähte (3).
2. Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur, bei der sich die Zuführungsdrähte über einen Halbleiterbaustein erstrecken, wobei ein Zuführungsdraht-Rahmen verwendet wird, mit
einem äußeren Rahmen (86a),
einem ersten, zweiten und dritten Gerüstrahmenteil,
welche in dieser Reihenfolge zueinander parallel liegen, so daß zwischen dem ersten und zweiten Gerüstrahmenteil ein erster Halbrahmenbereich und zwischen dem zweiten und dritten Gerüstrahmenteil, benachbart zu dem ersten Halbrahmenbereich, ein zweiter Halbrahmenbereich vorliegt;
einem Trägerplättchen (110), welches im ersten Halbrahmenbereich zwischen dem ersten und dem zweiten Gerüstrahmenteil ausgebildet ist; wobei
erste und zweite schwebende Zuführungsdrähte (111, 112) zum jeweiligen Verbinden der beiden Enden des Trägerplättchens (110) mit dem ersten und zweiten Gerüstrahmenteil vorgesehen sind, wobei der mit dem ersten Gerüstrahmenteil verbundene schwebende erste Zuführungsdraht (112) länger als der zweite schwebende Zuführungsdraht (111) ist;
einer Vielzahl von Zuführungsdrähten (3), welche im zweiten Halbrahmenbereich zwischen dem zweiten und dritten Gerüstrahmenteil ausgebildet sind, wobei nach dem Trennen des ersten, längeren schwebenden Zuführungsdrahtes (112) vom ersten Gerüstrahmenteil mittels Abschneidens der zweite mit dem zweiten Gerüstrahmenteil verbundene schwebende Zuführungsdraht (111) derart gebogen werden kann, daß das Trägerplättchen (110) über den Zuführungsdrähten (3) zum Liegen kommt; und
einer Befestigungsvorrichtung (86c), welche im dritten Gerüstrahmenteil ausgebildet ist, zum Befestigen des mit dem Trägerplättchen (110) verbundenen ersten, längeren schwebenden Zuführungsdrahtes (112) und zum Positionieren des Trägerplättchens (110) oberhalb der Zuführungsdrähte;
und wobei das Verfahren die folgenden Schritte aufweist:
Trägerplättchen-Bonden eines Halbleiterbausteins (2) auf das Trägerplättchen (110);
Abschneiden unnötiger Abschnitte des äußeren Rahmens (86a) um das Trägerplättchen (110) herum, welcher zumindest einen Abschnitt des äußeren Rahmens aufweist, der mit dem ersten schwebenden Zuführungsdraht (112) verbunden ist;
Falten des Trägerplättchens (110) mit dem darauf montierten Halbleiterbaustein (2) über die Vielzahl von Zuführungsdrähten (3), so daß sich die inneren Zuführungsdraht-Abschnitte (3a) eines jeden Zuführungsdrahtes (3) über den Halbleiterbaustein (2) mit einem vorbestimmten Abstand zwischen dem inneren Zuführungsdraht-Abschnitt (3a) eines jeweiligen Zuführungsdrahtes (3) und einer ersten Oberfläche des Halbleiterbausteins (2) erstreckt, wobei der zweite freischwebende Zuführungsdraht (111) U-förmig gebogen bzw. gefaltet wird;
Befestigen des Trägerplättchens (110) an dem äußeren Rahmen (86a), indem der erste mit dem Trägerplättchen (110) in Verbindung gebliebene schwebende Zuführungsdraht (112) in Richtung der Zuführungsdrähte (3) gebogen wird und mittels der Befestigungsvorrichtung (86c) befestigt wird;
Durchführen eines Draht-Bondens zwischen einem inneren Zuführungsdraht-Abschnitt (3a) eines jeden Zuführungsdrahtes (3) und einer entsprechenden, auf dem Halbleiterbaustein (2) ausgebildeten Elektrode (4);
Durchführen eines Vergießens zum Versiegeln des Halbleiterbausteins (2) und der ihn umgebenden Teile in einem Körper (6), so daß die äußeren Zuführungsdraht- Abschnitte (3b) der jeweiligen Zuführungsdrähte (3) nach außen ragen; und
Trennen der Halbleitervorrichtung vom äußeren Rahmen (86a) des Zuführungsdraht-Rahmens (86) und anschließendes Verformen der äußeren Zuführungsdraht-Abschnitte (3b) der jeweiligen Zuführungsdrähte (3).
DE4345305A 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur Expired - Fee Related DE4345305C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04145697A JP3088193B2 (ja) 1992-06-05 1992-06-05 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
DE4318727A DE4318727C2 (de) 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen

Publications (1)

Publication Number Publication Date
DE4345305C2 true DE4345305C2 (de) 1998-04-09

Family

ID=25926523

Family Applications (4)

Application Number Title Priority Date Filing Date
DE4345303A Expired - Fee Related DE4345303C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345301A Expired - Fee Related DE4345301C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur
DE4345302A Expired - Fee Related DE4345302C2 (de) 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345305A Expired - Fee Related DE4345305C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE4345303A Expired - Fee Related DE4345303C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345301A Expired - Fee Related DE4345301C2 (de) 1992-06-05 1993-06-04 Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur
DE4345302A Expired - Fee Related DE4345302C2 (de) 1992-06-05 1993-06-04 Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur

Country Status (1)

Country Link
DE (4) DE4345303C2 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
JPS6469041A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Lead frame
JPH0245969A (ja) * 1988-08-06 1990-02-15 Toshiba Corp 半導体装置の製造方法
JPH06334966A (ja) * 1993-05-26 1994-12-02 Hitachi Ltd 画像信号のディジタル録画装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334966A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 樹脂封止形半導体装置用フレ−ム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
JPS6469041A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Lead frame
JPH0245969A (ja) * 1988-08-06 1990-02-15 Toshiba Corp 半導体装置の製造方法
JPH06334966A (ja) * 1993-05-26 1994-12-02 Hitachi Ltd 画像信号のディジタル録画装置

Also Published As

Publication number Publication date
DE4345303C2 (de) 2003-12-04
DE4345301C2 (de) 2003-11-20
DE4345302C2 (de) 2003-12-11

Similar Documents

Publication Publication Date Title
DE4318727C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
DE2927011C2 (de) Chip-Kondensator und Verfahren zu seiner Herstellung
DE4236625C2 (de) Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE1586136B1 (de) Verfahren zur kontinuierlichen vorbereitung einer vielzahl von elektronischen schaltelementen fuer die pruefung und montage auf gedruckte schaltungen
DE3236567A1 (de) Optischer koppler mit einem leiterrahmen sowie leiterrahmen dafuer
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE19720432A1 (de) Elektronisches Teil und Verfahren zur Herstellung desselben
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
DE19739495C2 (de) Piezoelektrisches Bauteil und Verfahren zur Herstellung desselben
DE19503823C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4308705C2 (de) Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer
DE4345305C2 (de) Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE3834361C2 (de)
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
DE2725260C2 (de)
DE19730166A1 (de) Transponderanordnung und Verfahren zu deren Herstellung
DE10057412A1 (de) Halbleitergeräteeinkapselungsanordnung und Verfahren zu deren Hertellung

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 4318727

8110 Request for examination paragraph 44
AC Divided out of

Ref country code: DE

Ref document number: 4318727

Format of ref document f/p: P

AC Divided out of

Ref country code: DE

Ref document number: 4318727

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee