DE3805130A1 - Gehaeuse fuer eine halbleiteranordnung - Google Patents

Gehaeuse fuer eine halbleiteranordnung

Info

Publication number
DE3805130A1
DE3805130A1 DE3805130A DE3805130A DE3805130A1 DE 3805130 A1 DE3805130 A1 DE 3805130A1 DE 3805130 A DE3805130 A DE 3805130A DE 3805130 A DE3805130 A DE 3805130A DE 3805130 A1 DE3805130 A1 DE 3805130A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
flange
electrically
semiconductor
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3805130A
Other languages
English (en)
Inventor
Yasuhiro Teraoka
Tetsuya Ueda
Hideya Yagoura
Haruo Shimamoto
Shigeyuki Nango
Toshinobu Banjo
Hiroshi Seki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62038555A external-priority patent/JPS63204735A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3805130A1 publication Critical patent/DE3805130A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Description

Die Erfindung betrifft ein Gehäuse für eine Halbleiteranordnung und zwar ein solches, in der ein Halbleiterchip mittels eines Bandträger-Bondverfahrens drahtgebondet ist.
Das Bandträger-Bondverfahren (TAB-Verfahren) ist eines der draht­ losen Bondverfahren. Da das TAB-Verfahren automatisches Bonden mit hoher Geschwindigkeit zuläßt, wird eine wachsende Zahl von Halbleiteranordnungen mittels dieses Verfahrens hergestellt.
Wenn mit dem TAB-Verfahren ein Halbleiterchip hergestellt wird, bei dem ein bestimmtes elektrisches Bodenflächen-Potential be­ nötigt wird, so wird das Bodenflächen-Potential durch Bonden der Bodenfläche des Halbleiterchips an die Verdrahtung auf dem Substrat erzielt, die mit einer Anschlußelektrode auf der oberen Fläche des Halbleiterchips über einen Leiter ver­ bunden ist.
Fig. 1 zeigt eine perspektivische Ansicht eines Halblei­ terchips, der an einem Band-Basismaterial über das TAB-Ver­ fahren befestigt ist;
Fig. 2 zeigt eine geschnittene Seitenansicht des auf dem Substrat befestigten Halbleiterchips.
Bei diesen Abbildungen weist der Halbleiterchip 1 vorsprin­ gende Elektroden 2 an seiner oberen Fläche auf. Im Basis­ bandmaterial 3 ist eine Öffnung 3 a ausgebildet, in welcher der Halbleiterchip 1 angeordnet ist. Äußere Leitungs­ schlitze 3 b sind vorgesehen, entlang derer der Halbleiter­ chip vom Basismaterial 3 während des Separierungsprozesses für den Halbleiterchip abgetrennt wird, was weiter unten genauer beschrieben werden wird. Eine Vielzahl von Lei­ tungsdrähten 4 sind auf das Basisbandmaterial 3 aufgebon­ det, die jeweils eine innere Leitung 4 a und eine äußere Leitung 4 b und einen Testanschluß 4 c umfassen. Beim TAB- Verfahren wird auf diese Weise der Halbleiterchip 1 auf dem Basisbandmaterial 3 durch Heiß-Druckbonden der vorste­ henden Elektroden 2 des Halbleiterchips 1 auf die inneren Leitungen 4 a während des Innenleitung-Bondschrittes gebon­ det. Die hervorstehenden Elektroden 2 können an den inne­ ren Leitungen 4 a statt auf dem Halbleiterchip 1 ausgebil­ det sein.
Wie dies aus Fig. 2 hervorgeht, sind der Halbleiterchip 1 und das Bandbasismaterial über ein Abdicht-Harzmaterial 5 gesichert und geschützt. Um die Halbleiteranordnung an eine externe Schaltung elektrisch anzuschließen, ist ein Sub­ strat 6 vorgesehen. Das Substrat 6 weist auf seiner oberen Fläche eine Substrat-Verdrahtung 7 a auf, die mit den äuße­ ren Leitungen 4 b verbunden ist. Eine Substrat-Verdrahtung 7 b ist vorgesehen, an der die Bodenfläche des Halbleiter­ chips 1 über ein leitendes Bondmittel 8 elektrisch ange­ bondet ist. Die Anordnung auf dem Substrat 6 ist mit einem Gehäuseharz 9 überzogen.
Beim Herstellen wird der Halbleiterchip 1, der auf dem Ba­ sisbandmaterial 3 befestigt ist, zusammen mit den äußeren Leitungen 4 b aus dem Basisbandmaterial 3 an einer Stelle ausgestanzt, welche den äußeren Leitungsschlitzen 3 b ent­ spricht, so daß sich dadurch vorbestimmte Dimensionen er­ geben. Daraufhin werden die freien Enden der äußeren Leitun­ gen 4 b auf die Substrat-Verdrahtung 7 e und die Bodenfläche des Halbleiterchips 1 auf die Substrat-Verdrahtung 7 b auf­ gebondet. Die Bodenfläche des Halbleiterchips 1 muß eben­ falls elektrisch mit der bestimmten vorstehenden Elektrode 2 auf der oberen Fläche des Halbleiterchips 1 über die Substrat-Verdrahtung 7 e und einen nicht gezeigten Leitungs­ draht zwischen der Substrat-Verdrahtung 7 b und der Elek­ trode 2 verbunden werden.
Ein Halbleiterchip, der ein Bodenflächen-Potential benö­ tigt und auf ein Basisbandmaterial mittels des TAB-Ver­ fahrens aufmontiert ist, weist somit eine elektrische Ver­ bindung zwischen seiner oberen und seiner unteren Fläche erst nach dem endgültigen Bonden des Halbleiterchips auf das Substrat auf. Man kann also bei so hergestellten Chips die notwendigen Tests an der Halbleiteranordnung nicht di­ rekt nach dem Boden der inneren Leitungen durchführen. Aus diesem Grund kann man kein "Einbrennen" der Halbleiteran­ ordnungen durchführen, bei denen die inneren Leitungen nicht korrekt an den Halbleiterchip angebondet sind oder bei Halbleiteranordnungen, bei denen ein Fehler im Halb­ leiterchip bei der Aufbringung des Abdichtharzes entstan­ den ist, so daß die Ausbeute des Produktes sinkt. Weiterhin muß auch das Substrat, auf den der fehlerhafte Halbleiter­ chip montiert ist, verworfen werden, auch wenn das Sub­ strat selbst zufriedenstellend ist.
Ausgehend vom oben genannten Stand der Technik, ist es Auf­ gabe der vorliegenden Erfindung, ein Gehäuse für eine Halb­ leiteranordnung aufzuzeigen, das mittels des TAB-Verfah­ rens hergestellt werden kann und bei dem die Anordnung di­ rekt nach dem Bonden der inneren Leitungen getestet werden kann.
Weiterhin soll die Halbleiteranordnung so ausgebildet sein, daß die Anordnung direkt vor dem Bonden auf das Substrat getestet werden kann, so daß eine hohe Ausbeute sicherge­ stellt ist.
Die Halbleiter-Gehäuseanordnung gemäß der vorliegenden Er­ findung dient für eine Halbleiteranordnung, die nach dem TAB-Verfahren hergestellt wird und einen Halbleiterchip mit einer ersten und einer zweiten Elektrode auf der ersten bzw. der zweiten Hauptfläche des Chips aufweist, wobei die Verbindungsleitungen elektrisch mit den Elektroden ver­ bunden sind. Die Gehäusestruktur umfaßt eine metallische Kappe mit einer Bodenwand, an der die Bodenfläche des Halbleiterchips elektrisch und mechanisch befestigt ist, sowie eine Seitenwand, die von der Bodenwand hervorsteht und den Halbleiterchip umgibt. Ein Flansch erstreckt sich auswärts von der Seitenwand und zwar im wesentlichen paral­ lel zur Bodenwand, wobei der Flansch die Verbindungsleitun­ gen unter Zwischenschaltung eines elektrisch isolierenden Materials trägt. Die Verbindungsleitungen und die metalli­ sche Kappe sind mit einem Drahtmuster elektrisch verbunden, das auf einem elektrisch isolierenden Substrat angeordnet ist. Die Gehäusestruktur umfaßt auch elektrische Verbin­ dungsmittel zwischen dem Flansch der metallischen Kappe, die mit der zweiten Elektrode auf dem Halbleiterchip und mindestens einem der Verbindungsleiter verbunden sind, der mit der zweiten Elektrode zur Herstellung einer elektri­ schen Verbindung verbunden ist.
Weitere erfindungswesentliche Merkmale ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung be­ vorzugter Ausführungsformen der Erfindung, die anhand von Abbildungen näher erläutert werden. Hierbei zeigen:
Fig. 1 eine perspektivische Teilansicht eines Halb­ leiterchips auf einem bandförmigen Basisma­ terial entsprechend dem herkömmlichen TAB- Verfahren;
Fig. 2 eine geschnittene Seitenansicht einer her­ kömmlichen Halbleiteranordnung, die mit dem herkömmlichen TAB-Verfahren hergestellt wurde;
Fig. 3 eine Vorderansicht einer bevorzugten Ausfüh­ rungsform der erfindungsgemäßen Gehäuse­ struktur für eine Halbleiteranordnung;
Fig. 4 einen Seitenschnitt der Anordnung entlang der Linie IV-IV aus Fig. 3;
Fig. 5 eine Seitenansicht der Halbleiteranordnung, bei welcher das Halbleitergehäuse auf einem Substrat montiert ist;
Fig. 6 eine teil-perspektivische Ansicht eines Halbleiterchips, der auf einem Basisbandma­ terial gemäß dem TAB-Verfahren aufgebracht ist;
Fig. 7 eine vergrößerte perspektivische Ansicht zur Darstellung der Art und Weise, in wel­ cher ein Verbindungsleiter elektrisch mit dem Flansch der metallischen Kappe verbun­ den ist;
Fig. 8 eine Vorderansicht einer anderen bevorzugten Ausführungsform der erfindungsgemäßen Halb­ leiteranordnung;
Fig. 9 eine geschnittene Seitenansicht entlang der Linie IX-IX aus Fig. 8;
Fig. 10 eine Draufsicht auf die in Fig. 9 gezeigte metallische Kappe;
Fig. 11 eine perspektivische Ausschnittsdarstellung eines Halbleiterchips, der auf ein Basis­ bandmaterial mit dem TAB-Verfahren gemäß der Erfindung aufgebracht ist; und
Fig. 12 eine vergrößerte Teil-Draufsicht zur Dar­ stellung der Art und Weise, in welcher ein Verbindungsleiter elektrisch mit dem Flansch der metallischen Kappe verbunden ist.
Im folgenden wird die Erfindung anhand der Fig. 3 bis 7 näher beschrieben. Wie in diesen Abbildungen gezeigt, weist der Halbleiterchip 11 vorspringende Elektroden 12 auf seiner oberen oder ersten Hauptfläche auf. Wie in Fig. 6 gezeigt, ist eine Vielzahl von Verbindungsleitern 13 auf einem Basisbandmaterial 14 des Bandträgers vorge­ sehen. Jeder der Verbindungsleiter 13 umfaßt einen inneren Leiter 13 a und einen äußeren Leiter 13 b sowie einen Test­ anschluß 13 d auf, der auf dem Basisbandmaterial 14 vorge­ sehen ist. Das Basisbandmaterial 14 weist eine im wesent­ lichen rechteckige Öffnung 14 a auf, in welcher der Halblei­ terchip 11 angeordnet ist. Äußere Leitungsschlitze 14 b sind vorgesehen, entlang derer der Halbleiterchip 11 vom Basisbandmaterial 14 beim Ausstandsschritt nach dem TAB- Verfahren getrennt wird. Zwischen der rechteckigen Öffnung 14 a und den Schlitzen 14 b ist ein im wesentlichen rechtecki­ ger rahmenförmiger Unterstützungsabschnitt 14 d definiert.
Wie aus den Fig. 6 und 7 hervorgeht, ist eine Kerbe 14 c am inneren Rand eines der Schlitze 14 b vorgesehen. Ein re­ lativ kurzer Verbindungsleiter 13 c ist an einem Unterstüt­ zungsabschnitt 14 d des Basisbandmaterials 14 so angebracht, daß ein äußeres Ende über den Rand der Kerbe 14 c hervorsteht. Der kurze Verbindungsleiter 13 c ist zur Verbindung mit der Elektrode auf der oberen Fläche des Halbleiterchips 11 ge­ dacht, die elektrisch mit der Bodenfläche des Chips 11 ver­ bunden werden muß.
Beim Herstellen der Halbleiteranordnung gemäß des TAB-Ver­ fahrens werden die Elektroden auf der oberen Fläche des Halbleiterchips 11 an die inneren Verbindungsleiter 13 a angebondet, der kurze Verbindungsleiter 13 c wird ebenfalls angebondet und zwar über Wärmebonden. Beim Herstellen der Halbleiteranordnung nach den Fig. 3, 4 und 7 wird außer­ dem das äußere Ende des kurzen Leiters 13 c, das sich in die Kerbe 14 c im Schlitz 14 b des Basisbandmaterials 14 er­ streckt, über ein Bondmittel 16, z.B. ein elektrisch lei­ tendes Harz oder ein Lot an einen Flansch 15 a der metalli­ schen Kappe 15 angebondet, wie dies in den Fig. 3 und 4 gezeigt ist. Die metallische Kappe 15 wird außerdem bei der Bodenwand 15 c an die Bodenfläche des Halbleiterchips 11 über ein Bondmittel 16 angebondet, wie dies in Fig. 4 gezeigt ist.
Die metallische Kappe 15 umfaßt eine Bodenwand 15 c, mit welcher die Bodenfläche des Halbleiterchips 11 elektrisch und mechanisch verbunden ist, eine Seitenwand 15 d, die sich nach oben von der Bodenwand 15 c erstreckt und den Halblei­ terchip 11 umgibt, und einen Flansch 15 a, der sich nach außen und im wesentlichen parallel zur Bodenwand 15 c er­ streckt. Der Flansch 15 a trägt elektrisch isoliert die Leiter 13 mittels des rahmenförmigen Unterstützungsab­ schnittes 14 d. Der Flansch 15 a weist einen erhabenen Ab­ schnitt oder Vorsprung 15 b auf, der so angeordnet und di­ mensioniert ist, daß er in die Kerbe 14 c im Unterstützungs­ abschnitt 14 d des Träger-Basisbandmaterials 14 paßt. Im zusammengebauten Zustand ist dieser Vorsprung 15 d des Flan­ sches 15 a der Metallkappe 15 elektrisch über ein Bondmittel 16 an den kurzen Verbindungsleiter 13 c angeschlossen, der mit der oberen Elektrode 12 auf der oberen Hauptfläche des Halbleiterchips 11 verbunden ist. Der Unterstützungsab­ schnitt 14 d des Basisbandmaterials ist außerdem an den Flansch 15 a der Metallkappe 15 gebondet.
Zum mechanischen und elektrischen Schutz der so aufgebau­ ten Anordnung wird ein elektrisch isolierendes Einbettungs­ harz 17 aufgebracht, durch welches das in den Fig. 3 und 4 gezeigte Gehäuse komplettiert wird. Wie in Fig. 5 gezeigt, wird das so vervollständigte Halbleitergehäuse auf einem elektrisch isolierenden Substrat 18 befestigt, auf dem eine Verdrahtungsmusterschicht 19 sitzt, indem man die Verdrahtungsmusterschicht 19 mit den Verbindungsleitern 13 b verbindet. Ein Beschichtungsharz wird zum Schutz der Anordnung aufgebracht.
Die Fig. 8 bis 12 dienen zur Erläuterung einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Gehäuse­ struktur. Das Halbleitergehäuse wird nach dem TAB-Verfah­ ren hergestellt und umfaßt eine Metallkappe 20 mit einer Bodenwand 21, einer Seitenwand 22 und einem Flansch 23. Die Bodenwand 21 ist an die Bodenfläche des Halbleiterchips 11 gebondet, der Flansch 23 ist elektrisch mit einem Ver­ bindungsleiter 24 verbunden. Zur Erstellung einer elektri­ schen Verbindung zwischen dem Verbindungsleiter 24 und der Metallkappe 20 ist im Flansch 23 eine Öffnung 25 aus­ gebildet, eine durchgehende Ausnehmung 26 ist im Unter­ stützungsabschnitt 14 e des Basisbandmaterials ausgeformt. Im Verbindungsleiter 24 ist ein großflächiger Bereich bzw. ein Verbindungsanschluß 27 ausgeformt (Fig. 11 und 12). Ein elektrisch leitendes Bondharz 28 ist in die Ausnehmung eingefüllt, welche von der Öffnung 25 und der Ausnehmung 26 definiert ist, um so den Flansch 23 der Me­ tallkappe 20 mit dem Verbindungsanschluß 27 des Verbin­ dungsleiters 24 zu verbinden. Die Öffnung 25, die Ausneh­ mung 26 und der Verbindungsanschluß 27 sind im wesentlichen fluchtend angeordnet und so dimensioniert, daß eine ge­ wisse Fehljustierung dieser Elemente 25, 26 und 27 beim Zu­ sammenbau den korrekten elektrischen Anschluß zwischen der Metallkappe 20 und dem Verbindungsleiter 24 durch das elek­ trisch leitende Bondmittel 28 nicht stört. Das Bondmittel 28 kann durch ein Lotmaterial ersetzt werden.
Die Fig. 11 und 12 zeigen einen Halbleiterchip 11, der auf das Basisbandmaterial 14 über Verbindungsleiter 13 verbunden ist und zwar bevor der Halbleiterchip 11 aus dem Trägerband ausgestanzt wird. Aus den Abbildungen ist ersichtlich, daß die Verbindungsleiter 24 einschließlich des großflächigen Verbindungsanschlusses 27 nicht nur mit dem Halbleiterchip 11, sondern auch mit einem der Testan­ schlüsse 13 d auf dem Trägerband 14 verbunden sind. Im Un­ terschied zur zuvor gezeigten Ausführungsform weist keiner der äußeren Leitungsschlitze 14 b eine eingeformte Kerbe auf.
Wie oben beschrieben, sind gemäß der vorliegenden Erfin­ dung die obere und die untere Fläche eines Halbleiterchips während des TAB-Verfahrens über eine Metallkappe elek­ trisch verbunden, die sowohl mit der Bodenfläche des Halb­ leiterchips als auch mit einer Elektrode an der oberen Fläche des Chips in Verbindung steht. Das so konstruierte Gehäuse für eine Halbleiteranordnung kann über das TAB-Ver­ fahren hergestellt werden und erlaubt dennoch einen Test der Halbleiteranordnung sofort nach dem Verfahrensschritt, bei welchem die Verbindungsleiter an den Halbleiterchip fertig angebondet sind und bevor das Substrat gebondet wird, so daß eine hohe Ausbeute realisierbar ist.
Bei der Anordnung, bei welcher die elektrische Verbindung zwischen der metallischen Kappe und dem Verbindungsleiter über einen elektrisch leitenden Vorsprung gebildet wird, der einstückig am Flansch der Metallkappe sitzt und sich durch eine Kerbe im Isoliermaterial erstreckt, dienen der Vorsprung und die Kerbe als Positionierungsmittel, so daß das Positionieren der metallischen Kappe relativ zum Ver­ bindungsleiter leicht in präziser Weise erfolgen kann.
Bei der Struktur, bei welcher die elektrischen Verbindungs­ mittel ein elektrisch leitendes Bondmaterial umfassen, das in eine Ausnehmung gefüllt ist, die durch eine Öffnung im Flansch der Metallkappe und eine durchgehende Ausnehmung im Isoliermaterial definiert ist, sowie einen Verbindungs­ anschluß des Verbindungsleiters, kann die elektrische Verbindung auch dann vorgesehen werden, wenn der Raum zwi­ schen den Verbindungsleitern sehr eng ist.

Claims (4)

1. Gehäuse für eine Halbleiteranordnung, das nach dem TAB-Ver­ fahren hergestellt wird, mit einem Halbleiterchip (11) mit einer ersten und einer zweiten Elektrode (12) auf der ersten und der zweiten Hauptfläche des Halbleiterchips (11) und mit Verbindungsleitern (13), die elektrisch mit den Elektroden (2) verbunden sind,
dadurch gekennzeichnet,
daß das Gehäuse eine metallische Kappe (15, 20) umfaßt, mit einer Bodenwand (15 c, 21), an welcher die Bodenfläche des Halbleiterchips (11) elektrisch und mechanisch angekoppelt ist, eine Seitenwand (15 d, 22), welche sich von der Boden­ wand (15 d, 21) erstreckt und den Halbleiterchip (11) umgibt, und einen Flansch (15 a, 23), der sich von der Seitenwand (15 d, 22) im wesentlichen parallel zur Bodenwand (15 c, 21) erstreckt und die Verbindungsleiter (13, 14) unter Zwi­ schenschaltung eines elektrisch isolierenden Materials (14) trägt; und
daß elektrische Verbindungsmittel (15 b, 16; 28) zwischen dem Flansch (15 a, 23) der metallischen Kappe (15, 20) und mindestens einem (13 c, 24) der Verbindungsleiter (13) vorgesehen sind, die mit der zweiten Elektrode (2) des Halbleiterchips (11) verbunden sind, wobei dieser Verbin­ dungsleiter (13 c, 24) mit der zweiten Elektrode (2) ver­ bunden wird, um eine elektrische Verbindung herzustellen.
2. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, daß mit den Verbindungsleitern (13) und der metallischen Kappe (15, 20) ein Verdrahtungsmuster (19) elektrisch ver­ bunden ist und daß ein elektrisch isolierendes Substrat (14) das Verdrahtungsmuster (19) unterstützt.
3. Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrischen Verbindungsmittel einen elektrisch leitenden Vorsprung (15 b) umfassen, der einstückig am Flansch (15 a) der metallischen Kappe (15) vorgesehen ist und sich durch eine Kerbe (14 c) im isolierenden Material (14 d) erstreckt und mit dem Verbindungsleiter (13 c) ver­ bunden ist.
4. Gehäuse nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die elektrischen Verbindungsmittel ein elektrisch leitendes Bondmaterial (28) umfassen, das in eine Aus­ nehmung eingefüllt ist, die von einer Öffnung (25) im Flansch (23) der Metallkappe (20) und eine Durchgangs­ ausnehmung (26) im isolierenden Material (14 e) definiert ist, wobei die Verbindungsmittel weiterhin einen Verbin­ dungsanschluß (26) des Verbindungsleiters (24) umfassen.
DE3805130A 1987-02-20 1988-02-18 Gehaeuse fuer eine halbleiteranordnung Withdrawn DE3805130A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62038555A JPS63204735A (ja) 1987-02-20 1987-02-20 半導体装置のパツケ−ジ構造
JP19683587 1987-08-05

Publications (1)

Publication Number Publication Date
DE3805130A1 true DE3805130A1 (de) 1988-09-01

Family

ID=26377818

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3805130A Withdrawn DE3805130A1 (de) 1987-02-20 1988-02-18 Gehaeuse fuer eine halbleiteranordnung
DE8816922U Expired - Lifetime DE8816922U1 (de) 1987-02-20 1988-02-18

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8816922U Expired - Lifetime DE8816922U1 (de) 1987-02-20 1988-02-18

Country Status (2)

Country Link
US (1) US4839713A (de)
DE (2) DE3805130A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0370745A2 (de) * 1988-11-21 1990-05-30 Honeywell Inc. Halbleiterchip-Packung hoher Leistung und mit niedrigem Kostenaufwand
EP0406373A1 (de) * 1988-12-07 1991-01-09 Tribotech Leiterpackung für die automatische bandmontage sowie wiederverwendbares transportband für die verwendung bei der montage
DE3942843A1 (de) * 1989-12-23 1991-06-27 Itt Ind Gmbh Deutsche Verkapselte monolithisch integrierte schaltung
WO1994016460A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Integrated microcircuit
FR2725833A1 (fr) * 1994-07-20 1996-04-19 Nec Corp Structure d'etancheite pour un emballage porteur de bande et son procede de fabrication
DE4138818B4 (de) * 1990-11-28 2004-04-01 Kitagawa Industries Co., Ltd., Nagoya Gehäuse zur Aufnahme elektronischer Komponenten und Verfahren zu seiner Herstellung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047834A (en) * 1989-06-20 1991-09-10 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
US5258647A (en) * 1989-07-03 1993-11-02 General Electric Company Electronic systems disposed in a high force environment
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
JPH0648700B2 (ja) * 1990-12-27 1994-06-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 導電性層の剥離防止構造を有するｔａｂテープ
JP2501246B2 (ja) * 1991-01-21 1996-05-29 株式会社東芝 半導体装置
JPH0547958A (ja) * 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
US5408126A (en) * 1993-12-17 1995-04-18 At&T Corp. Manufacture of semiconductor devices and novel lead frame assembly
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same
JP3483720B2 (ja) * 1997-02-12 2004-01-06 沖電気工業株式会社 半導体装置
AU1216000A (en) * 1998-10-22 2000-05-08 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
CN100364076C (zh) * 2003-09-08 2008-01-23 日月光半导体制造股份有限公司 桥接形式的芯片封装结构及其制造方法
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925509A1 (de) * 1978-07-18 1980-01-31 Mitsumi Electric Co Packung fuer schaltungselemente
US4264917A (en) * 1978-10-19 1981-04-28 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull Flat package for integrated circuit devices
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
DD229249A1 (de) * 1984-11-20 1985-10-30 Erfurt Mikroelektronik Hochpolige, variable metallische verbindungsanordnung fuer halbleiterbauelemente
EP0094716B1 (de) * 1982-05-14 1987-01-14 Rtc-Compelec Verfahren zur Verbindung eines Halbleiters mit Elementen eines Trägers, insbesondere einer tragbaren Karte
EP0212890A2 (de) * 1985-08-06 1987-03-04 THE GENERAL ELECTRIC COMPANY, p.l.c. Herstellung von zerbrechlichen blattähnlichen Anordnungen, wie Leiterrahmen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925509A1 (de) * 1978-07-18 1980-01-31 Mitsumi Electric Co Packung fuer schaltungselemente
US4264917A (en) * 1978-10-19 1981-04-28 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull Flat package for integrated circuit devices
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
EP0094716B1 (de) * 1982-05-14 1987-01-14 Rtc-Compelec Verfahren zur Verbindung eines Halbleiters mit Elementen eines Trägers, insbesondere einer tragbaren Karte
DD229249A1 (de) * 1984-11-20 1985-10-30 Erfurt Mikroelektronik Hochpolige, variable metallische verbindungsanordnung fuer halbleiterbauelemente
EP0212890A2 (de) * 1985-08-06 1987-03-04 THE GENERAL ELECTRIC COMPANY, p.l.c. Herstellung von zerbrechlichen blattähnlichen Anordnungen, wie Leiterrahmen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hg. F.N. Sinnadurai: "Handbook of MicroelectronicsPachaging and Interconnection Tecnologies" Verl. Eletrochem. Publications Limited in Ayr/Schottland(1985) S. 118-121 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0370745A2 (de) * 1988-11-21 1990-05-30 Honeywell Inc. Halbleiterchip-Packung hoher Leistung und mit niedrigem Kostenaufwand
EP0370745A3 (de) * 1988-11-21 1991-03-13 Honeywell Inc. Halbleiterchip-Packung hoher Leistung und mit niedrigem Kostenaufwand
EP0406373A1 (de) * 1988-12-07 1991-01-09 Tribotech Leiterpackung für die automatische bandmontage sowie wiederverwendbares transportband für die verwendung bei der montage
EP0406373A4 (en) * 1988-12-07 1992-04-29 Tribotech Tape automated bonded lead package and reusable transport tape for use therewith
DE3942843A1 (de) * 1989-12-23 1991-06-27 Itt Ind Gmbh Deutsche Verkapselte monolithisch integrierte schaltung
DE4138818B4 (de) * 1990-11-28 2004-04-01 Kitagawa Industries Co., Ltd., Nagoya Gehäuse zur Aufnahme elektronischer Komponenten und Verfahren zu seiner Herstellung
WO1994016460A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Integrated microcircuit
FR2725833A1 (fr) * 1994-07-20 1996-04-19 Nec Corp Structure d'etancheite pour un emballage porteur de bande et son procede de fabrication
US5814882A (en) * 1994-07-20 1998-09-29 Nec Corporation Seal structure for tape carrier package

Also Published As

Publication number Publication date
US4839713A (en) 1989-06-13
DE8816922U1 (de) 1991-05-02

Similar Documents

Publication Publication Date Title
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE19709295B4 (de) Halbleiterbaugruppe
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE69535712T2 (de) Methode zur Herstellung eines Halbleiterchipträgers
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE3913221A1 (de) Halbleiteranordnung
DE10147955A1 (de) Halbleitervorrichtung
DE2345149A1 (de) Elektronisches hybrid-bauteil mit halbleiter-chips
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102007027378A1 (de) Elektrisch leitfähige Verbindung, elektronisches Bauelement und Verfahren zu deren Herstellung
DE69737320T2 (de) Halbleitervorrichtung
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE4130899C2 (de) Halbleitervorrichtung
DE102010060798A1 (de) Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE4133598A1 (de) Traegerloser, oberflaechenmontierbarer ic-chip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal