DE10142585B4 - Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung - Google Patents
Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung Download PDFInfo
- Publication number
- DE10142585B4 DE10142585B4 DE10142585A DE10142585A DE10142585B4 DE 10142585 B4 DE10142585 B4 DE 10142585B4 DE 10142585 A DE10142585 A DE 10142585A DE 10142585 A DE10142585 A DE 10142585A DE 10142585 B4 DE10142585 B4 DE 10142585B4
- Authority
- DE
- Germany
- Prior art keywords
- chip
- semiconductor
- section
- semiconductor chip
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
Halbleiteranordnung,
welche Anschlusselektroden (4a) aufweist, die in der Draufsicht
außerhalb
eines Gebiets angeordnet sind, in welchem Halbleiterchips angeordnet
sind, mit:
einem unteren Halbleiterchip (1b), dessen Ausdehnung in Hochrichtung mit jener der Anschlusselektroden (4a) überlappt;
einem oberen Halbleiterchip (1a), der über dem unteren Halbleiterchip (1b) lokalisiert ist;
Drähten (5), welche die oberen und unteren Halbleiterchips (1a, 1b) mit den Anschlusselektroden (4a) verbinden; und
einem Einkapselungsharz (6), welches die oberen und unteren Halbleiterchips (1a, 1b) und den Draht (5) einkapselt,
wobei die Bodenflächen des Einkapselungsharzes (6) und der Anschlusselektroden (4a) in einer gemeinsamen Ebene liegen.
einem unteren Halbleiterchip (1b), dessen Ausdehnung in Hochrichtung mit jener der Anschlusselektroden (4a) überlappt;
einem oberen Halbleiterchip (1a), der über dem unteren Halbleiterchip (1b) lokalisiert ist;
Drähten (5), welche die oberen und unteren Halbleiterchips (1a, 1b) mit den Anschlusselektroden (4a) verbinden; und
einem Einkapselungsharz (6), welches die oberen und unteren Halbleiterchips (1a, 1b) und den Draht (5) einkapselt,
wobei die Bodenflächen des Einkapselungsharzes (6) und der Anschlusselektroden (4a) in einer gemeinsamen Ebene liegen.
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung und ein zugehöriges Verfahren zur Herstellung der Halbleiteranordnung. Insbesondere bezieht sich die Erfindung auf eine Halbleiteranordnung mit dicht aufgestapelten Halbleiterchips und ein entsprechendes Herstellungsverfahren.
- Bei den meisten herkömmlichen Verfahren des Anbringens von einem bzw. mehreren Halbleiterchips wird Chipbonden von einem Halbleiterchip auf einem einzigen Leiterrahmen angewandt. Entsprechend
36 ist ein Halbleiterchip101 direkt auf einer mit einem Leiterrahmen integrierten Chipkontaktstelle103 durch ein haftendes oder ein doppelseitiges Band befestigt. Eine (nicht dargestellte) Anschlusselektrode des Halbleiterchips und ein Leiteranschluss104 sind durch einen Draht105 verbunden und sind des weiteren durch ein Einkapselungs- bzw. Verkapselungsharz zum Zwecke des Schutzes vor Feuchtigkeit, einem Stoß und dergleichen eingekapselt bzw. verkapselt. Obwohl dieser Typ einer Halbleiteranordnung auf einfache Weise hergestellt werden kann und viele Vorteile unter Beweis gestellt worden sind, tritt dabei die Schwierigkeit eines niedrigen Verhältnisses des Halbleiterchips relativ zu einem Einheitsvolumen auf, in welchem der Halbleiterchip untergebracht ist. - Dementsprechend wurde wie in
37 dargestellt eine Halbleiteranordnung vorgeschlagen, welche zwei aufgestapelte Halbleiterchips101a und101b enthält (japanische Offenlegungsschrift Nr. 2000-156464). Diese Halbleiteranordnung enthält einen unteren Halbleiterchip101b , welcher an einem Rahmen104a durch ein Haftmittel107 befestigt ist, und einen oberen Halbleiterchip101a , welcher an dem anderen Rahmen104b befestigt ist. Die Halbleiterchips sind des weiteren aufeinander durch das Haftmittel107 gebondet. Jeweilige (nicht dargestellte) Anschlusselektroden der Halbleiterchips und (nicht dargestellte) Leiteranschlüsse sind mittels (nicht dargestellter) Drähte verbunden und durch ein Einkapselungsharz106 eingekapselt. Entsprechend einer Draufsicht überlappen sich die Halbleiterchips der in37 dargestellten Halbleiteranordnung zum größten Teil zueinander, mit einer kleinen Verschiebung dazwischen. Auf diese Weise wird bei der in37 dargestellten Halbleiteranordnung im Vergleich mit der in36 dargestellten Halbleiteranordnung eine drastische Verdichtung erzielt. - Durch den niemals endenden Fortschritt bei der Verringerung der Größe von Halbleiterchips ist nun ein Halbleiterchip nahezu dünner als ein Leiterrahmen. Derartige Halbleiterchips nehmen eine sehr hohe Dichte an, während die Verdichtung bei einer Halbleiteranordnung unzureichend ist, welche diese Halbleiterchips aufweist. Insbesondere sind die derzeitigen Halbleiterelemente nicht dünn genug, da einer entsprechenden Verdünnung davon kaum Aufmerksamkeit gewidmet wurde. Mit einer plötzlichen Verbreitung von mobilen Datenstationen wie dem Mobiltelefon, der Digitalkamera, der Videokamera und dergleichen ergaben sich jedoch strenge Anforderungen zum Verkleinern der Größe und zur Verdichtung unter Berücksichtigung der Dicke einer Halbleiteranordnung. Eine Verringerung der Größe und eine Verdichtung einer Halbleiteranordnung mit verringerter Dicke ohne ein Ansteigen der Fläche würde wünschenswerte Wirkungen nicht nur für die oben erwähnten Anwendungen sondern ebenfalls für viele andere Anwendungen zeigen.
- Aufgabe der vorliegenden Erfindung ist es eine Halbleiteranordnung und ein Verfahren zur Herstellung der Halbleiteranordnung zu schaffen, wobei eine Verringerung der Größe und eine Verdichtung durch Verringern der Dicke der Halbleiteranordnung ohne Ansteigen der Fläche erzielt wird.
- Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen und Ausführungsformen der Erfindung bilden den Gegenstand der Unteransprüche.
- Entsprechend einem ersten Gesichtspunkt der vorliegenden Erfindung besitzt eine Halbleiteranordnung eine Struktur gemäß Anspruch 1. Die Halbleiterchips und die Anschlusselektroden sind derart angeordnet, dass die Anschlusselektroden nicht die Dicke der Halbleiteranordnung durch die Größe ihrer vollständigen Dicke erhöhen. Es beeinflusst nämlich die Dicke der Anschlusselektroden nicht die Dicke der Halbleiteranordnung, oder lediglich ein Teil davon wird der Dicke der Halbleiteranordnung hinzugefügt. Es ist somit möglich die Halbleiteranordnung unabhängig von der Dicke eines Leiterrahmens dünner zu machen, wo die Anschlusselektroden gebildet werden. Folglich kann ein Verringern der Größe und eine Verdichtung von Erzeugnissen wie einer Mobildatenstation unterstützt werden. Da die Bodenoberflächen des Einkapselungsharzes und der Anschlusselektroden koplanar sind, d. h. in einer gemeinsamen Ebene liegen, können des weiteren die Anschlusselektroden auf einem Haft- bzw. Klebeband befestigt werden, um die Halbleiteranordnung mit der oben beschriebenen Struktur zu bilden und das Klebeband als äußere Oberfläche des Einkapselungsharzes zu verwenden, welches ebenso als Schicht bzw. Platte zur Verhinderung eines Harzlecks dient, wodurch beispielsweise eine Harzverkapselung erzielt wird. Auf diese kann die Herstellung vereinfacht werden.
- Die Struktur gemäß Anspruch 2 ermöglicht es, dass der obere Halbleiterchip stabil gehalten wird. Der obere Halbleiterchip kann zusammen mit dem Chipkontaktstellenabschnitt auf den unteren Halbleiterchip gebondet werden. Alternativ können die oberen und unteren Halbleiterchips voneinander getrennt sein, um den Raum zwischen den Chips mit dem Einkapselungsharz zu füllen. Dabei bedeutet "Halten", dass der Chip von dem Chipkontaktstellenabschnitt durch den Chipkontaktstellenabschnitt durch eine entsprechende Befestigung unter Verwendung von einem Haft- bzw. Klebemittel, einem Chipbondmaterial oder dergleichen gehalten wird.
- Mit der Struktur gemäß Anspruch 3 ist es beispielsweise möglich, den unteren Halbleiterchip zusammen mit den Anschlusselektroden auf einem Haft- bzw. Klebeband zu befestigen, um die Halbleiteranordnung herzustellen, so dass die Herstellung vereinfacht wird. Des weiteren kann der untere Halbleiterchip zum Tragen des oberen Halbleiterchips lediglich verwendet werden, um den Chipkontaktstellenabschnitt zu eliminieren, wodurch die Herstellungskosten verringert werden.
- Mit der Struktur gemäß Anspruch 4 wird der untere Halbleiterchip derart getragen, dass er an dem oberen Halbleiterchip hängt, der von dem Chipkontaktstellenabschnitt getragen wird, und dementsprechend kann der untere Halbleiterchip innenseitig und von der Bodenoberfläche der Anschlusselektroden getrennt angeordnet werden. Der untere Halbleiterchip wird derart durch das Einkapselungsharz eingekapselt, dass die gesamte Halbleiteranordnung vor Feuchtigkeit, einem direkten Stoß oder dergleichen geschützt wird.
- In einer Struktur gemäß Anspruch 5 sind die Anschlusselektroden derart angeordnet, dass die Halbleiterchips umgeben werden, und die Halbleiterchips und die Elektroden sind nahe zueinander lokalisiert. Folglich wird die Verdrahtung der Elektroden und Chips vereinfacht. Daher besteht ein hoher Freiheitsgrad beim partiellen Überlappen von zwei Halbleiterchips.
- In einer Struktur gemäß Anspruch 6 sind die Verbindungsanschlüsse über vier Seiten derart verteilt, dass Drähte auf den Halbleiterchips nicht in einem engen Raum lokalisiert sind und sich niemals gegenseitig stören bzw. beeinträchtigen. Insbesondere sind bei der QFN-Typ Halbleiteranordnung mit den die Chips umgebenden Anschlusselektroden die Verbindungsanschlüsse an vier Seiten angeordnet, und es können die umgebenden Anschlusselektroden mit kurzen Drähten sauber verbunden werden.
- Die Struktur gemäß Anspruch 7 kann verwendet werden, um eine dünne TSOP-(Thin Small Outline Package) Typ Halbleiteranordnung auf einfache Weise leicht herzustellen, wobei die Herstellungskosten durch eine Verbesserung der Effizienz und des Ertrags verringert werden.
- Eine Halbleiteranordnung gemäß dem unabhängigen Anspruch 8 bildet einen zweiten Gesichtspunkt der vorliegenden Erfindung. Darin sind die Halbleiterchips und die Anschlusselektroden derart angeordnet, dass die Anschlusselektroden nicht die Dicke der Halbleiteranordnung durch die Größe ihrer gesamten Dicke erhöhen. Es beeinflußt nämlich nicht die Dicke des Leiterrahmens die Dicke der Halbleiteranordnung, oder lediglich ein Teil davon wird der Dicke der Halbleiteranordnung hinzugefügt. Es ist somit möglich den Halbleiter dünner zu machen. Des weiteren sind Komponenten symmetrisch in der vertikalen Richtung bezüglich der Bezugsebene angeordnet, und dementsprechend ist es unwahrscheinlich, dass eine thermische Spannung und eine Restspannung in vertikaler Richtung gleich bzw. gleichmäßig verteilt sind. Daraufhin tritt eine Verzerrung wie eine Verwerfung bzw. eine Verkrümmung (warp) und dergleichen selten auf. Die oberen und unteren Halbleiterchips können verbunden bzw. gebondet werden oder können mit einem Einkapselungsharz beabstandet werden, welches die dazwischen befindliche Lücke füllt. Es wird festgestellt, dass "Halten" bedeutet, dass der Chipkontaktstellenabschnitt direkt auf einen der gebondeten Halbleiterchips gebondet ist, um den Chip zu halten, und bedeutet von einem vielseitigen und dynamischen Standpunkt aus betrachtet, dass die zwei Chipkontaktstellenabschnitte miteinander kooperieren, um gegebenenfalls beide Halbleiterchips zu tragen. Die Bezugsebene ist parallel zu Ebenen, welche die Leiterabschnitte bilden.
- Mit der Struktur gemäß Anspruch 9 können zwei aufgestapelte Leiterrahmen zur Herstellung einer Halbleiteranordnung verwendet werden. Zwei Halbleiterchips können somit leicht und effizient auf den zwei Leiterrahmen aufgestapelt werden.
- L-förmige Chipkontaktstellenabschnitte, wie in Anspruch 10 definiert, können verwendet werden, um eine dünne und dichte Halbleiteranordnung effizient herzustellen.
- Anspruch 11 definiert eine einfache und klare Struktur, welche mit hohem Ertrag und Effizienz ebenso wie einer früheren Lieferung hergestellt werden kann. Da Komponenten symmetrisch in vertikaler Richtung bezüglich der Bezugsebene angeordnet sind, ist es darüber hinaus unwahrscheinlich, dass eine Verwerfung bzw. Verkrümmung hervorgerufen durch thermische Spannung, Restspannung und dergleichen auftritt.
- In einer Struktur gemäß Anspruch 12 wird eine genaue Symmetrie relativ zu der Bezugsebene aufrechterhalten, um eine hohe Widerstandsfähigkeit gegenüber Verwerfungen bzw. Verkrümmungen und dergleichen, wie oben beschrieben, zu erhalten.
- Die Halbleiteranordnung entsprechend dem ersten Gesichtspunkt der Erfindung mit Anschlusselektroden, die in einer Draufsicht außerhalb eines Gebiets angeordnet sind, wo Halbleiterchips angeordnet sind, kann z. B. durch ein Verfahren hergestellt werden, welches einen Schritt des Anbringens auf einer Schicht, wobei die Anschlusselektroden und ein unterer Halbleiterchip auf einer Haftschicht angebracht werden, einen Schritt des Halbleiterchipaufstapelns, bei welchem ein oberer Halbleiterchip auf den unteren Halbleiterchip gebondet wird, einen Schritt des Drahtanschließens, bei welchem die unteren und oberen Halbleiterchips jeweils mit den Anschlusselektroden durch Drähte verbunden werden, einen Schritt des Einkapselns mit Harz, bei welchem die Anschlusselektroden, der untere Halbleiterchip, der obere Halbleiterchip und Drähte durch Harz eingekapselt werden, welche auf der Haftschicht angeordnet sind, und einen Schritt des Haftschichtabstreifens, bei welchem die Haftschicht von Komponenten abgestreift wird, die in dem Schritt des Einkapselns mit Harz eingekapselt worden sind, beinhaltet.
- Mit dieser Struktur kann die Haftschicht, auf welcher die Anschlusselektroden und Halbleiterchip angeordnet sind, als Schicht zur Verhinderung eines Harzlecks und zur Bildung der äußeren Oberfläche des Einkapselungsharzes verwendet werden. Daraufhin wird die Dicke der Anschlusselektroden nicht der Dicke der Halbleiteranordnung hinzugefügt oder bloß teilweise der Dicke des Halbleiterchips hinzugefügt. Eine sich daraus ergebende dünne Halbleiteranordnung kann dementsprechend einfach und mit niedrigen Kosten hergestellt werden.
- Bei dem Verfahren zum Herstellen der Halbleiteranordnung des ersten Gesichtspunkts der Erfindung kann beispielsweise ein Chipkontaktstellenabschnitt auf der Schicht zusammen mit den Anschlusselektroden und dem unteren Halbleiterchip in dem Schritt des Anbringens auf der Schicht angebracht werden, um den oberen Halbleiterchip auf den Chipkontaktstellenabschnitt in dem Schritt des Halbleiterchipaufstapelns zu bonden.
- Der obere Halbleiterchip wird in dieser Struktur von dem Chipkontaktstellenabschnitt getragen, so dass der untere Halbleiterchip mit einem größeren Freiheitsgrad positioniert werden kann. Insbesondere kann der in dem Fall des Herstellens durch ein Haftband getragene untere Halbleiterchip auf der Bodenoberfläche nach der Herstellung freigelegt werden. Alternativ kann der untere Halbleiterchip aufgehängt an dem oberen Halbleiterchip gehalten werden. Folglich ist der untere Halbleiterchip nach innen gehend von der Bodenoberfläche beabstandet, und es ist die äußere Oberfläche durch das Einkapselungsharz gebildet, und somit kann die Struktur erzielt werden, die widerstandsfähig gegenüber Feuchtigkeit und einem Stoß ist.
- Bei dem Verfahren zum Herstellen der Halbleiteranordnung des ersten Gesichtspunkts der Erfindung können beispielsweise lediglich die Anschlusselektroden und ein Chipkontaktstellenabschnitt auf der Haftschicht in dem Schritt des Anbringens auf der Schicht angebracht werden, um den oberen Halbleiterchip auf den Chipkontaktstellenabschnitt in dem Schritt des Halbleiterchipaufstapelns zu bonden, wobei der obere Halbleiterchip und der untere Halbleiterchip im voraus gebondet bzw. verbunden werden, um gestapelte Halbleiterchips zu bilden.
- Dieses Herstellungsverfahren kann verwendet werden, um den unteren Halbleiterchip zu positionieren, der nach innen gehend von der Bodenoberfläche beabstandet ist.
- Bei dem Verfahren zum Herstellen der Halbleiteranordnung des ersten Gesichtspunkts der Erfindung können zum Beispiel lediglich der untere Halbleiterchip auf der Haftschicht in dem Schritt des Anbringens auf einer Schicht angebracht werden, um einen Chipkontaktstellenabschnitt, auf welchen der obere Halbleiterchip gebondet wird, im voraus auf der Haftschicht zusammen mit den Anschlusselektroden anzubringen.
- Entsprechend den Zuständen von Herstellungsorten können dünne Halbleiteranordnungen unter Verwendung dieses Herstellungsverfahrens effizient hergestellt werden. Die oberen und unteren Halbleiterchips können mit einem Haftmittel oder mit der dazwischen befindlichen Lücke beabstandet, die mit dem Einkapselungsharz gefüllt ist, verbunden bzw. gebondet werden.
- Für das Verfahren zur Herstellung der Halbleiteranordnung des ersten Gesichtspunkts der Erfindung wird im Rahmen dieses Patents kein Schutz beansprucht.
- Ein Verfahren zur Herstellung einer Halbleiteranordnung des zweiten Gesichtspunkts der Erfindung ist im unabhängigen Anspruch 13 definiert. Dieses Herstellungsverfahren ermöglicht, dass eine dünne und dichte Halbleiteranordnung effizient unter Verwendung von zwei Leiterrahmen und Schweißen hergestellt wird.
- Das Chipbondmaterial wird gemäß Anspruch 14 vorzugsweise anstelle eines Haftmittels mit einer hohen Fließfähigkeit verwendet, da es zwangsläufig vorkommt, dass einer der Leiterrahmen dazu veranlasst wird, dass er nach unten zu liegen kommt, oder dass beide Leiterrahmen schräg gestellt werden. Es kann somit ein Herstellungsprozess gebildet werden, bei welchem eine hohe Stabilität erreicht wird.
- Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
-
1 zeigt eine schematische perspektivische Ansicht, welche eine Halbleiteranordnung einer ersten Ausführungsform der vorliegenden Erfindung darstellt. -
2 zeigt eine perspektivische Ansicht, welche die Halbleiteranordnung von1 in einer Stufe eines Herstellungsverfahrens A mit einem unteren Halbleiterchip darstellt, der an einer Haftschicht angebracht ist. -
3 zeigt eine perspektivische Ansicht der Halbleiteranordnung in einer folgenden Stufe relativ zu dem Zustand von2 mit einem auf ein vorbestimmtes Gebiet des Halbleiterchips aufgebrachten Haftmittel. -
4 zeigt eine perspektivische Ansicht eines Leiterrahmens mit einem Leiter und einer Chipkontaktstelle in einer getrennten Stufe von denen von2 und3 . -
5 zeigt eine perspektivische Ansicht der Halbleiteranordnung in einer Stufe mit einem oberen Halbleiterchip, der auf der Chipkontaktstelle von4 befestigt ist. -
6 zeigt eine perspektivische Ansicht der Halbleiteranordnung mit dem oberen Halbleiterchip von5 , der derart gebondet ist, dass er oberhalb des unteren Halbleiterchips von3 und dazu quer verlaufend lokalisiert ist. -
7 zeigt eine perspektivische Ansicht der Halbleiteranordnung von4 in einer Stufe eines Herstellungsverfahrens B mit dem Leiterrahmen und dem unteren Halbleiterchip, der auf die Haftschicht gebondet ist. -
8 zeigt eine perspektivische Ansicht des Halbleiterchips in dem Zustand von7 mit dem vorbestimmten Gebiet, auf welches das Haftmittel aufgebracht wird. -
9 zeigt eine Draufsicht, welche die Halbleiteranordnung von1 zusammen mit einem umgebenden Leiterrah men darstellt, welcher in den Fall der Herstellung entsprechend der ersten Ausführungsform vorhanden ist. -
10 bis13 zeigen jeweils Querschnittsansichten entlang A-A', B-B', C-C' und D-D' von9 . -
14 bis17 stellen jeweils Querschnittsansichten einer Halbleiteranordnung einer ersten Modifizierung der ersten Ausführungsform der vorliegenden Erfindung dar, welche den jeweiligen Querschnittsansichten entlang A-A', B-B', C-C' und D-D' von9 entsprechen. -
18 bis21 stellen jeweils Querschnittsansichten einer Halbleiteranordnung einer zweiten Modifizierung der ersten Ausführungsform der vorliegenden Erfindung dar, welche den jeweiligen Querschnittsansichten entlang A-A', B-B', C-C' und D-D' von9 entsprechen. -
22 zeigt eine schematische perspektivische Ansicht einer Halbleiteranordnung einer zweiten Ausführungsform der vorliegenden Erfindung. -
23 zeigt eine Querschnittsansicht der Halbleiteranordnung der zweiten Ausführungsform. -
24 zeigt eine Draufsicht auf einen oberen Leiterrahmen von22 . -
25 zeigt eine Draufsicht auf einen unteren Leiterrahmen von22 . -
26 stellt den oberen Leiterrahmen von22 unter der Annahme dar, dass dessen Chipkontaktstellenabschnitt eine Bodenoberfläche aufweist, an welcher ein unterer Halbleiterchip befestigt ist. -
27 stellt den unteren Leiterrahmen von22 unter der Annahmen dar, dass dessen Chipkontaktstellenabschnitt eine obere Oberfläche hat, an welcher der obere Halbleiterchip befestigt ist. -
28 zeigt eine Draufsicht, welche den oberen Leiterrahmen von24 und den unteren Leiterrahmen von25 darstellt, welche sich überlappen. -
29 zeigt eine Draufsicht, welche die oberen und unteren Leiterrahmen darstellt, auf welchen die jeweiligen Leiterchips befestigt sind und welche sich überlappen und zusammen punktgeschweißt sind. -
30 bis33 stellen jeweils Querschnittsansichten entlang A-A', B-B', C-C' und D-D' von29 dar. -
34 zeigt eine Draufsicht auf eine Halbleiteranordnung einer dritten Ausführungsform der Erfindung. -
35 zeigt eine Querschnittsansicht entlang A-A', von34 . -
36 zeigt eine Querschnittsansicht einer herkömmlichen Halbleiteranordnung. -
37 zeigt eine Querschnittsansicht einer anderen herkömmlichen Halbleiteranordnung. - Im folgenden werden Ausführungsformen der vorliegenden Erfindung in Verbindung mit den Figuren beschrieben.
- Erste Ausführungsform
- Entsprechend
1 besitzt eine Halbleiteranordnung eine Haft- bzw. Klebeschicht8 , die bei der Herstellung davon verwendet wird und abgestreift werden sollte. Entspre chend1 befinden sich eine Chipkontaktstelle4b , ein Leiter4a als Anschlusselektrode und ein unterer Halbleiterchip1b in Kontakt mit der oberen Oberfläche der Haftschicht8 . Es wird festgestellt, dass der Leiter4a derart angeordnet werden sollte, dass er einen Kontakt mit der Haftschicht8 besitzt, während die Kontaktstelle4b in Kontakt mit der Haftschicht befindlich oder über der Haftschicht lokalisiert oder davon getrennt sein kann. Die Kontaktstelle4b und der Leiter4a sind in der Dicke identisch und können durch Stanzen oder dergleichen von einer Schicht gebildet werden. Ein oberer Halbleiterchip1a ist in Kontakt mit einem Haftmittel7 auf dem unteren Halbleiterchip1b ebenso wie mit einem Haftmittel7 auf der Chipkontaktstelle4b angeordnet. Jeweilige (nicht dargestellte) Verbindungsanschlüsse der oberen und unteren Halbleiterchips1a und1b sind durch Drähte5 mit den Leitern4a verbunden, um eine vorbestimmte Verdrahtung zu bilden. Ein Ein- bzw. Verkapselungsharz6 sichert und bedeckt vollständig diese Chips, Anschlüsse und Drähte außer dem Abschnitt, welcher die Haftschicht berührt, zum Schutz vor Feuchtigkeit und einer äußeren Kraft. - Herstellungsverfahren A
- Es wird ein Herstellungsverfahren A der in
1 dargestellten Halbleiteranordnung beschrieben. Entsprechend2 wird ein unterer Halbleiterchip1b an der Haftschicht8 befestigt. Danach wird wie in3 dargestellt ein Haftmittel7 auf ein vorbestimmtes Gebiet auf dem Halbleiterchip1b aufgebracht. Entsprechend4 wird in einem Strom, der von dem in2 bis3 dargestellten getrennt ist, ein Leiterrahmen einschließlich der Chipkontaktstelle4b und dem Leiter4a an der Haftschicht8 befestigt, wird das Haftmittel7 auf die Chipkontaktstelle4b aufgebracht und der obere Halbleiterchip darauf gestellt, um dadurch gesichert zu sein. Danach wird der obere Halbleiterchip1a von5 in Bezug auf das Haftmittel7 von3 derart ausgerichtet, dass der obere Halbleiterchip1a auf dem Haftmittel7 positioniert und gesichert wird, und danach werden der Leiter4a und die Chipkontaktstelle4b an der Haftschicht8 angebracht (6 ). Durch (nicht dargestellte) darauffolgende Schritte werden jeweilige Verbindungsanschlüsse des oberen Halbleiterchips1a und des unteren Halbleiterchips1b durch Drähte angeschlossen und mittels eines Einkapselungsharzes eingekapselt, und es wird jede Komponente befestigt. Danach wird die Haftschicht abgeschält. Entsprechend der ersten Ausführungsform wird die Haftschicht abgestreift, um den Leiter, die Chipkontaktstelle und den unteren Halbleiterchip freizulegen. - Herstellungsverfahren B
- Es wird im folgenden eine Modifizierung des oben beschriebenen Herstellungsverfahrens A, nämlich ein Herstellungsverfahren B beschrieben. Entsprechend
7 werden ein Leiterrahmen einschließlich eines Leiters4a und einer Chipkontaktstelle4b ebenso wie ein unterer Halbleiterchip1b an einer Haftschicht8 angebracht. Der Halbleiterchip, auf welchen diese Ausführungsform angewandt wird, besitzt eine Dicke, die nahezu identisch oder kleiner als diejenige des oben beschriebenen Leiterrahmens ist, so dass die obere Oberfläche des Halbleiterchip1b sich nahezu auf derselben Höhe oder niedriger als diejenigen des in7 dargestellten Leiters4a und der Chipkontaktstelle4b befindet. Entsprechend8 wird ein Haftmittel7 mit einer geeigneten Dicke auf ein vorbestimmtes Gebiet der oberer Oberfläche des unteren Halbleiterchips1b ebenso wie auf die obere Oberfläche der Chipkontaktstelle aufgebracht. Ein oberer Halbleiterchip1a wird auf das Haftmittel gestellt, um befestigt zu werden, wodurch ein Zwischenprodukt mit der in6 dargestellten Struktur erzeugt wird. Darauffolgende Verdrahtungs- und Harzein- bzw. Harzverkapselungsschritte sind dieselben wie jene bei dem Herstellungsverfahren A. - Strukturelle Details
- Die in
1 dargestellte Halbleiteranordnung wird detailliert unten beschrieben. -
9 zeigt eine Draufsicht auf die Halbleiteranordnung der ersten Ausführungsform in dem Lauf der Herstellung einschließlich den Randabschnitt des Leiterrahmens4 vor dem Abschneiden. Die doppelte Linie Lm, welche sich durch die Mitte der Leiter4a erstreckt, um zwei Halbleiterchips1a und1b zu umgeben, zeigt die äußere Gestalt einer Form bzw. eines Formstücks (mold) entsprechend der äußeren Oberfläche einer Harzverkapselung an. Eine Schnittlinie zum Ausschneiden jeder Halbleiteranordnung ist geeignet in einem Gebiet einschließlich der Linie des Formstücks außerhalb der Halbleiteranordnung positioniert. Ein Schlitz12 , welcher von der Grenze der Leiter beabstandet ist, ist zum leichten Ausschneiden einer Halbleiteranordnung gebildet. Bei einer wirklichen Herstellung durch das Herstellungsverfahren B beispielsweise werden bandförmige Leiterrahmen und untere Halbleiterchips aufeinanderfolgend an einer bandförmigen Haftschicht angebracht, und es werden dementsprechend jeweilige Zwischenprodukte von Halbleiteranordnungen eine nach der anderen durch einen Produktionsverlauf hergestellt. -
10 bis13 stellen jeweils Querschnittsansichten entlang A-A', B-B', C-C' und D-D' von9 dar. Komponenten, welche freiliegen, nachdem das Haftband entfernt worden ist, werden mittels eines Ein- bzw. Verkapselungsharzes eingekapselt und befestigt. Obwohl10 bis13 keinen Draht darstellen, welcher Halbleiterchips1a und1b mit Leitern4a verbindet, besitzt das Einkapselungsharz eine Dicke, die zum Einkapseln der Drähte hinreichend ist. - Die oben beschriebene Struktur beherbergt einen Halbleiterchip zwischen Leitern, und es ist ein Halbleiterchip des weiteren darauf angeordnet, um ihn zu überlappen. Dementsprechend ist es möglich die Dicke der Halbleiteranordnung ohne Erhöhen der Fläche wirksam zu verringern.
- Erste Modifizierung
- Eine erste Modifizierung der ersten Ausführungsform der vorliegenden Erfindung wird unten beschrieben.
14 bis17 stellen jeweils Querschnittsansichten einer Halbleiteranordnung dar, welche jenen entlang der jeweiligen Linien A-A', B-B', C-C' und D-D' von9 entsprechen. Bei der ersten Modifizierung wird eine Chipkontaktstelle4b derart verarbeitet, dass sie leicht nach oben verschoben ist. Entsprechend der nach oben gerichteten Verschiebung der Chipkontaktstelle sind natürlich die oberen und unteren Halbleiterchips1a und1b beide nach oben verschoben. Andere Komponenten sind bezüglich der Struktur zu jenen der ersten Ausführungsform identisch. Eine Einkapselungsharz erstreckt sich somit unter dem unteren Halbleiterchip1b . Wenn eine Haftschicht entfernt wird, werden daher der untere Halbleiterchip1b und die Chipkontaktstelle4b niemals auf der Rückseite freigelegt. - Die Halbleiteranordnung der ersten Modifizierung wird auf die folgende Weise hergestellt. In der in
7 dargestellten Stufe des oben erklärten Herstellungsverfahrens B wird der untere Halbleiterchip1b nicht an der Haftschicht8 angebracht, und es wird lediglich ein Leiterrahmen einschließlich des Leiters4a und der Chipkontaktstelle4b an der Haftschicht angebracht. Die oberen und unteren Halbleiterchips1a und1b werden danach überkreuzt und mit dem Haftmittel verbunden bzw. gebondet, um im voraus integriert zu werden. Der obere Chip der integrierten Halbleiterchips wird auf die Chipkontaktstelle plaziert, auf welche das Haftmittel aufgebracht ist, und mit der Chipkontaktstelle befestigt. - Obwohl die Halbleiteranordnung der ersten Modifizierung eine Dicke besitzt, die im Vergleich mit der Halbleiteranordnung der
10 bis13 nicht deutlich verringert ist, ist die erstgenannte Halbleiteranordnung dahingehend vorteilhaft, dass ein umfassenderer Schutz gegenüber Feuchtigkeit und einer äußeren Kraft möglich ist, da der Halbleiterchip auf der Rückseite nicht freigelegt ist. - Zweite Modifizierung
-
18 bis21 stellen jeweils Querschnittsansichten einer Halbleiteranordnung einer zweiten Modifizierung der ersten Ausführungsform dar, welche denjenigen entlang der jeweiligen Linien A-A', B-B', C-C' und D-D' von9 entsprechen. Die zweite Modifizierung ist durch den Unterschied in der Dicke zwischen den oberen und unteren Halbleiterchips1a und1b im Vergleich mit der oben erörterten Ausführungsform charakterisiert. Andere Komponenten sind in Bezug auf die Struktur mit jenen der ersten Modifizierung identisch. Eine Chipkontaktstelle4b der zweiten Modifizierung ist ebenfalls nach oben verschoben, und somit kann das Herstellungsverfahren der ersten Modifizierung angewandt werden. - Mit dieser Struktur ist die vorliegende Erfindung auf irgendeine Kombination verschiedener Typen von Halbleiterchips anwendbar. Dementsprechend können viele Halbleiteranordnungen mit einer geringen Dicke bei einer hohen Vielseitigkeit erzielt werden.
- Zweite Ausführungsform
- Entsprechend
22 enthalten Leiterrahmen14 und15 Leiterabschnitte14a und15a und Chipkontaktstellenab schnitte14b und15b . Während die Leiterabschnitte14a und15a tatsächlich viele Leiterstifte besitzen, werden die jeweiligen Leiterstifte nicht unterscheidbar abgebildet, um die gesamte Struktur einfach darzustellen. Während der Leiterabschnitt14a und der Chipkontaktstellenabschnitt14b nahezu koplanar zueinander sind, d. h. in einer gemeinsamen Ebene liegen, kann einer von ihnen nach oben oder nach unten verschoben werden. Der Chipkontaktstellenabschnitt14b enthält eine Ausdehnung44b und einen gegenüberliegenden Abschnitt54b . Der Kontaktstellenabschnitt15b des Leiterrahmens15 enthält ebenfalls eine Ausdehnung45h und einen gegenüberliegenden Abschnitt55b . - Ein Halbleiterchip
1b ist über ein Bondmaterial17 an dem Chipkontaktstellenabschnitt14b des oberen Leiterrahmens14 angehaftet bzw. angeklebt, während ein Halbleiterchip1a über ein Chipbondmaterial17 an dem Chipkontaktstellenabschnitt15b des unteren Leiterrahmens15 angehaftet ist. Zwei Halbleiterchips1a und1b sind somit befestigt und haften des weiteren mittels des Chipbondmaterials17 aneinander. Ein (nicht dargestellter) Verbindungsanschluss des oberen Halbleiterchips1a und ein (nicht dargestellter) Leiterstift des Leiterabschnitts14a sind durch einen Draht5 verbunden. Diese Komponenten sind vollständig durch ein Einkapselungsharz eingekapselt, um die Komponenten in der Halbleiteranordnung vor Feuchtigkeit und einer äußeren Kraft zu schützen. - Entsprechend
23 hält der Chipkontaktstellenabschnitt14b des oberen Leiterrahmens14 den unteren Halbleiterchip1b über das Chipbondmaterial17 , und der Chipkontaktstellenabschnitt15b des unteren Leiterrahmens15 hält den oberen Halbleiterchip1a über das Bondmaterial17 . Dabei tritt eine Bezugsebene P durch jeweilige Mitten der Dicken der oberen und unteren Leiterrahmen14 und15 hindurch. Einer von Drähten5 ist zur Erdung an die Chipkontaktstellenabschnitte14b und15b angeschlossen. Wie in -
23 dargestellt sind zwei Leiterrahmen in vertikaler Richtung relativ zu der Bezugsebene P verschoben, und zwei überlappende Halbleiterchips sind zwischen jenen zwei Leiterrahmen angeordnet. Folglich überlappen sich die Halbleiterchips1a und1b und die Leiterrahmen14 und15 nicht in der Draufsicht, und somit ist die gesamte Dicke nicht die Kombination der jeweiligen Dicken. Auf diese Weise kann die Halbleiteranordnung eine verringerte Dicke besitzen. - Ein Verfahren zur Herstellung der in
22 und23 dargestellten Halbleiteranordnung wird nun beschrieben.24 und25 zeigen obere und untere Leiterrahmen14 bzw.15 . Leiterabschnitte14a und15a und Chipkontaktstellenabschnitte14b und15b der jeweiligen Leiterrahmen14 und15 sind zwischen oberen Rahmen14c und15c und unteren Rahmen14d und15d gebildet.26 stellt dar, dass angenommen wird, dass der untere Halbleiterchip1b an der Bodenoberfläche des Chipkontaktstellenabschnitts14b des oberen Leiterrahmens14 befestigt wird.27 stellt dar, dass der obere Halbleiterchip1a an der oberen Oberfläche des Chipkontaktstellenabschnitts15b des unteren Leiterrahmens15 befestigt wird. Bevor bei einer tatsächlichen Herstellung diese Leiterrahmen sich überlappen, wird ein Halbleiterchip an lediglich einem der Leiterrahmen befestigt. Wenn die Halbleiterchips an beiden Leiterrahmen jeweils befestigt werden, die nicht überlappt sind, würden bei der Ausrichtung irgendwelche ungünstigen Umstände auftreten. -
28 zeigt eine Draufsicht, welche die Positionsbeziehung zwischen oberen und unteren Leiterrahmen14 und15 darstellen, die sich überlappen, ohne dass ein Halbleiterchip daran befestigt ist. Entsprechend28 ist der Chipkontaktstellenabschnitt14b des oberen Leiterrahmens14 über dem Chipkontaktstellenabschnitt15b des unteren Leiterrahmens15 lokalisiert. Wenn der untere Halbleiterchip1b an der Bodenoberfläche des Chipkontaktstellenabschnitts14b befestigt wird, befinden sich der untere Halbleiterchip1b und der Chipkontaktstellenabschnitt15b nahezu auf derselben Höhe. Wenn des weiteren der obere Halbleiterchip1b an der oberen Oberfläche des unteren Chipkontaktstellenabschnitts15b befestigt wird, befinden sich der obere Halbleiterchip1a und der Chipkontaktstellenabschnitt14b nahezu auf derselben Höhe. -
29 zeigt eine Draufsicht, welche darstellt, dass die jeweiligen Halbleiterchips an den Chipkontaktstellenabschnitten14b und15b der zwei Leiterrahmen14 und15 befestigt sind (ein Chip an jedem Chipkontaktstellenabschnitt) und dass sie sich überlappen und an vier Ecken punktgeschweißt sind. Das Bondmaterial ist dabei nicht dargestellt. Die zwei Leiterrahmen werden somit durch Punktschweißen stabil angeschlossen, und danach werden der obere Halbleiterchip1a und der untere Halbleiterchip1b jeweils mit dem oberen Leiterabschnitt14a und dem unteren Leiterabschnitt15a durch jeweilige Drähte verbunden. Das Gebiet, welches durch die in29 dargestellte Formstücklinie (mold line) Lm eingeschlossen ist, wird mit einem Einkapselungsharz gefüllt, um die obere Seite und die untere Seite zu bedecken und dementsprechend die Halbleiterchips, Drähte und dergleichen einzukapseln. Danach wird eine Halbleiteranordnung entlang der Schnittlinie Lc von29 geschnitten. -
30 bis33 zeigen Querschnittsansichten jeweils entlang A-A', B-B', C-C' und D-D' von29 . Es ist aus diesen Figuren ersichtlich, dass die Dicke einer Halbleiteranordnung eines TSOP-Typs durch Anordnen von zwei Halbleiterchips in dem durch Leiterrahmen umgebenen Gebiet verringert werden kann. Darüber hinaus ist das Herstellungsverfahren der zweiten Ausführungsform, bei welchem Punktschweißen angewandt wird, um eine effiziente Herstellung zu erzielen, für eine kostengünstige und eine Massenherstellung von Halbleiteranordnungen geeignet. - Dritte Ausführungsform
-
34 zeigt eine Draufsicht auf eine Halbleiteranordnung einer dritten Ausführungsform der vorliegenden Erfindung in einer Zwischenstufe.35 zeigt eine Querschnittsansicht entlang A-A' der in34 dargestellten Halbleiteranordnung. Ein Leiterrahmen24 enthält Leiterabschnitte24a und Chipkontaktstellenabschnitte24b und24c . Leiterabschnitte24a rechts und links sind auf derselben Ebene lokalisiert. Eine Bezugsebene P tritt durch die Mitte der Dicke des Leiterrahmens24 hindurch. Der Chipkontaktstellenabschnitt24b wird derart verarbeitet, dass er relativ zu dem rechten Leiterabschnitt24a nach oben verschoben wird, und der Chipkontaktstellenabschnitt24c wird derart verarbeitet, dass er relativ zu dem linken Leiterabschnitt24a nach unten verschoben wird. Die Chipkontaktstellenabschnitte werden um einen Abstand S wie in35 dargestellt verschoben, der gleich der Summe der Hälfte der Dicke des Leiterrahmens24 von der Bezugsebene P aus und der Hälfte der Dicke eines Chipbondmaterials17 ist. Ein unterer Halbleiterchip1b wird über das Chipbondmaterial17 an der Bodenoberfläche des nach oben verschobenen Chipkontaktstellenabschnitts24b befestigt, und ein oberer Halbleiterchip1a wird über das Chipbondmaterial17 an der oberer Oberfläche des nach unten geschobenen Chipkontaktstellenabschnitts24c befestigt. - Bei der oben erörterten Struktur überlappen sich die Überlappungsabschnitte der zwei Halbleiterchips und der Leiterrahmen nicht, und die Halbleiterchips und dergleichen sind vertikal symmetrisch zu dem Leiterrahmen. Dementsprechend treten eine thermische Spannung und eine ungleichförmige Spannungsverteilung selten auf, und es wird eine große Widerstandsfähigkeit gegenüber einer Deformierung wie einer Verwerfung bzw. Verkrümmung erzielt. Darüber hinaus gibt es keine extra Dicke des Einkapselungsharzes.
- Vorstehend wurde eine Halbleiteranordnung und ein Verfahren zu deren Herstellung offenbart. Bei der Halbleiteranordnung wird eine Verringerung der Größe und eine Verdichtung durch Verringern der Dicke der Halbleiteranordnung ohne ein Erhöhen der Fläche erzielt. Anschlusselektroden (
4a ) werden in der Draufsicht außerhalb eines Gebiets angeordnet, wo die Halbleiterchips (1a und1b ) angeordnet werden. Ein unterer Halbleiterchip (1b ) wird derart plaziert, dass er in dem Bereich der Höhe mit den Anschlusselektroden überlappt, ein oberer Halbleiterchip (1a ) wird über dem unteren Halbleiterchip plaziert, ein Draht (5 ) verbindet die oberen und unteren Halbleiterchips mit den Anschlusselektroden, und ein Einkapselungsharz (6 ) kapselt die oberen und unteren Halbleiterchips und den Draht ein. Die Bodenoberfläche des Einkapselungsharz ist koplanar zu der Bodenoberfläche der Anschlusselektroden, d. h. beide Bodenoberflächen liegen in einer gemeinsamen Ebene.
Claims (14)
- Halbleiteranordnung, welche Anschlusselektroden (
4a ) aufweist, die in der Draufsicht außerhalb eines Gebiets angeordnet sind, in welchem Halbleiterchips angeordnet sind, mit: einem unteren Halbleiterchip (1b ), dessen Ausdehnung in Hochrichtung mit jener der Anschlusselektroden (4a ) überlappt; einem oberen Halbleiterchip (1a ), der über dem unteren Halbleiterchip (1b ) lokalisiert ist; Drähten (5 ), welche die oberen und unteren Halbleiterchips (1a ,1b ) mit den Anschlusselektroden (4a ) verbinden; und einem Einkapselungsharz (6 ), welches die oberen und unteren Halbleiterchips (1a ,1b ) und den Draht (5 ) einkapselt, wobei die Bodenflächen des Einkapselungsharzes (6 ) und der Anschlusselektroden (4a ) in einer gemeinsamen Ebene liegen. - Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der obere Halbleiterchip (
1a ) von einem Chipkontaktstellenabschnitt (4b ) gehalten wird, dessen Ober- und Unterseite in einer gemeinsamen Ebene mit den Ober- und Unterseiten der Anschlusselektroden (4a ) liegt, und der untere Halbleiterchip (1b ) ohne eine Überlappung in der Draufsicht mit dem Chipkontaktstellenabschnitt (4b ) angeordnet ist. - Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Bodenoberflächen des unteren Halbleiterchips (
1b ) und des Einkapselungsharzes (6 ) in einer gemeinsamen Ebene liegen und die Bodenoberfläche des unteren Halbleiterchips (1b ) von dem Einkapselungsharz (6 ) freigelegt ist. - Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der obere Halbleiterchip (
1a ) von einem höher als die Anschlusselektroden (4a ) lokalisierten Chipkontaktstellenabschnitt (4b ) gehalten wird und der untere Halbleiterchip (1b ) eine Bodenoberfläche besitzt, die von dem Einkapselungsharz (6 ) eingekapselt ist. - Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiteranordnung vom QFN-Typ ist, wobei die Anschlusselektroden (
4a ) derart außen angeordnet sind, dass sie die Halbleiterchips (1a ,1b ) umgeben. - Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die oberen und unteren Halbleiterchips (
1a ,1b ) eine rechteckige Form aufweisen, Verbindungsanschlüsse der Halbleiterchips entlang den kürzeren Seiten der Rechtecke einander gegenüberliegend angeordnet sind und die rechteckig geformten oberen und unteren Halbleiterchips (1a ,1b ) derart angeordnet sind, dass sie sich in der Draufsicht überkreuzen. - Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die außen angeordneten Anschlusselektroden (
4a ) Leiter sind, die entlang von zwei gegenüberliegenden Seiten mit den Halbleiterchips (1a ,1b ) dazwischen angeordnet sind. - Halbleiteranordnung eines TSOP-Typs, welche Halbleiterchips (
1a ,1b ) aufweist, die zwischen einem ersten Leiterabschnitt (14a ,24a ) und einem zweiten Leiterabschnitt (15a ,24a ) angeordnet sind, welche jeweils an zwei in der Draufsicht gegenüberliegenden Seiten vorgesehen sind, mit: einem ersten Chipkontaktstellenabschnitt (14b ,24b ), welcher in einem Stück mit dem ersten Leiterabschnitt (14a ,24a ) ausgebildet ist und bezüglich einer Bezugsebene (P) höher als der erste Leiterabschnitt (14a ,24a ) gelegen ist, wobei die Bezugsebene (P) durch die Mittenposition zwischen der höchsten Oberfläche und der niedrigsten Oberfläche der ersten und zweiten Leiterabschnitte (14a ,24a ,15a ) verläuft; einem zweiten Chipkontaktstellenabschnitt (15b ,24c ), welcher in einem Stück mit dem zweiten Leiterabschnitt (15a ,24a ) ausgebildet ist und bezüglich der Bezugsebene (P) niedriger als der zweite Leiterabschnitt (15a ,24a ) gelegen ist; und einem unteren Halbleiterchip (1b ), welcher von dem ersten Chipkontaktstellenabschnitt (14b ,24b ) gehalten wird, und einem oberen Halbleiterchip (1a ), welcher von dem zweiten Chipkontaktstellenabschnitt (15b ,24c ) gehalten wird, wobei die zwei Halbleiterchips sich teilweise überlappen, wobei deren jeweilige Ausdehnungen in der Hochrichtung mit denen der ersten und zweiten Leiterabschnitte (14a ,24a ,15a ) überlappen. - Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass der erste Chipkontaktstellenabschnitt (
14b ) für einen ersten Leiterrahmen (14 ) vorgesehen ist, der einschließlich dem ersten Leiterabschnitt (14a ) über der Bezugsebene (P) lokalisiert ist, und der zweite Chipkontaktstellenabschnitt (15b ) für einen zweiten Leiterrahmen (15 ) vorgesehen ist, der einschließlich dem zweiten Leiterabschnitt (15a ) unter der Bezugsebene (P) lokalisiert ist. - Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, dass der erste Chipkontaktstellenabschnitt (
14b ) L-förmig ausgebildet ist und eine erste Ausdehnung (44b ), welche sich von einem Ende des ersten Leiterabschnitts (14a ) auf den zweiten Leiterabschnitt (15a ) zu erstreckt, und einen ersten gegenüberliegenden Abschnitt (54b ) enthält, der sich von der ersten Ausdehnung ausdehnt und parallel zu dem ersten Leiterabschnitt (14a ) erstreckt, der zweite Chipkontaktstellenabschnitt (15b ) in der Draufsicht gegenüberliegend zu dem ersten Chipkontaktstellenabschnitt (14b ) angeordnet und L-förmig ausgebildet ist und eine zweite Ausdehnung (45b ), welche sich von einem Ende des zweiten Leiterabschnitts (15a ) auf den ersten Leiterabschnitt (14a ) zu erstreckt, und einen zweiten gegenüberliegenden Abschnitt (55b ) enthält, welcher sich von der zweiten Ausdehnung ausdehnt und sich parallel zu dem zweiten Leiterabschnitt (15a ) erstreckt, wobei die erste Ausdehnung (44b ) und der erste gegenüberliegende Abschnitt (54b ) eine Bodenoberfläche aufweisen, welche den unteren Halbleiterchip (1b ) hält, und die zweite Ausdehnung (45b ) und der zweite gegenüberliegende Abschnitt (55b ) eine obere Oberfläche aufweisen, welche den oberen Halbleiterchip (1a ) hält. - Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass die ersten und zweiten Leiterabschnitte (
24a ) und die ersten und zweiten Chipkontaktstellenabschnitte (24b ,24c ) in einem gemeinsamen Leiterrahmen (24a ) integriert sind, wobei die Bezugsebene (P) durch die Mitte der Dicke des Leiterrahmens (24a ) verläuft, der erste Chipkontaktstellenabschnitt (24b ) den unteren Halbleiterchip (1b ) der teilweise überlappten Halbleiterchips hält und der zweite Chipkontaktstellenabschnitt (24c ) den oberen Halbleiterchip (1a ) hält. - Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass die Mitte der Dicke des Chipkontaktstellenabschnitts (
14b ,24b ) und die Mitte der Dicke des zweiten Chipkontaktstellenabschnitts (15b ,24c ) vertikal beabstandet von der Bezugsebene (P) in jeweiligen Richtungen einander gegenüberliegend sind, jede um einen Abstand gleich der Summe der Hälfte der Dicke des Leiterrahmens (14 ,15 ,24a ) und der Hälfte der Dicke einer Haftschicht, welche die oberen und unteren Halbleiterchips (1a ,1b ) verbindet. - Verfahren zur Herstellung einer Halbleiteranordnung, mit: einem Schritt des Leiterrahmenstapelns, wobei ein erster Leiterrahmen (
14 ) auf einen zweiten Leiterrahmen (15 ) gestapelt wird, wobei der erste Leiterrahmen einen ersten Leiterabschnitt (14a ) und einen ersten Chipkontaktstellenabschnitt (14b ) enthält, der sich in einer L-Form von einem Ende des ersten Leiterabschnitts (14a ) entlang dem Rand eines Gebiets erstreckt, in welchem ein unterer Halbleiterchip (1b ) angeordnet ist, wobei der zweite Leiterrahmen einen zweiten Leiterabschnitt (15a ) und einen zweiten Chipkontaktstellenabschnitt (15b ) enthält, welcher dem ersten Chipkontaktstellenabschnitt in der Draufsicht gegenüberliegt und sich in einer L-Form von einem Ende des zweiten Leiterabschnitts (15a ) entlang dem Rand eines Gebiets erstreckt, in welchem ein oberer Halbleiterchip (1a ) angeordnet ist, wobei die ersten und zweiten Leiterabschnitte (14a ,15a ) in der Draufsicht den oberen und unteren Halbleiterchips dazwischen gegenüberliegen; einem Schritt des Halbleiterchipbondens, wobei der untere Halbleiterchip (1b ) auf den ersten Chipkontaktstellenabschnitt (14b ) und der obere Halbleiterchip (1a ) auf den zweiten Chipkontaktstellenabschnitt (15b ) gebondet wird; einem Schritt des Schweißens, wobei der erste Leiterrahmen (14 ) und der zweite Leiterrahmen (15 ) an ihrem überlappenden Abschnitt geschweißt werden; einem Schritt des Drahtbondens, wobei die oberen und unteren Halbleiterchips (1a ,1b ) durch einen Draht (5 ) an eine Anschlusselektrode angeschlossen werden; einem Schritt des Harzeinkapselns, wobei mittels eines Harzes (6 ) ein Gebiet innerhalb des geschweißten überlappenden Abschnitts (20 ) eingekapselt wird; und einem Schritt des Abschneidens, wobei ein Abschnitt außerhalb des mit Harz eingekapselten ersten und zweiten Leiterabschnitts (14a ,15a ) und der oberen und unteren Halbleiterchips (1a ,1b ) in dem Harzeinkapselungsschritt abgeschnitten wird. - Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, dass der Schritt des Leiterrahmenstapelns und der Schritt des Halbleiterchipbondens kombiniert sind und der Schritt des Leiterrahmenstapelns und der Schritt des Halbleiterchipbondens einen Schritt des Chipbondmaterialanordnens enthalten, wobei ein Chipbondmaterial angeordnet wird, welches die oberen und unteren Halbleiterchips (
1a ,1b ) auf die ersten und zweiten Chipkontaktstellenabschnitte (14b ,15b ) bondet.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-032362 | 2001-02-08 | ||
JP2001032362A JP4637380B2 (ja) | 2001-02-08 | 2001-02-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10142585A1 DE10142585A1 (de) | 2002-09-05 |
DE10142585B4 true DE10142585B4 (de) | 2007-08-09 |
Family
ID=18896308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10142585A Expired - Fee Related DE10142585B4 (de) | 2001-02-08 | 2001-08-31 | Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6737736B2 (de) |
JP (1) | JP4637380B2 (de) |
KR (1) | KR100445501B1 (de) |
DE (1) | DE10142585B4 (de) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6843421B2 (en) * | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
US6731011B2 (en) * | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
JP2004071899A (ja) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
US6667543B1 (en) * | 2002-10-29 | 2003-12-23 | Motorola, Inc. | Optical sensor package |
US6879028B2 (en) * | 2003-02-21 | 2005-04-12 | Freescale Semiconductor, Inc. | Multi-die semiconductor package |
FR2854495B1 (fr) * | 2003-04-29 | 2005-12-02 | St Microelectronics Sa | Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille. |
JP2006019652A (ja) * | 2004-07-05 | 2006-01-19 | Toshiba Corp | 半導体装置 |
US20060056233A1 (en) * | 2004-09-10 | 2006-03-16 | Parkinson Ward D | Using a phase change memory as a replacement for a buffered flash memory |
JP4602223B2 (ja) * | 2005-10-24 | 2010-12-22 | 株式会社東芝 | 半導体装置とそれを用いた半導体パッケージ |
JP5217291B2 (ja) * | 2006-08-04 | 2013-06-19 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
JP4918391B2 (ja) * | 2007-04-16 | 2012-04-18 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP2010129848A (ja) * | 2008-11-28 | 2010-06-10 | Sanyo Electric Co Ltd | 半導体装置 |
US8110440B2 (en) * | 2009-05-18 | 2012-02-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure |
US8471373B2 (en) * | 2010-06-11 | 2013-06-25 | Panasonic Corporation | Resin-sealed semiconductor device and method for fabricating the same |
DE102010047128A1 (de) * | 2010-09-30 | 2012-04-05 | Infineon Technologies Ag | Hallsensoranordnung zum redundanten Messen eines Magnetfeldes |
CN107994004A (zh) * | 2011-07-22 | 2018-05-04 | 超大规模集成电路技术有限责任公司 | 堆叠式管芯半导体封装体 |
KR102126009B1 (ko) * | 2012-09-07 | 2020-06-23 | 이오플렉스 리미티드 | 인쇄 형태의 단자 패드를 갖는 리드 캐리어 |
JP2014207821A (ja) * | 2013-04-15 | 2014-10-30 | 矢崎総業株式会社 | 電子部品及び電子部品の組付構造 |
US9275944B2 (en) * | 2013-08-29 | 2016-03-01 | Infineon Technologies Ag | Semiconductor package with multi-level die block |
US8952509B1 (en) * | 2013-09-19 | 2015-02-10 | Alpha & Omega Semiconductor, Inc. | Stacked multi-chip bottom source semiconductor device and preparation method thereof |
DE102014213217A1 (de) | 2014-07-08 | 2016-01-14 | Continental Teves Ag & Co. Ohg | Körperschallentkopplung an mit Geberfeldern arbeitenden Sensoren |
US9754864B1 (en) * | 2016-06-23 | 2017-09-05 | Alpha And Omega Semiconductor Incorporated | Semiconductor power device having single in-line lead module and method of making the same |
JP6846225B2 (ja) * | 2017-02-06 | 2021-03-24 | ラピスセミコンダクタ株式会社 | 検査回路、半導体記憶素子、半導体装置、および接続検査方法 |
WO2019021766A1 (ja) * | 2017-07-24 | 2019-01-31 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
JP6780675B2 (ja) * | 2017-07-24 | 2020-11-04 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
JP7167721B2 (ja) * | 2019-01-10 | 2022-11-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521703A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置 |
JPH05218295A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置 |
JP2000156464A (ja) * | 1998-11-20 | 2000-06-06 | Hitachi Ltd | 半導体装置の製造方法 |
JP2000260936A (ja) * | 1999-03-11 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2000269409A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1989001873A1 (en) * | 1987-08-26 | 1989-03-09 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device and method of producing the same |
JPH0444145A (ja) * | 1990-06-11 | 1992-02-13 | Nec Corp | 端末構成認識方式 |
JPH0444145U (de) * | 1990-08-15 | 1992-04-15 | ||
US5172214A (en) * | 1991-02-06 | 1992-12-15 | Motorola, Inc. | Leadless semiconductor device and method for making the same |
KR0128251Y1 (ko) * | 1992-08-21 | 1998-10-15 | 문정환 | 리드 노출형 반도체 조립장치 |
US6165819A (en) * | 1992-10-20 | 2000-12-26 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
KR960005042B1 (ko) * | 1992-11-07 | 1996-04-18 | 금성일렉트론주식회사 | 반도체 펙케지 |
KR0149798B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 장치 및 그 제조방법과 리드프레임 |
JPH088389A (ja) * | 1994-04-20 | 1996-01-12 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
JPH08222681A (ja) * | 1995-02-14 | 1996-08-30 | Toshiba Corp | 樹脂封止型半導体装置 |
US5886412A (en) * | 1995-08-16 | 1999-03-23 | Micron Technology, Inc. | Angularly offset and recessed stacked die multichip device |
US5721452A (en) * | 1995-08-16 | 1998-02-24 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
US5689135A (en) * | 1995-12-19 | 1997-11-18 | Micron Technology, Inc. | Multi-chip device and method of fabrication employing leads over and under processes |
KR0179803B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 리드노출형 반도체 패키지 |
KR100204753B1 (ko) * | 1996-03-08 | 1999-06-15 | 윤종용 | 엘오씨 유형의 적층 칩 패키지 |
US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
KR0179924B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 버텀리드 반도체 패키지 |
JPH1012773A (ja) * | 1996-06-24 | 1998-01-16 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
KR100237051B1 (ko) * | 1996-12-28 | 2000-01-15 | 김영환 | 버텀리드 반도체 패키지 및 그 제조 방법 |
KR100242994B1 (ko) * | 1996-12-28 | 2000-02-01 | 김영환 | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 |
KR100467946B1 (ko) * | 1997-01-24 | 2005-01-24 | 로무 가부시키가이샤 | 반도체 칩의 제조방법 |
KR100214561B1 (ko) * | 1997-03-14 | 1999-08-02 | 구본준 | 버틈 리드 패키지 |
JP3495566B2 (ja) * | 1997-07-23 | 2004-02-09 | 三洋電機株式会社 | 半導体装置 |
US6297547B1 (en) * | 1998-02-13 | 2001-10-02 | Micron Technology Inc. | Mounting multiple semiconductor dies in a package |
JPH11260972A (ja) * | 1998-03-13 | 1999-09-24 | Sumitomo Metal Mining Co Ltd | 薄型半導体装置 |
KR100277438B1 (ko) * | 1998-05-28 | 2001-02-01 | 윤종용 | 멀티칩패키지 |
KR100293815B1 (ko) * | 1998-06-30 | 2001-07-12 | 박종섭 | 스택형 패키지 |
JP3842444B2 (ja) * | 1998-07-24 | 2006-11-08 | 富士通株式会社 | 半導体装置の製造方法 |
KR100302593B1 (ko) * | 1998-10-24 | 2001-09-22 | 김영환 | 반도체패키지및그제조방법 |
TW404030B (en) * | 1999-04-12 | 2000-09-01 | Siliconware Precision Industries Co Ltd | Dual-chip semiconductor package device having malposition and the manufacture method thereof |
US6215193B1 (en) * | 1999-04-21 | 2001-04-10 | Advanced Semiconductor Engineering, Inc. | Multichip modules and manufacturing method therefor |
US6163076A (en) * | 1999-06-04 | 2000-12-19 | Advanced Semiconductor Engineering, Inc. | Stacked structure of semiconductor package |
JP3497775B2 (ja) * | 1999-08-23 | 2004-02-16 | 松下電器産業株式会社 | 半導体装置 |
JP3460646B2 (ja) * | 1999-10-29 | 2003-10-27 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP2001127244A (ja) * | 1999-11-01 | 2001-05-11 | Nec Corp | マルチチップ半導体装置およびその製造方法 |
US6376914B2 (en) * | 1999-12-09 | 2002-04-23 | Atmel Corporation | Dual-die integrated circuit package |
JP3429245B2 (ja) * | 2000-03-07 | 2003-07-22 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US6448659B1 (en) * | 2000-04-26 | 2002-09-10 | Advanced Micro Devices, Inc. | Stacked die design with supporting O-ring |
US6424031B1 (en) * | 2000-05-08 | 2002-07-23 | Amkor Technology, Inc. | Stackable package with heat sink |
US6518659B1 (en) * | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
JP3668101B2 (ja) * | 2000-07-05 | 2005-07-06 | 三洋電機株式会社 | 半導体装置 |
US6365966B1 (en) * | 2000-08-07 | 2002-04-02 | Advanced Semiconductor Engineering, Inc. | Stacked chip scale package |
TW546789B (en) * | 2000-09-06 | 2003-08-11 | Siliconware Precision Industries Co Ltd | Dual-chip structure without die pad |
JP2002093992A (ja) * | 2000-09-13 | 2002-03-29 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US6476474B1 (en) * | 2000-10-10 | 2002-11-05 | Siliconware Precision Industries Co., Ltd. | Dual-die package structure and method for fabricating the same |
US6462422B2 (en) * | 2001-01-19 | 2002-10-08 | Siliconware Precision Industries Co., Ltd. | Intercrossedly-stacked dual-chip semiconductor package |
US6388313B1 (en) * | 2001-01-30 | 2002-05-14 | Siliconware Precision Industries Co., Ltd. | Multi-chip module |
-
2001
- 2001-02-08 JP JP2001032362A patent/JP4637380B2/ja not_active Expired - Fee Related
- 2001-06-28 US US09/892,539 patent/US6737736B2/en not_active Expired - Fee Related
- 2001-08-31 DE DE10142585A patent/DE10142585B4/de not_active Expired - Fee Related
- 2001-10-15 KR KR10-2001-0063287A patent/KR100445501B1/ko not_active IP Right Cessation
-
2004
- 2004-03-29 US US10/810,813 patent/US6965154B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521703A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置 |
JPH05218295A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置 |
JP2000156464A (ja) * | 1998-11-20 | 2000-06-06 | Hitachi Ltd | 半導体装置の製造方法 |
JP2000260936A (ja) * | 1999-03-11 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2000269409A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE10142585A1 (de) | 2002-09-05 |
KR100445501B1 (ko) | 2004-08-21 |
US20040178490A1 (en) | 2004-09-16 |
US20020105061A1 (en) | 2002-08-08 |
US6965154B2 (en) | 2005-11-15 |
JP2002237565A (ja) | 2002-08-23 |
US6737736B2 (en) | 2004-05-18 |
KR20020066366A (ko) | 2002-08-16 |
JP4637380B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10142585B4 (de) | Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung | |
DE19716668C2 (de) | Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen | |
DE69932268T2 (de) | Halbleiteranordnung aus vergossenem Kunststoff und Verfahren zu Ihrer Herstellung | |
DE10136283A1 (de) | Halbleiteranordnung | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
DE102005006730B4 (de) | Halbleiterchippackung und zugehöriges Herstellungsverfahren | |
DE102008046095B4 (de) | Verfahren zum vereinzeln eines halbleiterbausteins | |
DE112004000564T5 (de) | Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package | |
DE4337675A1 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE19708002A1 (de) | Halbleiterbauelement und Anschlußrahmen dafür | |
DE112006003036T5 (de) | Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung | |
DE10210903A1 (de) | Halbleiterpackungsbauelement geringer Dicke, Verfahren zu seiner Herstellung und zugehörige Elektronikkomponente | |
DE69534483T2 (de) | Leiterrahmen und Halbleiterbauelement | |
DE10147955A1 (de) | Halbleitervorrichtung | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE102010060798B4 (de) | Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme | |
DE3805130A1 (de) | Gehaeuse fuer eine halbleiteranordnung | |
DE19755675B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE102010000199A1 (de) | Halbleiterbauelement, Systemträger und Einkapselungsverfahren | |
DE4230030A1 (de) | Halbleitergehaeuse und verfahren zu dessen zusammenbau | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE19801488B4 (de) | Verfahren zum Zusammenbau eines Halbleiterbausteins | |
DE102020110920A1 (de) | Leiterrahmen für halbleitergehäuse | |
DE19526511A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: RENESAS TECHNOLOGY CORP., TOKYO, JP |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAG, JP |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20120301 |