JP2000269409A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000269409A JP2000269409A JP11070202A JP7020299A JP2000269409A JP 2000269409 A JP2000269409 A JP 2000269409A JP 11070202 A JP11070202 A JP 11070202A JP 7020299 A JP7020299 A JP 7020299A JP 2000269409 A JP2000269409 A JP 2000269409A
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- opening
- ground
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 重ね合せた半導体チップの双方にワイヤボン
デイング処理を施す技術を活かして、半導体チップの高
密度実装を実現する。 【解決手段】 重ね合せた半導体チップ４，５の一方を
パッケージ基板１の開口２の周辺部に掛止して基板１に
搭載し、かつ基板１に搭載した半導体チップ４に重ね合
せた他方の半導体チップ５をパッケージ基板１の開口２
内に組込み、重ね合せた双方の半導体チップ４，５の電
極４ａ，５ａとパッケージ基板１のボンデイングパッド
３ａ，３ｂとをボンデイングワイヤ６でそれぞれ接続す
る。
デイング処理を施す技術を活かして、半導体チップの高
密度実装を実現する。 【解決手段】 重ね合せた半導体チップ４，５の一方を
パッケージ基板１の開口２の周辺部に掛止して基板１に
搭載し、かつ基板１に搭載した半導体チップ４に重ね合
せた他方の半導体チップ５をパッケージ基板１の開口２
内に組込み、重ね合せた双方の半導体チップ４，５の電
極４ａ，５ａとパッケージ基板１のボンデイングパッド
３ａ，３ｂとをボンデイングワイヤ６でそれぞれ接続す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを高密度に実装する半導体装置に関するものである。
プを高密度に実装する半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置には、複数の半導体チップを
高密度に実装する構造のものがある。この種の半導体装
置は、特開昭６３−５２４６１号公報に開示されてい
る。
高密度に実装する構造のものがある。この種の半導体装
置は、特開昭６３−５２４６１号公報に開示されてい
る。
【０００３】特開昭６３−５２４６１号公報に開示され
た従来の半導体装置は、パッケージ基板に開口が設けら
れ、その開口を利用して、半導体チップを高密度に実装
するようになっている。
た従来の半導体装置は、パッケージ基板に開口が設けら
れ、その開口を利用して、半導体チップを高密度に実装
するようになっている。
【０００４】具体的には、パッケージ基板の開口周縁部
に半導体チップが接着剤により接合され、前記半導体チ
ップの裏面に接合された半導体チップをパッケージ基板
の開口に内装して、実装密度を高めるようになってい
る。
に半導体チップが接着剤により接合され、前記半導体チ
ップの裏面に接合された半導体チップをパッケージ基板
の開口に内装して、実装密度を高めるようになってい
る。
【０００５】上述した従来の構造によれば、半導体チッ
プを重ね合せたとしても、１個の半導体チップは、パッ
ケージ基板の板厚の寸法をもつ開口内に組込まれるた
め、重ね合せた半導体チップの実質的な寸法を薄くする
ことができるというメリットがある。
プを重ね合せたとしても、１個の半導体チップは、パッ
ケージ基板の板厚の寸法をもつ開口内に組込まれるた
め、重ね合せた半導体チップの実質的な寸法を薄くする
ことができるというメリットがある。
【０００６】
【発明が解決しようとする課題】しかしながら、特開昭
６３−５２４６１号公報に開示された従来の半導体装置
は、下記のような問題がある。
６３−５２４６１号公報に開示された従来の半導体装置
は、下記のような問題がある。
【０００７】すなわち、この種の半導体チップは、パッ
ケージ基板に形成した電極パッドと半導体チップ自身の
電極とを電気的に接続する必要がある。
ケージ基板に形成した電極パッドと半導体チップ自身の
電極とを電気的に接続する必要がある。
【０００８】特開昭６３−５２４６１号公報に開示され
た従来の半導体装置では、半導体チップにワイヤボンデ
イング処理を施すことは、製造ライン上での不利がある
との技術的見解に基づき、１個の半導体チップがパッケ
ージ基板の開口内に組込まれることに着目し、パッケー
ジ基板の表面側に搭載された半導体チップのみに対して
ワイヤボンデイング処理を施こしている。
た従来の半導体装置では、半導体チップにワイヤボンデ
イング処理を施すことは、製造ライン上での不利がある
との技術的見解に基づき、１個の半導体チップがパッケ
ージ基板の開口内に組込まれることに着目し、パッケー
ジ基板の表面側に搭載された半導体チップのみに対して
ワイヤボンデイング処理を施こしている。
【０００９】そして、パッケージ基板の開口内に組込ま
れた半導体チップに対しては、パッケージ基板の裏面と
同一面の高さでビームリードを水平姿勢で開口の内方に
向けて突き出し、開口内に半導体チップのビームリード
を熱圧着により接合して電気的に接合するようにしてい
る。
れた半導体チップに対しては、パッケージ基板の裏面と
同一面の高さでビームリードを水平姿勢で開口の内方に
向けて突き出し、開口内に半導体チップのビームリード
を熱圧着により接合して電気的に接合するようにしてい
る。
【００１０】しかしながら、ビームリードは、汎用のパ
ッケージ基板に形成された電極パッドとは異なり、パッ
ケージ基板の裏面と同一面の高さで水平に開口の内方に
向けて突き出した特殊な構造であるため、パッケージ基
板の製造コストが高価になり、ひいては半導体チップの
コストが高価になってしまうという問題がある。
ッケージ基板に形成された電極パッドとは異なり、パッ
ケージ基板の裏面と同一面の高さで水平に開口の内方に
向けて突き出した特殊な構造であるため、パッケージ基
板の製造コストが高価になり、ひいては半導体チップの
コストが高価になってしまうという問題がある。
【００１１】さらに、上述したようにパッケージ基板が
特殊な構造であるため、半導体チップが異なる毎に、そ
れに対応した専用のパッケージ基板を揃えて置く必要が
あり、部品管理上に問題が生じる。
特殊な構造であるため、半導体チップが異なる毎に、そ
れに対応した専用のパッケージ基板を揃えて置く必要が
あり、部品管理上に問題が生じる。
【００１２】さらに、半導体チップの実装密度を向上さ
せるために、パッケージ基板の開口の面積を拡大して、
開口内に実装する半導体チップの個数を増やした場合
に、ビームリードの形状が複雑となり、かつ配置ピッチ
が狭くなるため、加工が困難になるばかりでなく、各ビ
ームリードの太さを細くして本数を確保する必要があ
り、その強度が低下して熱圧着に耐えられないという問
題がある。
せるために、パッケージ基板の開口の面積を拡大して、
開口内に実装する半導体チップの個数を増やした場合
に、ビームリードの形状が複雑となり、かつ配置ピッチ
が狭くなるため、加工が困難になるばかりでなく、各ビ
ームリードの太さを細くして本数を確保する必要があ
り、その強度が低下して熱圧着に耐えられないという問
題がある。
【００１３】また、パッケージ基板の開口内に組込まれ
る半導体チップの厚味は、必ずしも開口の深さと一致す
るとは限られるものではなく、半導体チップの厚味は、
開口の深さより薄い場合には、その差分を吸収するた
め、ビームリードの形状を修正しなければならず、製造
が複雑になるという問題がある。
る半導体チップの厚味は、必ずしも開口の深さと一致す
るとは限られるものではなく、半導体チップの厚味は、
開口の深さより薄い場合には、その差分を吸収するた
め、ビームリードの形状を修正しなければならず、製造
が複雑になるという問題がある。
【００１４】本発明の目的は、重ね合せた半導体チップ
の双方にワイヤボンデイング処理を施す技術を活かし
て、半導体チップの高密度実装を実現した半導体装置を
提供することにある。
の双方にワイヤボンデイング処理を施す技術を活かし
て、半導体チップの高密度実装を実現した半導体装置を
提供することにある。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、重ね合せた半導体チッ
プの一方をパッケージ基板の開口周辺部に掛止して基板
に搭載し、かつ該基板に搭載した半導体チップに重ね合
せた他方の半導体チップをパッケージ基板の開口内に組
込み、重ね合せた双方の半導体チップの電極とパッケー
ジ基板の電極パッドとをボンデイングワイヤでそれぞれ
接続したものである。
め、本発明に係る半導体装置は、重ね合せた半導体チッ
プの一方をパッケージ基板の開口周辺部に掛止して基板
に搭載し、かつ該基板に搭載した半導体チップに重ね合
せた他方の半導体チップをパッケージ基板の開口内に組
込み、重ね合せた双方の半導体チップの電極とパッケー
ジ基板の電極パッドとをボンデイングワイヤでそれぞれ
接続したものである。
【００１６】また前記重ね合せる半導体チップのグラン
ド用パッドのグランド電位が共通する場合に、導電性の
接着剤を用い、半導体チップのグランド用パッド同士を
導通させて接合するものである。
ド用パッドのグランド電位が共通する場合に、導電性の
接着剤を用い、半導体チップのグランド用パッド同士を
導通させて接合するものである。
【００１７】また前記重ね合せる半導体チップのグラン
ド用パッドのグランド電位が異なる場合に、絶縁性の接
着剤を用い、半導体チップのグランド用パッド同士を絶
縁して接合するものである。
ド用パッドのグランド電位が異なる場合に、絶縁性の接
着剤を用い、半導体チップのグランド用パッド同士を絶
縁して接合するものである。
【００１８】またグランド電位が共通の場合に、パッケ
ージ基板の開口の縁部に掛止した半導体チップのグラン
ド用パッドとパッケージ基板のグランド用パッドとを導
電性接着剤で一体に接合するものである。
ージ基板の開口の縁部に掛止した半導体チップのグラン
ド用パッドとパッケージ基板のグランド用パッドとを導
電性接着剤で一体に接合するものである。
【００１９】またグランド電位が異なる場合に、パッケ
ージ基板の開口の縁部に掛止した半導体チップのグラン
ド用パッドとパッケージ基板のグランド用パッドとを絶
縁性接着剤を用いて一体に接合するものである。
ージ基板の開口の縁部に掛止した半導体チップのグラン
ド用パッドとパッケージ基板のグランド用パッドとを絶
縁性接着剤を用いて一体に接合するものである。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００２１】図１は、本発明の一実施形態に係る半導体
装置を示す断面図である。
装置を示す断面図である。
【００２２】図１において、パッケージ基板１に開口２
を設け、かつパッケージ基板１の開口２の周辺部に汎用
のボンデイングパッド３ａ，３ｂを、半導体チップ４，
５の電極４ａ，５ａに対応して１：１の関係に基板表裏
面にそれぞれ設ける。
を設け、かつパッケージ基板１の開口２の周辺部に汎用
のボンデイングパッド３ａ，３ｂを、半導体チップ４，
５の電極４ａ，５ａに対応して１：１の関係に基板表裏
面にそれぞれ設ける。
【００２３】さらにパッケージ基板１の開口２の周辺部
に、半導体チップ４のグランド電位のパッド４ｂに対応
して、グランド電位のパッド３ｃを設ける。
に、半導体チップ４のグランド電位のパッド４ｂに対応
して、グランド電位のパッド３ｃを設ける。
【００２４】一方、複数の半導体チップ４，５の裏面同
士を突き合わせて重ね合せ、その両者を導電性或いは絶
縁性の接着剤により一体に接合する。
士を突き合わせて重ね合せ、その両者を導電性或いは絶
縁性の接着剤により一体に接合する。
【００２５】なお、重ね合せる半導体チップ４，５のグ
ランド用パッド４ｂ，５ｂのグランド電位が共通である
場合には、導電性の接着剤を用い、半導体チップ４，５
のグランド用パッド４ｂ，５ｂ同士を導通させて接合す
る。また重ね合せる半導体チップ４，５のグランド用パ
ッド４ｂ，５ｂのグランド電位が異なる場合には、絶縁
性の接着剤を用い、半導体チップ４，５のグランド用パ
ッド４ｂ，５ｂ同士を絶縁して接合する。
ランド用パッド４ｂ，５ｂのグランド電位が共通である
場合には、導電性の接着剤を用い、半導体チップ４，５
のグランド用パッド４ｂ，５ｂ同士を導通させて接合す
る。また重ね合せる半導体チップ４，５のグランド用パ
ッド４ｂ，５ｂのグランド電位が異なる場合には、絶縁
性の接着剤を用い、半導体チップ４，５のグランド用パ
ッド４ｂ，５ｂ同士を絶縁して接合する。
【００２６】さらに重ね合せた半導体チップ４，５のう
ち、一方の半導体チップ４の周縁をパッケージ基板１の
開口１の縁部に掛止し、半導体チップ４のグランド電位
のパッド４ｂとパッケージ基板１のグランド電位パッド
３ｃとを導電性接着剤で一体に接合する。
ち、一方の半導体チップ４の周縁をパッケージ基板１の
開口１の縁部に掛止し、半導体チップ４のグランド電位
のパッド４ｂとパッケージ基板１のグランド電位パッド
３ｃとを導電性接着剤で一体に接合する。
【００２７】なお、半導体チップ４のグランド用パッド
４ｂとパッケージ基板１のグランド用パッド３ｃとのグ
ランド電位が異なる場合には、絶縁性接着剤を用いて一
体に接合する。
４ｂとパッケージ基板１のグランド用パッド３ｃとのグ
ランド電位が異なる場合には、絶縁性接着剤を用いて一
体に接合する。
【００２８】さらに、パッケージ基板１の表面側を上に
向けて、半導体チップ４の電極４ａとパッケージ基板１
のボンデイングパッド３ａとをボンデイングワイヤー６
により電気的に接合する。
向けて、半導体チップ４の電極４ａとパッケージ基板１
のボンデイングパッド３ａとをボンデイングワイヤー６
により電気的に接合する。
【００２９】次に、パッケージ基板１を反転させて、そ
の裏面側を上に向け、半導体チップ５の電極５ａとパッ
ケージ基板１のボンデイングパッド３ｂとをボンデイン
グワイヤー６により電気的に接合する。
の裏面側を上に向け、半導体チップ５の電極５ａとパッ
ケージ基板１のボンデイングパッド３ｂとをボンデイン
グワイヤー６により電気的に接合する。
【００３０】次にパッケージ基板１の表面及び裏面側に
設けた堤１ａ，１ｂとにより区画された空間内に封止用
樹脂７ａ，７ｂを充填して気密封止する。
設けた堤１ａ，１ｂとにより区画された空間内に封止用
樹脂７ａ，７ｂを充填して気密封止する。
【００３１】
【発明の効果】以上説明したように本発明によれば、重
ね合せた半導体チップの一方をパッケージ基板の開口周
辺に掛止して基板に搭載し、かつ基板に搭載した半導体
チップに重ね合せた他方の半導体チップをパッケージ基
板の開口内に組込むため、半導体装置の厚味を薄くする
ことができる。
ね合せた半導体チップの一方をパッケージ基板の開口周
辺に掛止して基板に搭載し、かつ基板に搭載した半導体
チップに重ね合せた他方の半導体チップをパッケージ基
板の開口内に組込むため、半導体装置の厚味を薄くする
ことができる。
【００３２】さらに重ね合せた半導体チップの双方にワ
イヤーボンデイング処理を施して電気的な接続処理を行
うため、パッケージ基板として汎用のものを用いること
ができ、半導体装置の製造単価を廉価にすることができ
る。
イヤーボンデイング処理を施して電気的な接続処理を行
うため、パッケージ基板として汎用のものを用いること
ができ、半導体装置の製造単価を廉価にすることができ
る。
【００３３】さらにパッケージ基板の開口の深さと半導
体チップの厚味とが一致しない場合にも、その差分を通
常行われているボンデイングワイヤの高さ調整により吸
収することができるため、製造コストを廉価にすること
ができる。
体チップの厚味とが一致しない場合にも、その差分を通
常行われているボンデイングワイヤの高さ調整により吸
収することができるため、製造コストを廉価にすること
ができる。
【００３４】さらにワイヤーボンデイング処理を用いて
いるため、パッケージ基板の表面側及び開口内に組込む
半導体チップの個数が増加したとしても、通常のワイヤ
ーボンデイング処理において行われているようにパッド
の位置を変更することにより、対処することができ、特
殊な設計変更を行うことがないため、製造コストを廉価
にすることができる。
いるため、パッケージ基板の表面側及び開口内に組込む
半導体チップの個数が増加したとしても、通常のワイヤ
ーボンデイング処理において行われているようにパッド
の位置を変更することにより、対処することができ、特
殊な設計変更を行うことがないため、製造コストを廉価
にすることができる。
【図１】本発明の一実施形態に係る半導体装置を示す断
面図である。
面図である。
１ パッケージ基板 ２ 開口 ３ａ，３ｂ ボンデイングパッド ４ａ，５ａ 電極パッド ４ｂ，５ｂ グランド用パッド ６ ボンデイングワイヤー
Claims (5)
- 【請求項１】 重ね合せた半導体チップの一方をパッケ
ージ基板の開口周辺部に掛止して基板に搭載し、かつ該
基板に搭載した半導体チップに重ね合せた他方の半導体
チップをパッケージ基板の開口内に組込み、重ね合せた
双方の半導体チップの電極とパッケージ基板の電極パッ
ドとをボンデイングワイヤでそれぞれ接続したことを特
徴とする半導体装置。 - 【請求項２】 前記重ね合せる半導体チップのグランド
用パッドのグランド電位が共通する場合に、導電性の接
着剤を用い、半導体チップのグランド用パッド同士を導
通させて接合することを特徴とする請求項１に記載の半
導体装置。 - 【請求項３】 前記重ね合せる半導体チップのグランド
用パッドのグランド電位が異なる場合に、絶縁性の接着
剤を用い、半導体チップのグランド用パッド同士を絶縁
して接合することを特徴とする請求項１に記載の半導体
装置。 - 【請求項４】 グランド電位が共通の場合に、パッケー
ジ基板の開口の縁部に掛止した半導体チップのグランド
用パッドとパッケージ基板のグランド用パッドとを導電
性接着剤で一体に接合することを特徴とする請求項１に
記載の半導体装置。 - 【請求項５】 グランド電位が異なる場合に、パッケー
ジ基板の開口の縁部に掛止した半導体チップのグランド
用パッドとパッケージ基板のグランド用パッドとを絶縁
性接着剤を用いて一体に接合することを特徴とする請求
項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07020299A JP3235589B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07020299A JP3235589B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269409A true JP2000269409A (ja) | 2000-09-29 |
| JP3235589B2 JP3235589B2 (ja) | 2001-12-04 |
Family
ID=13424709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07020299A Expired - Fee Related JP3235589B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235589B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231881A (ja) * | 2001-02-02 | 2002-08-16 | Oki Electric Ind Co Ltd | 半導体チップパッケージ |
| DE10131011A1 (de) * | 2001-06-27 | 2003-01-16 | Infineon Technologies Ag | Anordnung eines Halbleiterbauelementes auf einem Substrat |
| DE10142118A1 (de) * | 2001-08-30 | 2003-03-27 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung |
| WO2003041158A3 (en) * | 2001-11-08 | 2003-10-23 | Motorola Inc | Semiconductor package device and method of formation and testing |
| US6661091B1 (en) | 2002-05-17 | 2003-12-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6737736B2 (en) | 2001-02-08 | 2004-05-18 | Renesas Technology Corp. | Semiconductor device |
| WO2004105134A1 (en) * | 2003-05-20 | 2004-12-02 | Infineon Technologies Ag | An integrated circuit package |
-
1999
- 1999-03-16 JP JP07020299A patent/JP3235589B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231881A (ja) * | 2001-02-02 | 2002-08-16 | Oki Electric Ind Co Ltd | 半導体チップパッケージ |
| JP4571320B2 (ja) * | 2001-02-02 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体チップパッケージ |
| US6737736B2 (en) | 2001-02-08 | 2004-05-18 | Renesas Technology Corp. | Semiconductor device |
| DE10142585B4 (de) * | 2001-02-08 | 2007-08-09 | Mitsubishi Denki K.K. | Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung |
| US6965154B2 (en) | 2001-02-08 | 2005-11-15 | Renesas Technology Corp. | Semiconductor device |
| DE10131011A1 (de) * | 2001-06-27 | 2003-01-16 | Infineon Technologies Ag | Anordnung eines Halbleiterbauelementes auf einem Substrat |
| DE10131011B4 (de) * | 2001-06-27 | 2016-02-18 | Infineon Technologies Ag | Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat |
| DE10142118B4 (de) * | 2001-08-30 | 2007-07-12 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung |
| DE10142118A1 (de) * | 2001-08-30 | 2003-03-27 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung |
| WO2003041158A3 (en) * | 2001-11-08 | 2003-10-23 | Motorola Inc | Semiconductor package device and method of formation and testing |
| US6916682B2 (en) | 2001-11-08 | 2005-07-12 | Freescale Semiconductor, Inc. | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing |
| US6661091B1 (en) | 2002-05-17 | 2003-12-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7727799B2 (en) | 2003-05-20 | 2010-06-01 | Infineon Technologies Ag | Integrated circuit package |
| WO2004105134A1 (en) * | 2003-05-20 | 2004-12-02 | Infineon Technologies Ag | An integrated circuit package |
| US8102041B2 (en) | 2003-05-20 | 2012-01-24 | Infineon Technologies Ag | Integrated circuit package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235589B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| US6437427B1 (en) | Lead frame used for the fabrication of semiconductor packages and semiconductor package fabricated using the same | |
| KR100242994B1 (ko) | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 | |
| JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
| EP1911092B1 (en) | Integrated circuit packaging | |
| JP2001308262A (ja) | 樹脂封止ｂｇａ型半導体装置 | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| JPH07123149B2 (ja) | 半導体パッケージ | |
| JPH08321521A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002134685A (ja) | 集積回路装置 | |
| JP3235589B2 (ja) | 半導体装置 | |
| US9219050B2 (en) | Microelectronic unit and package with positional reversal | |
| JPH0342496B2 (ja) | ||
| JP2003318360A5 (ja) | ||
| US20020153600A1 (en) | Double sided chip package | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| US7492038B2 (en) | Semiconductor device | |
| JP2007141947A (ja) | 半導体装置およびその製造方法 | |
| KR20080026784A (ko) | 적층형 반도체 패키지 | |
| JP2000315765A (ja) | 半導体装置とそれに用いる配線基板 | |
| JP2006186282A (ja) | 半導体装置およびその製造方法 | |
| JP2002237567A (ja) | 半導体装置 | |
| JPH0864748A (ja) | 半導体装置及びその製造方法 | |
| JP2522182B2 (ja) | 半導体装置 | |
| JP3016049B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |