DE10131011B4 - Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat - Google Patents

Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat Download PDF

Info

Publication number
DE10131011B4
DE10131011B4 DE10131011.0A DE10131011A DE10131011B4 DE 10131011 B4 DE10131011 B4 DE 10131011B4 DE 10131011 A DE10131011 A DE 10131011A DE 10131011 B4 DE10131011 B4 DE 10131011B4
Authority
DE
Germany
Prior art keywords
chip
contact surfaces
substrate
contact
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10131011.0A
Other languages
English (en)
Other versions
DE10131011A1 (de
Inventor
Dr. Hübner Holger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10131011.0A priority Critical patent/DE10131011B4/de
Priority to PCT/DE2002/001896 priority patent/WO2003003459A2/de
Priority to TW091112788A priority patent/TW552696B/zh
Publication of DE10131011A1 publication Critical patent/DE10131011A1/de
Application granted granted Critical
Publication of DE10131011B4 publication Critical patent/DE10131011B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Halbleiterchip (10; 20) mit – mindestens einem Kontaktpad (13), der sich in einer obersten Metalllage des Halbleiterchips (10, 20) befindet, – mindestens einer zugehörigen Kontaktfläche (12, 22), die an einer Oberfläche des Halbleiterchips (10, 20) angeordnet ist, und wobei die Kontaktfläche (12, 22) eine größere Fläche aufweist als der Kontaktpad (13), – mindestens einer Durchkontaktierung (14) von der Oberfläche zu dem mindestens einen Kontaktpad (13), über die der Kontaktpad (13) mit der mindestens einen zugehörigen Kontaktfläche (12, 22) verbunden ist, wobei die Durchkontaktierung (14) eine wesentlich geringere Fläche aufweist als die Kontaktfläche (12, 22), und wobei die Kontaktfläche (12, 22) als SOLID-Metallisierung ausgebildet ist.

Description

  • Die vorliegende Erfindung betrifft eine Anordnung eines Halbleiterbauelementes aus zumindest zwei Halbleiberchips aufeinem als Chipträger vorgesehenen Substrat.
  • Halbleiterbauelemente, welche aus einem ersten Chip und zumindest einem zweiten Chip bestehen, wobei der zweite Chip auf dem ersten Chip angeordnet ist und wobei der erste und der zweite Chip elektrisch miteinander verbunden sind, sind aus dem Stand der Technik bekannt. Der zweite Chip, welcher üblicherweise auf einer ersten Hauptseite mit Kontaktflächen des ersten Chips angeordnet ist, ist regelmäßig über Borddrähte mit einigen der Kontaktflächen des ersten Chips elektrisch verbunden. Der zweite Chip wird folglich mit seiner Rückseite, also der Seite, die keine Kontaktflächen aufweist, auf der ersten Hauptseite des Chips angeordnet.
  • Das so beschaffene Halbleiterbauelement wird seinerseits wiederum auf einem Substrat angeordnet und elektrisch mit diesem verbunden. üblicherweise wird der erste Chip mit seiner Rückseite – also der der ersten Hauptseite gegenüberliegenden Hauptseite – auf dem Substrat angeordnet. Auf der ersten Hauptseite des ersten Chips befindliche Kontaktflächen können dann über Bonddrähte mit entsprechenden Kontaktflächen auf der Bestückungsseite des Substrates verbunden werden.
  • US 5 977 640 A und US 6 225 699 B1 beschreiben verschiedene Anordnungen von Halbleiterchips übereinander. Die Halbleiterchips sind beispielsweise über konventionelle Löttechnik unter Verwendung von Lotkugeln miteinander verbunden.
  • DE 199 07 276 A1 zeigt ein Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat. Bei dem Lötprozess bildet sich durch einen Diffusionsprozess eine dünne Schicht einer innermetallischen Phase.
  • US 5 897 341 A zeigt das Auflöten eines Halbleiterchips auf ein Substrat. Dabei werden dünne Metallflächen auf dem Chip und auf dem Substrat vorgesehen, die ausgewählte unterschiedliche Metalle aufweisen. Die Metallflächen werden durch einen Feststoff-Diffusionsprozess miteinander verbunden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine alternative Lösung für die Anordnung eines gattungsgemäßen Halbleiterbauelementes auf einem Substrat und einen besonders dafür geeigneten Chip anzugeben.
  • Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 bzw. Anspruchs 2 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Die Erfindung schlägt eine Anordnung eines Halbleiterbauelementes auf einem Substrat vor, bei der das Substrat auf einer Bestückungsseite Kontaktflächen aufweist. Das Halbleiterbauelement besteht aus einem ersten Chip und zumindest einem zweiten Chip, wobei der zweite Chip auf dem ersten Chip angeordnet ist und wobei der erste und der zweite Chip elektrisch miteinander verbunden sind. Der erste Chip weist auf seiner ersten Hauptseite Kontaktflächen auf, über die der erste Chip elektrisch mit zugeordneten Kontaktflächen des Substrates verbunden weiden kann. Die Erfindung sieht vor, daß die auf der ersten Hauptseite des ersten Chips gelegenen Kontaktflächen, den Kontaktflächen des Substrates zugewandt sind und über ein Verbindungsmittel mit den Kontaktflächen des Substrates verbunden sind.
  • Die Kontaktflächen auf der ersten Hauptseite des ersten Chips sind als sogenannte SOLID-Metallisierung ausgeführt, die an sich bekannt ist. Gegenüber konventionellen Bondpads in der obersten Metallage eines Chips weisen diese SOLID-Metallisierungen den Vorteil auf, daß diese wesentlich größer ausgeführt werden können. Die Bondpads bei konventionellen Chips sind üblicherweise in der obersten Metallebene auf der ersten Hauptseite des Chips ausgeführt. Die zur Verfügung stehende Fläche für das Bondpad ist deshalb aus Design-Gründen begrenzt. Die SOLID-Metallisierung hingegen ist auf der ersten Hauptseite des ersten Chips angeordnet und über eine wesentlich kleinere Durchkontaktierung mit dem Bondpad in der obersten Metallage des Chips elektrisch verbunden. Hierdurch kann fast die gesamte Fläche für die Bondpads im ersten Chip entfallen, da die zur Kontaktierung benötigte Fläche durch die SOLID-Metallisierung direkt auf der Passivierungsschicht des Chips bereitgestellt wird.
  • SOLID-Metallisierungen zeichnen sich insbesondere dadurch aus, daß sie hoch temperaturfest sind. Die Metallisierungen überstehen unbeschadet Temperaturen über 600°C. Diese Eigenschaften erlauben es, bei der Kontaktierung des Halbleiterbauelementes mit einem Substrat anstatt der üblicherweise verwendeten Bondverbindungen kostengünstige Lötverfahren anzuwenden.
  • Die Kontaktflächen bestehen beispielsweise aus AlSiCu oder sind bereits mit einer lötbaren Oberfläche, zum Beispiel Kupfer, metallisiert.
  • Wie aus der nachfolgenden Beschreibung ersichtlich werden wird, ermöglicht es die Erfindung, das Halbleiterbauelement, das heißt insbesondere den ersten Chip, nach dem Prinzip des ”Flip-Chip” mit dem Substrat zu kontaktieren.
  • In einer vorteilhaften Ausgestaltung ist der zumindest eine zweite Chip auf der ersten Hauptseite des ersten Chips angeordnet. Vorzugsweise befindet sich der zweite Chip folglich auf der Seite, auf der die mit dem Substrat zu verbindenden Kontaktflächen vorgesehen sind. Dieses Vorgehen ermöglicht, die Herstellung des Halbleiterbauelementes, solange die ersten Chips noch im Waferverbund vorliegen.
  • Vorzugsweise ist der zumindest eine zweite Chip so zu dem ersten Chip hin angeordnet, daß einander zugeordnete Kontaktflächen des ersten und des zweiten Chips einander zugewandt und elektrisch miteinander verbunden sind, wobei der Abstand zwischen einer jeweiligen Kontaktfläche des ersten und des zweiten Chips weniger als 10 μm beträgt. Bei bevorzugten Ausführungsformen ist dieser Abstand nur höchstens halb so groß oder besser nur höchstens ein Viertel so groß. Ein typischer Abstand von 2 μm zwischen den Kontaktflächen bei gleichzeitig hoher Kontaktdichte kann durch das Verfahren der Diffusionslöttechnik (SOLID), die an sich bekannt ist, erreicht werden.
  • Diese erfindungsgemäße Anordnung mit einem geringen Abstand zwischen einer jeweiligen Kontaktfläche des ersten und des zweiten Halbleiterchips ist insbesondere vorteilhaft bei einer Verwendung eines dünnen, flexiblen zweiten Chips. Besonders vorteilhaft ist es, wenn der erste Chip ebenfalls dünn und flexibel ausgeführt ist. Es wurde in Versuchen nachgewiesen, daß eine ganzflächige Verbindung von erstem und zweitem Chip zu einer zuverlässigen Kontaktierung führt, auch wenn der Abstand weniger als 10 μm beträgt und die Verbindungszone oder Verbindungsschicht aus einem Material besteht, das kein plastisches Fließen ermöglicht, wie zum Beispiel die intermetallischen Phasen des Verbindungsmaterials, das beim Diffusionslöten eingesetzt wird.
  • Die so übereinander angeordneten ersten und zweiten Chips sind hinsichtlich ihres Biegeverhaltens optimiert. Darüber hinaus ergibt sich ein äußerst dünner Schichtstapel, welcher in allen zu miniaturisierenden Anordnungen vorteilhaft eingesetzt werden kann.
  • Gemäß dem Gedanken der Erfindung werden die Kontaktflächen des ersten Chips und des Substrates über ein Verbindungsmittel miteinander verbunden.
  • Als Verbindungsmittel können dabei Leitkleber oder Lotbumps verwendet werden. In dieser Ausgestaltung sind, wie oben bereits erwähnt, die Kontaktflächen des ersten Chips und die des Substrates einander zugewandt. Der erste Chip wird somit über die Lotbumps oder den Leitkleber Flip-Chip mit dem Substrat kontaktiert. Wird der zweite Chip über die Diffusionslöttechnik (SOLID) mit dem ersten Chip verbunden, und ist dieser gleichzeitig auf seiner Rückseite gedünnt, so weist der zweite Chip eine geringere Dicke als die des Verbindungsmittels auf. Der beziehungsweise die zweiten Chips können somit geschützt in dem durch das Substrat, den ersten Chip und das Verbindungsmittel gebildeten Hohlraum angeordnet werden.
  • Vorzugsweise weist auch das Substrat Kontaktflächen auf, die aus einer SOLID-Metallisierung bestehen. Da bei der beschriebenen Variante die Verbindung großflächig aufgrund der großen Kontaktflächen erfolgen kann, kann auf ein zusätzliches Stabilisierungsmittel zwischen dem Halbleiterbauelement und dem Substrat verzichtet werden. üblicherweise wird als Stabilisierungsmittel ein ”Underfill” verwendet. Besonders vorteilhaft ist das beschriebene Vorgehen dann, wenn das Substrat ein Folienträger ist.
  • Als Verbindungsmittel zwischen einander zugeordneten Kontaktflächen des ersten Chips und des Substrats kann auch ein Zwischenträger vorgesehen sein, der auf seiner Ober- und Unterseite Kontaktflächen aufweist, die so ausgerichtet sind, daß sie den Kontaktflächen des ersten Chips und den Kontaktflächen des Substrates zugewandt und mit diesen elektrisch verbunden sind, wobei jeweilige Kontaktflächen des Zwischenträgers über Durchkontakte elektrisch in Verbindung stehen. Bei der Verwendung eines Zwischenträgers können die einander zugeordneten Kontaktflächen auf der Oberseite und die Kontaktflächen des ersten Chips über eine Diffusionslotschicht verbunden werden, wodurch der Abstand zwischen den einander zugeordneten Kontaktflächen weniger als 10 μm beträgt. Gleiches gilt für die einander zugeordneten Kontaktflächen des Zwischenträgers und den Kontaktflächen des Substrates.
  • Ist der zweite Chip auf der ersten Hauptseite des Trägers angeordnet, so weist der Zwischenträger vorteilhafterweise eine Ausnehmung auf, in die der zumindest eine zweite Chip hineinragt.
  • Werden die Kontaktflächen des ersten Chips des Halbleiterbauelementes direkt mit den Kontaktflächen des Substrates über eine Diffusionslotschicht verbunden, so weist das Substrat vorzugsweise ebenfalls eine Ausnehmung auf, in die der zumindest eine zweite Chip hineinragt.
  • Bei einer Verbindung über eine Diffusionslotschicht ist die Dicke des zweiten Chips in jedem Fall größer als die Dicke der Diffusionslotschicht. Ohne die genannte Ausnehmung müßte der zweite Chip auf der von dem Substrat abgewandten Hauptseite des ersten Chips angeordnet werden. Hierdurch würde sich jedoch die elektrische Kontaktierung von erstem und zweitem Chip verkomplizieren.
  • Es folgt eine genauere Beschreibung von Beispielen der erfindungsgemäßen Anordnung anhand der 1 bis 5. Es zeigen:
  • 1 eine aus dem Stand der Technik bekannte Anordnung in perspektivischer Ansicht, wobei das Halbleiterbauelement über Bonddrähte mit dem Substrat verbunden ist,
  • 2 ein erstes Ausführungsbeispiel der erfindungsgemäßen Anordnung, bei der das Halbleiterbauelement über eine Diffusionslotverbindung mit dem Substrat kontaktiert ist,
  • 3 ein zweites Ausführungsbeispiel der erfindungsgemäßen Anordnung, bei der die Kontaktflächen des Halbleiterbauelementes und des Substrates über Leitkleber oder Lotbumps miteinander verbunden sind,
  • 4 ein drittes Ausführungsbeispiel der erfindungsgemäßen Anordnung, bei der zwischen dem Halbleiterbauelement und dem Substrat ein Zwischenträger vorgesehen ist und
  • 5 einen vergrößerten Ausschnitt aus dem ersten Chip, der den Aufbau der SOLID-Metallisierung darstellt.
  • 1 zeigt eine aus dem Stand der Technik bekannte Anordnung in einer perspektivischen Darstellung. Auf der Bestükkungsseite 31 eines Substrates 30 ist ein Halbleiterbauelement, bestehend aus einem ersten Chip 10 und einem auf dessen erster Hauptseite 11 aufgebrachten zweiten Chip 20 angeordnet. Der zweite Chip 20 weist, wie aus der 1 gut ersichtlich ist, eine wesentlich kleinere Fläche als der erste Chip 10 auf. Erster und zweiter Chip sind ”face-to-face” elektrisch miteinander verbunden. Der erste und der zweite Chip 10, 20 weisen somit jeweils einander zugeordnete Kontaktflächen auf, die elektrisch miteinander verbunden sind. Aus der in der 1 gewählten perspektivischen Darstellung geht diese Art der Verbindung nicht hervor. Alternativ ist auch bekannt, den zweiten Chip 20 mit seiner Rückseite auf die erste Hauptseite 11 des ersten Chips 10 aufzubringen und eine elektrische Verbindung zwischen jeweiligen Kontaktflächen des ersten und zweiten Chips 10, 20 über Bonddrähte zu realisieren. In diesem Fall müßten die dem zweiten Chip zugeordneten Kontaktflächen benachbart dessen Berandung angeordnet sein.
  • Der erste Chip 10 weist auf dessen erster Hauptseite 11 Kontaktflächen 12 auf, die über Banddrähte 51 mit Kontaktflächen 32 des Substrates 30 elektrisch verbunden sind. Die mechanische Befestigung des Halbleiterbauelementes mit dem Substrat erfolgt beispielsweise durch Klebung oder Lötung.
  • In der 1 ist beispielhaft nur ein zweiter Chip 20 auf der ersten Hauptseite 11 des ersten Chips 10 dargestellt. Es ist auch bekannt, mehrere zweite Chips 20 jeweils auf der ersten Hauptseite 11 anzuordnen. Denkbar ist auch, daß der zweite Chip 20 als Chipstapel, also als mehrere übereinander angeordnete Chips, ausgebildet ist. Derartige Chipstapel und deren Kontaktierung untereinander sind aus dem Stand der Technik bekannt.
  • 2 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Anordnung. Das Halbleiterbauelement ist dabei prinzipiell wie in 1 beschrieben, aufgebaut. Der erste und der zweite Chip 10, 20 sind vorzugsweise mittels Diffusionslöttechnik (SOLID) verbunden. Die jeweiligen Kontaktflächen 12, 22 sind dabei über Durchkontaktierungen, welche wesentlich kleiner als die Kontaktfläche selber ausgeführt sind, mit jeweiligen Kontaktpads in der obersten Metallage des ersten Chips 10 bzw. zweiten Chips 20 verbunden. Dies geht beispielsweise aus der 5 der Anmeldung hervor. Der Abstand zwischen einer jeweiligen Kontaktfläche des ersten und des zweiten Chips beträgt dabei weniger als 10 μm. Der elektrische Kontakt mit Kontaktflächen 32 des Substrates 30 erfolgt nun ”Flip-Chip”. Im gewählten Ausführungsbeispiel werden einander zugeordnete Kontaktflächen 12, 32 über eine Diffusionslotschicht 52 miteinander verbunden. Der Abstand zwischen den einander zugeordneten Kontaktflächen 12, 32 beträgt somit maximal 10 μm. Da auch ein von seiner Rückseite her gedünnter zweiter Chip 20 eine größere Dicke D1 aufweist, ist in dem Substrat 30 eine Ausnehmung 33 vorgesehen, in die der zweite Chip 20 hineinragt. Die Ausnehmung 33 ist dabei vorteilhafterweise an die Größe des zweiten Chips 20 angepaßt. In der 2 braucht der zweite Chip 20 nicht notwendigerweise von seiner Rückseite gedünnt sein. Eine Dünnung bringt jedoch Vorteile bezüglich seiner Flexibilität und somit bezüglich seiner Zuverlässigkeit mit sich.
  • In dem zweiten Ausführungsbeispiel gemäß 3 sind einander zugeordnete Kontaktflächen 12, 32 mit einem Leitkleber oder Lotbumps 50 miteinander elektrisch und mechanisch verbunden. Die Dicke D2 des Leitklebers beziehungsweise der Lotbumps 50 ist dabei regelmäßig größer als die Dicke D1 des zweiten Chips 20. Deshalb ist in diesem Ausführungsbeispiel das Vorsehen einer Ausnehmung in dem Substrat 30 nicht notwendig. Der zweite Chip 20 kommt somit in dem durch den ersten Chip 10, das Substrat 30 sowie den Leitkleber beziehungsweise die Lotbumps 50 gebildeten Hohlraum zum Liegen. Eine weitere mechanische Befestigung des Halbleiterbauelementes mit dem Substrat, zum Beispiel mittels eines Underfill, ist nicht notwendig, aber denkbar, da durch die in SOLID-Technik hergestellten Kontaktflächen 12, 32 bereits eine ausreichend großflächige Verbindung gegeben ist.
  • Als Verbindungsmittel zwischen den einander zugeordneten Kontaktflächen 12, 32 könnte auch jedes andere beliebige Lötverfahren eingesetzt werden. Dies ist deshalb möglich, da die SOLID-Metallisierungen eine besonders hohe Temperaturfestigkeit aufweisen. Im Gegensatz zum Stand der Technik zeichnet sich die SOLID-Metallisierung dadurch aus, daß die Kontaktpads 13 in der obersten Metallage des ersten Chips beziehungsweise des Substrates über Durchkontaktierungen 14 mit jeweiligen Kontaktflächen verbunden sind. Die Kontaktpads 13 brauchen ihrerseits nur eine geringe Fläche. Die in dem Substrat beziehungsweise Chip gewonnene Fläche in der obersten Metallage kann somit für andere Zwecke verwendet werden. Den Aufbau einer derartigen SOLID-Metallisierung zeigt die vorliegende 5.
  • 4 stellt ein drittes Ausführungsbeispiel der erfindungsgemäßen Anordnung dar. Das Halbleiterbauelement, bestehend aus dem ersten und dem zweiten Chip 10, 20 ist hierbei über einen Zwischenträger 40 mit dem Substrat 30 kontaktiert. Der Zwischenträger 40 ist mit seiner Unterseite 42 mit der Bestückungsseite 31 des Substrates 30 verbunden. Auf seiner Unterseite 42 weist der Zwischenträger 40 Kontaktflächen 45 auf, die den Kontaktflächen 32 des Substrates zugeordnet sind. Die Kontaktflächen 45 sind über Durchkontaktierungen 46 mit Kontaktflächen 44 auf der Oberseite 41 elektrisch verbunden. Den Kontaktflächen 44 sind die Kontaktflächen 12 des ersten Chips 10 zugeordnet. Vorzugsweise erfolgt die elektrische Kontaktierung jeweils zugeordneter Kontaktflächen mittels einer Diffusionslotverbindung. Aufgrund der geringen Dicke einer Diffusionslotverbindung weist der Zwischenträger 40 eine Ausnehmung 43 auf, in die der zweite Chip 20 hineinragen kann.
  • Die Verwendung eines Leitklebers anstelle der auf den Kontaktflächen aufgewachenen Kopferschicht ermöglicht ebenfalls geringe Dicken zwischen jeweils zugeordneten Kontaktflächen.
  • Der Zwischenträger, ebenso wie die Lothöcker oder Studbumps übernehmen den Ausgleich einer thermischen Fehlanpassung zwischen dem Halbleiterbauelement und dem Substrat, wie dies bei konventionellen Anordnungen üblich ist.
  • Bezugszeichenliste
    • 10
    erster Chip
    11
    erste Hauptseite
    12
    Kontaktfläche
    13
    Kontaktpad (in der obersten Metallage des Chips)
    14
    Durchkontaktierung (Via)
    20
    zweiter Chip
    21
    erste Hauptseite
    22
    Kontaktfläche
    30
    Substrat
    31
    Bestückungsseite
    32
    Kontaktfläche
    33
    Ausnehmung
    40
    Zwischenträger
    41
    Oberseite
    42
    Unterseite
    43
    Ausnehmung
    44
    Kontaktfläche
    45
    Kontaktfläche
    46
    Durchkontaktierung
    50
    Leitkleber, Lothöcker, Studbumps
    51
    Bonddraht
    52
    Diffusionslötverbindung
    D1
    Dicke des zweiten Chips
    D2
    Dicke des Verbindungsmittels

Claims (10)

  1. Halbleiterchip (10; 20) mit – mindestens einem Kontaktpad (13), der sich in einer obersten Metalllage des Halbleiterchips (10, 20) befindet, – mindestens einer zugehörigen Kontaktfläche (12, 22), die an einer Oberfläche des Halbleiterchips (10, 20) angeordnet ist, und wobei die Kontaktfläche (12, 22) eine größere Fläche aufweist als der Kontaktpad (13), – mindestens einer Durchkontaktierung (14) von der Oberfläche zu dem mindestens einen Kontaktpad (13), über die der Kontaktpad (13) mit der mindestens einen zugehörigen Kontaktfläche (12, 22) verbunden ist, wobei die Durchkontaktierung (14) eine wesentlich geringere Fläche aufweist als die Kontaktfläche (12, 22), und wobei die Kontaktfläche (12, 22) als SOLID-Metallisierung ausgebildet ist.
  2. Anordnung mit einem Halbleiterbauelement, das auf einem Substrat angeordnet ist, wobei – das Substrat (30) auf einer Bestückungsseite (31) Kontaktflächen (32) aufweist, – das Halbleiterbauelement einen ersten Chip (10) und zumindest einem zweiten Chip (20) aufweist, wobei der zweite Chip (20) auf dem ersten Chip (10) angeordnet ist und wobei der erste und der zweite Chip (10, 20) elektrisch miteinander verbunden sind, – der erste Chip (10) auf seiner ersten Hauptseite (11) Kontaktflächen (12) aufweist und mit – seiner ersten Hauptseite (11) der Bestückungsseite (31) des Substrates (30) zugewandt ist, – die Kontaktflächen (12) des ersten Chips (10) mit einander zugeordneten Kontaktflächen (32) des Substrates (30) über ein Verbindungsmittel (40, 50, 51, 52) elektrisch miteinander verbunden sind, und wobei mindestens der erste Chip (10) oder der zweite Chip (20) ein Halbleiterchip (10, 20) gemäß Anspruch 1 ist.
  3. Anordnung nach Anspruch 2, bei der der zumindest eine zweite Chip (20) auf der ersten Hauptseite (11) des ersten Chips (10) angeordnet ist.
  4. Anordnung nach Anspruch 2 oder 3, bei der der zumindest eine zweite Chip (20) so zu dem ersten Chip (10) hin angeordnet ist, dass einander zugeordnete Kontaktflächen (12, 22) des ersten und des zweiten Chips (10, 20) einander zugewandt und elektrisch miteinander verbunden sind, wobei der Abstand zwischen einer jeweiligen Kontaktfläche des ersten und des zweiten Chips (10, 20) weniger als 10 μm beträgt.
  5. Anordnung nach einem der Ansprüche 2 bis 4, bei der der zumindest eine zweite Chip (20) auf der seinen Kontaktflächen (22) gegenüberliegenden Hauptseite dünn geschliffen ist.
  6. Anordnung nach einem der Ansprüche 2 bis 5, bei der als Verbindungsmittel zwischen einander zugeordneten Kontaktflächen (12, 32) des ersten Chip (10) und des Substrats (30) ein Zwischenträger (40) vorgesehen ist, der auf seiner Ober- und Unterseite (41, 42) Kontaktflächen (44, 45) aufweist, die so ausgerichtet sind, dass sie den Kontaktflächen (12) des ersten Chips (10) bzw. den Kontaktflächen (32) des Substrates (30) zugewandt und mit diesen elektrisch verbunden sind, wobei jeweilige Kontaktflächen (44, 45) des Zwischenträgers (40) über Durchkontakte (46) elektrisch in Verbindung stehen.
  7. Anordnung nach Anspruch 6, bei der als Verbindungsmittel zwischen einander zugeordneten Kontaktflächen (12, 44) des ersten Chip (10) und des Zwischenträgers (40) und zwischen einander zugeordneten Kontaktflächen (45, 32) des Zwischenträgers und des Substrats (32) eine Diffusionslotschicht vorgesehen ist, wodurch der Abstand zwischen den einander zugeordneten Kontaktflächen (12, 44; 45, 32) weniger als 10 μm beträgt.
  8. Anordnung nach einem der Ansprüche 2 bis 5, bei der als Verbindungsmittel Leitkleber, Lotbumps oder Studbumps vorgesehen ist.
  9. Anordnung nach Anspruch 8, bei der der zumindest eine zweite Chip (20) eine Dicke (D1) aufweist, die geringer als die Dicke des Verbindungsmittels (D2) zwischen einander zugeordneten Kontaktflächen (12, 32) des ersten Chip (10) und des Substrats (30) ist.
  10. Anordnung nach einem der Ansprüche 6 bis 9, bei der das Substrat (30) oder der Zwischenträger (40) eine Ausnehmung (33, 43) aufweist, in die der zumindest eine zweite Chip (20) hineinragt.
DE10131011.0A 2001-06-27 2001-06-27 Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat Expired - Fee Related DE10131011B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10131011.0A DE10131011B4 (de) 2001-06-27 2001-06-27 Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat
PCT/DE2002/001896 WO2003003459A2 (de) 2001-06-27 2002-05-23 Anordnung eines halbleiterbauelementes auf einem substrat
TW091112788A TW552696B (en) 2001-06-27 2002-06-12 Arrangement of a semiconductor component on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10131011.0A DE10131011B4 (de) 2001-06-27 2001-06-27 Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat

Publications (2)

Publication Number Publication Date
DE10131011A1 DE10131011A1 (de) 2003-01-16
DE10131011B4 true DE10131011B4 (de) 2016-02-18

Family

ID=7689650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10131011.0A Expired - Fee Related DE10131011B4 (de) 2001-06-27 2001-06-27 Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat

Country Status (3)

Country Link
DE (1) DE10131011B4 (de)
TW (1) TW552696B (de)
WO (1) WO2003003459A2 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
DE19907276A1 (de) * 1999-02-20 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat
JP2000269409A (ja) * 1999-03-16 2000-09-29 Nec Corp 半導体装置
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6154370A (en) * 1998-07-21 2000-11-28 Lucent Technologies Inc. Recessed flip-chip package
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
DE19907276A1 (de) * 1999-02-20 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat
JP2000269409A (ja) * 1999-03-16 2000-09-29 Nec Corp 半導体装置

Also Published As

Publication number Publication date
WO2003003459A3 (de) 2003-05-30
TW552696B (en) 2003-09-11
DE10131011A1 (de) 2003-01-16
WO2003003459A2 (de) 2003-01-09

Similar Documents

Publication Publication Date Title
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69935628T2 (de) Hybridmodul
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2000074446A1 (de) Intelligentes leistungsmodul
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE4132947C2 (de) Elektronische Schaltungsanordnung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE10131011B4 (de) Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat
DE102007002807B4 (de) Chipanordnung
WO1998033211A1 (de) Verfahren zur gehäusung von integrierten schaltkreisen
EP1247250B1 (de) Chipkartenanordnung
DE10108081B4 (de) Anordnung eines Halbleiterchips auf einem Substrat
DE102007044046B4 (de) Verfahren zur internen Kontaktierung eines Leistungshalbleitermoduls
DE10219353B4 (de) Halbleiterbauelement mit zwei Halbleiterchips
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025065000

Ipc: H01L0023500000

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee