DE102007050433B4 - Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul - Google Patents

Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul Download PDF

Info

Publication number
DE102007050433B4
DE102007050433B4 DE102007050433.2A DE102007050433A DE102007050433B4 DE 102007050433 B4 DE102007050433 B4 DE 102007050433B4 DE 102007050433 A DE102007050433 A DE 102007050433A DE 102007050433 B4 DE102007050433 B4 DE 102007050433B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor module
integrated circuit
board
free surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007050433.2A
Other languages
English (en)
Other versions
DE102007050433A1 (de
Inventor
Harry Hedler
Sven Rzepka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102007050433.2A priority Critical patent/DE102007050433B4/de
Priority to US11/966,968 priority patent/US8035220B2/en
Publication of DE102007050433A1 publication Critical patent/DE102007050433A1/de
Application granted granted Critical
Publication of DE102007050433B4 publication Critical patent/DE102007050433B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitermodul, das zum Montieren auf einem Board eingerichtet ist, wobei das Board ein Material mit einer spezifischen thermomechanischen Längenausdehnung aufweist, wobei das Halbleitermodul aufweist: • zumindest einen Integrierten Schaltkreis mit Anschlüssen auf zumindest einer Seite des Integrierten Schaltkreises, und • zumindest eine erste Schicht, die ein Material mit einer spezifischen thermomechanischen Längenausdehnung aufweist und die auf der die Anschlüsse aufweisenden Seite des Integrierten Schaltkreises aufgebracht ist, wobei • die erste Schicht eine solche Dicke aufweist, dass die dem Integrierten Schaltkreis abgewandte freie Oberfläche der ersten Schicht eine gegenüber der spezifischen thermomechanischen Längenausdehnung des Materials der ersten Schicht derart veränderte thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, dass diese der thermomechanischen Längenausdehnung des Boards entspricht, auf welchem das Halbleitermodul zu montieren ist.

Description

  • Die Erfindung betrifft ein Halbleitermodul und ein Verfahren zum Herstellen eines Halbleitermoduls sowie ein Board mit einem Halbleitermodul.
  • Halbleitermodule, wie beispielsweise mit einem Gehäuse (Package) versehene Halbleiterchips, die zum elektrischen Verbinden mit beispielsweise einer Leiterplatte mit Anschlüssen versehen sind, welche beispielsweise in Form von Lotbumps bereitgestellt werden, sollten eine hohe Zuverlässigkeit aufweisen. Das bedeutet, dass die Halbleitermodule nicht nur bezüglich ihrer Funktion Zuverlässigkeit aufweisen sollen, sondern dass auch eine zuverlässige, dauerhafte Kontaktierungsverbindung mit beispielsweise einer Leiterplatte (Board) gewährleistet wird.
  • Eines der Probleme von Halbleitermodulen besteht in der thermomechanischen Anpassung der Integrierten Schaltkreise bzw. Halbleiterchips (meistens Silizium) an die nächste Ebene, das heißt beispielsweise an eine Leiterplatte (PCB). Der Grund für dieses Problem besteht aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten (CTE – coefficients of thermal expansion) der voneinander verschiedenen Materialien. Während das Material einer herkömmlichen Leiterplatte (PCB) beispielsweise in Anpassung an Kupfer einen CTE von etwa 15–16 ppm/K aufweist, beträgt der CTE von Silizium etwa 3 ppm/K.
  • Aus diesem Grund wurde eine Vielzahl von unterschiedlichen Gehäusearten entwickelt, um den thermomechanischen Spannungsfaktor zu reduzieren. Bei einigen der Gehäusearten wird ein Substrat als Zwischenelement (wie beispielsweise Ball Grid Array (BGA), Flip Chip in Package) verwendet, mittels welchem versucht wird, die thermomechanische Fehlanpassung innerhalb der Anordnung auszugleichen, so dass sie in einem bestimmten Temperaturbereich so gering wie möglich ist. Im Fall der Verwendung von blanke Dice aufnehmenden Gehäusen (Wafer Level Package) wird die Situation jedoch zunehmend kritisch, da die Chips in sehr nahem Kontakt zu dem Board der nächsten Ebene angeordnet werden.
  • Folglich besteht ein Problem der Gehäusehersteller (packing industry) darin, Gehäuse für Integrierte Schaltkreise, wie beispielsweise blanke Dice, mit geringer Komplexität herzustellen, die sehr zuverlässig sind, die geringe Abmessungen aufweisen und die zu geringen Kosten hergestellt werden können.
  • In beispielsweise Flip-Chip-Packages (FCiP) wird eine Vielzahl von funktionalen Elementen aufgenommen, um alle Gehäusefunktionen zu erfüllen und ein Gleichgewicht hinsichtlich der thermomechanischen Spannungsanpassung zwischen Chip/Substrat und Substrat/Board bereitzustellen. Zu diesem Zweck sind beispielsweise vorgesehen:
    Lotkugeln am Chip (manchmal unter Verwendung einer Umverdrahtungsebene);
    Bonden des Chips an das Substrat unter Verwendung von Unterfüller;
    das Substrat selbst;
    große Ball Grid Array(BGA)-Lotkugeln, um die elektrische und mechanische Verbindung zur nächsten Ebene zu realisieren; und
    Formmasse als Rückseiten- und Kantenschutz.
  • Im Fall von Wafer Level Packages (WLP) stellt der Übergang von kritischen Materialparametern (hauptsächlich bezüglich des CTE) die größte Herausforderung dar:
    zwischen dem Chip und der nächsten Ebene sind oft nur BGA-Lotkugeln angeordnet;
    im Fall einer notwendigen Umverdrahtung der Chip-Pads wird häufig eine dielektrische Pufferschicht verwendet;
    es sind auch Ständer unter den Lotkugeln bekannt, welche den Abstand bzw. Spalt zwischen Chip und Substrat vergrößern.
  • Wafer Level Packages (WLP's) mit größerer Abmessung (Abstand zum neutralen Punkt der Kugeln (DNP) > 3–4 mm) sind aufgrund von spannungsinduzierten Innenrissen für die meisten Anwendungen nicht zuverlässig genug.
  • Aus dem Dokument US 2002/0031868 A1 ist ein Halbleiter Flip-Chip Package mit einem Substrat und einem an dem Substrat angeordneten Integrierten Schaltkreis bekannt, bei dem zur Verringerung von Fehlanpassungen zwischen dem Substrat und dem Chip zwei Schichten zwischen dem Substrat und dem Chip angeordnet werden.
  • Aus dem Dokument US 2005/0200028 A1 ist ein Halbleitermodul mit einem Integrierten Schaltkreis bekannt, der allseitig von einem Polymermaterial umgeben ist.
  • Aus dem Dokument US 7 109 061 B2 ist eine Halbleiteranordnung mit einem Chip bekannt, der mit einem Board elektrisch leitend verbunden werden kann. Der Chip ist auf seiner einen Seite mit Lotkontaktelementen versehen. Zum Überbrücken des Abstandes zwischen dem Chip und dem Board weist der Chip eine erste Schicht aus einem ersten Material auf, auf die eine zweite Schicht aus einem anderen Material aufgebracht ist.
  • Aus dem Dokument DE 10 2004 056 534 A1 ist ein Halbleiterbauteil mit einem Halbleiterchip mit Flip-Chip-Kontakten bekannt, mittels welchen das Halbleiterbauteil auf ein übergeordnetes Board montierbar ist. Die Flip-Chip-Kontakte sind dafür mit einer isolierenden thermischen Ausgleichsschicht auf der aktiven Seite umgeben, wobei die Flip-Chip-Kontakte aus der Ausgleichsschicht, die ein Unterfüllmaterial aufweist, herausragen.
  • Aus dem Dokument US 6 194 788 B1 ist ein Halbleitermodul mit einem Chip bekannt, an dessen aktiver Seite eine Mehrzahl von Lothöckern angeordnet ist. Auf der aktiven Seite des Chips ist ferner eine Unterfüllerschicht mit einer Dicke aufgebracht, die im getrockneten Zustand der Schicht im Wesentlichen der Höhe der Lothöcker entsprechen kann, da das Unterfüllerschicht-Material beim Aufschmelzen der Lothöcker als Flussmittel wirkt.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
  • 1 ein Halbleitermodul gemäß einer Ausführungsform der Erfindung;
  • 2 eine schematische Darstellung, gemäß der eine Lösung gemäß einem Ausführungsbeispiel der Erfindung dargestellt ist;
  • 3 ein Material-Kennbild;
  • 4 ein Bespiel eines verwendbaren Materials gemäß einer Ausführungsform der Erfindung;
  • 5 ein weiteres Material-Kennbild;
  • 6 eine Materialübersichtstabelle für verwendbare Materialen gemäß einem Ausführungsbeispiel der Erfindung;
  • 7 ein Halbleitermodul gemäß einer Ausführungsform der Erfindung;
  • 8 ein Verfahrensablauf zum Herstellen eines Halbleitermoduls gemäß einer Ausführungsform der Erfindung;
  • 9 ein Halbleitermodul gemäß einer Ausführungsform der Erfindung;
  • 10 einen Verfahrensablauf zum Herstellen eines Halbleitermoduls gemäß einer Ausführungsform der Erfindung;
  • 11 einen Verfahrensablauf zum Herstellen eines Halbleitermoduls gemäß einer Ausführungsform der Erfindung;
  • 12 einen Verfahrensablauf zum Herstellen eines Halbleitermoduls gemäß einer Ausführungsform der Erfindung;
  • 13 ein Verfahrensablauf zum Herstellen eines Halbleitermoduls gemäß einer Ausführungsform der Erfindung; und
  • 14 ein Halbleitermodul gemäß einer Ausführungsform der Erfindung.
  • Im Rahmen dieser Beschreibung werden die Begriffe ”verbunden”, ”angeschlossen” sowie ”gekoppelt” verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 1 zeigt ein Halbleitermodul gemäß einer Ausführungsform der Erfindung.
  • Anhand des in 1 schematisch dargestellten Halbleitermoduls 1 wird ein Ausführungsbeispiel der Erfindung näher erläutert.
  • Gemäß diesem Ausführungsbeispiel weist das Halbleitermodul 1 einen Integrierten Schaltkreis beispielsweise in Form eines Halbleiterchips 2 auf. Der Halbleiterchip 2 weist auf seiner einen Seite 21, die beispielsweise auch als aktive Seite bezeichnet wird, eine Mehrzahl von elektrischen Anschlüssen in Form von Anschlusspads 22 auf. Auf der Seite 21, an der die Anschlusspads 22 ausgebildet sind, ist eine erste Schicht 3 aufgebracht, die beispielsweise ein bestimmtes Polymermaterial aufweisen kann. Ausgehend von den Anschlusspads 22 sind elektrische Leitungen 5 durch die erste Schicht 3 hindurch bis zur freien Oberfläche 31 der ersten Schicht 3 geführt. Ferner sind an der freien Oberfläche 31 der ersten Schicht 3 Kontaktpads 7 angeordnet, die mit den an der Oberfläche 31 der ersten Schicht 3 freiliegenden Enden der elektrischen Leitungen 5 leitend verbunden sind. An den Kontaktpads 7 können beispielsweise Lotkugeln 7 angeordnet sein. Ein solcherart gestaltetes Halbleitermodul 1 kann mit einem Board 4, beispielsweise in Form einer gedruckten Leiterplatte, verbunden werden, wobei die beispielsweise Lotkugeln 7 mit Kontaktpads 41 des Boards 4 verlötet werden können. Um zu vermeiden, dass es bei Temperaturänderungen aufgrund der unterschiedlichen thermomechanischen Längenausdehnungen der Materialien der ersten Schicht 3 und des Boards 4 zu Beschädigungen beispielsweise der Lötverbindungen aufgrund von Scherkräften kommen kann, weist die dem Halbleiterchip 2 abgewandte freie Oberfläche der ersten Schicht 3 eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche 31 auf, welche der thermomechanischen Längenausdehnung des Boards 4 entspricht. Mit einer solchen Maßnahme kann erreicht werden, dass auf die Kontaktelemente, die zwischen der am Halbleiterchip 2 festgelegten ersten Schicht 3 und dem Board 4 angeordnet sind, keine Scherkräfte aufgrund von verschieden starker Längenausdehnung der Materialien bei Temperaturänderungen einwirken, da sich die freie Oberfläche 31 der ersten Schicht 3 und das Board 4 bei Temperaturänderungen hinsichtlich ihrer Längenausdehnung gleichermaßen verhalten.
  • Im Unterschied zu herkömmlichen Lösungen, bei denen beispielsweise relativ große Lotkugeln zum Verbinden eines Halbleitermoduls mit beispielsweise einer Leiterplatte notwenig waren, mittels derer die unterschiedlichen Längenausdehnungen von Halbleitermodul und Board ausgeglichen bzw. aufgefangen werden sollten, können an einem Halbleitermodul gemäß einer Ausführungsform der Erfindung kleinere Lotkugeln an dem Halbleitermodul vorgesehen werden, da bei Temperaturänderungen auf diese Lotverbindungen nahezu keine Scherkräfte einwirken. Dies ermöglicht zudem, dass an dem Halbleitermodul mehr Anschlüsse vorgesehen werden können, da aufgrund der Verringerung der Größe der Lotkugeln die Möglichkeit besteht, mehr Lotkugeln oder Kontaktpads (Lands) in einem dichteren Raster an dem Halbleitermodul anzuordnen.
  • Wie in der 1 angegeben ist, weist gemäß einer Ausführungsform der Erfindung das Board 4 einen Wärmeausdehnungskoeffizienten (Coefficient of Thermal Expansion, CTE) von etwa 15–16 ppm/K auf und der Halbleiterchip 2, der gemäß dieser Ausführungsform ein Siliziumchip ist, weist einen CTE von etwa 3 ppm/K auf. Die Schicht 3, die gemäß dieser Ausführungsform ein Polymermaterial aufweist, ist in ihrer Dicke so gewählt, dass sie an ihrer dem Halbleiterchip 2 abgewandten freien Oberfläche 31 einen CTE in Ebenenrichtung der Oberfläche 31 mit dem Wert von etwa 16 ppm/K aufweist. Mit anderen Worten ist der Wert der thermomechanischen Längenausdehnung in Ebenenrichtung der freien Oberfläche 31 der ersten Schicht 3, nämlich CTE ~15–16 ppm/K, im Wesentlichen gleich dem Wert der thermomechanischen Längenausdehnung des Boards 4, der ebenfalls CTE ~15–16 ppm/K beträgt. Diese Ausgestaltung ermöglicht eine nahezu spannungsfreie Verbindung zwischen der dem Board, beispielsweise in Form einer Leiterplatte, zugewandten Oberfläche 31 der Schicht 3 und dem Board 4, da die Oberfläche 31 der Schicht 3 und das Board 4 nahezu das gleiche Wärmeausdehnungsverhalten aufweisen.
  • Dem Erlangen der Erkenntnis, wie ein spannungsreduziertes Halbleitermodul (Package) beschaffen sein könnte, das thermomechanische Eigenschaften aufweist, die an thermomechanische Eigenschaften eines Trägers der nächsten Ebene, das heißt beispielsweise einer Leiterplatte, angepasst sind, gingen beispielsweise Überlegungen voraus, die anhand der schematischen Darstellung in 2 erläutert werden. Es wurde überlegt, welche thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche eine freie Oberfläche einer an einem Chip oder einem Wafer festgelegte Schicht aus Polymer aufweist. Gibt es einen Wert der thermomechanischen Längenausdehnung in Ebenenrichtung der Oberfläche bei einer derartigen Schicht, die der thermomechanischen Längenausdehnung (das heißt, dem linearen Wärmeausdehnungskoeffizienten) beispielsweise einer gedruckten Leiterplatte (PCB) entspricht?
  • Bei der Erläuterung der Darstellungen in 2 wird der Einfachheit halber stets von einem Integrierten Schaltkreis in Form eines Chips 2 gesprochen.
  • In der 2AA ist ein Chip 2 mit einer dünnen Polymerschicht 3 auf der Oberseite des Chips 2 dargestellt, wobei die dünne Polymerschicht 3 hier in dem Zustand gezeigt ist, wie sie sich nach dem Auftragen bei höherer Temperatur darstellt. Das heißt, der Umfangsrand der Schicht 31 fluchtet im Wesentlichen bündig mit den Seitenrändern des Chips 2 und die Fläche der freien Oberfläche 31 der Schicht 3 entspricht im Wesentlichen der Fläche der Oberfläche des Chips 2, auf der die Schicht 3 aufgetragen ist. Unter veränderten Temperaturbedingungen, das heißt bei geringerer Temperatur als jener gemäß 2AA, ist die freie Oberfläche der Schicht 3 in Ebenenrichtung nur minimal kleiner, wie aus 2AB ersichtlich ist. Da die Schicht 3 relativ zu dem Chip 2 dünn ausgebildet ist, ist die Möglichkeit der thermomechanischen Längenveränderung der freien Oberfläche 31 der Schicht 3 in Ebenenrichtung der freien Oberfläche beschränkt und nahezu gleich dem CTE des Chips 2.
  • Wird auf einen Chip 2 eine im Vergleich zu 2AB dickere Polymerschicht 30 aufgebracht, wie in 28 bei gleichen Temperaturbedingungen wie gemäß 2AB dargestellt, konnte festgestellt werden, dass der lineare Ausdehnungskoeffizient (CTE) der freien Oberfläche 301 der Schicht 30 in Ebenenrichtung der freien Oberfläche (= CTEsurface) etwa einen Wert aufweist, der zwischen dem CTE des Chips (= CTEbulk) und dem CTE des Polymermaterials (= CTEpolymer-bulk) liegt, da die Beeinflussung der Schicht 30 durch den Chip 2 aufgrund des relativ großen Abstandes von der Oberfläche des Chips 2 zur freien Oberfläche der Polymerschicht 30 geringer ist, als bei der Ausgestaltung gemäß 2AB.
  • Gemäß 2C wurde auf den Chip 2 schließlich eine extrem dicke Polymerschicht 300 aufgebracht, dargestellt bei gleichen Temperaturbedingungen wie gemäß 2AB und 2B. Hierbei konnte festgestellt werden, dass der Wärmeausdehnungskoeffizient (CTE) der freien Oberfläche 3001 der Schicht 300 in Ebenenrichtung der freien Oberfläche (= CTEsurface) etwa einen Wert aufweist, der im Bereich des CTE des Polymermaterials (= CTEpolymer-bulk) liegt. Das bedeutet, dass sich die freie Oberfläche 3001 der Schicht 300 in Ebenenrichtung der freien Oberfläche 3001 folglich nahezu ohne Beeinflussung durch den Chip 2 entsprechend dem CTE des Polymers frei bewegen kann.
  • Die in 2 dargestellten Schichten 3, 30 und 300 weisen für die oben beschriebene Betrachtung jeweils das gleiche Polymermaterial mit speziellen inhärenten Materialeigenschaften auf, das heißt einen materialspezifischen Young's Modulus Y (auch Elastic modulus E) und einen materialspezifischen Wärmeausdehnungskoeffizienten (CTE).
  • In 2D ist schließlich anhand eines Diagramms schematisch die Abhängigkeit der thermomechanischen Längenausdehnung in Ebenenrichtung einer freien Oberfläche (CTEsurface) einer Polymerschicht (3, 31, 300), die an einem Chip 2 festgelegt ist, als Funktion der Dicke der Polymerschicht dargestellt. An der Kurve 10 in der Darstellung gemäß 2D kann abgelesen werden, dass sich die thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche (CTEsurface) mit zunehmender Schichtdicke verändert. Nachdem die thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche (CTEsurface) der an dem Chip festgelegten Polymerschicht bei geringer Dicke nahe dem CTE des Chips ist, steigt der Wert der thermomechanischen Längenausdehnung in Ebenenrichtung einer freien Oberfläche (CTEsurface) mit Zunahme der Dicke der Polymerschicht beständig an. Als Referenz ist in dem Diagramm ferner die Kennlinie A als Wert für den CTE des Boards eingetragen, welcher Wert bei einem herkömmlichen Board etwa 16 ppm/K beträgt, wobei der Schnittpunkt zwischen der Kennlinie A für das Board (CTEBoard) und der Kurve 10 den Wert für die Dicke der Schicht aus Polymer angibt, die die Schicht aufweist, wenn die thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche einen Wert aufweist, der dem CTE des Boards entspricht.
  • Aus dieser Betrachtung kannte die Erkenntnis gewonnen werden, dass die thermomechanische Längenausdehnung in Ebenenrichtung einer freien Oberfläche (CTEsurface) als Funktion der Dicke einer einseitig festgelegten bzw. befestigten Schicht, beispielsweise aus Polymer, und des Young's Modulus des für die Schicht verwendeten Materials einstellbar ist. Daraus folgt, dass es für jede an beispielsweise einem Chip befestigte Schicht aus beispielsweise Polymer, das einen materialspezifischen Young's Modulus und einen materialspezifischen CTE aufweist, einen Wert für die thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche der Schicht gibt, welcher durch Einstellen/Festlegen der Schichtdicke an den Wert des CTE eines Boards (in Form beispielsweise einer gedruckten Leiterplatte) angepasst werden kann.
  • Daraus folgt, dass für die Anpassung der thermomechanischen Längenausdehnung in Ebenenrichtung der freien Oberfläche einer an einem beispielsweise Chip befestigten Schicht zwei Materialparameter wichtig sind, nämlich der Wärmeausdehnungskoeffizient (CTE) und der Young's Modulus (Y) eines speziellen Materials, wobei die Schicht mit einer solchen Dicke auf den Chip aufzutragen ist, dass der Wert für die thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche der Schicht (CTEsurface) dem CTE des Materials entspricht, aus dem das entsprechende Board hergestellt sein soll.
  • In 3 ist dementsprechend ein Kennbild schematisch dargestellt, bei dem in der Horizontalen Werte bezüglich des Young's Modulus und in der Vertikalen Werte bezüglich des CTE angegeben sind, wobei der mit P gekennzeichnete Parameterraum anzeigt, in welchem Polymere tatsächlich existent sind. Mit den Kennlinien D1 bis D6 ist jeweils angegeben, welche Dicke (in um) eine einseitig festgelegte Schicht aus einem bestimmten Material in Abhängigkeit von dessen konkretem Elastizitätsmodul (Young's Modulus) und dessen konkreten Wärmeausdehnungskoeffizienten aufweisen muss, damit die Schicht eine thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche von 16 ppm/K aufweist. Das heißt, die in dem Kennbild eingetragenen beispielgebenden Kennlinien D1 bis D6 bilden jeweils Werte bezüglich der Schichtdicke ab, die jeweils auf Basis eines Young's Modulus-Wertes, eines CTE-Wertes sowie jenes bestimmten CTE-Wertes, der an der Oberfläche der Schicht in Ebenenrichtung zu erzielen ist und in diesem Fall dem CTE beispielsweise einer gedruckten Leiterplatte mit einem Wert von 16 ppm/K entspricht, errechnet wurden. Wenn beispielsweise von einem Material ausgegangen werden soll, das einen Young's Modulus von 1 GPa und einen CTE von etwa 43 ppm/K hat, sollte die Polymerschicht auf dem beispielsweise Chip eine Dicke von etwa 250 um aufweisen, dass der Koeffizient für die thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche der Schicht 16 ppm/K beträgt, wie aus dem Kennbild abgelesen werden kann. Jedes Material hat einen bestimmten CTE und einen bestimmten Young's Modulus, das heißt, dass diese beiden Koeffizienten keine voneinander unabhängigen Materialparameter sind. Mit einem Stern „*” sind in der Darstellung der 3 jeweils Beispiele für im Handel erhältliche Polymermaterialien angegeben.
  • Ein Beispiel für ein konkretes Material ist aus 4 ersichtlich. Dabei handelt es sich um ein Produkt des Herstellers Toray mit der Produktbezeichnung TSA15, das einen materialspezifischen CTE von 67 ppm/K und einen Elastizitätsmodul E (Young's Modulus) von 266 MPa hat und in Form von Beschichtungsfolie bereitgestellt wird. Anhand der Kurve 100 in der Darstellung der 4 ist die sich in Abhängigkeit von der Dicke der auf einem beispielsweise Chip aufgebrachten Schicht ändernde thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche ablesbar. Die Linie A in 4 kennzeichnet dabei einen CTE von 16 ppm/K, der dem CTE eines herkömmlichen Boards entspricht und an den die thermomechanische Längenausdehnung in Ebenenrichtung der freien Oberfläche der Schicht bzw. Folie angepasst werden soll. Wie anhand der Kurve 100 in 4 ersichtlich ist, weist der CTE der freien Oberfläche in Ebenenrichtung der Oberfläche gemäß diesem Ausführungsbeispiel bei einer Schichtdicke von wenigen μm einen wesentlich geringeren Wert auf, als jener des Boards (Linie A), da die Ausdehnungsmöglichkeit der freien Oberfläche mit einer solch geringen Dicke aufgrund der Haftung der Schicht auf dem Chip beschränkt ist. Mit zunehmender Schichtdicke steigt der CTE der freien Oberfläche in Ebenenrichtung der Oberfläche an, bis dieser schließlich den CTE des Boardes (Linie A) erreicht, vergleiche in 4 den Schnittpunkt der Linie A mit der Kurve 100. Projiziert man den Schnittpunkt der Linie A mit der Kurve 100 auf die Koordinate mit den Angaben hinsichtlich der Dicke der Polymerschicht, kann die entsprechende Schichtdicke, hier etwa 150 μm, abgelesen werden. Daraus folgt, dass die abgewandte freie Oberfläche der TSA15 aufweisenden Polymerfolienschicht eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung des Boards entspricht, das heißt etwa 16 ppm/K, wenn die Polymerschicht eine Dicke von etwa 150 μm aufweist.
  • Wenn man wiederum die Materialkennwerte des Produkts mit der Produktbezeichnung TSA15, das heißt den CTE von 67 ppm/K und den Elastizitätsmodul E (Young's Modulus) von 266 MPa in das Kennbild gemäß 3 überträgt, gelangt man zu dem gleichen Ergebnis, wonach die Polymerschicht mit einer Dicke von etwa 150 μm auf einen Integrierten Schaltkreis aufgebracht werden sollte, damit die freie Oberfläche der Polymerschicht eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung des zum Montieren des Integrierten Schaltkreises vorgesehenen Boards entspricht, in diesen Ausführungsbeispiel etwa 16 ppm/K.
  • Die 5 entspricht im Wesentlichen dem Kennbild gemäß 3, wobei in 5 in den mit P gekennzeichneten Parameterraum eine Auswahl von Materialien eingetragen ist, die jeweils mit einem Stern „*” gekennzeichnet sind und mit ihrer Produktbezeichnung versehen sind. Der Übersicht halber ist in 6 eine Übersicht der in 5 eingetragenen Materialien enthalten.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird zusätzlich zu der einen Schicht, die auf die die Anschlüsse aufweisende Seite des Integrierten Schaltkreises aufgebracht wird und deren dem Integrierten Schaltkreis abgewandte freie Oberfläche eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung des Boards entspricht, auf welchem das Halbleitermodul montiert wird, eine weitere Schicht auf die den Anschlüssen abgewandte Seite des Integrierten Schaltkreises aufgebracht, wobei die von dem Integrierten Schaltkreis abgewandte Oberfläche der zweiten Schicht beispielsweise eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung der freien Oberfläche der ersten Schicht entspricht.
  • In 7A ist beispielsweise ein Halbleitermodul mit einem Halbleiterchip 2 und einer auf der Seite 21 der Anschlüsse 22 des Halbleiterchips 2 aufgebrachten Polymerschicht 3 dargestellt, deren freie Oberfläche beispielsweise eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche 31 aufweist, welche der thermomechanischen Längenausdehnung eines Boards (nicht dargestellt) entspricht, wobei das Halbleitermodul in 7A in einem Zustand unter erhöhter Temperatur, wie beispielsweise einer Aushärtetemperatur, dargestellt ist, in dem sich der Halbleiterchip 2 und die Polymerschicht 3 in einem Gleichgewichtszustand hinsichtlich ihrer thermomechanischen Längenausdehnung befinden. Wird das Halbleitermodul gemäß 7A auf Raumtemperatur abgekühlt, kann es aufgrund dessen, dass die Schicht 3 beispielsweise dicker ist als der Halbleiterchip 2, und der Chip einen geringeren CTE aufweist als die Polymerschicht 3, dazu kommen, dass der Halbleiterchip 2 aufgrund der größeren thermomechanischen Längenänderung (hier Schrumpfung) der Polymerschicht und damit das gesamte Halbleitermodul 2 gekrümmt werden, wie aus 7B ersichtlich ist.
  • Um dies zu vermeiden, kann beispielsweise auch auf die den Anschlüssen 22 abgewandte Seite des Halbleiterchips eine weitere Schicht 33, im Folgenden auch als zweite Schicht 33 bezeichnet, aufgebracht werden, wie in 7C dargestellt ist, wobei das die zwei Schichten 3 und 33 aufweisende Halbleitermodul in 7C in einem Zustand unter erhöhter Temperatur dargestellt ist, so dass sich die Schichten 3 und 33 und der Halbleiterchip 2 in einem Gleichgewichtszustand befinden, die zweite Schicht 33 bezüglich der ersten Schicht 3 folglich zum Spannungsausgleich dient. Wird das Halbleitermodul gemäß 7C auf Raumtemperatur abgekühlt, verbleiben der Halbleiterchip 2 sowie die erste Schicht 3 und die zweite Schicht 33 eben und werden nicht gekrümmt, wie aus 7D ersichtlich ist, da mittels der zweiten Schicht 33 die von der ersten Schicht 3 erzeugte und auf den Halbleiterchip 2 einwirkende Biegespannung (vergleiche 7B) ausgeglichen wird. Durch Anordnen der oben näher beschriebenen ersten Schicht 3 auf einem Halbleiterchip 2 und das zusätzliche Anordnen der zweiten Schicht 33 auf dem Halbleiterchip 2 kann beispielsweise ein Gehäuse für beispielsweise blanke Chips oder Dice bereitgestellt werden, welches bei einer Temperaturänderung keine Krümmungen oder Aufwerfungen erfährt und mittels dessen nach dem Anordnen an beispielsweise einem Board 4 ferner eine biegespannungsfreie Verbindung zwischen Board und Halbleitermodul (bzw. Gehäuse) auch bei Temperaturänderungen gewährleistet wird, da die dem Board 4 zugewandte freie Oberfläche 31 zumindest der ersten Schicht 3 eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, die der thermomechanischen Längenausdehnung des Boards 4 entspricht.
  • Die auf die den Anschlüssen 22 abgewandte Seite des Halbleiterchips 2 aufgebrachte zweite Schicht 33 kann aber auch anders als beschrieben eingerichtet sein, das heißt, es ist nicht zwingend, dass die dem Halbleiterchip 2 abgewandte freie Oberfläche der zweiten Schicht eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, die jener der ersten Schicht entspricht, solange die zweite Schicht 33 geeignet ist, eine durch die erste Schicht 3 zu erwartende Krümmung des Halbleitermoduls bei Temperaturänderung auszugleichen. Das heißt, dass die zweite Schicht 33 im wesentlichen zur Kompensierung der von der ersten Schicht 3 bei Temperaturänderungen auf den Integrierten Schaltkreis bzw. den Halbleiterchip 2 möglicherweise aufgebrachten Biegekraft eingerichtet sein kann.
  • Auch wenn das gemäß 7 beschriebene Ausführungsbeispiel eines Halbleitermoduls anhand eines Halbleiterchips 2 beschrieben wurde, soll verstanden werden, dass der Integrierte Schaltkreis jeder der erläuterten Ausführungsbeispiele, welcher mit der ersten Schicht oder mit der ersten Schicht und der zweiten Schicht versehen wird, auch ein so genannter Chip-Stapel sein kann, bei dem die Leitungen zwischen den gestapelten Chips direkt durch das beispielsweise Silizium (von der Vorderseite auf die Rückseite) geführt sind (Thru-Si-Via stacking). Ein solcher Chip-Stapel kann auch auf Waferebene bereitgestellt werden. Im Falle eines beispielsweise Chip-Stapels/Wafer-Stapels kann die beschriebene erste Schicht auf jener Seite des Chip-Stapels/Wafer-Stapels angeordnet werden, die für das Bonden mit der nächsten Ebene, wie beispielsweise einer Leiterplatte, vorgesehen ist. Wahlweise kann die zweite Schicht dann an die der ersten Schicht abgewandte Seite des Chip-Stapels/Wafer-Stapels angeordnet werden.
  • Gemäß einer weiteren Ausführungsform, dargestellt in 8, weist ein Halbleitermodul, aufweisend beispielsweise einen Integrierten Schaltkreis in Form eines Halbleiterchips 2, die erste Schicht 3, die beispielsweise die gemäß 1 beschriebenen Eigenschaften aufweist, die zweite Schicht 33, und mindestens eine elektrische Leitung 5 auf, die von einem der Anschlüsse, in Form von Anschlusspads 22 an dem Halbleiterchip 2 ausgebildet sind, und durch die erste Schicht 3 hindurch zu deren freier Oberfläche 31 geführt ist. Gemäß einer Ausführungsform weist der Halbleiterchip 2 eine Vielzahl von Anschlusspads 22 auf, von der eine entsprechende Vielzahl von elektrischen Leitungen 5 durch die Schicht 3 bis zur freien Oberfläche der Schicht 3 geführt sind (8B). Gemäß einer Ausführungsform der Erfindung kann die elektrische Leitung 5 ein Material aufweisen, das einen Wärmeausdehnungskoeffizienten hat, der ähnlich dem Wärmeausdehnungskoeffizienten des Materials der ersten Schicht 3 ist.
  • In 8A ist das Halbleitermodul mit dem Halbleiterchip 2 und der ersten Schicht 3 und der zweiten Schicht 33 unter Raumtemperaturbedingungen gezeigt, wobei ersichtlich ist, dass die erste Schicht 3 und die zweite Schicht 33, jeweils ausgehend von der Verbindungsebene mit dem Halbleiterchip 2, in Richtung zur freien Oberfläche 31 bzw. 331 hin einen geschrumpften Querschnitt aufweist.
  • Wie ferner aus 8A ersichtlich ist, weist die erste Schicht 3 zunächst eine Vielzahl von Durchkontaktierungslochern (Vias) 51 auf, die sich jeweils von einem Anschlusspad 22 des Halbleiterchips 2 durch die Schicht 3 erstrecken. Diese Durchkontaktierungslöcher 51 können beispielsweise mittels Laser, mittels Photolithographie oder mittels Trockenätzens in die Schicht 3 eingebracht worden sein.
  • Wie aus 8S ersichtlich ist, wird in diese Durchkontaktierungslöcher 51 beispielsweise ein leitfähiges Material eingebracht, von dem die Leitungen 5 zum elektrisch leitenden Verbinden des Halbleitermoduls mit einer nächsten Ebene, beispielsweise in Form einer gedruckten Leiterplatte (nicht dargestellt), gebildet werden können.
  • Auf die an der freien Oberfläche 31 der Schicht 3 freiliegenden Endabschnitte der Leitungen 5 können schließlich Kontaktelemente 7 beispielsweise in Form von Lotperlen oder Kontaktflächenpads aufgebracht werden, wie aus 8C ersichtlich ist.
  • Wenn der Halbleiterchip 2 gemäß 8C einer Temperaturänderung, das heißt einer relativ zur Raumtemperatur erhöhten Temperatur ausgesetzt wird, erfolgt eine zumindest leichte Deformation der Polymerschicht aufgrund deren Wärmeausdehnung sowohl in x-Richtung, in y-Richtung als auch in z-Richtung, das heißt, je dicker die Polymerschicht 3 ist, umso größer ist deren Deformation. Beispielweise bei relativ großen Halbleiterchips, bei denen Durchkontaktierungen in der Polymerschicht einen relativ großen Abstand zum neutralen Punkt (DNP) aufweisen können, kann die Deformation der Polymerschicht unerwünschte Auswirkungen auf die Verbindung zwischen dem Halbleiterchip und dem Board hervorrufen, indem trotz spannungsfreier Verbindung mittels beispielsweise Lotverbindungen zwischen Halbleiterelement und Board zumindest eine Restspannungskomponente verbleibt. Mit anderen Worten erfolgt neben der bereits beschriebenen Längenveränderung der freien Oberfläche der Polymerschicht auch eine spezielle Materialbewegung innerhalb der Schicht, wobei die Durchkontaktierungen in der Polymerschicht außer einer leichten Deformation in x-Richtung und in y-Richtung unterzogen zu werden, auch in z-Richtung deformiert, das heißt gedehnt, werden, so dass sich die Durchkontaktierungen bei erhöhter Temperatur leicht bogenförmig darstellen.
  • In 8D ist das Halbleitermodul gemäß 8C bei höherer Temperatur, die beispielsweise der maximalen Betriebstemperatur entsprechen kann, dargestellt, wobei ersichtlich ist, dass sowohl die erste Schicht 3 als auch die zweite Schicht 33, die auf dem Halbleiterchip 2 aufgebracht sind, bei dieser erhöhten Temperatur jeweils in x-Richtung, y-Richtung und z-Richtung eine Wärmeausdehnung erfahren haben. Wie bereits geschildert, weisen auch die Leitungen 5 eine Wärmeausdehnung auf, wobei die Leitungen 5 insbesondere in z-Richtung gedehnt wurden.
  • Um eine spannungsfreie Verbindung auch zwischen den Anschlusspads 22 eines Halbleitermoduls 2 und den beispielsweise Lotkugeln 7 an der freien Oberfläche der Polymerschicht bereitzustellen, ist gemäß einer Ausführungsform der Erfindung vorgesehen, für die Leitungen 5 (Verbindungen) ein geeignetes Material zu verwenden, dessen Materialeigenschaften hinsichtlich Elastizität und Wärmeausdehnung so an die Materialeigenschaften des Polymermaterials angepasst ist, dass das Leitungsmaterial der Ausdehnung des Polymermaterials folgen kann und ferner auch die auftretende Scherbelastung/Schubspannung aufnehmen kann. Das bedeutet, dass das Leitungsmaterial eine Wärmeausdehnung, das heißt einen CTE, aufweisen sollte, die/der im Bereich des CTE des Polymermaterials der Schicht liegt (wichtig für das Ausdehnungsverhalten in z-Richtung) und dessen Young's Modulus nicht höher ist, als der Young's Modulus des Polymermaterials der Schicht, so dass die Leitung bzw. das Leitungsmaterial eine größere oder zumindest gleiche Elastizität aufweist und die Leitung 5 eine auf die Leitung 5 seitlich einwirkende Schub- bzw. Scherkraft aufnehmen kann, ohne dass die Leitung 5 zerstört wird.
  • Wenn beispielsweise für die Schicht 3 ein Polymerfolienmaterial mit einem CTE von etwa 60 ppm/K verwendet wird (beispielsweise Toray TSA15, dessen E-Modul etwa 270 MPa ist), kann für die Leitungen 5 beispielsweise ein elektrisch leitendes Füllmaterial verwendet werden, dessen CTE im Wesentlichen dem CTE des Polymerfolienmaterials entspricht und dessen E-Modul (oder Young's Modulus) nicht höher ist als jener des Polymerfolienmaterials der Schicht 3. Als Füllmaterial ist folglich beispielsweise eine Silberpaste mit der Produktbezeichnung X-43-5603-7 des Herstellers ShinEtzu geeignet, welche einen CTE von etwa 55 ppm/K und einen E-Modul von kleiner als 50 MPa aufweist.
  • Mit einem Halbleitermodul gemäß der in 8D dargestellten Ausführungsform, dessen zumindest erste Schicht 3 die Eigenschaften der unter Bezugnahme auf 1 beschriebenen Schicht 3 aufweist, und bei dem die von den Kontaktpads 22 des Halbleiterchips 2 durch die Schicht 3 bis zu deren freien Oberfläche 31 geführten Leitungen 5 aus einem Material sind, dessen CTE im Wesentlichen dem CTE des Polymerschichtmaterials entspricht, und dessen E-Modul nicht größer ist, als der E-Modul des Polymerschichtmaterials, kann folglich ein Produkt, beispielsweise in Form eines gehäusten Chips, bereitgestellt werden, das sich durch eine einfache Gehäusestruktur (erste und zweite Schicht), hohe Betriebssicherheit (Anpassung der thermomechanischen Längenausdehnung der das Gehäuse bildenden ersten Schicht an das Material der nächsten Montageebene), einer geringen Geometrie und durch geringere Herstellungskosten auszeichnet.
  • In 9 ist ein weiteres Ausführungsbeispiel für ein Halbleitermodul gemäß der Erfindung erläutert.
  • Gemäß dieser Ausführungsform wird als erster Schritt (A) ein Integrierter Schaltkreis, in Form eines geschliffenen Wafers, Dies oder Chips 2 bereitgestellt, der an seiner einen Seite 21 freiliegende Anschlusspads 22 aufweist. Üblicherweise weist der Integrierte Schaltkreis eine Dicke von 50–300 μm auf.
  • In einem nächsten Schritt (B) wird der Integrierte Schaltkreis, das heißt, beispielsweise der Chip 2, sowohl auf seiner aktiven Seite 21, dass heißt der Seite, an der die Anschlusspads 22 angeordnet sind, mit einer Polymerschicht 3 als auch auf seiner inaktiven Seite mit einer Polymerschicht 33 versehen. Das Aufbringen der Polymerschichten 3 und 33 kann beispielsweise mittels Laminierens von Polymerfolien oder Nassbeschichtens, wie beispielsweise Sprühens, Spin-Coatings oder Druckens, erfolgen. Es versteht sich, dass zumindest die Polymerschicht 3 an ihrer dem Chip 2 (Integrierten Schaltkreis) abgewandten freien Oberfläche eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung des Boards entspricht, auf welchem das Halbleitermodul späterhin montiert werden soll. Die Polymerschicht 33 kann als Antistresslage vorgesehen werden.
  • Als nächstes werden, wie in Darstellung (C) gezeigt, Durchkontaktierungen 51 durch die Polymerschicht 3 erzeugt, wobei sich beispielsweise jeweils eine Durchkontaktierung bzw. jeweils ein Durchgangsloch 51 von einem der Anschlusspads 22 des Chips 2 her erstreckt. Die entsprechenden Durchgangslöcher können beispielsweise mittels Laser-, Photolithographie- oder Trockenätz-Technik hergestellt werden.
  • Anschließend werden, wie in Darstellung (D) verdeutlicht, Verbindungen zwischen den Anschlusspads 22 des Chips 2 und Pads an der freien Oberfläche 31 der Polymerschicht 3 realisiert. Diese Verbindungen bzw. Leitungen 5 können beispielsweise in Form von Dünnfilm-Leitungen 52 oder beispielsweise durch Füllen der Durchgangslöcher 51 mit einem Metall 53, wie beispielsweise Lot, oder einem leitenden Polymermaterial 53 hergestellt werden. Abschließend kann bei dieser Ausführungsform auf der freien Oberfläche 31 der Polymerschicht 3 eine Lotstopp-Schicht 8 entsprechend aufgebracht werden, bevor schließlich beispielsweise Lotkugeln 72 oder 73 auf die freiliegenden Endabschnitte der Dünnfilm-Leitungen 52 bzw. auf das freiliegende Ende des die Leitungen 5 bildenden Metalls oder leitenden Polymers aufgebracht werden.
  • Anhand der 10 wird ein Halbleitermodul gemäß einer weiteren Ausführungsform der Erfindung erläutert.
  • Gemäß dieser Ausführungsform wird als erster Schritt (A) wiederum ein Integrierter Schaltkreis, beispielsweise in Form eines geschliffenen Wafers, Dies oder Chips 2 bereitgestellt, der an seiner einen Seite 21 freiliegende Anschlusspads 22 aufweist. Üblicherweise weist der Integrierte Schaltkreis eine Dicke von 50–300 μm auf.
  • Gemäß einem nächsten Schritt (B) werden die Anschlusspads 22 des Chips 2 mit elektrisch leitenden Leitungsabschnitten gekoppelt, die in Form von Stud wire bonds 54, von auf Sockeln angeordneten Dünnfilm-Leitungsabschnitten 55, von Metallpfosten (metal studs) 56 aus beispielsweise Kupfer, oder Lotpfosten (solder studs) gebildet werden.
  • Anschließend erfolgt, wie in Darstellung (C) gezeigt, das Beschichten des Chips 2 mit der Polymerschicht 3 und mit der Polymerschicht 33, das mittels beispielsweise eines Spritzgussverfahrens oder durch Laminieren von Polymerfolie erfolgen kann, wobei die bereits erzeugten Leitungsabschnitte 5 (54 bzw. 55 bzw. 56) in das Polymermaterial eingeformt werden. Dabei wird vorgesehen, dass die von den Anschlusspads 22 abgewandten Endabschnitte der Leitungsabschnitte 5 frei von dem Polymer verbleiben oder nachträglich freigelegt werden.
  • Anschließend kann, Darstellung (D), auf die freie Oberfläche 31 der Polymerschicht 3 eine Lotstopp-Schicht 8 entsprechend aufgebracht werden, bevor schließlich beispielsweise Lotkugeln bzw. Lothöcker 72 oder 73 auf den freiliegenden Endabschnitt der entsprechenden Leitungsabschnitte (54 bzw. 55 bzw. 56) angeordnet werden, Darstellung (E).
  • Anhand der 11 wird eine weitere beispielgebende Ausführungsform bezüglich des Herstellens eines Halbleitermoduls gemäß der Erfindung beschrieben.
  • Nachdem beispielsweise auf Waferebene alle Prozessschritte erfolgt sind, kann ein Wafer in Dice 2 vereinzelt werden, wobei der Wafer zum Vereinzeln beispielsweise mit seiner einen Seite auf einer Haftfolie (dicing tage) 9 aufliegt, wie in Darstellung (A) gezeigt ist.
  • Der nächste Verfahrensschritt (B) umfasst beispielsweise das Abheben der einzelnen Dice oder Chips 2 von der Haftfolie 9 und das anschließende Positionieren bzw. Ablegen auf einer Polymerfolie 33, wobei die Chips 2 bei dieser Ausführungsform face-up, also mit der aktiven Seite nach oben, und mit einem Abstand zwischen sich auf der Polymerfolie 33 positioniert werden. Gemäß einer anderen, nicht gezeigten Ausgestaltung können die Chips auch zunächst face-down auf einer Polymerfolie abgelegt werden.
  • Im nachfolgenden Schritt (C) wird auf die aktive Oberseite der Mehrzahl von Chips 2 eine weitere Polymerfolie 3 durch Laminieren aufgebracht.
  • Im nachfolgenden Schritt (D) werden die beiden Polymerfolien 3 und 33, die auf den aktiven bzw. auf den inaktiven Seiten der Chips 2 aufliegen, unter Wärme beispielsweise mittels einer aus der PWB-Technologie bekannten hydraulischen Pressmaschine zusammengepresst, wobei das Verpressen derart gesteuert erfolgt, dass als Ergebnis die Polymerschicht 3 auf der aktiven Chipseite und beispielsweise auch die Polymerschicht 33 auf der inaktiven Chipseite eine solche vorbestimmte Schichtdicke aufweisen, dass beispielsweise die der aktiven Seite der Chips 2 zugeordnete freie Oberfläche 31 der Polymerschicht 3 mit einer thermomechanischen Längenausdehnung in Ebenenrichtung der Oberfläche 31 eingerichtet wird, welche der thermomechanischen Längenausdehnung eines Boards entspricht, auf das das Halbleitermodul letztlich montiert werden soll. Durch das Verpressen der beiden Polymerschichten 3 und 33 unter Wärme erfolgt beispielsweise ein Aufschmelzen des Polymermaterials, so dass Bestandteile des Polymermaterials in die Lücken 91 zwischen einander benachbarter Chips 2 verdrängt werden, wobei das in die Lücken 91 verdrängte Polymermaterial eine homogene Verbindung eingeht.
  • Im nächsten Schritt (E) erfolgt dann beispielsweise das bereits beschriebene Herstellen von Durchkontaktierungslöchern 51 durch die die Anschlusspads 22 abdeckende Polymerschicht 3.
  • Anschließend, Schritt (F), kann eine Umverdrahtung 57 der freigelegten Anschlusspads 22 des Chips 2 beispielsweise mittels Dünnfilm- oder Dickfilmtechnologie wie beispielsweise Sputtern, Galvanisieren oder Lithographieren erfolgen.
  • Daraufhin kann im Schritt (G) das Aufbringen einer Lotstopp-Schicht 8 und anschließend das Anordnen von Kontaktelementen in Form von beispielsweise Lotkugeln 72 erfolgen.
  • Im Schritt (H) schließlich erfolgt ein Vereinzeln der in das Polymermaterial eingebetteten Chips 2 in einzelne Halbleitermodule, indem ein Trennen der kompletten Anordnung jeweils im Bereich zwischen nebeneinander positionierten Chips 2 erfolgt.
  • Auf die anhand der 11 beschriebene Herstellungsweise kann eine Vielzahl von Chips 2 auf einer Ebene, das heißt gleichzeitig, zu Halbleitermodulen verarbeitet werden.
  • Anhand der 12 wird eine weitere beispielgebende Ausführungsform bezüglich des Herstellens eines Halbleitermoduls beschrieben.
  • Die in der Darstellung (A) der 12 gezeigte Anordnung entspricht beispielsweise der im Zusammenhang mit der Darstellung (E) gemäß 11 beschriebenen Anordnung, so dass es an dieser Steile keiner zusätzlichen Erläuterung hinsichtlich der Darstellung (A) bedarf.
  • Im Unterschied zur Anordnung in der Darstellung (F) der 11, erfolgt das Herstellen einer Umverdrahtung 571 der freigelegten Anschlusspads 22 des Chips 2 (auch hier beispielsweise mittels Dünnfilm- oder Dickfilmtechnologie wie beispielsweise Sputtern, Galvanisieren oder Lithographieren) jedoch derart, dass Abschnitte der Umverdrahtung 571 entlang der Oberfläche 31 der Polymerschicht 3 bis in Bereiche geführt sind, die sich über die Ränder der in das Polymer eingebetteten Chips 2 erstrecken (fan-out region).
  • Daraufhin kann im Schritt ( C ) das Aufbringen einer Lotstopp-Schicht 8 und anschließend das Anordnen von Kontaktelementen in Form von beispielsweise Lotkugeln 72, hier auch in den fan-out Bereichen, erfolgen.
  • Im Schritt (D) schließlich erfolgt wiederum das Vereinzeln der in das Polymermaterial eingebetteten Chips 2 in einzelne Halbleitermodule.
  • Anhand der 13 wird ein weiteres Ausführungsbeispiel näher beschrieben.
  • Gemäß der Schrittfolge in der Darstellung (A) der 13 erfolgt zunächst das Vereinzeln eines Wafers in einzelne Dies bzw. Chips 2, das Abheben der Chips 2 von der Haftfolie 9, das Aufsetzen der Chips 2, hier face-down, auf eine Polymerfolie 3 (vergleiche auch die Schrittfolgen gemäß der Darstellungen (A) und (B) in 11) und anschließend das Befestigen eines weiteren Chips 20 beispielsweise auf jeweils einen der auf der Polymerfolie 3 angeordneten Chip 2 derart, dass der jeweils weitere Chip 20 mit seiner inaktiven Seite der inaktiven Seite des Chips 2 zugewandt ist. Die Chips 2 und 20 können beispielsweise durch Kleben miteinander verbunden werden. Mit dieser Anordnung wird folglich ein Chip-Stapel, aufweisend zwei an inaktiven Seiten miteinander verbundene Chips 2, 20 (back-to-back stack) bereitgestellt, der beispielsweise eine Gesamtdicke von weniger als 500 μm aufweisen kann.
  • Gemäß der Schrittfolge in der Darstellung (B) der 13 wird auf die aktive, freiliegende Seite der Mehrzahl von Chips 20 eine weitere Polymerfolie 33 durch Laminieren aufgebracht, wobei die beiden Polymerfolien 3 und 33 anschließend unter Wärme beispielsweise mittels einer hydraulischen Pressmaschine zusammengepresst werden. Wie bereits hinsichtlich der Ausführungsform gemäß 11 beschrieben, erfolgt das Verpressen derart gesteuert, dass als Ergebnis hier sowohl die Polymerschicht 3 als auch die Polymerschicht 33 im Bereich des jeweiligen Chips 2 bzw. 20 eine solche vorbestimmte Schichtdicke aufweisen, dass beispielsweise die jeweilige freie Oberfläche 31 bzw. 331 der Polymerschichten 3 und 33 mit einer thermomechanischen Längenausdehnung in Ebenenrichtung ihrer freien Oberfläche 31 eingerichtet wird, welche beispielsweise der thermomechanischen Längenausdehnung eines Boards entspricht, auf das das Halbleitermodul letztendlich montiert werden soll. Durch das Verpressen der beiden Polymerschichten 3 und 33 unter Wärme erfolgt beispielsweise ein Aufschmelzen des Polymermaterials, so dass Bestandteile des Polymermaterials in die Lücken 91 zwischen einander benachbarter Chip-Stapel verdrängt werden, wobei das in die Lücken 91 verdrängte Polymermaterial eine homogene Verbindung eingeht. Nach dem Verpressen der beiden Polymerschichten zu einem den Chip-Stapel umgebenden Gehäuse erfolgt das Herstellen von Durchkontaktierungslöchern 51 von den freien Oberseiten der Polymerschichten 3 und 33 durch diese hindurch zu den Anschlusspads 22 jedes der beiden Chips 2 und 20. Darüber hinaus werden zusätzlich Durchkontaktierungslöcher 551 erzeugt, beispielsweise durch Laser, von denen jeweils eines sich von der einen Oberfläche 31 bis zu der anderen Oberfläche 331 und mit einem Abstand seitlich neben einem jeweiligen Chip-Stapel erstrecken. Wie aus der Darstellung (C) der 13 ersichtlich ist, wurde eine Umverdrahtung 57 von den Anschlusspads 22 zu der entsprechenden Oberseite 31, 331 der jeweiligen Polymerschicht 3 bzw. 33 hin, und ferner eine Verbindungsleitung 572 erzeugt, die durch die Durchkontaktierungslöcher 551 hindurchgeführt ist und eine elektrisch leitende Verbindung zwischen den beiden Chips 2 und 20 eines jeden Chip-Stapels bildet. Das Herstellen der Umverdrahtungen 57 sowie der Verbindungsleitungen 572 kann beispielsweise mittels Dünnfilm- oder Dickfilm-Technik, wie beispielsweise durch chemisches Beschichten oder durch galvanisches Beschichten oder durch ein so genanntes ”Conductive plugging”, anschaulich einem Herstellen einer elektrisch leitfähigen Verbindung, erfolgen. Wie aus der Darstellung (D) der 13 ersichtlich ist, erfolgt anschließend ein Beschichten der Anordnung mit beispielsweise einer Polymerschicht 800, die die Umverdrahtung 57 und die Verbindungsleitungen 572 im Wesentlichen abdeckt, dann das Öffnen der Polymerschicht 800 an den Stellen der Umverdrahtung 57, an denen Kontaktelemente angeordnet werden sollen, das Aufbringen einer Lotstopp-Schicht 8 und schließlich das Anbringen von kleinen Kontaktelementen in Form von beispielsweise kleinen Lotkugeln 72 auf den freigelegten Abschnitten der Umverdrahtung 57. Das Auftragen der einzelnen beschriebenen Schichten kann wiederum mittels Dünnfilm- oder Dickfilm-Technik, Spin-Coatings, Sprühens oder Druckens erfolgen. Anschließend kann die so hergestellte Anordnung durch Trennen mit Abstand um die in die vereinheitlichte Polymerschicht eingebetteten Chip-Stapel herum in einzelne Halbleitermodule vereinzelt werden.
  • In 14 ist eine weitere Ausführungsform eines Halbleitermoduls dargestellt.
  • In der Darstellung (A) der 14 ist ein Halbleitermodul gezeigt, dessen Herstellungsschritte in der 12 beschrieben wurden. Der Chip 2 des dargestellten Halbleitermoduls ist im Wesentlichen vollständig in einem Gehäuse aus Polymermaterial aufgenommen. Von den Anschlusspads 22 des Chips 2 her sind Leitungsabschnitte 57 durch die den Chip 2 an seiner aktiven Seite abdeckende Polymerschicht 3 hindurch bis zu deren freien Oberfläche 31 geführt, wobei die Leitungsabschnitte 57 beispielsweise mittels Umverdrahtungstechnologie hergestellt worden sind. Ferner kann auf dieser Oberfläche 31 eine Lotstopp-Schicht 6 und eine Vielzahl von Lotkugeln 72 angeordnet sein.
  • Gemäß der Darstellung (S) in der 14 weist der der aktiven Seite des Chips 2 abgewandte Gehäuseabschnitt, das heißt der Polymerschichtabschnitt 33 eine Vielzahl von Öffnungen 500 auf, die sich jeweils bis zu der inaktiven Seite des Chips 2 erstrecken.
  • Wie aus der Darstellung (C) ersichtlich ist, kann an die Rückseite des Halbleitermoduls, das heißt an die den Kotaktelementen abgewandte Seite, ein Kühlkörper 600 angeordnet werden, der beispielsweise aus einem Material hergestellt sein kann, das sehr gute Wärmeleiteigenschaften aufweist. Der Kühlkörper 600 gemäß dieser Ausführungsform weist beispielsweise eine der Anzahl der Öffnungen 500 entsprechende Anzahl von Vorsprüngen 601 auf, die in die Öffnungen 500 eingesetzt sind. Zum Befestigen des Kühlkörpers 600 an dem Halbleitermodul kann beispielsweise zusätzlich ein Kleber mit guten Wärmeleiteigenschaften verwendet werden. Da das Halbleitermodul gemäß 14 mit der ersten Polymerschicht und mit der zweiten Polymerschicht auf dem Integrierten Schaltkreis bzw. Chip 2 ausgestattet ist, die durch ein Spritzgussverfahren oder durch Folienlamination auf den Integrierten Schaltkreis aufgebracht sind, ist gewährleistet, dass das Halbleitermodul unter sich ändernden Temperaturbedingungen nicht verbogen wird, so dass von dem Halbleitermodul auf das Kühlelement 600 keine Spannungen übertragen werden sollten, damit die Verbindung zwischen Kühlelement 600 und Halbleitermodul beständig ist und folglich für eine dauerhafte gute Ableitung von Wärme von dem Chip 2 gesorgt ist.
  • Auch wenn es nicht im Einzelnen detailliert genannt wurde, weisen die beispielsweise anhand der Figuren näher beschriebenen Ausführungsformen eines Halbleitermoduls jeweils zumindest an der Seite des Integrierten Schaltkreises, an der die Anschlusspads/Anschlüsse ausgebildet sind, eine Polymerschicht auf, deren dem Integrierten Schaltkreis abgewandte freie Oberfläche eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung des Boards entspricht, auf welchem das Halbleitermodul zu montieren ist.
  • Bei denjenigen Ausführungsformen, bei denen auch an der anderen Seite des Integrierten Schaltkreises eine Polymerschicht (auch als zweite Schicht bezeichnet) ausgebildet ist, kann auch die von dem Integrierten Schaltkreis abgewandte Oberfläche dieser zweiten Schicht eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweisen, welche beispielsweise im Wesentlichen der thermomechanischen Längenausdehnung der freien Oberfläche der ersten Polymerschicht entspricht. Diese zweite Polymerschicht kann beispielsweise als Spannungsausgleichsschicht dienen.
  • Auch wenn anhand der Ausführungsbeispiele jeweils von einer Schicht bzw. zwei Schichten gesprochen wird, kann in diesem Zusammenhang unter einer Schicht oder unter den zwei Schichten in Verbindung mit dem Integrierten Schaltkreis ein Gehäuse verstanden werden.
  • Da das Halbleitermodul gemäß einer der beschriebenen Ausführungsformen hinsichtlich seiner Längenausdehnung ein thermomechanisches Verhalten aufweist, welches im Wesentlichen nahe dem thermomechanischen Verhalten der nächsten Montageebene, wie beispielsweise eine Leiterplatte, aufweist, ergeben sich Vorzüge, von denen einige beispielgebend nachfolgend genannt werden.
  • Da zwischen dem Halbleitermodul, das heißt dem mit der Schicht versehenen Integrierten Schaltkreis, der in Form beispielsweise eines Wafers, eines Dies, eines Chips oder eines Chip-Stapels ausgebildet sein kann, und dem Board bzw. dem Material der nächsten Montageebene, die beispielsweise in Form einer gedruckten Leiterplatte (PCB) ausgebildet sein kann, nahezu keine Spannungen aufgrund der thermomechanischen Längenausdehnung des Halbleitermoduls und des Boards auftreten, werden auf die Verbindungs- bzw. Kontaktelemente, wie beispielsweise Lotkugeln, zwischen Halbleitermodul und Board nahezu keine beispielsweise Scherkräfte aufgebracht, das heißt, die Verbindungs- bzw. Kontaktelemente haben folglich nahezu keine thermomechanische Funktion zu erfüllen. Das führt dazu, dass das Vorsehen von relativ großen Lotkugeln (300–450 μm) aus mechanischen Gründen bei einem Halbleitermodul gemäß einer Ausführungsform der Erfindung folglich nicht mehr notwenig ist. Um eine gute thermomechanische Zuverlässigkeit des Halbleitermoduls zu erzielen, ist es ausreichend, Kontaktflächen für ein Land Grid Array (LGA) auszubilden. Auf diese Weise kann der Abstand zwischen dem Halbleitermodul und dem Board wesentlich verringert werden.
  • Die kleineren Lotverbindungselemente können mittels kleinerer Kontaktflächenpads an dem Integrierten Schaltkreis (z. B. Chip) und an dem Board (z. B. Leiterplatte) realisiert werden. Die gegenwärtig beispielsweise übliche Größe der Kontaktflächenpads von 250–350 μm kann, abhängig von der Anzahl der vorgesehenen Verbindungen, beispielsweise auf etwa 75–200 μm verringert werden. Auf diese Weise kann an dem Integrierten Schaltkreis sowie an dem Board mehr Freiraum bzw. Platz zum Verdrahten zwischen den Kontaktflächen bereitgestellt werden, wodurch sich das Verdrahten einfacher gestaltet.
  • Da sowohl die beispielsweise Lotkugeln (bzw. Lotperlen, bzw. Lothöcker) als auch die Kontaktflächen kleiner gestaltet werden können, sind die Störungen verursachenden (parasitären) Flächen kleiner, so dass ein Gewinn hinsichtlich von Verbindungsstöreinflüssen aufgrund geringer Kapazität/Induktanz erreicht werden kann.
  • Da die Polymerschicht an bzw. auf dem Integrierten Schaltkreis relativ dick ist, kommt es nur zu sehr geringem Übersprechen oder Störungen bei jenen Ausführungsformen, bei denen eine Umverdrahtungsschicht (Redistribution Layer) über der aktiven Fläche des Integrierten Schaltkreises (aktive Chipseite) angeordnet ist.
  • Beispielsweise für Speicherchipgehäuse (memory packages), deren Kontaktpads beispielsweise entlang einer mittigen Linie angeordnet sind, für die eine Umverdrahtung notwendig sein kann, stellt das Halbleitermodul gemäß einer Ausführungsform einen zusätzlichen Funktionsgewinn dar.

Claims (31)

  1. Halbleitermodul, das zum Montieren auf einem Board eingerichtet ist, wobei das Board ein Material mit einer spezifischen thermomechanischen Längenausdehnung aufweist, wobei das Halbleitermodul aufweist: • zumindest einen Integrierten Schaltkreis mit Anschlüssen auf zumindest einer Seite des Integrierten Schaltkreises, und • zumindest eine erste Schicht, die ein Material mit einer spezifischen thermomechanischen Längenausdehnung aufweist und die auf der die Anschlüsse aufweisenden Seite des Integrierten Schaltkreises aufgebracht ist, wobei • die erste Schicht eine solche Dicke aufweist, dass die dem Integrierten Schaltkreis abgewandte freie Oberfläche der ersten Schicht eine gegenüber der spezifischen thermomechanischen Längenausdehnung des Materials der ersten Schicht derart veränderte thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, dass diese der thermomechanischen Längenausdehnung des Boards entspricht, auf welchem das Halbleitermodul zu montieren ist.
  2. Halbleitermodul gemäß Anspruch 1, wobei der Integrierte Schaltkreis ein Halbleiterchip ist.
  3. Halbleitermodul gemäß Anspruch 1, wobei der Integrierte Schaltkreis ein Stapel von Halbleiterchips ist.
  4. Halbleitermodul gemäß Anspruch 1, wobei das Material der ersten Schicht ein Polymer aufweist.
  5. Halbleitermodul gemäß Anspruch 4, wobei die Dicke der ersten Schicht in Abhängigkeit von dem Young's Modulus und dem Wärmeausdehnungskoeffizienten des verwendeten Polymermaterials ermittelbar ist.
  6. Halbleitermodul gemäß Anspruch 1, ferner aufweisend: mindestens eine elektrische Leitung, die von einem der Anschlüsse durch die erste Schicht zu deren freien Oberfläche geführt ist.
  7. Halbleitermodul gemäß Anspruch 6, wobei die elektrische Leitung ein Material aufweist, das einen linearen Wärmeausdehnungskoeffizienten hat, der ähnlich dem Wärmeausdehnungskoeffizienten des Materials der ersten Schicht ist.
  8. Halbleitermodul gemäß Anspruch 6, wobei an der freien Oberfläche der Schicht zumindest ein Kontaktierungselement angeordnet ist, das mit der elektrischen Leitung elektrisch leitend gekoppelt ist.
  9. Halbleitermodul gemäß Anspruch 1, ferner aufweisend: • eine zweite Schicht, die auf der der ersten Schicht abgewandten Seite des Integrierten Schaltkreises aufgebracht ist, mittels welcher eine Biegeverformung des Integrierten Schaltkreises aufgrund von Temperaturänderungen vermieden wird.
  10. Halbleitermodul gemäß Anspruch 9, wobei die zweite Schicht an ihrer dem Integrierten Schaltkreis abgewandten freien Oberfläche eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung der freien Oberfläche der ersten Schicht entspricht.
  11. Halbleitermodul gemäß Anspruch 1, wobei das Halbleitermodul aufweist: • zwei Integrierte Schaltkreise, die jeweils eine aktive Seite mit mindestens einem Anschluss aufweisen, wobei die Integrierten Schaltkreise an ihren inaktiven Seiten miteinander verbunden sind.
  12. Halbleitermodul gemäß Anspruch 11, wobei jeder der Integrierten Schaltkreise ein Halbleiterchip ist.
  13. Halbleitermodul gemäß Anspruch 12, wobei das Material jeder ersten Schicht ein Polymer aufweist.
  14. Halbleitermodul gemäß Anspruch 11, ferner aufweisend: elektrische Leitungen, von denen zumindest jeweils eine von einem der Anschlüsse jedes der Integrierten Schaltkreise durch die jeweilige Schicht zu deren freier Oberfläche geführt ist.
  15. Halbleitermodul gemäß Anspruch 14, wobei die elektrischen Leitungen ein Material aufweisen, das einen Wärmeausdehnungskoeffizienten hat, der ähnlich dem Wärmeausdehnungskoeffizienten des Materials der ersten Schicht ist.
  16. Verfahren zum Herstellen eines Halbleitermoduls, das zum Montieren auf einem Board eingerichtet ist, wobei das Material des Boards einen spezifischen Wärmeausdehnungskoeffizienten aufweist, wobei das Verfahren aufweist: Bilden einer ersten Schicht zumindest auf einer mindestens einen Anschluss aufweisenden Seite eines Integrierten Schaltkreises, wobei die erste Schicht ein Polymermaterial aufweist, und die erste Schicht in Abhängigkeit von dem Wärmeausdehnungskoeffizienten (bulk CTE) und dem Young's Modulus des Polymermaterials mit einer solchen Dicke auf den Integrierten Schaltkreis aufgebracht wird, dass die dem Integrierten Schaltkreis abgewandte freie Oberfläche der ersten Schicht mit einer gegenüber der spezifischen thermomechanischen Längenausdehnung des Polymermaterials veränderten thermomechanischen Längenausdehnung in Ebenenrichtung der Oberfläche eingerichtet wird, welche der thermomechanischen Längenausdehnung des Boards entspricht, auf welchem das Halbleitermodul montiert wird.
  17. Verfahren gemäß Anspruch 16, ferner aufweisend: Bilden einer zweiten Schicht auf der den Anschlüssen abgewandten Seite des Integrierten Schaltkreises die derart eingerichtet ist, dass eine Biegeverformung des Integrierten Schaltkreises aufgrund von Temperaturänderungen vermieden wird.
  18. Verfahren gemäß Anspruch 17, wobei die dem Integrierten Schaltkreis abgewandte freie Oberfläche der zweiten Schicht mit einer thermomechanischen Längenausdehnung in Ebenenrichtung der Oberfläche eingerichtet wird, die der thermomechanischen Längenausdehnung in Ebenenrichtung der Oberfläche der ersten Schicht entspricht.
  19. Verfahren gemäß Anspruch 16, ferner aufweisend: • Herstellen von auf die Anschlüsse ausgerichteten Kontaktierungslöchern durch die erste Schicht hindurch, und • Bilden von elektrischen Leitungen in den Kontaktierungslöchern.
  20. Verfahren gemäß Anspruch 19, wobei zum Bilden der Leitungen ein Material verwendet wird, das einen Wärmeausdehnungskoeffizienten aufweist, der ähnlich dem Wärmeausdehnungskoeffizienten des Polymermaterials der ersten Schicht ist.
  21. Verfahren gemäß Anspruch 16, wobei vor dem Bilden der ersten Schicht von den Anschlüssen vorstehende Leitungsabschnitte gebildet werden.
  22. Board mit einem Halbleitermodul, wobei das Material des Boards einen spezifischen Wärmeausdehnungskoeffizienten aufweist, wobei das Halbleitermodul aufweist: • zumindest einen Integrierten Schaltkreis mit Anschlüssen auf zumindest einer Seite des Integrierten Schaltkreises, und • zumindest eine erste Schicht, die ein Material mit einer spezifischen thermomechanischen Längenausdehnung aufweist und die auf der die Anschlüsse aufweisenden Seite des Integrierten Schaltkreises aufgebracht ist, wobei • die erste Schicht eine solche Dicke aufweist, dass die dem Integrierten Schaltkreis abgewandte freie Oberfläche der ersten Schicht eine gegenüber der spezifischen thermomechanischen Längenausdehnung des Materials der ersten Schicht derart veränderte thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, dass diese der thermomechanischen Längenausdehnung des Boards entspricht, auf welchem das Halbleitermodul montiert ist.
  23. Board gemäß Anspruch 22, wobei der Integrierte Schaltkreis ein Halbleiterchip ist.
  24. Board gemäß Anspruch 22, wobei der Integrierte Schaltkreis ein Stapel von Halbleiterchips ist.
  25. Board gemäß Anspruch 22, wobei das Material der ersten Schicht ein Polymer aufweist.
  26. Board gemäß Anspruch 25, wobei die Dicke der ersten Schicht in Abhängigkeit von dem Young's Modulus und dem Wärmeausdehnungskoeffizienten des verwendeten Polymermaterials ermittelbar ist.
  27. Board gemäß Anspruch 22, ferner aufweisend: mindestens eine elektrische Leitung, die von einem der Anschlüsse durch die erste Schicht zu deren freien Oberfläche geführt ist.
  28. Board gemäß Anspruch 27, wobei die elektrische Leitung ein Material aufweist, das einen linearen Wärmeausdehnungskoeffizienten hat, der ähnlich dem Wärmeausdehnungskoeffizienten des Materials der ersten Schicht ist.
  29. Board gemäß Anspruch 27, wobei an der freien Oberfläche der ersten Schicht zumindest ein Kontaktierungselement angeordnet ist, das mit der elektrischen Leitung elektrisch leitend gekoppelt ist.
  30. Board gemäß Anspruch 22, ferner aufweisend: • eine zweite Schicht, die auf der der ersten Schicht abgewandten Seite des Integrierten Schaltkreises aufgebracht ist, mittels welcher eine Biegeverformung des Integrierten Schaltkreises aufgrund von Temperaturänderungen vermieden wird.
  31. Board gemäß Anspruch 30, wobei die zweite Schicht an ihrer dem Integrierten Schaltkreis abgewandten freien Oberfläche eine thermomechanische Längenausdehnung in Ebenenrichtung der Oberfläche aufweist, welche der thermomechanischen Längenausdehnung der freien Oberfläche der ersten Schicht entspricht.
DE102007050433.2A 2007-10-22 2007-10-22 Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul Expired - Fee Related DE102007050433B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007050433.2A DE102007050433B4 (de) 2007-10-22 2007-10-22 Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
US11/966,968 US8035220B2 (en) 2007-10-22 2007-12-28 Semiconductor packaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007050433.2A DE102007050433B4 (de) 2007-10-22 2007-10-22 Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul

Publications (2)

Publication Number Publication Date
DE102007050433A1 DE102007050433A1 (de) 2009-04-23
DE102007050433B4 true DE102007050433B4 (de) 2014-01-02

Family

ID=40458952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007050433.2A Expired - Fee Related DE102007050433B4 (de) 2007-10-22 2007-10-22 Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul

Country Status (2)

Country Link
US (1) US8035220B2 (de)
DE (1) DE102007050433B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008103752A1 (en) * 2007-02-21 2008-08-28 Rambus Inc. High-speed memory package
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
WO2016139500A1 (en) * 2015-03-03 2016-09-09 Commissariat à l'énergie atomique et aux énergies alternatives Chip comprising deformation compensation layers
JP6409846B2 (ja) * 2016-10-18 2018-10-24 トヨタ自動車株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
US20020031868A1 (en) * 1998-07-21 2002-03-14 Capote Miguel Albert Semiconductor flip-chip package and method for the fabrication thereof
US6722031B2 (en) * 1999-04-07 2004-04-20 International Business Machines Corporation Method for making printed circuit board having low coefficient of thermal expansion power/ground plane
US20050200028A1 (en) * 2002-03-06 2005-09-15 Farnworth Warren M. Encapsulated semiconductor component having thinned die with conductive vias
DE102004056534A1 (de) * 2004-11-23 2006-06-01 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und mit Außenkontakten sowie Verfahren zur Herstellung desselben
US7109061B2 (en) * 2000-11-14 2006-09-19 Henkel Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336769B1 (ko) 1999-11-04 2002-05-16 박종섭 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법
KR20010105641A (ko) 2000-05-17 2001-11-29 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP3797073B2 (ja) * 2000-08-07 2006-07-12 日本電気株式会社 高密度実装用配線基板およびその製造方法
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
KR100586698B1 (ko) * 2003-12-23 2006-06-08 삼성전자주식회사 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
CN102004393B (zh) * 2004-04-27 2013-05-01 伊利诺伊大学评议会 用于软光刻法的复合构图设备
US8061160B2 (en) * 2004-08-17 2011-11-22 Carissa Stinespring Adjustable fashion mechanism
US7491636B2 (en) * 2005-07-19 2009-02-17 Micron Technology, Inc. Methods for forming flexible column die interconnects and resulting structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
US20020031868A1 (en) * 1998-07-21 2002-03-14 Capote Miguel Albert Semiconductor flip-chip package and method for the fabrication thereof
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6722031B2 (en) * 1999-04-07 2004-04-20 International Business Machines Corporation Method for making printed circuit board having low coefficient of thermal expansion power/ground plane
US7109061B2 (en) * 2000-11-14 2006-09-19 Henkel Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US20050200028A1 (en) * 2002-03-06 2005-09-15 Farnworth Warren M. Encapsulated semiconductor component having thinned die with conductive vias
DE102004056534A1 (de) * 2004-11-23 2006-06-01 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und mit Außenkontakten sowie Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
DE102007050433A1 (de) 2009-04-23
US20090102035A1 (en) 2009-04-23
US8035220B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE112014002910B4 (de) Verfahren zum Detektieren der Ausrichtung von in Z-Richtung gestapelter mehrerer Halbleiterchips eines Halbleiterbauelements
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102010040065A1 (de) Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE102010029521B4 (de) Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung
DE10238781A1 (de) Halbleitervorrichtung
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102013103351B4 (de) Elektronikmodul
DE102004050178B3 (de) Flip-Chip-Bauelement
EP1636854B1 (de) Sensorbauteil und nutzen zu seiner herstellung
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102007002807B4 (de) Chipanordnung
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20141003

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee