-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Techniken zur Verringerung der Wechselwirkungen zwischen einem Chip und einem Gehäuse, die durch eine thermische Fehlanpassung zwischen dem Chip und dem Gehäusesubstrat hervorgerufen werden.
-
Beschreibung des Stands der Technik
-
Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Der Großteil der Halbleiterbauelement mit sehr komplexen elektronischen Schaltungen wird aktuell und in der vorhersehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI- (Silizium-auf-Isolator-) Substrate, geeignete Basismaterialien zur Herstellung von Halbleiterbauelementen, etwa von Mikroprozessoren, SRAM's, ASIC's (anwendungsspezifische IC's), Systeme auf einem Chip (SOC) und dergleichen sind. Die einzelnen integrierten Schaltungen werden als ein Array auf der Scheibe angeordnet, wobei die meisten Fertigungsschritte, die sich bis zu einige 100 oder mehr einzelne Prozessschritte in komplexen integrierten Schaltungen belaufen können, gleichzeitig für alle Chipbereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, Messprozessen und dem Einbringen der einzelnen Bauelemente in ein Gehäuse, nachdem das Halbleitersubstrat zerteilt wurde. Somit zwingen ökonomische Rahmenbedingungen die Halbleiterhersteller dazu, die Substratabmessungen ständig zu vergrößern, wodurch auch die Fläche vergrößert wird, die zum Herstellen tatsächlicher Halbleiterbauelemente verfügbar ist, so dass die Produktionsausbeute erhöht wird.
-
Zusätzlich zur Vergrößerung der Substratfläche ist es auch wichtig, die Ausnutzung der Substratfläche bei einer vorgegebenen Substratgröße zu optimieren, so dass möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen tatsächlich genutzt wird, die zur Prozesssteuerung verwendet werden. In dem Versuch, die nutzbare Oberfläche bei einer vorgegebenen Substratgröße zu maximieren, werden die Strukturgrößen der Schaltungselemente stetig verringert. Auf Grund dieser stetigen Forderung zum Verringern der Strukturgrößen in sehr komplexen Halbleiterbauelementen wurde Kupfer in Verbindung mit dielektrischen Materialien mit kleinem ε eine häufig eingesetzte Alternative bei der Herstellung sogenannter Verbindungsstrukturen, die Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten aufweisen, die Metallleitungen als Verbindungen innerhalb der Ebene und Kontaktdurchführungen als Verbindung zwischen den Ebenen enthalten, wobei diese gemeinsam die einzelnen Schaltungselemente verbinden, um damit die erforderliche Funktionsweise der integrierten Schaltung sicherzustellen. Typischerweise wird eine Vielzahl an Metallleitungsschichten und Kontaktdurchführungsschichten, die aufeinander gestapelt sind, vorgesehen, um die Verbindungen zwischen allen internen Schaltungselementen und I/O- (Eingabe/Ausgabe-), Leistungs- und Masseanschlussflächen des betrachteten Schaltungsaufbaus zu realisieren.
-
Für extrem größenreduzierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente, etwa die Feldeffekttransistoren und dergleichen begrenzt, sondern diese ist auf Grund der erhöhten Dichte an Schaltungselementen, die eine noch größere Anzahl an elektrischen Verbindungen notwendig macht, durch die unmittelbare Nähe der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen sich vergrößert und die Leitfähigkeit der Leitungen auf Grund auf Grund einer geringeren Querschnittsfläche reduziert ist. Aus diesem Gründe werden üblicher Dielektrika, etwa Siliziumdioxid (ε > 3,6) und Siliziumnitrid (ε > 5) durch dielektrische Materialien ersetzt, die eine geringere Permittivität besitzen, und die daher als Dielektrika mit kleinem ε mit einer relativen Permittivität von 3 oder weniger bezeichnet werden. Jedoch ist die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε deutlich geringer im Vergleich zu den gut bewährten Dielektrika Siliziumdioxid und Siliziumnitrid. Folglich kann während der Herstellung des Metallisierungssystems und nachfolgender Fertigungsprozesse für die Herstellung integrierter Schaltungen die Ausbeute von den mechanischen Eigenschaften empfindlicher dielektrischer Materialien, etwa den dielektrischen Schichten mit kleinem ε und ihrer Haftung an anderen Materialien abhängen.
-
Zusätzlich zu den Problemen der geringeren mechanischen Stabilität moderner dielektrischer Materialien mit einer Dielektrizitätskonstante von 3,0 oder deutlich darunter wird die Bauteilzuverlässigkeit auch während des Betriebs komplexer Halbleiterbauelemente von diesen Materialien auf Grund einer Wechselwirkung zwischen einem Chip und dem Gehäuse beeinflusst, wobei diese Wechselwirkung durch eine thermische Fehlanpassung des entsprechenden thermischen Ausdehnungskoeffizienten der unterschiedlichen Materialien hervorgerufen. Bei der Herstellung komplexer integrierter Schaltungen wird zunehmend eine Kontakttechnologie beispielsweise eingesetzt, um das Gehäusesubstrat mit dem Chip zu verbinden, die als Gehäusetechnik mit umgekehrten Chip bekannt ist. Im Gegensatz zu den gut etablierten Drahtverbindungstechniken, in denen geeignete Kontaktanschlussflächen am Rand der letzten Metallschicht des Chips vorgesehen werden, die dann mit entsprechenden Anschlüssen des Gehäuses über einen Draht verbunden werden, ist in der Umkehrchiptechnologie eine entsprechende Höcker- oder Säulenstruktur auf der letzten Metallisierungsschicht vorgesehen, die beispielsweise aus einem Lotmaterial aufgebaut ist, das mit den jeweiligen Kontaktanschlussflächen des Gehäuses in Kontakt gebracht wird. Nach dem Wiederaufschmelzen des Höckermaterials wird somit eine zuverlässige elektrische und mechanische Verbindung zwischen der letzten Metallisierungsschicht und den Anschlussflächen des Gehäusesubstrats erreicht. Auf diese Weise kann eine sehr große Anzahl elektrischer Verbindungen über die gesamte Chipfläche hinweg der letzten Metallisierungsschicht mit einem geringen Kontaktwiderstand und geringer parasitärer Kapazität geschaffen werden, wodurch die I/O- (Eingabe/Ausgabe) Ressourcen bereitgestellt werden, die für komplexe integrierte Schaltungen, etwa CPU's, Speicherbauelemente und dergleichen erforderlich sind. Während der entsprechenden Prozesssequenz zum Verbinden der Höckerstruktur mit einem Gehäusesubstrat muss ein gewisses Maß an Druck und/oder Wärme auf das zusammengesetzte Bauelement ausgeübt werden, um damit eine zuverlässige Verbindung zwischen jedem der Höcker, die auf dem Chip ausgebildet sind, und den Höckern oder Anschlussflächen, die auf dem Gehäusesubstrat vorgesehen sind, einzurichten. Die thermisch oder mechanisch hervorgerufene Verspannung kann jedoch auf die darunter liegenden Metallisierungsschichten Einfluss ausüben, die typischerweise Dielektrika mit kleinem ε oder sogar dielektrische Materialien mit ultrakleinem ε (ULK) aufweisen, wodurch die Wahrscheinlichkeit deutlich erhöht wird, dass Defekte durch Ablösung von empfindlichen Materialien auf Grund der geringeren mechanischen Stabilität und Haftung zu anderen Materialien hervorgerufen werden.
-
Während des Betriebs des zusammengesetzten Halbleiterbauelements, d. h. des Halbleiterchips, der an dem entsprechenden Gehäusesubstrat angebracht ist, kann ebenfalls eine ausgeprägte mechanische Verspannung auf Grund eines ausgeprägten Unterschied in dem thermischen Ausdehnungsverhalten des siliziumbasierten Halbleiterchips und des Gehäusesubstrats hervorgerufen werden, da in der Massenproduktion komplexer integrierter Schaltungen ökonomische Rahmenbedingungen typischerweise die Verwendung spezieller Substratmaterialien für das Gehäuse erfordern, etwa organische Materialien, die typischerweise eine andere thermische Leitfähigkeit und einen unterschiedlichen Koeffizienten der thermischen Ausdehnung im Vergleich zu dem Siliziumchip besitzen. Folglich kann ein vorzeitiger Ausfall des Metallisierungssystems auftreten.
-
Mit Bezug zu den 1a und 1b wird eine typische Chip-Gehäuse-Wechselwirkung detaillierter beschrieben.
-
1a zeigt schematisch eine Querschnittsansicht einer integrierten Schaltung 100 mit einem Halbleiterchip 150, der mit einen Gehäusesubstrat 170 verbunden ist, das im Wesentlichen aus einem organischen Material aufgebaut ist, etwa einem Polymermaterial und dergleichen. Wie zuvor erläutert ist, besitzt insgesamt der Halbleiterchip 150 einen thermischen Ausdehnungskoeffizienten (CET), der sich deutlich von dem CET des Gehäusesubstrats 170 unterscheidet, d. h. typischerweise ist der CET des Gehäusesubstrats 170 größer im Vergleich zu jenem des siliziumbasierten Halbleiterchips 150. Der Halbleiterchip 150 umfasst typischerweise ein Substrat 151, beispielsweise in Form eines Siliziumsubstrats oder eines SOI-Substrats, wobei dies von dem Aufbau des Schaltungsentwurfs und dem Leistungsverhalten der integrierten Schaltung 100 abhängt. Ferner ist eine siliziumbasierte Halbleiterschicht 152 „über“ dem Substrat 151 vorgesehen, wobei die Halbleiterschicht 152 eine sehr große Anzahl an Schaltungselementen enthält, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, wie sie zum Einrichten der gewünschten Funktion der integrierten Schaltung 100 erforderlich sind. Wie zuvor erläutert ist, führte die stetige Verringerung der kritischen Abmessungen von Schaltungselementen zu kritischen Abmessungen von Transistoren in der Größenordnung von 50 nm und deutlich darunter in aktuell verfügbaren komplexen Halbleiterbauelementen, die mittels Massenherstellungsverfahren erzeugt werden.
-
Der Halbleiterchip 150 umfasst ferner ein Metallisierungssystem 153, das in modernen Halbleiterbauelementen mehrere Metallisierungsschichten aufweist, d. h. Bauteilebenen, in denen Metallleitungen und Kontaktdurchführungen in einem geeigneten dielektrischen Material eingebettet sind. Wie zuvor erläutert ist, ist zumindest ein Teil der jeweiligen dielektrischen Materialien, die in den diversen Metallisierungsschichten des Metallisierungssystems 153 verwendet werden, aus Materialien aus einer geringeren mechanischen Stabilität aufgebaut, um eine möglichst geringe parasitäre Kapazität benachbarter Metallleitungen zu erreichen. Das Bauelement 150 umfasst ferner eine Höckerstruktur 155, die geeignet mit dem Metallisierungssystem 153 verbunden ist, wobei die entsprechenden Höcker oder Metallsäulen als ein Teil der letzten Metallisierungsschicht des Systems 153 vorgesehen sind, beispielsweise in Form eines Lotmaterials, in Form von Metallsäulen oder einer Kombination davon. Andererseits umfasst das Gehäusesubstrat 170 geeignet angeordnete und dimensionierte Anschlussflächen einer Kontaktstruktur 175, die mit den jeweiligen Höckern der Struktur 155 in Kontakt gebracht werden, um entsprechende mechanische und elektrische Verbindungen beim Ausüben von Wärme und mechanischen Druck zu erzeugen. Das Gehäusesubstrat 170 umfasst ferner geeignete Leitungen (nicht gezeigt), um die Höckerstruktur 155 mit geeigneten Anschlüssen in Verbindung zu bringen, die somit eine elektrische Schnittstelle zu anderen peripheren Komponenten bilden, etwa zu einer Leiterplatte und dergleichen.
-
Während des Betriebs und auch während des Prozesses zur Herstellung des zusammengesetzten Bauelements 100 aus dem Halbleiterchip 150 und dem Gehäusesubstrat 170 wird Wärme in dem Halbleiterchip 150 erzeugt oder in diesen übertragen, was schließlich zu einer ausgeprägten Wechselwirkung zwischen dem Halbleiterchip 150 und dem Gehäusesubstrat 170 führt, beispielsweise nach dem Wiederaufschmelzen und Aushärten der Höcker in der Struktur 155, was zu ausgeprägten Scherkräften auf Grund der Fehlanpassung der CET's des Bauelements 150 und 170 führt. Beispielsweise können an der Grenzfläche zwischen dem Halbleiterchip 150 und dem Gehäusesubstrat 170, d. h. insbesondere in der Höckerstruktur 155 und dem Metallisierungssystems 153 ausgeprägte mechanische Verspannungskräfte auftreten, die durch die thermische Fehlanpassung während des Zusammenbaus und des Betriebs des Bauelements 100 hervorgerufen werden. Auf Grund der geringeren mechanischen Stabilität und der reduzierten Haftung komplexer dielektrischer Materialien können entsprechende Defekte typischerweise auftreten, die somit die Gesamtzuverlässigkeit und auch die Produktionsausbeute beeinflussen, wenn die integrierte Schaltung 100 betrieben oder hergestellt wird. Beispielsweise kann eine gewisse thermisch hervorgerufene Verspannung, wie dies durch 103 angegeben ist, in dem Gehäusesubstrat 170 auftreten, woraus sich ein gewisser Grad an Biegung oder Verbiegung ergibt, der durch 176 angegeben ist, wobei dies auf Temperaturgradienten und den größeren CET des Materials 170 im Vergleich zu dem Halbleiterchip 150 zurückzuführen ist.
-
1b zeigt schematisch eine größere Ansicht eines Teils des Metallisierungssystems 153 während einer typischen Situation, wenn die integrierte Schaltung 100 betrieben wird oder wenn das Bauelement 100 in einer abschließenden Phase zusammengefügt wird, wenn die Lothöcker zunehmend nach dem Wiederaufschmelzen von Lotmaterial aushärten. Wie gezeigt, umfasst das Metallisierungssystem 153 mehrere Metallisierungsschichten, wobei der Einfachheit halber zwei Metallisierungsschichten 154 und 156 dargestellt sind. Beispielsweise enthält die Metallisierungsschicht 156 ein dielektrisches Material 156a, in welchem entsprechende Metallleitungen 156b und Kontaktdurchführungen 156c eingebettet sind. In ähnlicher Weise umfasst die Metallisierungsschicht 154 ein dielektrisches Material 154a und zugehörige Metallleitungen 154b und Kontaktdurchführungen 154c. Wie zuvor erläutert ist, enthalten zumindest einige der Metallisierungsschichten in dem Metallisierungssystem 153 ein empfindliches dielektrisches Material in Form eines dielektrischen Materials mit kleinem ε oder in Form eines ULK-Materials, die eine deutlich geringere mechanische Stabilität im Vergleich zu anderen Dielektrika, etwa Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid, zeigen, die häufig als Ätzstopp- oder Deckschichten verwendet werden, wie sie zwischen den einzelnen Metallisierungsschichten 154, 156 vorgesehen sind. Während des Betriebs oder während des Zusammenfügens der integrierten Schaltung 100 wird somit auf Grund des unterschiedlichen Verhaltens im Hinblick auf die thermische Ausdehnung eine ausgeprägte mechanische Verspannung in die Metallisierungsschichten 156, 154 übertragen, wie dies durch 103 angegeben ist. Die Verspannung 103 ist auch in dem Gehäusesubstrat 170 (siehe 1a) vorhanden und kann zu einer Materialdeformation führen, wie dies durch 176 (siehe 1a) angegeben ist. Andererseits kann die mechanische Verspannung 103 in dem Metallisierungssystem 153 einen mehr oder minder ausgeprägten verformten Zustand hervorrufen, der zum Erzeugen gewisser Defekte 154d, 156d führt, die wiederum letztlich zu einem gewissen Grad an Materialablösung führen, da typischerweise die Haftung und die mechanische Stabilität von ULK-Dielektrikumsmaterialien geringer ist als jene von konventionellen dielektrischen Materialien, wie dies auch zuvor erläutert ist. Folglich führt die resultierende Ablösung schließlich zu einem vorzeitigen Ausfall des Metallisierungssystems 153 oder führt zu einem anfänglichen Fehler des Metallisierungssystems, wodurch zu einer geringeren Produktionsausbeute und zu einer geringeren Gesamtzuverlässigkeit der integrierten Schaltung 100 (siehe 1a) beigetragen wird.
-
Die Problematik einer geringeren Zuverlässigkeit und einer reduzierten Produktionsausbeute komplexer Metallisierungssysteme wird noch weiter verschärft in fortgeschrittenen Prozesstechnologien, in denen die Dielektrizitätskonstante der dielektrischen Materialien mit kleinem ε weiter zu reduzieren ist, während gleichzeitig die Abmessungen der entsprechenden Chipflächen vergrößert werden, um damit immer mehr Funktionen in den integrierten Schaltungen einzurichten. Andererseits kann die erhöhte Komplexität des gesamten Schaltungsaufbaus auch eine größere Anzahl gestapelter Metallisierungsschichten notwendig machen, wie dies auch zuvor erläutert ist, was zusätzlich zu einer insgesamt geringeren mechanischen Stabilität des Metallisierungssystems führt. Ferner kann auch die Verwendung von bleifreien Materialien in der Höckerstruktur 155 (siehe 1a) zu einer größeren mechanischen Kopplung des Gehäusesubstrats 170 und des Halbleiterchips 150 führen, woraus sich eine noch höhere mechanische Verspannung ergibt, da typischerweise bleifreie Kontaktanordnungen weniger nachgiebig sind im Vergleich zu bleienthaltenden Lotmaterialien.
-
Aus diesen Gründen muss in konventionellen Vorgehensweisen die Gesamtgröße des Halbleiterchips auf geeignete Abmessungen in leistungsorientierten Metallisierungssystemen beschränkt werden, um damit die gesamte mechanische Verspannung auf einem akzeptablen Niveau zu halten. In anderen Fällen wir die Anzahl an Metallisierungsschichten beschränkt, wodurch ebenfalls die Packungsdichte und/oder die Komplexität des Schaltungsaufbaus verringert werden. In noch anderen konventionellen Vorgehensweisen werden weniger komplexe dielektrische Materialien verwendet, um die gesamte mechanische Stabilität zu verbessern, was jedoch zu Lasten des Leistungsvermögens der integrierten Schaltungen geht.
-
In der Schrift
DE 101 33 571 B4 ist ein elektronisches Bauteil mit wenigstens einem Halbleiterchip und einem Trägersubstrat zur Montage des wenigstens einen Halbleiterchips auf einer ersten Oberfläche des Trägersubstrats. Ferner weist das elektronische Bauteil Kontaktierungsstellen, die mit dem Halbleiterchip elektrisch leitend verbunden sind und die eine leitende Verbindung im Trägersubstrat zu Außenkontakten im Bereich einer zweiten Oberfläche des Trägersubstrats herstellen, und mit einem Gehäuse auf, das zumindest den wenigstens einen Halbleiterchip umgibt, wobei zwischen Halbleiterchip und Trägersubstrat eine flexible Entkoppelungsschicht vorgesehen ist.
-
Aus der Schrift
DE 198 00 928 A1 ist ein Gehäuse zur Aufnahme eines Bauelements, insbesondere ein stapelbares Gehäuse zur Aufnahme eines elektronischen Bauelements bekannt. Das Gehäuse weist eine Abdeckung und eine Grundplatte auf. Die Abdeckung und die Grundplatte sind durch eine Leiterplatte einstückig gebildet und die Leiterplatte weist zumindest einen flexiblen Bereich auf. Die Leiterplatte ist in ihrem flexiblen Bereich derart gebogen, dass die Abdeckung und die Grundplatte im Wesentlichen zueinander gegenüberliegend angeordnet sind, und zwischen der Abdeckung und der Grundplatte ist ein Abstandhalteelement angeordnet ist.
-
Gemäß der Schrift
DE 103 61 106 A1 ist ein Halbleiterbauteil mit einem Halbleiterchip und einer steifen Umverdrahtungsplatte bekannt, die Außenkontakte aufweist und auf welcher der Halbleiterchip angeordnet ist. Die flächige Erstreckung der Umverdrahtungsplatte ist größer als die flächige Erstreckung des Halbleiterchips und die Umverdrahtungsplatte weist nachgiebige Biegeelementstrukturen zur Biegeverformung der steifen Umverdrahtungsplatte auf.
-
Die Schrift US 2008 / 0 237 840 A1 zeigt ein elektronisches Gehäuse für flexible Schaltungen mit einer Wärmesenke, einer flexiblen Schaltung mit einem darauf positionierten und damit elektrisch gekoppelten Halbleiterchip und einer Menge eines wärmegeschrumpften Klebstoffs, der die flexible Schaltung so an der Wärmesenke befestigt, dass die flexible Schaltung planar ist. Dieses Gehäuse wird dann angepasst, um auf einem mit Schaltkreisen versehenen Substrat, wie beispielsweise einer gedruckten Schaltungsplatine, positioniert und elektrisch mit diesem gekoppelt zu werden. Es wird ebenfalls ein Verfahren zum Herstellen dieses Gehäuses bereitgestellt.
-
Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Techniken und Bauelemente, in denen Halbleiterbauelemente in Gehäuse mit komplexen Metallisierungssystemen vorgesehen werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
-
Überblick über die Erfindung
-
Im Allgemeinen spricht die vorliegende Erfindung die Problematik von Ausbeuteverlusten und einer geringeren Zuverlässigkeit in Halbleiterbauelementen mit Gehäuse an, wobei diese Probleme durch thermische Fehlanpassungen zwischen einem komplexen Halbleiterchip und einem Gehäusesubstrat hervorgerufen werden, insbesondere während des Zusammenbaus des Halbleiterbauelements mit Gehäuse, wobei erfindungsgemäß Halbleiterbauelemente, Gehäusesubstrate und Aufbautechniken bereitgestellt werden, in denen die thermisch hervorgerufene Deformation des Gehäusesubstrats reduziert wird. Dazu wird ein Verspannungskompensationsgebiet lokal in dem Gehäusesubstrat vor oder während des Prozesses des Zusammenfügens eines Halbleiterbauelements vorgesehen, um damit den Grad der Substratdeformation insbesondere während des Vorgangs des direkten Verbindens einer Chipkontaktstruktur mit der komplementären Kontaktstruktur des Gehäusesubstrats zu reduzieren. Das Verspannungskompensationsgebiet kann in geeigneter Weise über dem Gehäusesubstrat angeordnet werden, um damit in einem gewissen Bereich, der den Halbleiterchip aufnimmt, mit besseren mechanischen Eigenschaften zu versehen, um somit den Grad der Deformation während der Situationen zu verringern, in denen höhere Temperaturen und Temperaturgradienten in dem zusammengesetzten Halbleiterbauelement auftreten. Das Verspannungskompensationsgebiet repräsentiert somit eine beliebige geeignete Komponente, die im Wesentlichen die elektrischen Eigenschaften des Gehäusesubstrats nicht beeinflusst, während andererseits die thermisch hervorgerufene Verspannung in dem Chipaufnahmegebiet deutlich verringert wird, wodurch ebenfalls die Chip-Gehäuse-Wechselwirkung beispielsweise während der kritischen Phase des Wiederaufschmelzens und des Aushärtens eines Lotmaterials verringert wird. Des weiteren kann das Verspannungskompensationsgebiet bessere Verspannungsbedingungen während des Betriebs des zusammengesetzten Halbleiterbauelements schaffen, wodurch ebenfalls zu einer höheren Gesamtzuverlässigkeit komplexer Halbleiterbauelemente beigetragen wird, die Metallisierungssysteme aufweisen, in denen komplexe dielektrische Materialien eingebaut sind. In einigen anschaulichen hierin offenbarten Aspekten wird das Verspannungskompensationsgebiet als eine separate Komponente vorgesehen, die in geeigneter Weise an dem Gehäusesubstrat angebracht wird, beispielsweise auf der Grundlage einer Höckerstruktur, um eine im Wesentlichen steife mechanische Verbindung zwischen dem Verspannungskompensationsgebiet und einem Teil des Gehäusesubstrats zu erzeugen. Die Materialeigenschaften des Verspannungskompensationsgebiets können so festgelegt werden, dass lokal die mechanische Verspannung, die durch Temperaturgradienten oder durch eine Fehlanpassung zwischen den CET's, (thermische Ausdehnungskoeffizienten) des Halbleiterchips und des Gehäusesubstrats hervorgerufen werden, reduziert werden oder es wird die Deformation des Gehäusesubstrats zumindest in dem Chipaufnahmebereich verringert oder im Wesentlichen vollständig vermieden. Dazu können geeignete steife Materialien mit einem unterschiedlichen CET im Vergleich zu dem verbleibenden Gehäusesubstrat in unmittelbarer Nähe zu dem Chipaufnahmebereich angeordnet werden und können sich entlang eines wesentlichen Teils des Umfangs des Chipaufnahmebereichs erstrecken oder können im Wesentlichen den Chipaufnahmebereich vollständig lateral umschließen.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement ist im unabhängigen Anspruch 1 definiert.
-
Ein anschauliches Gehäuse zur Aufnahme eines Halbleiterchips ist ist-im nebengeordneten Anspruch 6 definiert.
-
Ein anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements in einem Gehäuse. Das Verfahren ist im nebengeordneten Anspruch 10 definiert.
-
Figurenliste
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
- 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements im Gehäuse zeigt, wobei ein komplexer Halbleiterchip enthalten ist, der ein komplexes Metallisierungssystem enthält, das direkt mit einem Gehäusesubstrat verbunden ist, woraus sich eine ausgeprägte thermisch hervorgerufene Deformation des Gehäusesubstrats gemäß konventioneller Kontaktschemata für eine direkte Gehäuse/Chip-Verbindung ergibt;
- 1b schematisch einen Teil des komplexen Metallisierungssystems des Halbleiterchips aus 1a zeigt, wobei die mehreren Defekte insbesondere während des kritischen Zusammenfügungsprozesses zum Verbinden des Halbleiterchips und des Gehäusesubstrats erzeugt werden;
- 2a und 2b schematisch eine Draufsicht bzw. eine Querschnittsansicht eines Halbleiterbauelements in einer Gehäusekonfiguration zeigen, wobei ein Gehäusesubstrat ein Verspannungskompensationsgebiet aufweist, um die thermisch hervorgerufene Deformation in einem Bereich des Substrats zu verringern, der darauf angebracht dem Halbleiterchip gemäß anschaulicher Ausführungsformen aufweist; und
- 2c bis 2f schematisch Querschnittsansichten eines Gehäusesubstrats und eines Halbleiterchips während eines Montageprozesses gemäß anschaulicher Ausführungsformen zeigen.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Die vorliegende Erfindung stellt allgemein Halbleiterbauelemente im Gehäuse, Gehäusesubstrate und Techniken zur Montage der Halbleiterbauelemente im Gehäuse bereit, wobei die thermisch hervorgerufene Verspannung in einem komplexen Metallisierungssystem insbesondere während des kritischen Montageprozesses reduziert wird, indem der Grad der Deformation zumindest in einem Teil des Gehäusesubstrats effizient verringert wird. Dazu werden geeignet ausgewählte Komponenten mit geeigneter geometrischer Konfiguration „über“ dem Gehäusesubstrat vorgesehen, d. h. über einer Vorderseite oder einer Rückseite davon oder über beiden Seiten des Gehäusesubstrats, um die mechanische Deformation eines speziellen Bereichs des Gehäusesubstrats zu reduzieren, an dem der Halbleiterchip angebracht wird. Zu diesem Zweck werden die Materialeigenschaften und die Geometrie und die Positionierung der Materialkomponenten, die im Weiteren auch als Verspannungskompensationskomponenten oder Gebiete bezeichnet werden, in geeigneter Weise so ausgewählt, dass eine ausgeprägte mechanische Deformation des betrachteten Bereichs des Gehäusesubstrats verringert oder vermieden werden. Die Verspannungskompensationskomponenten oder Gebiete können anfänglich als separate Elemente vorgesehen werden, die in steifer Weise an dem Gehäusesubstrat, beispielsweise vor oder während des Vorgangs der Montage des zusammengesetzten Halbleiterbauelements angebracht werden, wodurch zumindest dem Chipaufnahmebereich eine erhöhte Stabilität verliehen wird, insbesondere während der kritischen Chip-Gehäuse-Wechselwirkung, wenn das mit Gehäuse versehene Halbleiterbauelement hergestellt wird. Die Verspannungskompensationskomponenten oder Gebiete können beispielsweise die thermisch hervorgerufene Verformung oder Deformation reduzieren oder kompensieren, wodurch jegliche thermisch hervorgerufenen unerwünschten Verformungskomponenten in dem Halbleiterchip effizient reduziert werden, die typischerweise über die Kontaktstruktur übertragen werden, wobei insbesondere Kontaktelemente, etwa Lothöcker, Metallsäulen und dergleichen, am Rand des Halbleiterchips ausgeprägt mechanische Verspannungskräfte auf ein komplexes Metallisierungssystems des Halbleiterchips ausüben. Durch Reduzieren oder Kompensieren der thermisch hervorgerufenen Verformung in dem Gehäusesubstrat zumindest innerhalb des Chipaufnahmebereichs können somit höhere erforderliche Temperaturen während des Aufschmelzprozesses angewendet werden, wie sie typischerweise mit bleifreien Lotmaterialien verknüpft sind, wodurch zu einer höheren Zuverlässigkeit der resultierenden intermetallischen Verbindungen zwischen der Kontaktstruktur des Halbleiterchips und der Kontaktstruktur des Gehäusesubstrats beigetragen wird. Ferner können komplexe Höckerstrukturen mit Metallsäulen verwendet werden, die typischerweise ein besseres elektrisches Leistungsverhalten zeigen, die jedoch im Allgemeinen erhöhte Scherungskräfte in dem Metallisierungssystem hervorrufen, wenn eine ausgeprägte mechanische Deformation in dem Gehäusesubstrat auftritt.
-
In einigen anschaulichen hierin offenbarten Ausführungsformen wird das Verspannungskompensationsgebiet oder die Komponente an dem Gehäusesubstrat auf der Grundlage eines Kontaktschemas angebracht, das ähnlich ist zu dem Kontaktschema zum Anbringen des Halbleiterchips an dem Gehäusesubstrat. Auf diese Weise können etablierte Prozesstechniken und Materialsysteme für das geeignete Positionieren des Verspannungskompensationsgebiets verwendet werden, so dass dieses mit Gehäusesubstrat in Kontakt ist. Die Verspannungskompensationskomponenten oder Gebiete können auf der Grundlage einer beliebigen geeigneten Fertigungstechnik hergestellt werden, beispielsweise unter Anwendung von Halbleiterbearbeitungstechniken und Materialien, wodurch ein hohes Maß an Kompatibilität zu konventionellen Prozessstrategien erreicht wird. Beispielsweise wird das Verspannungskompensationsgebiet hergestellt, indem eine oder mehrere Komponenten an den Gehäusesubstrat während einer Prozesssequenz angebracht werden, in der auch der Halbleiterchip an dem Gehäusesubstrat angebracht wird. Während eines entsprechenden Montageprozesses werden typischerweise der Halbleiterchip und das Gehäusesubstrat auf eine geeignete Wiederaufschmelztemperatur erhitzt, um damit das Lotmaterial zu verflüssigen und somit die intermetallische Verbindung zwischen der Chipkontaktstruktur und der Gehäusekontaktstruktur zu erzeugen. Daraufhin wird das zusammengesetzte Hableiterbauelement abgekühlt, wobei typischerweise der Rand schneller abkühlt als der zentrale Bereich des zusammengesetzten Halbleiterbauelements, so dass die Randlothöcker oder Metallsäulen sich zuerst verfestigen und somit die ausgeprägte mechanischen Verspannungen zuerst erfahren, die durch die Fehlanpassung der thermischen Ausdehnung zwischen dem Gehäusesubstrat und dem Halbleiterchip hervorgerufen werden. Daher kann sich das Gehäusesubstrat typischerweise in einer ausgeprägteren Weise im Vergleich zu dem Halbleiterbauchip kontrahieren, wobei insbesondere die Lothöcker am Rande des Halbleiterchips der Kontraktion des Gehäusesubstrats entgegenwirken, wobei typischerweise sich eine mechanische Deformation ergibt, d. h. eine Biegung des Gehäusesubstrats. Durch Anordnen von Verspannungskompensationskomponenten oder einem Gebiet in der Nähe der peripheren Lothöcker und durch geeignetes Auswählen des CET des Verspannungskompensationsgebiets kann somit die mechanische Verspannung in dem Halbleiterchip beim Abkühlen des zusammengesetzten Halbleiterbauelements verringert werden, wodurch auch die Wahrscheinlichkeit des Erzeugens einer ausgeprägten mechanischen Schädigung in dem empfindlichen Metallisierungssystem verringert wird. Beispielsweise kann das Verspannungskompensationsgebiet auf der gleichen Seite des Gehäusesubstrats wie der Halbleiterchip angeordnet werden und kann sich entlang eines wesentlichen Teils des Randes des Halbleiterchips erstrecken, wodurch ein sehr effizienter Montageprozess möglich ist, da beispielsweise das Verspannungskompensationsgebiet und der Halbleiterchip gemeinsam an dem Gehäusesubstrat angebracht werden, während gleichzeitig die mechanische Verspannung effizient reduziert wird, insbesondere, wenn das Verspannungskompensationsgebiet in Form einer im Wesentlichen geschlossenen Konfiguration vorgesehen wird, die den Halbleiterchip lateral vollständig umschließt. In anderen Fällen wird ein Verspannungskompensationsgebiet über der gegenüberliegenden Substratoberfläche angeordnet, an der der Halbleiterchip festgemacht wird, wodurch eine höhere Flexibilität bei der Positionierung des Verspannungskompensationsgebiets erreicht wird. In weiteren anschaulichen Ausführungsformen werden Verspannungskompensationsgebiete an beiden Seiten des Gehäusesubstrats vorgesehen, um die thermisch hervorgerufene Deformation in dem Chipaufnahmebereich noch effizienter zu kompensieren und somit mechanische Verspannungen in dem empfindlichen Metallisierungssystem zu vermeiden. Folglich können der Gesamtaufbau des Verspannungskompensationsgebietes und die Prozesse zum endgültigen Befestigen des Halbleiterchips an dem Gehäusesubstrat einen hohen Grad an Flexibilität beispielsweise im Hinblick auf die Prozesseffizienz, den Grad an Verspannungskompensation in dem Metallisierungssystem und dergleichen bieten.
-
Mit Bezug zu den 2a bis 2f werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
-
2a zeigt schematisch eine Draufsicht eines Halbleiterbauelements im Gehäuse 200, das einen Halbleiterchip 250 aufweist, der einen beliebigen geeigneten Aufbau im Hinblick auf die Chipgröße, die Materialzusammensetzung und dergleichen besitzt. Insbesondere umfasst der Halbleiterchip 250 mehrere Schaltungselemente, die eine komplexe Schaltung bilden, wobei ein komplexes Metallisierungssystem auf der Grundlage von dielektrischen Materialien mit kleinem ε reduzierter mechanischer Stabilität vorgesehen ist, wie dies auch zuvor mit Bezug zu den 1a und 1b beschrieben ist, wenn auf die integrierte Schaltung 100 verwiesen ist. Beispielsweise besitzt der Halbleiterchip 250 einen ähnlichen Aufbau, beispielsweise in Bezug auf das Metallisierungssystem und dergleichen, wie dies zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Folglich wird eine weitere detaillierte Beschreibung dieser Komponenten hier weggelassen. Ferner umfasst das zusammengesetzte Halbleiterbauelement 200 ein Gehäusesubstrat 270 mit einer geeigneten Größe, so dass der Halbleiterchip 250 in einem speziellen Bereich 279 aufgenommen wird, der im Weiteren auch als Chipaufnahmebereich bezeichnet wird. Ferner umfasst das Bauelement 200 ein Verspannungskompensationsgebiet oder eine Komponente 260, die in der gezeigten Ausführungsform entlang des Randes des Chipaufnahmebereichs 279 ausgebildet ist und lateral von dem Halbleiterchip 250 beabstandet ist, so dass keine unnötige Störung mit der Kontaktstruktur und im Positionsverfahren hervorgerufen wird, wie sie typischerweise beim Montieren des zusammengesetzten Halbleiterbauelements 200 angewendet werden. In der gezeigten Ausführungsform ist das Verspannungskompensationsgebiet 260 in Form eines „Verspannungsringes“ vorgesehen, während in anderen Fällen eine andere geeignete Konfiguration ausgewählt wird, beispielsweise mehrere einzelne Komponenten können in unmittelbarer Nähe zu dem Halbleiterchip 250 vorgesehen werden. Wie gezeigt, ist das zusammengesetzte Halbleiterbauelement 200 in einer Situation gezeigt, in der eine thermisch hervorgerufene Verformung oder Verspannung in dem Gehäusesubstrat 270 auftritt, wie dies durch 203 angegeben ist, beispielsweise auf Grund einer Erwärmung oder einer Abkühlung des Bauelements 200, wobei der Unterschied im CET zwischen dem Chip 250 und dem Gehäusesubstrat 270 zu entsprechenden Verspannungskomponenten führt. Im Gegensatz zu konventionellen Gehäusesubstraten ist jedoch das Verspannungskompensationsgebiet 260 geeignet so gestaltet, dass die Verspannungskomponenten 203 reduziert oder sogar kompensiert werden, zumindest innerhalb des Chipaufnahmebereichs 279, indem eine invers orientierte Verspannung oder Verformungskomponente hervorgerufen wird, wie dies durch 263 angegeben ist. Folglich kann die resultierende thermisch hervorgerufene Verformung oder Deformation in den Chipaufnahmebereich 279 verringert werden, wodurch ebenfalls die schließlich erzeugte mechanische Verspannung in dem Halbleiterchip und insbesondere in dem darin vorgesehenen komplexen Metallisierungssystem reduziert wird.
-
2b zeigt schematisch eine Querschnittsansicht des zusammengesetzten Halbleiterbauelements 200 gemäß anschaulicher Ausführungsformen. Wie gezeigt, ist der Halbleiterchip 250 an den Chipaufnahmebereich 279 auf der Grundlage einer geeigneten Höcker- oder Säulenstruktur 255 befestigt, die mit einer komplementären Gehäusekontaktstruktur 275 in Verbindung steht. Es sollte beachtet werden, dass in Bezug auf die Höckerstruktur 255 die gleichen Kriterien gelten, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 150 der zusammengesetzten integrierten Schaltung 100 angegeben sind. D. h., die Kontaktstruktur 255 umfasst geeignete Kontaktelemente in Form von Metallsäulen und/oder Lothöcker, die typischerweise aus einem bleifreien Lotmaterial aufgebaut sind, das allgemein eine geringere Nachgiebigkeit im Vergleich zu bleienthaltenden Lotmaterialien besitzt. Wie zuvor erläutert ist, erfordern typischerweise bleifreie Lotmaterialien höhere Schmelztemperaturen beim Verbinden des Halbleiterchips 259 mit der Gehäusekontaktstruktur 275. Somit führen in konventionellen Strategien die erhöhten Schmelztemperaturen in Verbindung mit der geringeren Nachgiebigkeit des Lotmaterials zu erhöhten mechanischen Verspannungen in dem Halbleiterchip 250 und insbesondere in dem empfindlichen Metallisierungssystem, wie dies auch zuvor mit Bezug zu dem Metallisierungssystem 153 (siehe 1b) erläutert ist. In der gezeigten Ausführungsform wird das Verspannungskompensationsgebiet 260 über der gleichen Oberfläche des Substrats 270 wie der Halbleiterchip 250 vorgesehen und sorgt für eine geringere Deformation innerhalb des Chipaufnahmebereichs 279, wie dies auch in 2a angegeben ist. In der gezeigten Ausführungsform umfasst das Verspannungskompensationsgebiet 260 ein geeignetes Material 261, etwa ein Substratmaterial und dergleichen, das eine geeignete Kontaktstruktur 265 aufweist, etwa in Form von Lothöckern, Metallsäulen und dergleichen. Die Kontaktstruktur 265 ist mit einer komplementären Kontaktstruktur 278 verbunden, so dass eine steife mechanische Verbindung zwischen dem Verspannungskompensationsgebiet 260 und dem Gehäusesubstrat 270 entsteht. Zu beachten ist, dass das Vorsehen des Verspannungskompensationsgebiet 260 und des Halbleiterchips 250 über der gleichen Seite des Substrats 270 für einen sehr effizienten Gesamtprozessablauf sorgt, beispielsweise im Hinblick auf die Substrathandhabung, das Anbringen des Gebiets 260 und des Chips 250 an dem Gehäusesubstrat 270 und dergleichen. In anderen anschaulichen Ausführungsformen (nicht gezeigt) ist das Verspannungskompensationsgebiet 260 auf der gegenüberliegenden Seite des Gehäusesubstrats 270 angebracht, während in noch anderen anschaulichen Ausführungsformen eine oder mehrere Verspannungskompensationskomponenten oder Gebiete an der Vorderseite und der Rückseite des Gehäusesubstrats 270 gebildet sind, wodurch ein hoher Grad an Flexibilität bei der Auswahl geeigneter Positionen der Verspannungskompensationskomponenten geschaffen wird, ohne dass die Signalführung in und auf dem Gehäusesignal 270 beeinflusst wird.
-
Das Substrat 261 des Verspannungskompensationsgebiets 260 kann in Form eines beliebigen geeigneten Materials vorgesehen werden, etwa als Halbleitermaterialien, gut etablierte dielektrische Materialien, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, wobei eine Vielzahl geeigneter thermischer Eigenschaften in dem Substrat 261 eingerichtet werden können, indem ein oder mehrere geeignete Materialien ausgewählt werden können. Z. B. kann der thermische Ausdehnungskoeffizient (CET) des Substrats 261 so gewählt werden, dass dieser unterschiedlich ist zu den CET des Gehäusesubstrats 270, um damit die gewünschte verspannungskompensierende Wirkung zu erreichen. In anderen Fällen werden andere geeignete Materialien, etwa Keramikmaterialien, organische Materialien und dergleichen verwendet und können in geeigneter Weise unter Anwendung von Fertigungstechniken hergestellt werden, wie sie im Stand der Technik gut bekannt sind. Beispielsweise können lasergestützte Schneidetechniken und dergleichen effizient eingesetzt werden, um in präziser Weise die laterale Größe und die Konfiguration des Substrats 261 vorzugeben. In anderen Fällen wird die Kontaktstruktur 265 auf der Grundlage mikroelektronischer Fertigungstechniken hergestellt, so dass ein hoher Grad an Kompatibilität zu Prozessen zum Anbringen von des Substrats 261 an dem Gehäusesubstrat 270 im Hinblick auf den Halbleiterchip 260 erreicht wird, wenn im Wesentlichen die gleichen Prozessparameter eingesetzt werden. Durch Vorsehen des Verspannungskompensationsgebiets 260 auf der gleichen Seite des Substrats 270 wie der Halbleiterchip 270 kann auch den Herstellungsprozess erleichtern, um die Kontaktstrukturen 275 und 278 bereitzustellen. Es sollte jedoch beachtet werden, dass geeignete Kontaktstrukturen für das Verspannungskompensationsgebiet 260 oder für andere Verspannungskompensationskomponenten effizient über jeder Oberfläche des Substrats 270 gemäß gut etablierter Fertigungstechniken vorgesehen werden können.
-
Durch Bereitstellen des Verspannungskompensationsgebiets 260 als eine separate Komponente in Bezug auf das Gehäusesubstrat 270 wird somit ein hoher Grad an Kompatibilität im Hinblick auf konventionelle Prozessstrategien erreicht, da das Gehäusesubstrat 270 auf der Grundlage gut etablierter Techniken verarbeitet werden kann, mit Ausnahme eines modifizierten geometrischen Aufbaus und mit Ausnahme der einen oder der mehreren zusätzlichen Kontaktstrukturen 278. In ähnlicher Weise kann die Komponente 260 auf der Grundlage gut etablierter Fertigungstechniken bearbeitet werden, wodurch insgesamt ein sehr effizienter Prozessablauf erreicht wird. Es sollte jedoch beachtet werden, dass ein Verspannungskompensationsgebiet, etwa das Gebiet 260, in dem Gehäusesubstrat 270 während einer beliebigen geeigneten Prozessphase während der Herstellung des Substrats 270 eingerichtet werden kann, wodurch das Gehäusesubstrat 270 und das Verspannungskompensationsgebiet 260 als ein integrales Bauelement nach dem Ende des Fertigungsprozesses bereitgestellt werden.
-
In einigen anschaulichen Ausführungsformen wird das zusammengesetzte Bauelement 200 hergestellt, indem der Halbleiterchip 260 mechanisch mit der Kontaktstruktur 275 gekoppelt wird, wobei auch das Verspannungskompensationsgebiet 260 mit der Struktur 278 in Kontakt gebracht wird. Daraufhin wird das Bauelement 200 wärmebehandelt, um einen thermischen Gleichgewichtszustand oberhalb der Schmelztemperaturen für die entsprechenden Lotmaterialien den Strukturen 255 und 265 zu erreichen. Beim Aufschmelzen des Lotmaterials wird eine intermetallische Verbindung erreicht und daraufhin wird das Bauelement 200 abgekühlt, wobei typischerweise das Lotmaterial in dem Verspannungskompensationsgebiet 260 zuerst fest wird und somit in effizienter Weise die mechanische Verspannung in dem Substrat 270 kompensiert, wodurch ebenfalls die resultierende Verspannung und somit Deformation, die durch 203 angegeben ist, verringert wird, wobei wiederum bessere Bedingungen in dem Chipaufnahmebereich 279 geschaffen werden. Während des kritischen Aufschmelzprozesses wird somit ein deutlicher geringer Anteil an Scherungskräften in den Halbleiterchip 250 und somit auch in das empfindliche Metallisierungssystem übertragen. Es sollte beachtet werden, dass die thermischen Eigenschaften in Verbindung mit der Positionierung und der Geometrie des Verspannungskompensationsgebiets 260 so gewählt werden können, dass die resultierende thermisch hervorgerufene Verspannung oder Verformung 203 im Wesentlichen vollständig innerhalb des Gebiets 279 kompensiert wird.
-
2c zeigt schematisch das Gehäusesubstrat 270 gemäß weiterer anschaulicher Ausführungsformen, wobei das Verspannungskompensationsgebiet 260 an einer geeigneten Position auf dem Substrat 270 vor dem tatsächlichen Anbringen eines Halbeiterchips an dem Chipaufnahmebereich 279 hergestellt wird. Wie gezeigt, wird während eines Kontaktprozesses 205 Wärme angewendet, um zumindest die Schmelztemperatur eines Lotmaterials in der Kontaktstruktur 265 und/oder 278 zu erreichen oder um die Komponenten 260 und 270 auf der Grundlage von Wärme und mechanischem Druck mechanisch miteinander zu verbinden. Wie gezeigt, besitzen die Komponenten 260 und 270 die gleiche Gleichgewichtstemperatur und somit kann die mechanische Kopplung ohne eine ausgeprägte Deformation dieser Komponenten erreicht werden.
-
2d zeigt schematisch das Gehäusesubstrat 270, wobei die Fehlanpassung im CET der Komponenten 260 und 270 zu einem gewissen Grad an Verbiegung des Substrats 270 führt, wie dies durch 276 angegeben ist.
-
2e zeigt schematisch das Gehäusesubstrats 270 während eines Prozesses 206 zum Anbringen des Halbleiterchips 250 an dem Substrat 270. Während des Prozesses 206 werden das Substrat 270 und der Halbleiterchip 270 erhitzt, so dass sie eine Gleichgewichtstemperatur oberhalb der Schmelztemperatur des Lotmaterials erreichen, um den Halbleiterchip 250 anzubringen. Folglich nimmt das Substrat 270 einen im Wesentlichen nicht deformierten Zustand beim Erreichen der Gleichgewichtstemperatur auf Grund des Unterschiedes in der thermischen Ausdehnung zwischen dem Substrat 270 und dem Verspannungskompensationsgebiet 260 an. Beim Aufschmelzen des Lotmaterials kann die Temperatur während des Prozesses 206 so reduziert werden, dass das zusammengesetzte Halbleiterbauelement abkühlt, wobei das Verspannungskompensationsgebiet 260 dazu neigt, das Substrat 270 nach oben zu biegen, wie dies beispielsweise in 2d gezeigt ist, während andererseits die Fehlanpassung im CET zwischen dem Substrat 270 und dem Halbleiterchip 250 dazu tendiert, das Substrat 270 in der Abwärtsrichtung zu verbiegen, wie dies auch beispielsweise zuvor mit Bezug zu 1a erläutert ist, wenn auf das Halbleiterbauelement 100 Bezug genommen wird. Folglich kann im Mittel eine deutlich geringere thermisch hervorgerufene Deformation beim Abkühlen des Halbleiterbauelements 200 erreicht werden.
-
2f zeigt schematisch das Bauelement 200 in einem abschließenden Zustand, d. h. nach dem Durchlaufen der Abkühlphase zum Anbringen des Halbleiterchips 250 an dem Gehäusesubstrat 270. Wie gezeigt, wird ein im Wesentlichen deformierter Zustand erreicht.
-
Es sollte beachtet werden, dass der zuvor mit Bezug zu den 2c bis 2f beschriebene Effekt auch in der Prozessstrategie erreicht werden kann, die zuvor mit Bezug zu 2b erläutert ist, wobei das Verspannungskompensationsgebiet 260 und der Halbleiterchip 250 gleichzeitig an dem Gehäusesubstrat 270 angebracht werden. Des weiteren ist zu beachten, dass die Positionierung und die Struktur des Verspannungskompensationsgebiets 260 in einer beliebigen Weise modifiziert werden können, d. h. das Gebiet 260 kann auf der gegenüberliegenden Seite des Gehäusesubstrats 270 angebracht werden, oder es können zwei oder mehr Verspannungskompensationsgebiete auf einer Seite oder auf beiden Seiten des Gehäusesubstrats 270 vorgesehen werden, wobei eine Komponente des Verspannungskompensationsgebiets 260 lateral innerhalb des Chipaufnahmebereichs 279 (siehe 2c) angeordnet werden kann.
-
Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente im Gehäuse, verbesserte Gehäusesubstrate und Montageprozeduren bereit, wobei die mechanischen Auswirkungen in empfindlichen Metallisierungssystemen von Halbleiterbauelementen effizient verringert werden, indem der Grad der thermisch hervorgerufenen Deformation eines Chipaufnahmebereichs des Gehäusesubstrats reduziert wird. Dazu wird ein effizienter Mechanismus zum Kompensieren thermisch hervorgerufener Verformungen bereitgestellt in Form geeignet dimensionierter und positionierter Verspannungskompensationskomponenten mit speziell ausgewählten Eigenschaften, um die thermisch hervorgerufene Deformation in dem Chipaufnahmebereich zu kompensieren, wenn das Verspannungskompensationsgebiet in steifer Weise an dem Gehäusesubstrat befestigt wird. Beispielsweise wird das Verspannungskompensationsgebiet in Form eines Verspannungsringes vorgesehen, der den Chipaufnahmebereich umgibt, wobei dieser einen geeigneten CET besitzt, um damit thermisch hervorgerufene Verspannung in dem empfindlichen Metallisierungssystem des Halbleiterchips zu reduzieren oder zu kompensieren, insbesondere während des kritischen Aufschmelzprozesses. Somit können Produktionsausbeute und Gesamtzuverlässigkeit des Halbleiterbauelements im Gehäuse verbessert werden, da geeignete Aufschmelztemperaturen in Verbindung mit bleifreien Lotmaterialien angewendet werden können, während gleichzeitig die Anzahl und die Größe mechanischer Defekte in dem empfindlichen Metallisierungssystem reduziert werden.
