DE102010040065B4 - Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur - Google Patents

Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur Download PDF

Info

Publication number
DE102010040065B4
DE102010040065B4 DE102010040065.3A DE102010040065A DE102010040065B4 DE 102010040065 B4 DE102010040065 B4 DE 102010040065B4 DE 102010040065 A DE102010040065 A DE 102010040065A DE 102010040065 B4 DE102010040065 B4 DE 102010040065B4
Authority
DE
Germany
Prior art keywords
chip
contact
contact element
housing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010040065.3A
Other languages
English (en)
Other versions
DE102010040065A1 (de
Inventor
Michael Grillberger
Matthias Lehr
Thomas Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010040065.3A priority Critical patent/DE102010040065B4/de
Priority to US13/179,643 priority patent/US8482123B2/en
Publication of DE102010040065A1 publication Critical patent/DE102010040065A1/de
Application granted granted Critical
Publication of DE102010040065B4 publication Critical patent/DE102010040065B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterbauelement mit: einem Halbleiterchip (250) mit einem Metallisierungssystem (253), das eine Chipkontaktstruktur (255) aufweist, die wiederum ein Chipkontaktelement (258) aufweist, wobei das Chipkontaktelement auf einem Metallgebiet (254B) des Metallisierungssystems (253) ausgebildet ist; und einem Gehäusesubstrat (270) mit einer Gehäusekontaktstruktur (275), wobei die Gehäusekontaktstruktur ein Gehäusekontaktelement (278) aufweist, wobei das Chipkontaktelement (258) und das Gehäusekontaktelement (278) mechanisch miteinander im Eingriff sind und eine Grenzfläche erzeugen, dadurch gekennzeichnet, dass das Chipkontaktelement (258) mehrere Kontaktsegmente (258A, 258B, 258C, 258D) aufweist, die direkt auf dem Metallgebiet (254B) ausgebildet und voneinander lateral getrennt sind.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Techniken zum Reduzieren der Wechselwirkungen zwischen Chip und Gehäuse, die durch die thermische Fehlanpassung zwischen dem Chip und dem Gehäusesubstrat hervorgerufen werden.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Der Großteil der Halbleiterbauelemente mit komplexen elektronischen Schaltungen wird gegenwärtig und in der absehbaren Zukunft auf der Grundlage von Silizium hergestellt, so dass Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI-(Silizium-auf-Isolator-)Substrate, geeignete Basismaterialien sind, um Halbleiterbauelemente, etwa Mikroprozessoren, SRAMs, ASICs (anwendungsspezifische ICs), Systeme auf einem Chip (SOC) und dergleichen herzustellen. Die einzelnen integrierten Schaltungen sind als Array auf der Scheibe angeordnet, wobei die meisten Herstellungsschritte, die sich auf mehrere 100 oder mehr einzelne Prozessschritte in komplexen integrierten Schaltungen belaufen können, gleichzeitig alle Chipbereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, Messprozessen und dem Einbringen der einzelnen Bauelemente in ein Gehäuse nach dem Zerteilen des Halbleitersubstrats. Daher zwingen ökonomische Rahmenbedingungen die Halbleiterhersteller ständig dazu, die Substratabmessungen zu vergrößern, wodurch auch die Fläche vergrößert wird, die zum Erzeugen der eigentlichen Halbleiterbauelemente verfügbar ist, so dass damit auch die Produktionsausbeute erhöht wird.
  • Zusätzlich zur Vergrößerung der Substratfläche ist es auch wichtig, die Ausnutzung der Substratfläche bei einer vorgegebenen Substratgröße möglichst zu optimieren, so dass möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen, die für die Prozesssteuerung verwendet werden, verwendet werden kann. In dem Versuch, die nutzbare Oberfläche bei einer vorgegebenen Substratgröße zu maximieren, werden die Strukturgrößen der Schaltungselemente ständig reduziert. Auf Grund der ständigen Forderung nach der Strukturgrößen sehr komplexer Halbleiterbauelemente wird Kupfer in Verbindung mit dielektrischen Materialien mit kleinem ε häufig als Alternative bei der Herstellung sogenannter Metallisierungssysteme verwendet, die Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten enthalten, die jeweils Metallleitungen als Verbindungen innerhalb der Ebene und Kontaktdurchführungen als Verbindungen zwischen den Ebenen enthalten, wobei diese gemeinsam die einzelnen Schaltungselemente zum Erstellen der erforderlichen Funktionseigenschaft der integrierten Schaltung verbinden. Typischerweise werden mehrere Metallleitungsschichten und Kontaktdurchführungsschichten, die aufeinander gestapelt sind, eingesetzt, um die Verbindungen zwischen allen internen Schaltungselementen und den I/O-(Eingangs-Ausgangs-)Anschlüssen, Leistungs- und Masseanschlüssen der betrachteten integrierten Schaltung zu verwirklichen.
  • Für extrem skalierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente, etwa die Feldeffekttransistoren und dergleichen, beschränkt, sondern diese ist auf Grund der erhöhten Dichte an Schaltungselementen, die eine noch größere Anzahl elektrischer Verbindung notwendig macht, durch die unmittelbare Nähe der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen zunimmt und die Leitfähigkeit der Leitungen auf Grund einer kleineren Querschnittsfläche verringert ist. Aus diesem Grunde werden übliche Dielektrika, etwa Siliziumdioxid (ε > 3,6) und Siliziumnitrid (ε > 5) durch dielektrische Materialien mit einer geringeren Permittivität ersetzt, die daher auch als Dielektrika mit kleinem ε mit einer relativen Permittivität von 3,0 oder weniger bezeichnet werden. Jedoch sind die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε deutlich geringer im Vergleich zu gut bewährten Dielektrika wie Siliziumdioxid und Siliziumnitrid. Während der Herstellung des Metallisierungssystems und nachfolgender Fertigungsprozesse für integrierte Schaltungen hängt somit die Produktionsausbeute von den mechanischen Eigenschaften empfindlicher dielektrischer Materialien, etwa der dielektrischen Schichten mit kleinem ε, und ihrer Haftung an andere Materialien ab.
  • Zusätzlich zu den Problemen der geringeren mechanischen Stabilität moderner dielektrischer Materialien mit einer Dielektrizitätskonstante von 3,0 und deutlich kleiner wird die Bauteilzuverlässigkeit auch durch diese Materialien während des Betriebs komplexer Bauelemente beeinflusst auf Grund einer Wechselwirkung zwischen dem Chip und dem Gehäuse, wobei diese Wechselwirkung durch eine thermische Fehlanpassung der entsprechenden thermischen Ausdehnung der unterschiedlichen Materialien hervorgerufen wird. Beispielsweise wird bei der Herstellung komplexer integrierter Schaltungen zunehmend eine Kontakttechnologie eingesetzt, um das Gehäusesubstrat mit dem Chip zu verbinden, die als Flip-Chip-Gehäusetechnik bekannt ist. Im Gegensatz zu den gut bekannten Drahtverbindungstechniken, in denen geeignete Kontaktanschlussflächen am Rand der letzten Metallschicht des Chips vorgesehen sind, die dann mit entsprechenden Anschlüssen des Gehäuse mittels eines Drahtes verbunden werden, wird in der Flip-Chip-Technologie eine entsprechende Höcker- oder Säulenstruktur auf der letzten Metallisierungsschicht ausgebildet, die beispielsweise aus einem Lotmaterial aufgebaut sind, wobei diese Strukturen mit entsprechenden Kontaktanschlussflächen des Gehäuses in Kontakt gebracht wird. Nach dem Wiederaufschmelzen des Höckermaterials wird somit eine zuverlässige elektrische und mechanische Verbindung zwischen der letzten Metallisierungsschicht des Chips und den Kontaktanschlussflächen des Gehäusesubstrats eingerichtet. Auf diese Weise kann eine sehr große Anzahl elektrischer Verbindungen über die gesamte Chipfläche hinweg auf der letzten Metallisierungsschicht mit einem geringeren Kontaktwiderstand und parasitärer Kapazität geschaffen werden, wobei die I/O-(Eingangs/Ausgangs-)Ressourcen geschaffen werden, wie sie für komplexe integrierte Schaltungen, etwa CPUs, Speicherbauelemente und dergleichen erforderlich sind. Während der entsprechenden Prozesssequenz zum Anschließen der Hockerstruktur an das Gehäusesubstrat wird ein gewisses Maß an Druck und Wärme aufgebracht an dem Verbundbauelement, um damit eine zuverlässige Verbindung zwischen jedem der Höcker, die auf dem Chip ausgebildet sind, und den Höckern oder Anschlussflächen, die in dem Gehäusesubstrat vorgesehen sind, zu ermöglichen. Die thermisch oder mechanisch hervorgerufene Verspannung kann jedoch auf die darunter liegenden Metallisierungsschichten einwirken, die typischerweise Dielektrika mit kleinem ε oder sogar dielektrische Materialien mit sehr kleinem ε (ULK) aufweisen, wodurch die Wahrscheinlichkeit des Erzeugens von Defekten durch Ablösung der Materialien auf Grund der geringeren mechanischen Stabilität und Haftung zu anderen Materialien erhöht wird.
  • Während des Betriebs des zusammengesetzten Halbleiterbauelements, d. h. des an den entsprechenden Gehäusesubstrats angebrachten Halbleiterchips, kann ebenfalls eine ausgeprägte mechanische Verspannung auf Grund einer signifikanten Fehlanpassung in dem thermischen Ausdehnungsverhalten des siliziumbasierten Halbleiterchips und des Gehäusesubstrats auftreten, da bei der Massenherstellung komplexer integrierter Schaltungen ökonomische Rahmenbedingungen typischerweise die Verwendung spezieller Substratmaterialien für das Gehäuse, etwa in Form organischer Materialien, erfordern, die typischerweise eine andere thermische Leitfähigkeit und einen anderen thermischen Ausdehnungskoeffizienten besitzen im Vergleich zu dem Siliziumchip. Folglich kann ein vorzeitiger Ausfall des Metallisierungssystems auftreten.
  • Mit Bezug zu den 1a und 1b wird eine typische Wechselwirkung zwischen Chip und Gehäuse detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht einer integrierten Schaltung 100 mit einem Halbleiterchip 150, der mit einem Gehäusesubstrat 170 verbunden ist, das im Wesentlichen aus einem organischen Material, etwa einem Polymermaterial und dergleichen aufgebaut ist. Wie zuvor erläutert ist, besitzt insgesamt der Halbleiterchip 150 einen thermischen Ausdehnungskoeffizienten (CET), der sich deutlich von dem CET des Gehäusesubstrats 170 unterscheidet, d. h. typischerweise ist der CET des Gehäusesubstrats 170 größer im Vergleich zu dem siliziumbasierten Halbleiterchip 150. Der Halbleiterchip 150 umfasst typischerweise ein Substrat 151, beispielsweise in Form eines Siliziumsubstrats, oder eines SOI-Substrats, wobei dies von dem Gesamtaufbau der Schaltung und von dem Leistungsverhalten der integrierten Schaltung 100 abhängt. Ferner ist eine siliziumbasierte Halbleiterschicht 152 „über” dem Substrat 151 vorgesehen, wobei die Halbleiterschicht 152 eine sehr große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen aufweist, wie dies zum Einrichten der gewünschten Funktion der integrierten Schaltung 100 erforderlich ist. Wie zuvor erläutert ist, führte die stetige Verringerung der kritischen Abmessungen von Schaltungselementen zu kritischen Abmessungen von Transistoren mit einer Größenordnung von 50 nm und deutlich weniger in aktuell verfügbaren komplexen Halbleiterbauelementen, die durch Massenproduktionsverfahren hergestellt werden.
  • Der Halbleiterchip 150 umfasst ferner ein Metallisierungssystem 153, das in modernen Halbleiterbauelementen mehrere Metallisierungsschichten aufweist, d. h. Bauteilebenen, in denen Metallleitungen und Kontaktdurchführungen in einem geeigneten dielektrischen Material eingebettet sind. Wie zuvor erläutert ist, sind zumindest ein Teil der entsprechenden dielektrischen Materialien, die in den diversen Metallisierungsschichten des Metallisierungssystems 153 verwendet sind, aus Materialien mit geringer mechanischer Stabilität aufgebaut, um eine möglichst geringe parasitäre Kapazität zwischen benachbarten Metallleitungen zu erhalten. Ferner umfasst das Bauelement 150 eine Höckerstruktur 155, die geeignet mit dem Metallisierungssystem 153 verbunden ist, wobei die entsprechenden Höcker oder Metallsäulen als ein Teil der letzten Metallisierungsschicht des Systems 153 vorgesehen sein können, beispielsweise in Form eines Lotmaterials, in Form von Metallsäulen oder einer Kombination davon. Andererseits umfasst das Gehäusesubstrat 170 geeignet angeordnete und dimensionierte Anschlussflächen einer Kontaktstruktur 175, die mit den jeweiligen Höckern der Struktur 155 in Kontakt gebracht werden, um entsprechende mechanische und elektrische Verbindungen beim Anwenden von Wärme und mechanischem Druck einzurichten. Ferner umfasst das Gehäusesubstrat 170 geeignete Leitungen (nicht gezeigt), um die Höckerstruktur 155 mit geeigneten Anschlüssen zu verbinden, die somit eine elektrische Schnittstelle zu anderen peripheren Komponenten, etwa zu Leiterplatten und dergleichen bilden.
  • Insbesondere während des Vorganges der Herstellung des zusammengesetzten Bauelements 100 aus dem Halbleiterchip 150 und dem Gehäusesubstrat 170 wird Wärme in dem Halbleiterchip 150 erzeugt oder in diesen hineingeleitet, was schließlich zu einer ausgeprägte Wechselwirkung zwischen dem Halbleiterchip 150 und dem Gehäusesubstrat 170 führt, beispielsweise nach dem Wiederaufschmelzen und dem Aushärten der Höcker in der Struktur 155, wodurch somit ausgeprägte Scherkräfte auf Grund der Fehlanpassung in den CET's des Bauelements 150 und 170 hervorgerufen werden. Beispielsweise treten an der Grenzfläche zwischen dem Halbleiterchip 150 und Gehäusesubstrat 170, d. h. insbesondere in der Höckerstruktur 155 und dem Metallisierungssystem 153, ausgeprägte mechanische Verspannungskräfte auf, die durch die thermische Fehlanpassung während der Zusammenfügung und des Betriebs des Bauelements 100 hervorgerufen werden. Auf Grund der geringeren mechanischen Stabilität und der reduzierten Haftung komplexer dielektrischer Materialien treten entsprechende Defekte typischerweise auf, die somit die gesamte Zuverlässigkeit und auch die Produktionsausbeute beeinflussen, wenn die integrierte Schaltung 100 betrieben oder hergestellt wird. Beispielsweise tritt ein gewisser Grad an thermisch hervorgerufener Verspannung, die durch 103 angegeben ist, in dem Gehäusesubstrat 170 auf, wodurch sich ein gewisser Grad an Verbiegung oder Durchbiegung ergibt, wie dies durch 176 angegeben ist, wobei dies auch auf Grund von Temperaturgradienten und dem größeren CET des Materials 170 im Vergleich zu dem Halbleiterchip 150 hervorgerufen wird.
  • 1b zeigt schematisch eine vergrößerte Ansicht eines Teils des Metallisierungssystems 153 während einer typischen Situation, wenn die integrierte Schaltung 100 betrieben oder wenn das Bauelement 100 in einer abschließenden Phase zusammengefügt wird, wenn die Lothöcker zunehmend nach dem Wiederaufschmelzen des Lötmaterials aushärten. Wie gezeigt, umfasst das Metallisierungssystem 153 die mehreren Metallisierungsschichten, wobei der Einfachheit halber zwei Metallisierungsschichten 154 und 156 dargestellt sind. Beispielsweise umfasst die Metallisierungsschicht 156 ein dielektrisches Material 156a, in welchem Metallleitungen 156b und Kontaktdurchführungen 156c eingebettet sind. In ähnlicher Weise enthält die Metallisierungsschicht 154 ein dielektrisches Material 154a und entsprechende Metallleitungen 154b und Kontaktdurchführungen 154c. Wie zuvor erläutert ist, umfassen zumindest einige der Metallisierungsschichten in dem Metallisierungssystem 153 empfindliche dielektrische Materialien in Form eines dielektrischen Materials mit kleinem ε oder eines ULK-Materials, die eine deutlich geringere mechanische Stabilität im Vergleich zu anderen Dielektrika, etwa Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid, aufweisen, wobei diese Materialien häufig als Ätzstopp- oder Deckschichten verwendet werden, die zwischen den einzelnen Metallisierungsschichten 154, 156 vorgesehen sind. Während des Betriebs oder des Zusammenbaus der integrierten Schaltungen 100 kann somit durch das unterschiedliche Verhalten im Hinblick auf die thermische Ausdehnung eine merkliche mechanische Verspannung in die Metallisierungsschichten 156, 154 eingeleitet werden, wie dies durch 103 angegeben ist. Die Verspannung 103 ist auch in dem Gehäusesubstrat 170 (siehe 1a) vorhanden und kann zu einer Materialverformung führen, wie dies durch 176 (siehe 1a) angegeben ist. Andererseits kann die mechanische Verspannung 103 in dem Metallisierungssystem 153 eine mehr oder minder ausgeprägte Verformung hervorrufen, die zum Erzeugen gewisser Defekte 154d, 156d führt, die wiederum schließlich zu einem Grad an Materialablösung führen, da typischerweise die Haftung und die mechanische Stabilität von ULK-Dielektrika geringer ist im Vergleich zu konventionellen Dielektrika, wie dies zuvor erläutert ist. Folglich führt die resultierende Materialablösung zu einem vorzeitigen Ausfall des Metallisierungssystems 153 oder zu einem anfänglichen Fehlverhalten in dem Metallisierungssystem, wodurch zu einer geringeren Produktionsausbeute und zu einer geringeren Gesamtzuverlässigkeit der integrierten Schaltung 100 (siehe 1a) beigetragen wird.
  • Die Problematik einer geringeren Zuverlässigkeit und einer reduzierten Produktionsausbeute komplexer Metallisierungssysteme ist noch ausgeprägter in modernen Prozesstechnologien, in denen die Dielektrizitätskonstante der dielektrischen Materialien mit kleinem ε weiter verringert wird, während gleichzeitig die Abmessungen der entsprechenden Chipbereiche vergrößert werden, um damit immer mehr Funktionen in die integrierten Schaltungen zu integrieren. Andererseits erfordert die zunehmende Komplexität des gesamten Schaltungsaufbaus auch eine größere Anzahl gestapelter Metallisierungsschichten, wie dies zuvor erläutert ist, was zusätzlich zu einer geringeren mechanischen Gesamtstabilität des Metallisierungssystems führt. Ferner kann die Verwendung bleifreier Materialien in der Hockerstruktur 155 (siehe 1a) zu einer stärkeren mechanischen Kopplung des Gehäusesubstrats 170 und des Halbleiterchips 150 führen, woraus sich eine noch höhere mechanische Verspannung ergibt, da typischerweise bleifreie Kontaktanordnungen weniger nachgiebig sind im Vergleich zu bleienthaltenden Lotmaterialien. Aus diesen Gründen muss in konventionellen Vorgehensweisen die Gesamtgröße des Halbleiterchips, in Metallisierungssystemen, in denen ein hohes elektrisches Leistungsverhalten notwendig ist, entsprechend auf geeignete Abmessungen begrenzt werden, um damit die gesamte mechanische Verspannung auf einem akzeptablen Niveau zu halten. In anderen Fällen wird die Anzahl der Metallisierungsschichten beschränkt, wodurch ebenfalls die Packungsdichte und/oder die Komplexität des Schaltungsaufbaus verringert werden. In noch anderen konventionellen Vorgehensweisen werden weniger komplexe dielektrische Materialien verwendet, um die mechanische Gesamtstabilität zu verbessern, wodurch das Leistungsverhalten der integrierten Schaltungen beeinträchtigt wird.
  • Die Druckschrift US 2006/0 220 230 A1 beschreibt einen Halbleitersystem, in welchem mehrere Halbleiterchips in Verbindung mit Zwischensubstraten durch Steckkontakte miteinander verbunden werden können, wobei im Halbleiterchip entsprechende Einsenkungen vorgesehen sind, um Kontakte eines Trägersubstrats aufzunehmen.
  • Die Druckschrift US 6 137 184 A beschreibt ein Halbleiterbauelement, in welchem ein Trägersubstrat direkt mit Lotkontakten des Halbleiterbauelements verbunden ist, wobei ein Elektrodenbereich mit einem konvexen Anteil, der zu einem konkaven Anteil der Lotelektrode ausgerichtet und durch Druck mit dieser verbunden wird.
  • Die Druckschrift US 2007/0 102 816 A1 beschreibt eine Platinenstruktur, ein Gehäuse und ein Verfahren zur Herstellung. Dabei besitzen die Lotkugeln eine Rille, die zum Eingriff eines bevorstehenden Bereichs auf einer Platine vorgesehen ist.
  • Die Druckschrift US 5 903 059 A beschreibt Micro-Verbindungen, die auf einer Schaltung hergestellt werden können, um damit getrennte Strukturen physikalisch und/oder elektrisch miteinander zu verbinden. Die Micro-Verbindungen enthalten dabei flexible Bereiche, um eine mechanische Verbindung mit einem korrespondierenden Substrat herzustellen.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Verfahren und Bauelemente, in denen Halbleiterbauelemente mit Gehäuse mit komplexen Metallisierungssystemen bereitgestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung verringert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente bereit, in denen Ausbeuteverluste und eine Reduzierung der Zuverlässigkeit von Halbleiterbauelementen mit Gehäuse verringert werden, indem ein Lötprozess vermieden wird, wenn ein Gehäusesubstrat direkt mit einem Halbleiterchip verbunden wird. Durch Vermeiden des Lötprozesses kann insbesondere in bleifreien Bauteilkonfigurationen das Auftreten der zugehörigen hohen Löttemperaturen vermieden werden, wodurch ebenfalls thermisch hervorgerufene Verspannungen vermieden werden, die durch die Fehlanpassung in thermischen Ausdehnungskoeffizienten zwischen dem Gehäusesubstrat und dem Halbleiterchip hervorgerufen werden. Dazu werden die elektrischen Verbindungen zwischen der Kontaktstruktur und dem Gehäusesubstrat und der Kontaktstruktur des Halbleiterchips auf der Grundlage einer mechanischen Wechselwirkung eingerichtet, ohne dass spezielle Lötmaterialien an Grenzflächen erforderlich sind, die zwischen Kontaktelementen des Gehäusesubstrats und Kontaktelementen des Halbleiterchips ausgebildet sind. D. h., die Verbindung zwischen den komplementären Kontaktelementen des Gehäuses und des Halbleiterchips wird eingerichtet auf der Grundlage eines Formschlusses zumindest der entsprechend ausgebildeten Kontaktelemente, wodurch eine mechanische Fixierung und auch eine zuverlässige elektrische und thermische Verbindung zwischen den metallenthaltenden Kontaktelementen entsteht. Beispielsweise wird eine stecker- und buchsenartige Kontaktanordnung in dem Gehäusesubstrat und in dem Halbleiterchip eingerichtet, wobei zumindest ein Teil jedes Kontaktelements in dem Halbleiterchip oder dem Gehäusesubstrat mit zumindest einem Bereich eines entsprechenden Kontaktelements der jeweiligen anderen Komponente im Eingriff ist. Auf diese Weise kann eine Grenzfläche zwischen den komplementären Kontaktelementen erzeugt werden, wobei die Haftreibung für eine erhöhte mechanische Stabilität sorgt, während generell die vergrößerte Kontaktfläche, die durch die Grenzfläche bereitgestellt wird, auch zu einer effizienten elektrischen und thermischen Verbindung führt. Da in einigen anschaulichen hierin offenbarten Ausführungsformen die mechanische Anbringung des Gehäusesubstrats an dem Halbleiterchip auf der Grundlage mechanischer Kräfte erfolgt, die im Wesentlichen senkrecht auf das empfindliche Metallisierungssystem einwirken, können ausgeprägte Scherkräfte und somit mechanische Verspannungen in dem Metallisierungssystem vermieden werden, wodurch die Wahrscheinlichkeit verringert wird, dass eine Schädigung während des mechanischen Vorganges des Verbindens des Gehäuses des Halbleiterchips erfolgt. Da ferner im Wesentlichen die gleichen mechanischen Kräfte auf jeden Oberflächenbereich des Gehäuses und des Halbleiterchips einwirken, wird eine ausgeprägte Durchbiegung während der Befestigung vermieden, so dass eine ungleichmäßige Verteilung mechanischer Kräfte, wie sie typischerweise in konventionellen Lötabfolgen anzutreffen ist, vermieden wird. Daher stellt die vorliegende Erfindung eine höhere Flexibilität bei der Auswahl geeigneter Metallmaterialien bereit, da speziell gestaltete Materialien nicht mehr erforderlich sind. Somit können lotfreie Kontaktschemata auf der Grundlage von Materialien, etwa Aluminium, Kupfer, Silber, Gold und dergleichen oder auch Kombinationen davon, effizient eingerichtet werden und können an die Prozesserfordernisse angepasst werden, beispielsweise im Hinblick auf Materialressourcen und Anlagen, wie sie während der Herstellung eines komplexen Metallisierungssystems des Halbleiterchips angewendet werden. Ferner wird eine geeignete Temperatur ausgewählt, um den Vorgang des Anbringens des Gehäuses an dem Halbleiterchip auszuführen, wodurch eine erhöhte Flexibilität bei der Steuerung der gesamten Prozessbedingungen und somit der resultierenden mechanischen Kräfte möglich ist, die in dem Metallisierungssystems erzeugt werden. Beispielsweise wird eine Temperatur verwendet, die zwischen der üblichen Lagertemperatur des Halbleiterchips und seiner mittleren Betriebstemperatur oder Nennbetriebstemperatur liegt, so dass thermisch hervorgerufene mechanische Kräfte kleiner sind als thermisch hervorgerufene Verspannungen, die während des normalen Betriebs des Halbleiterchips auftreten. In diesem Falle können die mechanischen Eigenschaften und somit das elektrische Leistungsverhalten komplexer Metallisierungssysteme im Hinblick auf das Erreichen eines besseren Leistungsverhaltens des gesamten Halbleiterbauelements eingestellt werden, ohne dass zusätzliche thermisch hervorgerufene Verspannungskräfte berücksichtigt werden müssen, die typischerweise in konventionellen Lötvorgängen hervorgerufen werden.
  • Die zuvor genannte Aufgabe wird erfindungsgemäß insbesondere durch ein Bauelement mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 9 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements im Gehäuse zeigt, das einen komplexen Halbleiterchip aufweist, der wiederum ein komplexes Metallisierungssystem enthält, das direkt mit einem Gehäusesubstrat verbunden ist, woraus sich eine ausgeprägte thermische hervorgerufene Deformation des Gehäusesubstrats gemäß konventioneller direkter Gehäuse-Chipkontaktschemat ergibt;
  • 1b schematisch einen Teil des komplexen Metallisierungssystems des Halbleiterchips aus 1a zeigt, wobei mehrere Defekte erzeugt werden, insbesondere während des kritischen Zusammenfügeprozesses zum Verbinden des Halbleiterchips und des Gehäusesubstrats auf der Grundlage eines Lötprozesses auf Grund der moderat hohen Schmelztemperatur des Lotmaterials, insbesondere von bleifreien Lotmaterialien;
  • 2a schematisch eine graphische Darstellung der thermischen Bedingungen während einer direkten Gehäuse/Chipanordnung im Vergleich mit konventionellen thermischen Bedingungen gemäß anschaulicher Ausführungsformen zeigt;
  • 2b schematisch eine Querschnittsansicht eines Gehäusesubstrats und eines Halbleiterchips mit einer entsprechenden Kontaktstruktur zeigt für eine direkte mechanische Verbindung durch Formschluss, beispielsweise unter Anwendung einer Stecker-Buchse-artigen Konfiguration;
  • 2c schematisch eine Querschnittsansicht eines Kontaktelements zeigt, das auf einem Halbleiterchip und/oder einem Gehäusesubstrat vorgesehen ist, um damit eine geeignete Justiergenauigkeit und mechanische Haftung zu erreichen;
  • 2d schematisch eine Draufsicht eines Kontaktelements mit mehreren Kontaktelementen gemäß der vorliegenden Erfindung zeigt;
  • 2e schematisch eine Draufsicht eines säulenartigen Kontaktelements, das zusätzlich zu den mehreren Kontaktelementen gemäß anschaulichen Ausführungsformen zeigt;
  • 2f und 2g schematisch Querschnittsansichten eines Gehäusesubstrats und eines Halbleiterchips während eines mechanischen Zusammenfügevorgangs bei moderat geringen Temperaturen zeigt; und
  • 2h schematisch eine Querschnittsansicht eines Halbleiterbauelements oder eines Gehäusesubstrats zeigt, das zwei unterschiedliche Arten von Kontaktelementen besitzt, um mit entsprechenden komplementären Kontaktelementen in Eingriff gebracht zu werden.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt allgemein Halbleiterchips, Gehäusesubstrate, Halbleiterauelemente im Gehäuse und Techniken zum Zusammenbauen von Halbleiterbauelementen mit Gehäuse bereit, wobei thermisch hervorgerufene Verspannungskräfte in einem komplexen Metallisierungssystem während des kritischen Zusammenfügeprozesses reduziert werden, indem unerwünschte Temperaturen während des Zusammenfügeprozesses vermieden werden. Dazu werden zumindest metallenthaltende Kontaktelemente in dem Gehäusesubstrat und dem Halbleiterchip unter Anwendung eines Formschlusses miteinander verbunden, d. h. durch einen mechanischen Kontakt, in welchem komplementäre Kontaktelemente und des Gehäusesubstrats des Halbleiterchips miteinander im Eingriff sind, wodurch eine Grenzfläche gebildet wird, ohne dass dazwischen liegende Materialien an der Grenzfläche erforderlich sind, die bei erhöhten Temperaturen zu behandeln sind, d. h. bei Temperaturen, die über einer vordefinierten maximalen akzeptablen Temperatur, etwa 150 Grad C, liegen. In einigen anschaulichen hierin offenbarten Ausführungsformen wird die Prozesstemperatur während des mechanischen Zusammenfügens des Gehäusesubstrats und des Halbleiterchips so festgelegt, dass diese bei oder unter der Verwendungstemperatur des Halbleiterchips liegt, so dass thermisch hervorgerufene Verspannungskräfte insbesondere in einem komplexen Metallisierungssystem geringer sind im Vergleich zu den thermisch hervorgerufenen mechanischen Verspannungskräften, die während des normalen Betriebs des Halbleiterbauelements im Gehäuse erzeugt werden. Zu diesem Zweck können die Kontaktstruktur des Gehäusesubstrats und die Kontaktstruktur des Halbleitersubstrats auf der Grundlage eines geeigneten metallenthaltenden Materials oder generell eines leitenden Materials bereitgestellt werden, wobei der Aufbau jedes Paares an komplementären Kontaktelementen einen direkten Kontakt zwischen zumindest einigen Oberflächenbereichen ermöglicht, so dass eine mechanische Verbindung und auch die erforderliche elektrische und thermische Leitfähigkeit bereitgestellt werden. Folglich kann die Verbindung zwischen Kontaktelementen des Gehäusesubstrats und den Kontaktelementen des Halbleiterchips, die erfindungsgemäß zumindest für einige Kontaktelemente in Form von mehreren lateral getrennten Kontaktsegmenten bereit gestellt werden, mittels einer Grenzfläche eingerichtet werden, in der die Anwesenheit von Lotmaterial nicht mehr erforderlich ist. In diesem Zusammenhang ist ein Lotmaterial als eine leitende Materialzusammensetzung zu verstehen, die eine Schmelztemperatur von über ungefähr 180 Grad besitzt. Folglich kann durch Anwenden des „lotfreien” Kontaktschemas, wie es hierin offenbart ist, ein beliebiges geeignetes Metallmaterial eingesetzt werden, beispielsweise das gleiche oder andere Materialien können in dem Gehäusesubstrat und dem Halbleiterchip eingesetzt werden, wenn dies mit geeigneten Fertigungstechniken oder den entsprechenden Metallisierungssystemen des Gehäuses und des Halbleiterchips verträglich ist. Ferner ist die Handhabung jeglicher Lotmaterialien während des Prozesses zur Herstellung komplexer Metallisierungssystemen nicht mehr erforderlich, wodurch Ressourcen und Prozessanlagen eingespart werden können, wobei auch ein höherer Durchsatz erreichbar ist. D. h., gewisse Prozesse, etwa der Wiederaufschmelzprozess zur Erzeugung der Lotkugeln und dergleichen, können weggelassen werden. Folglich können die stecker-und-buchsen-artige Verbindungstechnik und die entsprechenden komplementären Kontaktstrukturen eines Halbleiterchips und eines Gehäusesubstrats auf beliebige Arten von Halbleiterbauelementen angewendet werden, etwa auf Bauelemente, die für gewöhnlich mittels Drahtverbindungstechniken, mittels bleienthaltenden Lotmaterialien, mittels bleifreier Lotmaterialien und dergleichen verbunden werden, da geeignete Kontaktstrukturen auf der Grundlage eines beliebigen gewünschten Metallmaterialshergestellt werden können, ohne dass die gesamte Prozesskomplexität wesentlich anwächst.
  • Mit Bezug zu den 2a bis 2h werden nunmehr weitere anschauliche Ausführungsformen der „selbstverriegelnden” Zusammenfügetechnik der vorliegenden Erfindung detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird und wobei das erfindungsgemäße Konzept in 2d dargestellt ist.
  • 2a zeigt schematisch die thermische Situation in konventionellen Zusammenfügeprozessen auf Lotmaterialbasis im Vergleich mit der thermischen Situation bei der Anwendung des selbstverriegelnden Zusammenfügemechanismus und entsprechend angepasste Kontaktstrukturen gemäß den hierin offenbarten Prinzipien. Wie gezeigt, stellt der Graph aus 2a qualitativ die thermisch hervorgerufene mechanische Verspannung, beispielsweise in zumindest einigen der Metallisierungsschichten eines Metallisierungssystems eines Halbleiterchips gegenüber der Temperatur dar. In dem Graphen aus 2a ist eine im Wesentlichen lineare Abhängigkeit dargestellt, wobei die Größe der thermischen Verspannung, die durch eine Fehlanpassung des thermischen Ausdehnungskoeffizienten zwischen dem Gehäusesubstrat und dem Halbleiterchip hervorgerufen wird, gegenüber der Temperatur aufgetragen, wie dies durch die Kurve 204a angegeben ist. Zu beachten ist jedoch, dass allgemein die mechanische Verspannung, die durch die thermische Fehlanpassung hervorgerufen wird, einen anderen Verlauf besitzen kann, wobei jedoch in jedem Falle die thermisch hervorgerufenen mechanischen Verspannungen und somit die resultierenden Schäden deutlich mit der Temperatur zunehmen, die während des Zusammenfügeprozesses anzuwenden ist. Wie gezeigt muss in konventionellen Zusammenfügekonzepten auf Lotmaterialbasis eine Temperatur, die als Ts bezeichnet ist, zumindest angewendet werden, um das Lotmaterial aufzuschmelzen, wobei die Temperatur deutlich über dem Schmelzpunkt des Lotmaterials liegt, was insbesondere in bleifreien Anwendungen Temperaturen von 300 Grad C und sogar höher erfordert. Wie zuvor erläutert ist, können die resultierenden mechanischen Verspannungen, insbesondere beim Abkühlen des zusammengefügten Bauelements, das Bauelement in ausgeprägter Weise verspannen. In der vorliegenden Erfindung wird ein sehr unterschiedlicher Ansatz gewählt, wobei die maximale Prozesstemperatur während des Zusammenfügeprozesses deutlich verringert wird, d. h. zumindest unterhalb der Schmelztemperatur typischer Lotmaterialien liegt, wie sie gegenwärtig in der Halbleiterfertigungstechnik eingesetzt werden. Beispielsweise können Prozesstemperaturen von ungefähr 150 Grad C und weniger effizient angewendet werden. In einigen anschaulichen Ausführungsformen, wie dies in 2a gezeigt ist, wird eine Prozesstemperatur Ta, die während des Zusammenfügeprozesses angewendet wird, so festgelegt, dass sie unterhalb einer typischen Temperatur zum Betreiben oder Verwenden des betrachteten Halbleiterbauelements liegt, wie dies durch die Temperatur Tu angezeigt ist. In diesem Falle kann die Temperatur Tu als eine typische Temperatur der Umgebung eines im Gehäuse befindlichen Halbleiterbauelements verstanden werden, etwa als eine Wärmsenke und dergleichen. Beispielsweise wird die Temperatur Tu auf ungefähr 100 Grad C und weniger festgelegt. In einigen anschaulichen Ausführungsformen, wie dies in 2a gezeigt ist, wird die Zusammenfügetemperatur Ta in einen zentralen Bereich eines Temperaturintervalls gelegt, das durch die Verwendungstemperatur Tu und eine typische Handhabungs- oder Lagertemperatur, etwa Raumtemperatur, die als Rt gezeigt ist, definiert ist. In diesem Falle können die resultierenden mechanischen Verspannungskräfte empfindliche Metallisierungssysteme nicht ernsthaft schädigen, da typischerweise diese Systeme in geeigneter Weise so gestaltet sind, dass sie gemäß der Verwendungstemperatur Tu betrieben werden können, wenn der Betrieb des Bauelements bei Raumtemperatur Rt erfolgt wird. Folglich liegen die thermisch hervorgerufenen Verspannungskräfte, die während des Zusammenfügeprozesses auftreten, deutlich innerhalb des Bereichs der mechanischen Verspannungskräfte, die sich aus der Hantierung und dem Betrieb des entsprechenden Halbleiterbauelements im Gehäuse ergeben.
  • 2b zeigt schematisch eine Querschnittsansicht eines Gehäusesubstrats 270 und eines Halbleiterchips 250, die geeignet so gestaltet sind, dass sie mittels eines mechanischen Kontakts verbunden werden, um damit ein „selbstverriegelndes” Verhalten zu erhalten. Dazu umfasst das Gehäusesubstrat 270 eine Kontaktstruktur 275, während der Halbleiterchip 250 eine Kontaktstruktur 255 aufweist, die als komplementäre Kontaktstrukturen in dem Sinne verstanden werden können, dass diese Strukturen auf der Grundlage eines Formschlusses miteinander verbunden werden, so dass zumindest Bereiche der Strukturen 275 und 255 miteinander im Eingriff sind. Wie gezeigt, umfasst das Gehäusesubstrat 270 ein geeignetes Trägermaterial 271, etwa in Form organischer Materialien, wie dies zuvor erläutert ist, die typischerweise einen anderen thermischen Ausdehnungskoeffizienten besitzen als die typischerweise verwendeten Halbleitermaterialien, etwa Silizium und dergleichen. Ferner besitzt das Material 271 darin ausgebildet ein geeignetes „Metallisierungssystem” (nicht gezeigt), um die elektrischen Verbindungen bereitzustellen, die schließlich eine Verbindung zu Metallgebieten oder Metallanschlussflächen 273 ergeben, die in einem geeigneten dielektrischen Material 272 ausgebildet sind. Ferner ist ein Kontaktelement 278 auf dem Metallgebiet 273 ausgebildet und repräsentiert ein Kontaktelement, das mit einem Kontaktelement 258 der Kontaktstruktur 255 im Eingriff ist. In diesem Zusammenhang ist der Begriff „im Eingriff mit” so zu verstehen, dass die Kontaktelemente 278 und 258 mechanisch so miteinander verbunden sind, dass sie eine Grenzfläche zumindest an Seitenwandbereichen davon bilden, wie dies nachfolgend detaillierter erläutert ist. Beispielsweise sind die Kontaktelemente 278, 258 miteinander durch Formschluss verbunden, was als eine Form eines direkten mechanischen Kontakts zumindest einiger Oberflächenbereiche dieser Elemente verstanden werden kann, wobei die resultierende Haftreibung zu dem gewünschten elektrischen und thermischen Kontakt zwischen den Elementen 258, 278 führt. Wie ferner später detaillierter beschrieben ist, kann der Formschluss, d. h. das Eingreifen der Kontaktelemente 278, 258 miteinander, auch zu einer ausgeprägten mechanischen Haftung der Kontaktstrukturen 275 und 255 führen, um damit in zuverlässiger Weise das Gehäusesubstrat 270 an dem Halbleiterchip 250 zu befestigen.
  • Wie gezeigt, kann das Kontaktelement 258 auf einem Metallgebiet 254B einer Metallisierungsschicht 254 ausgebildet sein, die somit die letzte Metallisierungsschicht eines Metallisierungssystems 253 repräsentiert. Wie zuvor erläutert ist, kann das Metallisierungssystem 253 mehrere Metallisierungsschichten aufweisen, etwa die Schichten 154 und 156 des Bauelements 100, die dielektrische Materialien mit kleinem ε, ULK-Materialien und dergleichen enthalten können. In anderen Fällen ist das Metallisierungssystem 253 ein „konventionelles” Metallisierungssystem, das beispielsweise auf der Grundlage von Siliziumoxid, Siliziumnitrid und dergleichen hergestellt ist, wobei in diesem Falle ebenfalls die lotmaterialfreie Zusammenfügetechnik, wie sie hierin offenbart ist, angewendet werden kann, um eine insgesamt bessere Prozesseffizienz zu erreichen. Die Metallisierungsschicht 254 enthält mehrere Metallgebiete oder Metallanschlussflächen, wobei der Einfachheit halber eine einzelne Fläche 254b in 2b gezeigt ist, die in einem geeigneten dielektrischen Material 254a eingebettet ist.
  • Die Kontaktelemente 258, 278 können mit einer geeigneten Form vorgesehen werden, die einen mechanischen Kontakt in Form einer Stecker- und Buchsenverbindung ermöglicht, wobei in der gezeigten Ausführungsform das Kontaktelement 278 im Wesentlichen eine „säulenartige” Struktur besitzt, während das Kontaktelement 258 einen Aufbau besitzt, so dass es zumindest einen Teil des Kontaktelements 278 aufnimmt. Zu beachten ist jedoch, dass die entsprechenden komplementären Paare aus Kontaktelementen, etwa die Elemente 258, 278, mit einer beliebigen geeigneten Zusammensetzung und beliebigen geeigneten Konfiguration bereitgestellt werden können, wobei die Größe und die Form innerhalb der Kontaktstruktur 275 und der Kontaktstruktur 255 abhängig von den gesamten Bauteilerfordernissen variieren können. Beispielsweise können generell die laterale Größe und der Oberflächenbereich zum Verbinden der Elemente 278, 258 variieren, wobei dies von den thermischen und/oder elektrischen Anforderungen spezieller Schaltungsbereiche des Bauelements 250 abhängt, während in anderen Fällen im Wesentlichen identische Kontaktelemente verwendet werden, wobei eine höhere Strombelastbarkeit oder thermische Leitfähigkeit erreicht werden kann, indem mehrere Kontaktelemente eine Verbindung zu dem gleichen Metallgebiet herstellen. In ähnlicher Weise können geeignete leitende Materialien für die Kontaktelemente 278, 258 verwendet werden, die nicht notwendigerweise die gleiche Materialart für das Element 278 und des Elements 258 ist. Beispielsweise wird in komplexen Metallisierungssystemen Kupfer häufig als ein grundlegendes gut leitendes Material eingesetzt, somit kann die letzte Metallisierungsschicht 254 sowie auch eine tiefer liegende Metallisierungsschicht auf der Grundlage von Kupfer hergestellt sein. In diesem Falle kann das Kontaktelement 258 auch aus Kupfer hergestellt werden, wodurch gut etablierte Prozesstechniken, Ressourcen und Prozessanlagen genutzt werden können. In anderen Fällen ist das Kontaktelement 258 auf der Grundlage eines geeigneten leitenden Materials, etwa Aluminium, Kupferlegierungen, Silber, Gold, Nickel und dergleichen hergestellt oder auch aus einer Kombination dieser Materialien, wobei dies von den gesamten Bauteilerfordernissen abhängt. Beispielsweise kann ein gewünschtes Basismaterial, etwa Kupfer, Aluminium und dergleichen, verwendet werden, um das Kontaktelement 258 zu erzeugen, während eine zusätzliche Oberflächenbeschichtung aufgebracht wird, beispielsweise in Form eines nicht-korrodierenden Materials, etwa Gold, wodurch ein geringerer Kontaktwiderstand geschaffen wird. In ähnlicher Weise kann das Kontaktelement 278 auf der Grundlage eines beliebigen geeigneten Materials hergestellt werden, das sich von dem Material unterscheiden kann, das zur Herstellung des Kontaktelements 258 verwendet ist. Abhängig von der gesamten Prozessstrategie zur Herstellung des Gehäusesubstrats 270 kann beispielsweise ein entsprechendes Metall oder Metallsystem verwendet werden, um das Kontaktelement 278 zu erzeugen, solange eine komplementäre Form so vorgesehen ist, dass diese mit dem Kontaktelement 258 in mechanischen Eingriff ist.
  • Der Halbleiterchip 250 kann auf der Grundlage einer beliebigen geeigneten Prozesstechnik hergestellt werden, um Schaltungselemente in und über einem Substrat 251 zu erzeugen, woran sich geeignete Prozesstechniken anschließen, um das Metallisierungssystem 253 zu bilden, wie dies beispielsweise auch zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist. Ferner wird die letzte Metallisierungsschicht 254 so hergestellt, dass das Metallgebiet 254b bereitgestellt wird, woran sich eine geeignete Prozesstechnik anschließt, um die Kontaktstruktur 255 zu erzeugen. Beispielsweise wird eine Maskenschicht (nicht gezeigt) etwa in Form eines Lackmaterials und dergleichen vorgesehen und diese enthält entsprechende Öffnungen, die nachfolgend mit einem oder mehreren geeigneten leitenden Materialien, etwa Aluminium, Kupfer, Silber und dergleichen, gefüllt werden, möglicherweise in Verbindung mit zusätzlichen Barrierenmaterialien, wenn dies als geeignet erachtet wird. Nach dem Entfernen eines entsprechenden Maskenmaterials werden somit die Kontaktelemente 258 bereitgestellt, wie dies in 2b gezeigt ist. Es sollte beachtet werden, dass bei Bedarf die Kontaktstruktur 255 ein geeignetes dielektrisches Material aufweist, etwa ein Polyimidmaterial und dergleichen, wie es häufig als Passivierungsmaterial eines Metallisierungssystems eines Halbleiterbauelements verwendet wird. In anderen Fällen wird das Kontaktelement 258 auf der Grundlage anderer Abscheidetechniken hergestellt, etwa durch CVD und dergleichen, und es wird ein Strukturierungsprozess auf der Grundlage einer geeigneten Ätzmaske, etwa einer Lackmaske, und dergleichen angewendet.
  • In ähnlicher Weise wird das Gehäusesubstrat 270 durch gut etablierte Prozesstechniken hergestellt, wobei das Kontaktelement 278 etwa durch Elektroplattierungstechniken, durch stromloses Plattieren und dergleichen bereitgestellt wird, wobei eine geeignete Maske zum Erzeugen der komplementären Form im Hinblick auf die Kontaktelemente 258 angewendet wird, wodurch eine korrekte Ausrichtung und ein zuverlässiger Kontakt dieser Elemente sichergestellt ist, wie dies nachfolgend detaillierter beschrieben ist. Wie zuvor erläutert ist, können die Kontaktelemente 258, 278 mit im Wesentlichen der gleichen Materialzusammensetzung bereitgestellt werden oder diese weisen eine unterschiedliche Materialzusammensetzung auf. Wie ferner gezeigt ist, erhalten ein oder beide der Kontaktelemente 258, 278 eine Oberflächenbeschichtung 258n, 278n, beispielsweise um damit eine Korrosion und/oder eine verbesserte elektrische und elektrische Leitfähigkeit zwischen den Kontaktstrukturen 275 und 255 nach dem Anbringen des Gehäusesubstrats 270 an dem Halbleiterchip 250 zu vermeiden. Beispielsweise wird die Oberflächenbeschichtung 258n, 278n in Form eines Goldmaterials oder eines anderen Materials dargestellt, so dass sich ein nichtkorrodierendes Verhalten ergibt und auch die Gesamtleitfähigkeit erhöht wird. Die Schichten 278n, 258n können, falls sie vorgesehen sind, auf der Grundlage stromloser Plattierungstechniken und dergleichen aufgebracht werden.
  • 2c zeigt schematisch eine Querschnittsansicht des Halbleiterchips 250 gemäß anschaulichen Ausführungsformen, in denen das Kontaktelement 258 und damit auch entsprechende Segmente darin eine verbesserte Querschnittsform besitzt, so dass eine höhere Justiergenauigkeit erreicht wird und auch eine zuverlässige mechanische Haftung auf Grund des selbstverriegelnden Mechanismus sichergestellt ist, der durch die erhöhte Haftung hervorgerufen wird. Wie gezeigt, umfasst das Kontaktelement 258 einen oberen Bereich 258u, der eine Seitenwandfläche 258s besitzt, die einen moderat großen Winkel mit eine Oberflächenormale bildet, so dass generell eine Breite 258w auf der Oberseite des oberen Bereichs 258u etwas größer ist im Vergleich zu der entsprechenden lateralen Größe des komplementären Kontaktelements des Gehäusesubstrats. Somit liefert die Seitenwandneigung α1, die im Bereich von ungefähr 10 Grad bis 30 Grad liegen kann, eine selbstzentrierendes Verhalten beim Kontaktieren des Chips 250 mit dem komplementären Gehäusesubstrat. Ferner umfasst das Kontaktelement 258 einen unteren Bereich 258L mit einer Seitenwand mit einer geringeren Seitenwandneigung, die durch einen Winkel α2 angegeben ist. Der Seitenwandwinkel α2 wird so gewählt, dass sichergestellt ist, dass die Haftreibung der Kontaktmaterialien zu einem selbstverriegelnden Mechanismus führt. Dazu wird der Seitenwandwinkel α2 so gewählt, dass der Tangens von α2 kleiner ist als der Haftreibungskoeffizient der Kontaktmaterialien. Somit wird auf der Grundlage des Materials, das an der Oberfläche des Kontaktelements 258 und des komplementären Kontaktelements in dem Gehäusesubstrat vorgesehen ist, ein geeigneter Wert des Winkels α2 ausgewählt, um damit eine zuverlässige mechanische Haftung zu erreichen. Dazu wird der Prozess zur Herstellung des Kontaktelements 258 geeignet so gestaltet, dass die Seitenwandneigungen α1 und α2 gemäß den Erfordernissen erhalten werden, wie dies zuvor angegeben ist.
  • Es sollte beachtet werden, dass das in 2c gezeigte Kontaktelement in dem Gehäusesubstrat vorgesehen werden kann, wie dies auch zuvor erläutert ist, wobei dies von dem gesamten Konzept der Kontaktstrukturen abhängt.
  • 2d zeigt schematisch eine Draufsicht des Halbleiterchips 250 gemäß der vorliegenden Erfindung. Wie gezeigt, umfasst das Kontaktelement 258 mehrere Kontaktsegmente 258a, ..., 258d, die lateral voneinander getrennt sind, um damit eine höhere Flexibilität und Nachgiebigkeit des Kontaktelements 258 beim Aufnehmen des komplementären Kontaktelements des Gehäusesubstrats bereitzustellen. In der gezeigten Ausführungsform besitzt das Kontaktelement 258 eine im Wesentlichen kreisartige Struktur in der gezeigten Draufsicht, während in anderen Fällen eine andere geeignete geometrische Konfiguration verwendet werden kann. Beispielsweise können im Wesentlichen quadratische oder generell rechteckige oder generell rechteckartige Grundkonfigurationen eingesetzt werden, in anderen Fällen können rechteckige Konfigurationen in Kombination mit kreisförmigen oder halbkreisförmigen Strukturen verwendet werden, um damit eine große Kontaktoberfläche zu schaffen und um eine bessere mechanische Haftung bereitzustellen. Für jede dieser geometrischen Konfigurationen können mehrere Segmente vorgesehen werden, ähnlich wie dies für die ringförmige Konfiguration aus 2d gezeigt ist.
  • 2e zeigt schematisch eine Draufsicht des Gehäusesubstrats 270, in welchem das Kontaktelement 278 im Wesentlichen eine ringförmige oder kreisförmige geometrische Konfiguration besitzt, so dass es der allgemeinen Form des Kontaktelements 258 aus 2d entspricht. Das Kontaktelement 278 besitzt eine säulenartige Struktur, was in dieser Anmeldung als eine geometrische Konfiguration zu verstehen ist, in der die laterale Größe kleiner ist als eine Höhe des entsprechenden Kontaktelements. Es sollte jedoch beachtet werden, dass jede andere geeignete geometrische Konfiguration verwendet werden kann, solange die erforderliche „komplementäre Konfiguration” der Kontaktelemente in dem Halbleiterchip und in dem Gehäusesubstrat sichergestellt ist. Ferner ist in der gezeigten Ausführungsform eine laterale Breite 278w des Kontaktelements 278 an dessen Oberseite kleiner als die laterale Breite 258w des Kontaktelements 258, das in 2c gezeigt ist, wodurch eine zuverlässige Justierung dieser Kontaktelemente gewährleistet ist, selbst wenn ein gewisser Grad an Fehljustierung während der Herstellung der Kontaktelemente 258, 278 und/oder beim Justieren des Gehäusesubstrats 270 zu dem Halbleiterchip auftritt. Andererseits ist eine laterale Breite 270u an der Unterseite des Kontaktelements 278 geeignet so gewählt, dass der gewünschte Formschluss und somit der mechanische Kontakt mit dem komplementären Kontaktelement in dem Halbleiterchip erreicht wird, wie dies auch zuvor erläutert ist.
  • 2f zeigt schematisch eine Querschnittsansicht des Gehäusesubstrats 275 und des Halbleiterchips 250 während einer anfänglichen Phase des Zusammenfügeprozesses zur Herstellung eines Halbleiterbauelements 200 im Gehäuse. Wie gezeigt, ist das Gehäusesubstrat 270 in geeigneter Weise in Bezug auf den Halbleiterchip 250 ausgerichtet, was auf der Grundlage gut etablierter Prozesstechniken bewerkstelligt werden kann, wie sie auch typischerweise in Zusammenfügeprozessen angewendet werden, die auf der Grundlage eines Lotmaterials ausgeführt werden. Folglich werden die Kontaktelemente 278 in der Kontaktstruktur 275 gegenüberliegend zu den Kontaktelementen 278 angeordnet und mechanisch kontaktiert, indem eine mechanische Kraft auf das Substrat 275 und den Halbleiterchip 250 ausgeübt wird. Es sollte beachtet werden, dass die entsprechende mechanische Kraft in Form eines Druckes, d. h. als Kraft pro Einheitsfläche, ausgeübt wird, wodurch eine sehr gleichmäßige Belastung über das gesamte Bauelement 200 hinweg erreicht wird. D. h., die resultierenden mechanischen Kräfte sind im Wesentlichen identisch in zentralen Bereichen und Randbereichen des Bauelements 200 im Gegensatz zu konventionellen Zusammenfügestrategien, in denen typischer Weise beim Abkühlen des wieder aufgeschmolzenen Lotmaterials ausgeprägte Scherkräfte am Rand des zusammengesetzten Halbleiterbauelements auftreten. Ferner kann die mechanische Kraft im Wesentlichen in einer senkrechten Richtung ausgeübt werden, wodurch global Scherungskräfte beim Anbringen des Substrats 270 an dem Halbleiterchip 250 vermieden werden. Wie ferner zuvor erläutert ist, sorgt die Form der Kontaktelemente 258 und der Segmente für einen gewissen Grad an Selbstzentrierung beim Verbinden des Substrats 270, wobei ein gewisser Grad an Nachgiebigkeit durch das Vorsehen mehrerer Kontaktsegmente für das Element 258, wie dies zuvor erläutert ist, zusätzlich resultierende mechanische Verspannungskräfte verringert, selbst wenn ein gewisser Grad an Fehljustierung auftritt. Während des Zusammenfügeprozesses, der generell als 206 bezeichnet ist, kann eine beliebige geeignete Temperatur eingestellt werden, wie dies auch zuvor erläutert ist, beispielsweise wie dies mit Bezug zu 2a erläutert ist. Somit können thermisch hervorgerufene mechanische Verspannungen deutlich geringer sein im Vergleich zu den mechanischen Verspannungskräften, die während des Betriebs des Halbleiterbauelements im Gehäuse 200 auftreten.
  • 2g zeigt schematisch das im Gehäuse befindliche Halbleiterbauelement 200 in einem Zustand, in welchem die Kontaktelemente 278 mit den Kontaktelementen 258 im Eingriff sind, wodurch eine Grenzfläche 278s gebildet wird, die durch die Oberflächenmaterialien der Kontaktelemente 278, 258 erzeugt wird. Auf Grund der geeigneten komplementären Form der Kontaktelemente 278 und 258 wird die Grenzfläche 278s durch Formschluss erzeugt, wobei die Haftreibung für einen zuverlässigen mechanischen Kontakt sorgt, während gleichzeitig die größere Oberfläche 278s zu einer guten thermischen und elektrischen Leitfähigkeit führt, beispielsweise im Vergleich zu Lotmaterial basierten Strategien, zu Drahtverbindungstechniken und dergleichen. Nach der mechanischen Verbindung des Gehäusesubstrats 270 mit dem Halbleiterchip 250 werden weitere Prozesse ausgeführt, beispielsweise das Vorsehen eines geeigneten Füllmaterials in Zwischenräumen zwischen den Kontaktstrukturen 275 und 255, wodurch die gesamte mechanische Festigkeit zwischen den Kontaktstrukturen 275, 255 weiter verbessert wird.
  • 2h zeigt schematisch eine Querschnittsansicht des Halbleiterchips 250, wobei unterschiedliche Arten von Kontaktelementen in der gleichen Kontaktstruktur vorgesehen sind. Beispielsweise wird in der gezeigten Ausführungsform das Kontaktelement 258 in der allgemeinen Form einer „Buchse” bereitgestellt, die einen entsprechenden „Stecker” der komplementären Kontaktstruktur aufnimmt. Andererseits besitzt ein Kontaktelement 259 eine im Allgemeinen steckerartige Größe und Form, wodurch eine entsprechende „Buchse” in der komplementären Kontaktstruktur erforderlich ist. Auf diese Weise können mechanische Verspannungskräfte, die beispielsweise durch ein gewissen Grad an Fehljustierung und dergleichen hervorgerufen, zwischen dem Halbleiterchip 250 und dem Gehäusesubstrat 270 aufgeteilt, da beispielsweise die „Buchse” 258 einen gewissen Grad an Nachgiebigkeit besitzt, was zu Scherkräften führen kann, während der „Stecker” 259 eine säulenartige Struktur besitzt und eine höhere Steifigkeit aufweist, was zu einem gewissen Grad an Deformation in der komplementären Kontaktstruktur führen kann. Zu beachten ist jedoch, dass der Grad an Scherkräften, die in das entsprechende Substrat eingeführt werden, experimentell für jede Art von Kontaktelement ermittelt werden kann und es können geeignete Größen und Formen sodann verwendet werden, um insgesamt eine geringere Größe an Scherkräften und somit Schädigung in komplexen Metallisierungssysteme hervorzurufen.

Claims (12)

  1. Halbleiterbauelement mit: einem Halbleiterchip (250) mit einem Metallisierungssystem (253), das eine Chipkontaktstruktur (255) aufweist, die wiederum ein Chipkontaktelement (258) aufweist, wobei das Chipkontaktelement auf einem Metallgebiet (254B) des Metallisierungssystems (253) ausgebildet ist; und einem Gehäusesubstrat (270) mit einer Gehäusekontaktstruktur (275), wobei die Gehäusekontaktstruktur ein Gehäusekontaktelement (278) aufweist, wobei das Chipkontaktelement (258) und das Gehäusekontaktelement (278) mechanisch miteinander im Eingriff sind und eine Grenzfläche erzeugen, dadurch gekennzeichnet, dass das Chipkontaktelement (258) mehrere Kontaktsegmente (258A, 258B, 258C, 258D) aufweist, die direkt auf dem Metallgebiet (254B) ausgebildet und voneinander lateral getrennt sind.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Grenzfläche eine lotfreie Grenzfläche ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei eine Seitenwandfläche des Chipkontaktelements (258) und/oder des Gehäusekontaktelements (278) eine sich ändernde Neigung besitzt.
  4. Halbleiterbauelement nach Anspruch 3, wobei ein Neigungswinkel (α1, α2) in einem oberen Bereich des Chipkontaktelements (258) und/oder des Gehäusekontaktelements (278) weniger steil ist als in einem unteren Bereich des Chipkontaktelements (258) und/oder des Gehäusekontaktelements (278).
  5. Halbleiterbauelement nach Anspruch 1, wobei das Gehäusekontaktelement (278) eine säulenartige Struktur besitzt, die zumindest teilweise durch die Kontaktsegmente (258A, 258B, 258C, 258D) des Chipkontaktelements (258) umschlossen ist.
  6. Halbleiterbauelement nach Anspruch 5, das ferner ein zweits Chipkontaktelement (259) und ein zweites Gehäusekontaktelement, die miteinander im Eingriff sind, aufweist, wobei das zweite Chipkontaktelement (259) eine säulenartige Struktur besitzt.
  7. Halbleiterbauelement nach Anspruch 1, wobei das Chipkontaktelement (258) und/oder das Gehäusekontaktelement (278) eine Metallbeschichtung (258N) aufweisen, die auf einem Basismaterial aufgebracht ist.
  8. Halbleiterbauelement nach Anspruch 1, das ferner ein dielektrisches Material mit kleinem aufweist, das in dem Metallisierungssystem (253) vorgesehen ist.
  9. Verfahren zur Herstellung eines Halbleiterbauelements im Gehäuse, wobei das Verfahren umfasst: Bilden einer Gehäusekontaktstruktur (275) über einem Gehäusesubstrat (271); Bilden einer Chipkontaktstruktur (255) über einem Substrat (251) eines Halbleiterchips (250), wobei die Chipkontaktstruktur (255) mehrere Kontaktsegmente (258A, 258B, 258C, 258D) aufweist, die lateral getrennt sind; und nach dem Bilden der Chipkontaktstruktur (255) Befestigen des Gehäusesubstrats (271) an dem Halbleiterchip (250) durch Formschluss mindestens eines Teils der Chipkontaktstruktur (255) und der Gehäusekontaktstruktur (275).
  10. Verfahren nach Anspruch 9, wobei Bilden der Chipkontaktstruktur (255) und der Gehäusekontaktstruktur (275) umfasst: Bilden komplementärer leitender Kontaktelemente, die so gestaltet sind, dass sie miteinander im Eingriff gebracht werden können.
  11. Verfahren nach Anspruch 9, wobei Bilden der Chipkontaktstruktur (255) und der Gehäusekontaktstruktur (275) umfasst: Bilden komplementärer dielektrischer Elemente, die ausgebildet sind, dass sie miteinander in Eingriff gebracht werden können.
  12. Verfahren nach Anspruch 9, wobei Befestigen des Gehäusesubstrats (271) an dem Halbleiterchip (250) umfasst: Einstellen einer Temperatur des Halbleiterchips (250) und des Gehäusesubstrats (271) derart, dass diese kleiner ist als eine Nennbetriebstemperatur des Halbleiterbauelements im Gehäuse.
DE102010040065.3A 2010-08-31 2010-08-31 Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur Active DE102010040065B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010040065.3A DE102010040065B4 (de) 2010-08-31 2010-08-31 Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
US13/179,643 US8482123B2 (en) 2010-08-31 2011-07-11 Stress reduction in chip packaging by using a low-temperature chip-package connection regime

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010040065.3A DE102010040065B4 (de) 2010-08-31 2010-08-31 Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur

Publications (2)

Publication Number Publication Date
DE102010040065A1 DE102010040065A1 (de) 2012-03-01
DE102010040065B4 true DE102010040065B4 (de) 2015-07-23

Family

ID=45566240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010040065.3A Active DE102010040065B4 (de) 2010-08-31 2010-08-31 Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur

Country Status (2)

Country Link
US (1) US8482123B2 (de)
DE (1) DE102010040065B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939240B1 (ko) * 2011-11-25 2019-01-17 삼성전자 주식회사 반도체 패키지
US9209369B2 (en) * 2012-12-20 2015-12-08 Intel Corporation Edge coupling alignment using embedded features
US9773724B2 (en) * 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
CN104425287A (zh) * 2013-08-19 2015-03-18 讯芯电子科技（中山）有限公司 封装结构及制造方法
US20190237420A1 (en) * 2018-01-26 2019-08-01 Facebook Technologies, Llc Interconnect using nanoporous metal locking structures
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
CN110061106B (zh) * 2019-04-24 2020-04-17 京东方科技集团股份有限公司 芯片、目标基板、芯片转移方法及显示装置
CN110034061B (zh) * 2019-04-24 2021-05-14 京东方科技集团股份有限公司 芯片转移方法、芯片及目标基板
CN112967987B (zh) * 2020-10-30 2022-03-01 重庆康佳光电技术研究院有限公司 芯片转移基板和芯片转移方法
FR3119048A1 (fr) * 2021-01-21 2022-07-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Interconnexion avec ame
CN113345879B (zh) * 2021-05-31 2022-07-12 Tcl华星光电技术有限公司 微型led显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903059A (en) * 1995-11-21 1999-05-11 International Business Machines Corporation Microconnectors
US6137184A (en) * 1997-04-28 2000-10-24 Nec Corporation Flip-chip type semiconductor device having recessed-protruded electrodes in press-fit contact
US20060220230A1 (en) * 2005-03-31 2006-10-05 Renesas Technology Corp. Semiconductor device and method of manufacturing thereof
US20070102816A1 (en) * 2005-11-08 2007-05-10 Samsung Electronics Co., Ltd. Board structure, a ball grid array (BGA) package and method thereof, and a solder ball and method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
US6492738B2 (en) * 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
US6392144B1 (en) * 2000-03-01 2002-05-21 Sandia Corporation Micromechanical die attachment surcharge
US7095116B1 (en) * 2003-12-01 2006-08-22 National Semiconductor Corporation Aluminum-free under bump metallization structure
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
US7811932B2 (en) * 2007-12-28 2010-10-12 Freescale Semiconductor, Inc. 3-D semiconductor die structure with containing feature and method
US8143729B2 (en) * 2008-01-25 2012-03-27 International Rectifier Corporation Autoclave capable chip-scale package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903059A (en) * 1995-11-21 1999-05-11 International Business Machines Corporation Microconnectors
US6137184A (en) * 1997-04-28 2000-10-24 Nec Corporation Flip-chip type semiconductor device having recessed-protruded electrodes in press-fit contact
US20060220230A1 (en) * 2005-03-31 2006-10-05 Renesas Technology Corp. Semiconductor device and method of manufacturing thereof
US20070102816A1 (en) * 2005-11-08 2007-05-10 Samsung Electronics Co., Ltd. Board structure, a ball grid array (BGA) package and method thereof, and a solder ball and method thereof

Also Published As

Publication number Publication date
US8482123B2 (en) 2013-07-09
US20120049350A1 (en) 2012-03-01
DE102010040065A1 (de) 2012-03-01

Similar Documents

Publication Publication Date Title
DE102010040065B4 (de) Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
US7045886B2 (en) Semiconductor device and method of fabricating the same
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112014002910B4 (de) Verfahren zum Detektieren der Ausrichtung von in Z-Richtung gestapelter mehrerer Halbleiterchips eines Halbleiterbauelements
DE102008044984A1 (de) Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
DE102010029521B4 (de) Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE112006002909B4 (de) Geschichtetes Wafer- oder Die-Packaging mit verbesserter Wärme- und Bauteil-Leistungsfähigkeit
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102009010885A1 (de) Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite
DE102004050792A1 (de) Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102014111533A1 (de) Chipanordnung
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102008045033A1 (de) Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
WO2019233568A1 (de) Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung
DE102004021261A1 (de) Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
US9478482B2 (en) Offset integrated circuit packaging interconnects

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE