DE102008045033A1 - Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur - Google Patents
Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur Download PDFInfo
- Publication number
- DE102008045033A1 DE102008045033A1 DE102008045033A DE102008045033A DE102008045033A1 DE 102008045033 A1 DE102008045033 A1 DE 102008045033A1 DE 102008045033 A DE102008045033 A DE 102008045033A DE 102008045033 A DE102008045033 A DE 102008045033A DE 102008045033 A1 DE102008045033 A1 DE 102008045033A1
- Authority
- DE
- Germany
- Prior art keywords
- copper
- housing
- containing surface
- dielectric material
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 77
- 239000002184 metal Substances 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000005538 encapsulation Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 94
- 239000000463 material Substances 0.000 claims abstract description 80
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052802 copper Inorganic materials 0.000 claims abstract description 62
- 239000010949 copper Substances 0.000 claims abstract description 62
- 238000001465 metallisation Methods 0.000 claims abstract description 60
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000000945 filler Substances 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 239000003989 dielectric material Substances 0.000 claims description 26
- 230000005855 radiation Effects 0.000 claims description 4
- 230000008646 thermal stress Effects 0.000 claims description 2
- 238000009736 wetting Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 45
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 64
- 235000010210 aluminium Nutrition 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 238000012360 testing method Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48639—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48739—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48747—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48839—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
- H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
- Gebiet der Offenbarung
- Die vorliegende Offenbarung betrifft allgemein das Gebiet integrierter Schaltungen und betrifft insbesondere eine Bearbeitung in Metallisierungsprozess für eine Drahtverbindungsstruktur bzw. Drahtbondstruktur in aufwendigen Metallisierungsstrukturen, die sehr reaktive Metalle, etwa Kupfer und dergleichen, aufweisen.
- Hintergrund der Erfindung
- Die Herstellung integrierter Schaltungen beinhaltet viele komplexe Prozessschritte zur Erzeugung von Schaltungselementen, etwa Transistoren, Kondensatoren, Widerständen und dergleichen in und über einem geeigneten Halbleitermaterial. In der jüngeren Vergangenheit wurde enorme Fortschritte bei der Vergrößerung der Integrationsdichte und der gesamten Funktionsvielfalt der integrierten Schaltungen gemacht. Diese Fortschritte wurden erreicht, indem die einzelnen Schaltungselemente auf Abmessungen im Bereich deutlich unter einem Mikrometer verringert wurden, wobei aktuell angewendete kritische Abmessungen, etwa die Gatelänge eines Feldeffekttransistors, von 30 Nanometer (nm) und weniger auftreten. Somit werden Millionen an Schaltungselementen in einer Chipfläche vorgesehen, wobei auch ein komplexes Verbindungsnetzwerk zu gestalten ist, in welchem typischerweise jedes Schaltungselement elektrisch mit einem oder mehreren anderen Schaltungselementen verbunden wird. Diese Verbindungsstrukturen werden typischerweise in einem Metallisierungssystem hergestellt, das eine oder mehrere Verdrahtungsebenen aufweist, in der geeignete Metallstrukturelemente entsprechend der betrachteten Schaltungskonfiguration in ähnlicher Weise wie in einer Mehrebenenplatine ausgebildet sind, wobei jedoch die Abmessungen der Metallstrukturelemente an die Abmessungen der Halbleiterschaltungselemente, etwa die Transistoren und dergleichen, anzupassen sind. Über viele Jahre hinweg war Aluminium das Metall der Wahl, um die Metallstrukturelemente in der Metallisierungsschichten der Halbleiterbauelemente herzustellen auf Grund seiner moderat hohen thermischen und elektrischen Leitfähigkeit, dem selbstbeschränkenden Erzeugen einer passivierenden Oxidschicht und der Kompatibilität mit anderen Materialien und Prozesstechniken, die zur Herstellung integrierter Bauelemente verwendet werden. Während der ständigen Verringerung der Schaltungsabmessungen führen auch die Abmessungen der Metallstrukturelemente zu einer Situation, in der die gesamte Signalverzögerung in den Bauelementen nicht mehr durch das Leistungsverhalten der individuellen Halbleiterschaltungselemente beschränkt ist, durch die Schaltgeschwindigkeit der Transistoren, sondern im Wesentlichen durch die parasitären Zeitkonstanten in dem Metallisierungssystem bestimmt sind, die durch die beschränkte Leitfähigkeit von Aluminium und die parasitäre Kapazität zwischen benachbarten Metallgebieten hervorgerufen werden. Daher werden in modernen integrierten Schaltungen gut leitende Metalle, etwa Kupfer und Legierungen davon, eingesetzt, um die hohen Stromdichten zu ermöglichen, die während des Betriebs der Bauelemente angetroffen werden, wobei auch die parasitäre Kapazität durch Verwenden dielektrischer Materialien mit kleinem ε verringert wird, die als Dielektrika zu verstehen sind, die eine Dielektrizitätskonstante von 3,0 oder weniger besitzen.
- In einer fortgeschrittenen Phase des Fertigungsablaufs für integrierte Schaltungen ist es für gewöhnlich notwendig, einen Chip und in ein Gehäuse einzubringen und Anschlüsse zur Verbindung der Chipschaltung mit der Peripherie vorzusehen. In gewissen Techniken zum Eindringen in ein Gehäuse werden Chips, Chipgehäuse oder andere geeignete Einheiten mittels Lotkugeln verbunden, die aus sogenannten Lothöckern hergestellt werden, die wiederum auf einer entsprechenden Schicht zumindest einer der Einheiten ausgebildet sind, beispielsweise auf einer dielektrischen Passivierungsschicht des mikroelektronischen Chips. Um den mikroelektronischen Chip mit dem entsprechenden Träger zu verbinden, besitzen die Oberflächen der beiden jeweiligen miteinander zu verbindenden Einheiten, d. h. des mikroelektronischen Chips mit beispielsweise einer Vielzahl von integrierten Schaltungen, und ein entsprechendes Gehäuse, darauf ausgebildet geeignete Anschlussflächenanordnungen, um die beiden Einheiten nach dem Aufschmelzen der Lothöcker, die zumindest auf einer der Einheiten vorgesehen sind, beispielsweise auf dem mikroelektronischen Chip, elektrisch miteinander zu verbinden. In anderen Techniken werden Lothöcker hergestellt, die mit entsprechenden Drähten zu verbinden sind, oder die Lothöcker werden mit entsprechenden Anschlussflächenbereichen eines weiteren Substrats, das als eine Wärmesenke dient, in Kontakt gebracht. Folglich ist es notwendig, eine große Anzahl an Lothöckern zu bilden, die über die gesamte Chipfläche verteilt sein können, wodurch beispielsweise die I/O-(Eingabe/Ausgabe-)Kapazität sowie die gewünschte Anordnung mit parasitärer Kapazität geschaffen wird, wie dies für Hochfrequenzanwendungen moderner mikroelektronischer Chips erforderlich ist, die für gewöhnlich komplexe Schaltungen, etwa Mikroprozessoren, Speicherschaltungen und dergleichen enthalten, und/oder mehrere integrierte Schaltungen enthalten, die ein vollständiges komplexes Schaltungssystem bilden.
- Eine weitere Vorgehensweise zum Verbinden von Chips mit einem Gehäuse sind Drahtverbindungstechniken bzw. Drahtbondtechniken, die erfolgreich über viele Jahrzehnte auf der Grundlage von Aluminium entwickelt wurden und immer noch gut etabliert sind und die dominierende Technologie zum Verbinden des größten Anteils an Halbleiterchips mit einem Trägersubstrat repräsentieren, wobei für gewöhnlich Verbindungsflächen bzw. Bondflächen auf Aluminiumbasis vorgesehen werden, die mit einem geeigneten Draht, der aus Aluminium, Kupfer, Gold und dergleichen hergestellt ist, in Kontakt gebracht werden. Während des Drahtverbindungsprozesses wird der Verbindungsdraht an einem Ende mit der Verbindungsfläche in Kontakt gebracht. Beim Ausüben von Druck, einer erhöhten Temperatur und Ultraschallenergie wird der Draht, der bei Bedarf eine ausgebildete Kugel aufweisen kann, an die Verbindungsfläche geschweißt, um damit eine intermetallische Verbindung zu bilden. Danach wird das andere Ende des Verbindungsdrahtes mit einem Anschlussstift des Gehäuses verbunden, in welchem der Halbleiterchip mechanisch während des Verbindungsprozesses fixiert ist. Jedoch besitzen moderne Halbleiterbauelemente ggf. eine kupferbasierte Metallisierungsstruktur im Hinblick auf das Bauteilleistungsverhalten, die Integrationsdichte und die Prozesskompatibilität in Fertigungsstätten, die eine große Fülle unterschiedlicher Produkte herstellen, wobei jedoch die Verbindung zu dem Trägersubstrat oder dem Gehäuse mittels Drahtverbindung zu erfolgen hat auf Grund der weniger anspruchsvollen I/O-Kapazitäten, wie sie beispielsweise im Vergleich zu CPU's und anderen sehr komplexen IC's erforderlich sind, da sich dann ökonomische Vorteile des Drahtverbindens gegenüber komplexen Techniken auf der Grundlage von Nothöckern ergeben. Beispielsweise erfordern modernste Speicherbauelemente sehr komplexe Metallisierungssysteme mit hohem Leistungsvermögen, während die I/O-Kapazität effizient auf der Grundlage der Drahtverbindung geschaffen werden kann. In einer Produktionsstätte ist eine Drahtverbindung auf Kupferverbindungsflächen nur sehr schwer durchführbar auf Grund einer viel homogenen Selbstoxidation der Kupferoberfläche in Verbindung mit einer intensiven Korrosion, was zu höchst unzuverlässigen Bondkontakten führen kann. D. h., die Anschlussflächen und die Verbindungsdrähte, die damit verbunden sind, zeigen eine ausgeprägte Korrosion insbesondere, wenn anspruchsvolle Umgebungsbedingungen ausgesetzt werden, wie sie während normaler Betriebsbedingungen von insbesondere während der Testphasen auftreten können, die bei erhöhten Temperaturen ausgeführt werden. Beispielsweise werden be schleunigte Zuverlässigkeitsprüfungen typischerweise bei einer Temperatur von 300 Grad C und höher durchgeführt, wodurch zu einem Vorteil gegen Ausfall der Verbindungsstrukturen beigetragen wird.
- Aus diesem Grunde wird ein anderes Abschlussmetall in Vergleich zu Kupfer, etwa eine Aluminiummetallschicht, in einer modernen Metallisierungsstruktur, die auf Kupfer möglicherweise in Verbindung mit Dielektrika mit kleinem ε beruht, angewendet, was zu einem komplexeren Fertigungsprozess führt, da entsprechende Prozessanlagen und Prozesse zur Herstellung und Strukturierung von Aluminiumschichten in der Produktionslinie vorzusehen sind. Beispielsweise sind für moderne CPU's, in denen sowohl eine Drahtverbindung als auch direkte Lotkontaktschemata unter Anwendung von Lothöckerstrukturen anzuwenden sind, beispielsweise zum Einbringen entsprechender Teststrukturen in einem Gehäuse für die Überwachung der gesamten komplexen Prozessabläufe von CPU's, sind große zusätzliche Anstrengungen zu unternehmen während der Herstellung der Lothöckerstruktur für die eigentlichen Chipgebiete mit den CPU's und für die Drahtverbindungsfläche für entsprechende Teststrukturen, wie dies nachfolgend detaillierter mit Bezug zu den
1a bis1c beschrieben ist. -
1a zeigt schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements100 in einer fortgeschrittenen Fertigungsphase. Das Halbleiterbauelement100 umfasst ein Substrat101 , das darüber Schaltungselemente oder andere Mikrostrukturelemente aufweist, die der Einfachheit halber in1a nicht gezeigt sind. Das Bauelement100 enthält eine oder mehrere Metallisierungsschichten mit Metallleitungen auf Kupferbasis und Kontaktdurchführungen, wobei der Einfachheit halber die letzte Metallisierungsschicht110 gezeigt ist, die ein dielektrisches Material111 aufweist, in der ein kupferenthaltendes Metallgebiet112 ausgebildet ist. D. h., das Metallgebiet112 ist aus Kupfer oder einer Kupferlegierung aufgebaut möglicherweise in Verbindung mit entsprechenden Barrierenmaterialien (nicht gezeigt), um eine Wechselwirkung zwischen dem dielektrischen Material111 und dem Kupfermaterial in dem Gebiet112 zu unterdrücken. Das Metallgebiet112 ist elektrisch mit Schaltungselementen verbunden, die eine integrierte Schaltung gemäß einem speziellen Schaltungsaufbau repräsentieren, oder das Metallgebiet112 repräsentiert ein Kontaktbereich, der mit Strukturelementen verbunden ist, die eine Teststruktur repräsentieren, um damit spezielle Bauteileigenschaften zu kennzeichnen, etwa das Elektromigrationsverhalten, die Zuverlässigkeit von Gatedielektrika und dergleichen, wie dies auch zuvor erläutert ist. Das Halbleiterbauelement100 umfasst ferner einen Passivierungsschichtstapel120 , der mehrere einzelne Schichten aufweisen kann, die als dielektrische Schichten121 ,122 und123 angegeben sind. Beispielsweise ist die dielektrische Schicht121 in direkten Kontakt mit dem Metallgebiet112 und kann aus einem beliebigen geeigneten Material aufgebaut sein, so dass sie als eine Deckschicht zum Einschluss des Kupfermaterials in dem Gebiet112 dient. Beispielsweise ist die dielektrische Schicht121 aus Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid oder dergleichen aufgebaut. Ferner sind die Schichten122 und123 in Form einer geeigneten Materialzusammensetzung vorgesehen, um damit der weiteren Bearbeitung des Bauelements100 Rechnung zu tragen und um als ein geeignetes Passivierungsschichtmaterial zu dienen, um damit die Integrität von darunter liegenden Komponenten sicherzustellen. Beispielsweise können Siliziumdioxid, Siliziumoxinitrid, Siliziumnitrid oder dergleichen für die dielektrische Schicht122 und auch für die Schicht123 abhängig von den gesamten Prozess- und Bauteilerfordernissen verwendet werden. Wie gezeigt, lässt die Passivierungsschicht120 einen geeigneten Teil des Metallgebiets112 frei, wie dies zum Bereitstellen einer geeigneten Anschlussfläche zur Aufnahme eines Verbindungsdrahtes bzw. Bonddrahtes130 erforderlich ist. Auf Grund der hohen Reaktivität des freigelegten Oberflächenbereiches des Metallgebiets112 können entsprechende Oberflächenkontaminationen, etwa korrosive Bereiche und dergleichen122a in einer mehr oder weniger ausgeprägten Weise insbesondere während anspruchsvoller Umgebungsbedingungen150 , etwa bei erhöhten Temperaturen, wie sie während des Betriebs des Bauelements100 und des Prüfens auftreten, etwa während beschleunigter Zuverlässigkeitsprüfungen, hervorgerufen werden. Somit kann ein vorzeitiger Kontaktausfall beobachtet werden. - Das in
1a gezeigte Halbleiterbauelement100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Zunächst werden das Substrat101 und darin enthaltene Schaltungselemente auf der Grundlage gut etablierter Prozesstechniken hergestellt, wobei in anspruchsvollen Anwendungen Schaltungselemente mit kritischen Abmessungen in der Größenordnung von ungefähr 50 nm oder weniger hergestellt werden, woran sich das Aufbringen der einen oder mehreren Metallisierungsschichten110 mit den kupferbasierten Metallleitungen und Kontaktdurchführungen anschließt, wobei typischerweise dielektrische Materialien mit kleinem ε zumindest für einige der dielektrischen Materialien in dem Metallisierungssystem des Bauelements100 verwendet werden. Die Prozesssequenz zur Herstellung der Metallisierungsschicht110 , die die letzte Metallisierungsebene des Bauelements100 repräsentiert, enthält typischerweise das Abscheiden des dielektrischen Materials111 und dessen Strukturierung, woran sich das Einfüllen des kupferenthaltenden Materials anschließt, beispielsweise auf der Grundlage elektrochemischer Abscheidetechniken, wobei die Abscheidung geeigneter Barrierenmaterialien, etwa Tantal, Tantalnitrid und dergleichen der Abscheidung des Kupfermaterials vorausgehen kann. Nach dem Entfernen von überschüssigem Material wird die dielektrische Schicht121 gebildet, etwa durch geeignete Abscheidetechniken, wodurch das kupferbasierte Material, etwa das Metallgebiet112 , eingeschlossen wird. Als nächstes werden die weiteren dielektrischen Schichten122 und123 des Passivierungsschichtstapels120 auf der Schicht121 und Grundlage einer beliebigen geeigneten Abscheidetechnik hergestellt, etwa durch plasmaunterstützte chemische Dampfabscheidung (CVD) und dergleichen. Danach wird ein Photolithographieprozess ausgeführt, um eine Lackmaske (nicht gezeigt) vorzusehen, die eine Form und eine Abmessung aufweist, die im Wesentlichen die eigentliche Anschlussfläche zur Verbindung mit dem Bonddraht130 zu dem freigelegten Bereich des Metallgebiets113 bestimmt. Nachfolgend wird der dielektrische Schichtstapel130 auf der Grundlage der zuvor gebildeten Lackmaske strukturiert, die schließlich durch gut etablierte Prozesstechniken entfernt wird. Anschließend wird das Bauelement100 zum Überschneiden des Substrats101 getrennt und das vereinzelte Bauelement100 wird dann an einem Trägersubstrat oder einem Gehäuse (nicht gezeigt) angebracht und der Bonddraht130 wird mit dem Metallgebiet112 und einer Anschlussfläche (nicht gezeigt) des Trägersubstrats verbunden. Während des Erzeugens der Kontaminationsstoffe112a während des Betriebs und/oder des Prüfens des Bauelements ist eine zuverlässige intermetallische Verbindung zwischen dem Bonddraht130 und der Oberfläche des Metallgebiets112 nur schwer zu erreichen und daher wird in konventionellen Vorgehensweisen das Bauelement100 mit einem Abschlussmetall auf Aluminiumbasis versehen, um das Anwenden gut etablierter Drahtverbindungstechniken auf der Grundlage von Aluminium zu ermöglichen, wie dies mit Bezug zu den1b und1c erläutert ist. -
1b zeigt schematisch das konventionelle Halbleiterbauelement100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Aluminiumschicht131 über dem freigelegten Bereich des Metallgebiets112 gebildet ist. Des weiteren ist, wie gezeigt, eine Barrieren/Haft-Schicht132 zwischen der Aluminiumschicht131 und dem Metallgebiet112 und dem entsprechenden Teil des dielektrischen Schichtstapels130 angeordnet. Die Barrieren/Haftschicht132 ist beispielsweise aus Tantal, Tantalnitrid, Titan, Titannitrid oder ähnli chen Metallen in Verbindungen aufgebaut, wie sie typischerweise im Zusammenhang mit Kupfermetallisierungssystemen eingesetzt werden, um in effizienter Weise die Kupferdiffusion zu reduzieren und um eine verbesserte Haftung der Aluminiumschicht131 zu ermöglichen. Typischerweise wird das in1b gezeigte Bauelement100 hergestellt, indem zunächst die Barrieren/Haftschicht132 aufgebracht wird, beispielsweise auf der Grundlage von Sputter-Abscheidetechniken, woran sich das Abscheiden der Aluminiumschicht131 anschließt, beispielsweise durch Sputter-Abscheidung, chemische Dampfabscheidung und dergleichen. Als nächstes wird ein Lithographieprozess ausgeführt, um eine Lackmaske (nicht gezeigt) herzustellen, die als eine Ätzmaske während eines reaktiven Ätzprozesses eingesetzt wird, der beispielsweise auf der Grundlage einer komplexen Ätzchemie auf Chlorbasis ausgeführt wird, um damit die strukturierte Aluminiumschicht131 zu erhalten, wie sie in1b gezeigt ist. Der entsprechende Ätzprozess kann auch einen separaten Ätzschritt zum Ätzen durch die Barrieren/Haftschicht132 enthalten, woran sich ein nasschemischer Prozess zum Entfernen von korrodierenden Ätzresten anschließt, die während des komplexen Aluminiumätzschrittes erzeugt werden. -
1c zeigt schematisch das Halbleiterbauelement100 in einer weiter fortgeschrittenen Fertigungsphase, in der der Bonddraht130 mit der Aluminiumschicht131 durch gut etablierte Prozesstechniken verbunden wird, in denen ein Ende des Bonddrahtes130 der freigelegten Oberfläche der Aluminiumschicht131 verbunden wird, wobei auch Wärme und/oder Ultraschallenergie und Druck ausgeübt werden, wodurch eine intermetallische Verbindung zwischen einem Teil der Aluminiumschicht131 und dem Bonddraht130 geschaffen wird. - Folglich werden in dem zuvor beschriebenen konventionellen Ansatz effizientere Drahtverbindungstechniken auf der Grundlage der Aluminiumschicht
131 eingesetzt, wobei jedoch eine komplexe Prozesssequenz zum Abscheiden und Strukturieren der Barrieren/Haft-Schicht132 und der Aluminiumschicht131 erforderlich ist. Als Folge davon muss eine komplexe Fertigungsumgebung entsprechender Ressourcen zum Abscheiden und Strukturieren der Aluminiumschicht131 in Verbindung mit der Barrieren/Haftschicht132 zusätzlich zu Anlagen und Materialien aufweisen, die für die Herstellung eines komplexen kupferbasierten Metallisierungssystems erforderlich sind, wodurch zu erhöhten Durchlaufzeiten und somit Produktionskosten beigetragen wird. - Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Prozesstechniken und Halbleiterbauelemente, in denen eine geringere Prozesskomplexität, beispielsweise das Vermeiden der Bearbeitung von Aluminium, erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden werden.
- Überblick über die Offenbarung
- Im Allgemeinen betrifft der hierin offenbarte Gegenstand Techniken und Halbleiterbauelemente, in denen die Drahtverbindung in kupferbasierten Metallisierungsstrukturen bewerkstelligt wird ohne Verwendung von Techniken auf Aluminiumbasis, indem eine freiliegende kupferenthaltende Oberfläche nach dem Drahtverbindungsprozess passiviert wird. Zu diesem Zweck wird ein geeignetes dielektrisches Material zumindest auf dem Metallgebiet hergestellt, das den Verbindungsdraht bzw. Bonddraht daran angebracht aufweist, wodurch eine freigelegte Oberfläche des Metallgebiets eingekapselt und somit passiviert wird, so dass das Metallgebiet in Bezug auf die Ausbildung von Korrosion und dergleichen insbesondere bei erhöhten Temperaturen geschützt ist, wie sie während des Betriebs des Bauelements und insbesondere während beschleunigter Zuverlässigkeitsprüfungen und dergleichen auftreten. Das Einkapseln zumindest des freigelegten Metallgebiets der letzten Metallisierungsschicht kann auf der Grundlage einer Vielzahl dielektrischer Materialien bewerkstelligt werden, etwa mittels Polymermaterialien und dergleichen, die in einem Zustand mit geringer Viskosität aufgebracht und auf der Grundlage von Strahlung, Wärme und dergleichen ausgehärtet werden. Diesbezüglich sind eine Vielzahl dielektrischer Materialien auf dem Gebiet der Technik für gedruckte Leiterplatten bekannt, die ebenfalls ein hohes Maß an Integrität in Bezug auf Feuchtigkeit, Sauerstoff und dergleichen ermöglichen, wodurch ein hohes Maß an Integrität der kupferenthaltenden Verbindungsbereiche ohne das Erfordernis weiterer Maßnahmen möglich ist, etwa durch chipinterne Passivierungsschichten und dergleichen. Ferner kann die Einkapselung der empfindlichen kupferenthaltenden Oberflächenbereiche auf Grundlage eines Vergussprozesses abhängen, der effizient in konventionelle Techniken zum Eindringen in ein Gehäuse eingerichtet werden kann, ohne dass unnötig zur Gesamtprozesskomplexität beigetragen wird, während in einigen anschaulichen hierin offenbarten Aspekten die Konfiguration des Gehäuses und somit der Prozess zum Einbringen in ein Gehäuse vereinfacht werden kann, indem eine Gehäuseabdeckung durch das Füllmaterial ersetzt wird. In anderen anschaulichen hierin offenbarten Aspekten ist das Füllmaterial zusätzlich so gestaltet, dass es die gesamten thermischen Eigenschaften des in ein Gehäuse eingebrachten Halbleiterbauelements verbessert, beispielsweise durch geeignetes Anpassen des thermischen Ausdehnungskoeffizienten und/oder der thermischen Leitfähigkeit des Füllmaterials, um damit thermische Verspannungen und/oder einen Temperaturgradienten zwischen dem Halbleiterchip und dem Gehäuse zu verringern. Somit werden während des Prozesses zur Herstellung des Halbleiterchips komplexe Metallisierungssysteme auf der Grundlage gut leitender Metalle bereitgestellt, etwa auf Basis von Kupfer, Silber und dergleichen, ohne dass spezielle Materialien und Prozesstechniken für ein spezielles abschließendes Bond- bzw. Verbindungsmaterial erforderlich sind, etwa für Aluminium, wodurch zu deutliche geringeren Aufwendungen im Hinblick auf Anlagen und Durchlaufzeiten moderner integrierter Schaltungen beigetragen wird, wobei dennoch ein effizienter Prozess zum Eindringen in ein Gehäuse auf der Grundlage von Drahtverbindungstechniken ermöglich wird, ohne dass die Gesamtintegrität der Drahtverbindungsstruktur gefährdet ist.
- Ein anschauliches hierin offenbartes Verfahren umfasst das Bereitstellen einer letzten Metallisierungsschicht, die über einem Substrat eines Halbleiterbauelements ausgebildet ist, wobei die letzte Metallisierungsschicht ein Kontaktgebiet mit einer freiliegenden kupferenthaltenden Oberfläche zur Aufnahme eines Verbindungsdrahtes aufweist. Das Verfahren umfasst ferner das Verbinden des Verbindungsdrahtes bzw. Bonddrahtes mit der freigelegten kupferenthaltenden Oberfläche und das Einkapseln der freigelegten kupferenthaltenden Oberfläche und zumindest eines Teils des Verbindungsdrahtes, der mit der freigelegten kupferenthaltenen Oberfläche verbunden ist.
- Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Metallisierungssystems eines Halbleiterbauelements auf der Grundlage eines einzelnen gut leitenden Metalls, wobei das Metallisierungssystem ein letzte Metallisierungsschicht aufweist, die mehrere Metallgebiet zum Anschluss von Verbindungsdrähten besitzt. Das Verfahren umfasst ferner das Anbringen des Halbleiterbauelements an einem Trägersubstrat, das mehrere Verbindungsflächen aufweist, die mit Verbindungsanschlüssen verbunden sind. Des weiteren umfasst das Verfahren das Verbinden eines Verbindungsdrahtes mit jedem der mehreren Metallgebiete und jeder der mehreren Verbindungsflächen und das Passivieren zumindest der mehreren Metallgebiete mit einem dielektrischen Material.
- Eine anschauliche hierin offenbarte integrierte Schaltung umfasst einen Chip mit einem Substrat und einem Metallisierungssystem, das eine letzte Metallisierungsschicht mit kupferenthaltenden Metallgebieten und mit Verbindungsdrähten, die mit einem Ende an den kupferenthaltenden Metallgebieten angebracht sind, aufweist. Die integrierte Schaltung umfasst ferner ein Trägersubstrat mit mehreren Verbindungsflächen, wobei die Verbindungsdrähte mit einem weiteren Ende an den Verbindungsflächen angebracht sind. Schließlich umfasst die integrierte Schaltung ein Füllmaterial, das das Metallgebiet und zumindest einen Teil der Verbindungsdrähte, der mit den Metallgebieten verbunden ist, einkapselt.
- Kurze Beschreibung der Zeichnungen
- Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einer freigelegten Kupferoberfläche für eine Drahtverbindung enthält, und mit einer sich ergebenden Oberflächenkontamination, die während des Betriebs während er Prüfungen bei erhöhten Temperaturen auftreten kann; -
1b und1c schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer Drahtverbindungsstruktur auf der Grundlage eines kupferenthaltenden Metallisierungssystems und einer abschließenden Aluminiumschicht gemäß konventioneller Strategien zeigen; -
2a schematisch einen Teil einer integrierten Schaltung mit einem Metallisierungssystem mit einer letzten Metallisierungsschicht auf der Grundlage eines gut leitenden Metalls, etwa Kupfer, Silber, und dergleichen, zeigt, wobei eine Drahtverbindungsstruktur durch ein dielektrisches Füllmaterial gemäß anschaulicher Ausführungsformen eingekapselt ist; und -
2b und2c schematisch Querschnittsansichten einer integrierten Schaltung zeigen, d. h. eines Chips und eines entsprechenden Gehäuses, wobei Verbindungsdrähte mit kupferenthaltenden Oberflächenbereichen von Verbindungsflächen verbunden sind, deren Integrität mittels des dielektrischen Füllmaterials gemäß noch weiterer anschaulicher Ausführungsformen bewahrt bleibt. - Detaillierte Beschreibung
- Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
- Der hierin offenbarte Gegenstand betrifft Techniken und Halbleiterbauelemente, in denen Drahtverbindungsstrukturen auf der Grundlage eines im Wesentlichen aluminiumfreien Metallisierungssystems hergestellt werden, wobei eine zuverlässige intermetallische Verbindung zwischen dem Verbindungsdraht bzw. Bonddraht und einer kupferenthaltenden Oberfläche erreicht wird, indem die kupferenthaltende Oberfläche nach dem Drahtverbindungsprozess in geeigneter Weise eingekapselt wird. Zu diesem Zweck wird der Halbleiterchip auf der Grundlage von Prozesstechniken hergestellt, in denen gut etablierte Materialien, wie sie typischerweise während der Herstellung moderner Halbleiterbauelemente eingesetzt werden, ebenfalls während der Herstellung der Drahtverbindungsstruktur verwendet werden, wodurch der Aufwand im Hinblick auf Anlagen und Prozesszeiten im Vergleich zu konventionellen Strategien verringert wird, in denen eine Aluminiumabschlussmetallschicht angewendet wird. In einigen anschaulichen hierin offenbarten Ausführungsformen beruht der entsprechende Fertigungsprozess zur Herstellung der letzten Metallisierungsschicht auf Techniken, die keine spezielle Passivierung der freigelegten Kupferoberfläche der Verbindungsflächen der letzten Metallisierungsschicht benötigen. Nach dem Schneiden des Substrats und dem elektrischen Verbinden eines Halbleiterchips mit einem entsprechenden Anschlussrahmen, einem Trägersubstrat oder einem Gehäuse mittels Drahtverbindung werden zumindest die freigelegten Kupferoberflächen der Verbindungsflächen des Halbleiterchips durch das Einkapseln entsprechender Bereiche des Halbleiterbauelements auf der Grundlage eines geeigneten dielektrischen Materials passiviert. Dazu werden gut etablierte Vergussmaterialien verwendet, etwa Polymere, Materialien auf der Grundlage von Harzen und dergleichen, wobei zusätzlich in einigen Ausführungsformen die thermischen Eigenschaften dieser Füllmaterialien so angepasst werden, dass die gesamten thermischen Eigenschaften des fertiggestellten integrierten Schaltungsbauteil verbessert sind. Beispielsweise wird zusätzlich zu den diffusionsblockierenden Eigenschaften im Hinblick auf reaktive Komponenten, etwa Feuchtigkeit, Sauerstoff und dergleichen, das zu einem vorzeitigen Kontaktausfall freigelegter kupferenthaltender Oberflächen in konventionellen Strategien führen kann, das Füllmaterial auch zur Verbesserung der thermischen Leitfähigkeit im Vergleich zu konventionellen Gehäusen vorgesehen und/oder es wird die mechanische Verspannung reduziert, die durch eine deutliche Fehlanpassung der thermischen Ausdehnungskoeffizienten zwischen dem Gehäuse und dem eigentlichen Halbleiterchip hervorgerufen werden. Beispielsweise kann die Wärmeabfuhr des integrierten Schaltungsbauteils effizient erhöht werden, indem die Einkapselung des Halbleiterchips oder zumindest dessen Metallisierungssystems durch das Füllmaterial mit der erhöhten thermischen Leitfähigkeit bewerkstelligt wird, was daher zu einer effizienteren Wärmeabfuhr im Vergleich zu konventionellen Gehäuse ohne das Füllmaterial führt. In anderen Fällen an den Drahtverbindungen auf der Metallschicht auftreten können, verringert, indem in geeigneter Weise die thermischen Ausdehnungskoeffizienten des Füllmaterials in Bezug auf den Halbleiterchip angepasst werden, so dass eine Fehlanpassung zwischen dem Halbleiterchip und dem Gehäusematerial nicht direkt die Drahtverbindungsstruktur beeinflusst, sondern an weniger kritischen Bereichen auftritt, etwa an einer Grenzfläche zwischen dem Füllmaterial und dem Gehäusematerial. In einigen anschaulichen Ausführungsformen wird das Anbringen des Halbleiterchips an dem Trägersubstrat oder dem Gehäuse während des Vorgangs ein Einkapselns des freigelegten kritischen Oberflächenbereichs des Halbleiterchips bewerkstelligt, indem beispielsweise zuerst eine Schicht des Füllmaterials zum Befestigen des Halbleiterchips aufgebracht wird, und indem weiteres Füllmaterial nach dem Drahtverbindungsprozess vorgesehen wird. Auf diese Weise kann eine erhöhte Auslastung entsprechender Anlagen für das Einkapseln der Drahtverbindungsstruktur erreicht werden, wobei zusätzlich eine größere Flexibilität in Bezug auf das Einstellen der gesamten thermischen Eigenschaften des entsprechenden integrierten Schaltungsbauelements mit Gehäuse erreicht wird.
- Mit Bezug zu den
2a bis2c werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch auf das Bauelement100 gemäß1a und die entsprechenden Fertigungstechniken bei Bedarf verwiesen wird. -
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements200 , das ein modernes Bauelement repräsentieren kann, in welchem ein komplexes Metallisierungssystem auf der Grundlage gut leitender Metalle, etwa Kupfer, Silber und dergleichen enthalten ist, wobei auch Drahtverbindungskontaktstrukturen für die Verbindung zu entsprechenden Verbindungsfläche der Peripherie, etwa einem Trägersubstrat, einem Gehäuse, einem Anschlussrahmen und dergleichen bereitstellen, wobei eine abschließende Metallschicht auf Aluminiumbasis vermieden wird, wie zuvor erläutert ist. Beispielsweise repräsentiert das Halbleiterbauelement200 einen Teil eines Chips mit einer geeigneten elektronischen Schaltung in Form eines Speicherbauelements, etwa statischer RAM-Schaltungen, nicht-flüchtige Bauelemente, beispielsweise in Form von Flash-Speicherbauelementen und dergleichen. Wie zuvor erläutert ist, sind viele Speicherbauelemente Halbleiterbauelemente, in denen eine hohe Leistungsfähigkeit im Hinblick auf die Signalausbreitungsverzögerung, die Packungsdichte und dergleichen erforderlich ist, während lediglich moderate I/O-Kapazitäten erforderlich sind, um mit anderen elektronischen Bauelementen zu kommunizieren. In anderen Fällen repräsentiert das Halbleiterbauelement200 eine integrierte Schaltung mit einer Teststruktur für komplexe CPU's, die häufig zusammen mit der CPU hergestellt werden, um damit eine effiziente Prozesssteuerung zu ermöglichen, wobei Drahtverbindungsstrukturen geeignet sind, um die I/O-Anforderungen für die entsprechenden Teststrukturen zu erfüllen. Die integrierte Schaltung oder das Bauelement200 umfasst einen oder mehrere Bauteilebenen und eine oder mehrere Metallisierungsebenen, die der Einfachheit halber gemeinsam als201 bezeichnet sind. Es sollte beachtet werden, dass die eine oder die mehreren Bauteilebenen und die eine oder die mehreren Metallisierungsebenen eine Konfiguration aufweisen können, wie dies zuvor mit Bezug zu dem Halbleiterauelement100 erläutert ist, das im Zusammenhang mit der1a und auch im Zusammenhang mit den1b und1c beschrieben ist, mit Ausnahme der letzten Metallisierungsebene. Somit wird eine weitere detaillierte Beschreibung entsprechender Bauteilstrukturelemente und Fertigungsverfahren hier weggelassen. Des weiteren umfasst eine abschließende oder letzte Metallisierungsebene210 mehrere Metallgebiete212 , wovon ein Teil als Kontaktbereich für eine Drahtverbindungsstruktur235 dient. Die Metallgebiete212 sind in einem dielektrischen Material211 eingebettet, über welchem ein Passivierungsschichtstapel220 ausgebildet ist. Es sollte beachtet werden, dass der Stapel220 aus einer einzelnen Materialschicht aufgebaut ist oder mehrere individuelle Materialschichten aufweist, wobei dies von den gesamten Erfordernissen abhängt, wie dies auch beispielsweise mit Bezug zu dem Halbleiterbauelement100 beschrieben ist. Die Kontaktstruktur235 enthält einen Ver bindungsdraht230 mit einem Endbereich230a , der in direktem Kontakt mit einem Oberflächenbereich212s der Metallgebiete212 steht, wodurch eine intermetallische Verbindung hergestellt wird. Des weiteren sind der Kontaktbereich230a und ein verbleibender Bereich der Oberfläche212s , der durch den dielektrischen Schichtstapel220 freigelegt ist, mit einem Füllmaterial250 in Kontakt, das die Metallgebiete212 einkapselt und somit einschließt. In der gezeigten Ausführungsform schließt das Füllmaterial250 die Metallisierungsschicht210 , den dielektrischen Schichtstapel220 und die Drahtverbindungsstruktur235 ein, die wiederum mit entsprechenden Kontaktanschlüssen für Verbindungsflächen oder Stifte (nicht gezeigt) eines Anschlussrahmens, eines Trägersubstrats oder eines Gehäuses abhängig von der gesamten Konfiguration der integrierten Schaltung200 verbunden ist. Das Füllmaterial250 repräsentiert ein beliebiges geeignetes Material, das in einem Zustand geringer Viskosität aufgebracht wird, um eine Anpassung an die spezielle Oberflächentopographie des Stapels220 zu erreichen, um somit in zuverlässiger Weise freigelegte Oberflächenbereiche, etwa die Oberflächenbereiche212s , abzudecken. Beispielsweise kann eine Vielzahl von Polymermaterialien verwendet werden, die auch für die gewünschte Integrität der freigelegten Oberflächenbereiche212s sorgen. Z. B. sind viele Harzmaterialien verfügbar, die zum geeigneten „Vergießen” zumindest eines Teils der letzten Metallisierungsschicht210 und des passivierenden dielektrischen Schichtstapels220 verwendbar sind, um damit die empfindlichen Metallgebiete212 einzuschließen. Es sollte beachtet werden, dass mehrere Materialzusammensetzungen auf dem Gebiet der Techniken für gedruckte Leiterplatten bekannt sind, die innerhalb kurzer Zeitintervalle ausgehärtet werden können und die für die gewünschte mechanische und chemische Stabilität sorgen, während gleichzeitig eine Temperaturstabilität bis zu mehreren 100 Grad C, beispielsweise bis zu 350 Grad C und höher, erreich wird, wodurch der gewünschte Einschluss der Metallgebiete212 für typische thermische Bedingungen erreicht wird, die während beschleunigter Zuverlässigkeitsprüfungen integrierter Schaltungen angetroffen werden. In einigen anschaulichen Ausführungsformen besitzt das Füllmaterial250 eine moderat hohe thermische Leitfähigkeit, die beispielsweise durch den Einbau entsprechender Substanzen eingestellt wird, etwa durch Metallteilchen und dergleichen, die sogar für das lokale Anpassen der gesamten thermischen Leitfähigkeit verwendet werden können. Somit bietet das Füllmaterial250 auch eine effiziente Wärmeabfuhr aus der letzten Metallisierungsschicht210 , da beispielsweise eine effiziente thermische Ankopplung an die Verbindungsdrähte120 erreicht wird, indem zumindest ein signifikanter Anteil der Drähte230 in das Füllmaterial250 eingebettet wird. Wie nachfolgend detaillierter beschrieben ist, kann das Material250 auch so vorgesehen werden, dass dieses auch mit einem Trägersubstrat oder einem Gehäuse in Kontakt ist, wodurch die für einen effizienten Wärmetransfer von dem Bauteil200 zu einem entsprechenden Gehäusematerial verfügbare Oberfläche erhöht wird. In noch anderen anschaulichen Ausführungsformen wird das Material250 im Hinblick auf seinen thermischen Ausdehnungskoeffizienten zumindest in der Nähe der Metallisierungsebene210 und des Schichtstapels220 so gewählt, dass diese in der Nähe des Koeffizienten für diese Komponenten liegt, wodurch merkliche mechanische Verspannungen unmittelbar an dem Kontaktbereich230a im Wesentlichen vermieden werden, selbst wenn das Füllmaterial250 mit einem Gehäusematerial in Verbindung steht, das einen deutlich unterschiedlichen Koeffizienten der thermischen Ausdehnung besitzt, wie dies typischerweise für organische Gehäusematerialien der Fall ist. In diesem Falle muss die entsprechende mechanische Verspannung über das Füllmaterial250 hinweg wirken, das somit eine Pufferschicht repräsentiert, wodurch die entsprechenden Kräfte auf den Verbindungsdraht230 deutlich verringert werden, so dass damit auch zu einer insgesamt verbesserten Zuverlässigkeit der Verbindungsdrahtstruktur235 beigetragen wird. - Das Halbleiterbauelement
200 kann auf der Grundlage von Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement100 beschrieben sind, wobei insbesondere die Drahtverbindungskontaktstruktur235 auf der Grundlage einer im Wesentlichen aluminiumfreien Prozesstechnik hergestellt wird. D. h., nach dem Schneiden des Substrats201 zu Separierung einzelner Halbleiterchips, werden die Verbindungsdrähte230 mit den Metallgebieten212 in Kontakt gebracht, ohne dass eine abschließende Aluminiumschicht auf den Metallgebieten212 vorgesehen wird, ohne dass zusätzliche schützende Materialien bereitgestellt werden, wodurch ein höchst effizienter Gesamtfertigungsablauf erreicht wird. Somit können komplexe Metallisierungssysteme auf der Grundlage von Kupfer, Silber und dergleichen für das Bauelement200 eingesetzt werden, ohne dass weitere Ressourcen zum Abscheiden und Strukturieren von Abschlussmetallschichten auf Aluminiumbasis erforderlich sind und ohne dass ein zusätzlicher Prozessschritt zum Passivieren der freigelegten Oberfläche212s vor dem Ausführen des Drahtverbindungsprozesses notwendig ist. -
2b zeigt schematisch eine integrierte Schaltung270 in einem Gehäuse. Wie gezeigt, umfasst die integrierte Schaltung270 das Halbleiterbauelement200 in Form eines einzelnen Chips oder einer anderen Chipkonfiguration, wobei zumindest eine letzte Metallisierungsschicht vorgesehen ist, um eine Drahtverbindungsstruktur zu ermöglichen. Der Ein fachheit halber sei angenommen, dass das Halbleiterbauelement200 einen ähnlichen Aufbau besitzt, wie dies zuvor mit Bezug zu dem Halbleiterbauelement200 aus2a oder dem Bauelement200 , wie es zuvor mit Bezug zu1a beschrieben ist, aufweist. Des weiteren umfasst die integrierte Schaltung270 ein Trägersubstrat oder ein anderes geeignetes System für das Bereitstellen von Verbindungsflächen, um eine Verbindung zu dem Chip200 herzustellen, beispielsweise in Form eines Gehäuses260 , wie es in2b gezeigt ist. Das Gehäuse260 umfasst einen Grundkörper261 , in und auf welchem mehrere Anschlussflächen262 vorgesehen sind, die wiederum elektrisch mit Anschlüssen263 verbunden sind, beispielsweise in Form von Stiften oder anderen Kontaktelementen, um damit eine Verbindung zu gedruckten Leiterplatten und dergleichen herzustellen. Des weiteren ist eine Abdeckung264 zur Versiegelung des Gehäuses260 vorgesehen. Des weiteren bildet in der gezeigten Ausführungsform das Füllmaterial250 eine Einkapselung zumindest der freigelegten Metallgebiete212 und eines Teils der entsprechenden Verbindungsdrähte230 , die mit den jeweiligen Anschlussflächen262 verbunden sind. In der gezeigten Ausführungsform bildet das Füllmaterial250 eine Einkapselung des gesamten Halbleiterchips200 , wodurch eine insgesamt bessere Integrität des Chips200 im Hinblick auf Feuchtigkeit oder Oxidation empfindlicher Metallgebiete, etwa Kupfergebiete, die in dem Metallisierungssystem des Chips200 vorgesehen sind, wie dies zuvor erläutert ist, erreicht wird. In anderen anschaulichen Ausführungsformen (nicht gezeigt) ist das Füllmaterial250 räumlich auf die letzte Metallisierungsschicht210 beschränkt, wie dies mit Bezug zu2a erläutert ist, während in anderen Fällen das Material250 lokal auf einzelne Metallgebiete212 bei Bedarf beschränkt ist. - Die in
2b gezeigte integrierte Schaltung270 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Anbringen des Chips200 an dem Gehäuse260 , d. h. dem Grundkörper261 , was beispielsweise durch Vorsehen eines geeigneten Haftmittels265 oder eines anderen Zwischenmaterials bewerkstelligt werden kann, werden die Verbindungsdrähte230 mit den Metallgebieten212 und den Verbindungsflächen262 auf der Grundlage gut etablierter automatisierter Drahtverbindungstechniken verbunden. Abhängig von den gesamten Eigenschaften der Verbindungsdrähte230 und der jeweiligen Metallgebiete212 und262 werden moderne, Ultraschallenergie, Druck und dergleichen angewendet, um die gewünschte intermetallische Verbindung zu schaffen. In einigen anschaulichen Ausführungsformen wird nach dem Verbinden eines oder mehrerer der Verbindungsdrähte230 ein zwischenliegender „Passivierungsschritt” ausgeführt, um das Material250 lokal an einem oder mehreren Metallgebieten212 vorzusehen, die zuvor die Verbindungsdrähte230 erhalten haben. Danach wird der Drahtverbindungsprozess fortgesetzt, woran sich möglicherweise ein weiteres lokal beschränktes Aufbringen des Zwischenfüllmaterials250 anschließt. In anderen anschaulichen Ausführungsformen wird nach dem Einrichten aller erforderlicher Drahtverbindungen das Füllmaterial250 beispielsweise durch einen geeigneten Applikator aufgebracht, um relevante Bereiche des Bauelements200 einzukapseln oder um das Bauelement200 vollständig einzuschließen. Anschließend wird das Material250 gehärtet, was auf der Grundlage höherer Temperaturen, geeigneter Strahlung, etwa UV-Strahlung, und dergleichen bewerkstelligt werden kann. Z. B. sind eine Vielzahl von Materialien im Stand der Technik gut bekannt, die innerhalb mehrerer Minuten ausgehärtet werden können, wodurch ein unmittelbarer zuverlässiger Einschluss der empfindlichen Metallgebiete121 erreicht wird. In weiteren anschaulichen Ausführungsformen wird der Halbleiterchip200 an dem Grundkörper261 festgemacht, indem ein Teil des Materials250 aufgebracht wird, der Chip200 mechanisch befestigt wird und das Material250 ausgehärtet wird und nachfolgend der Drahtverbindungsprozess in der zuvor beschriebenen Weise ausgeführt wird. Danach wird der verbleibende Teil des Chips200 durch weiteres Bereitstellen von Material250 eingekapselt, wie dies auch zuvor beschrieben ist. Somit kann das thermische Verhalten des Chips200 in Verbindung mit dem Einkapseln des Materials250 in geeigneter Weise ausgewählt werden, etwa im Hinblick auf die thermische Leitfähigkeit, den thermischen Ausdehnungskoeffizienten und dergleichen, um damit ein besseres Leistungsverhalten im Vergleich zu konventionellen Gehäusen zu erhalten, in denen das Füllmaterial250 nicht vorgesehen wird. Nach dem Aufbringen des Materials250 und nach oder vor dem Aushärten des Materials wird die Abdeckung264 an dem Grundkörper261 befestigt, um das Gehäuse260 zu versiegeln. -
2c zeigt schematisch die integrierte Schaltung270 gemäß weiterer anschaulicher Ausführungsformen, in denen das Füllmaterial250 im Wesentlichen vollständig das Innere des Gehäuses260 ausfüllt. Somit kann eine insgesamt höhere mechanische Integrität der integrierten Schaltung270 erreicht werden, beispielsweise in Bezug auf die Verbindungswerte230 , die intermetallische Verbindung der Verbindungsdrähte230 mit dem Verbindungsflächen262 und der Haftung des integrierten Schaltungschips200 an dem Gehäuse260 . Des weiteren besitzt der Chip200 eine bessere thermische Kopplung an das Gehäuse260 über das Füllmaterial250 , wodurch die Wärmeabfuhrfähigkeit der integrierten Schaltung270 verbessert wird. Somit können in einigen Fällen entsprechende Wärmesenken wegge lassen werden, wodurch zu einem geringeren Materialverbrauch und einem vereinfachten Gesamtaufbau des Gehäuses260 beigetragen wird. Wie ferner zuvor beschrieben ist, können die thermischen Eigenschaften des Füllmaterials250 in geeigneter Weise angepasst werden, beispielsweise im Hinblick auf die thermische Leitfähigkeit, den thermischen Ausdehnungskoeffizienten und dergleichen, um damit das gewünscht thermische Gesamtverhalten der integrierten Schaltung270 einzustellen. D. h., unter Anwendung eines Füllmaterials250 mit einer thermischen Leitfähigkeit, die vergleichbar ist zu der thermischen Leitfähigkeit des Chips200 , kann eine höhere Effizienz beim Wärmeübertrag nach außen für das Gehäuse260 erreicht werden, wobei an dem Gehäuse dann externe Wärmesenken vorgesehen sein können oder wobei der größere Oberflächenbereich für eine ausreichende Kühlwirkung sorgt. In einigen anschaulichen Ausführungsformen kann das Füllmaterial250 die Abdeckung264 (siehe2b ) ersetzen, wodurch der gesamte Fertigungsablauf zum Einbringen des Chips200 in ein Gehäuse vereinfacht wird. Ferner wird nach dem Ausheizen des Materials250 das Gehäuse260 durch das Material250 versiegelt, wodurch ebenfalls eine höhere Integrität der Metallgebiete212 erreicht wird, wobei auch gleichzeitig für eine höhere Integrität des Innenraums des Gehäuses260 gesorgt wird. - Es gilt also: Die vorliegende Offenbarung stellt Halbleiterbauelemente und integrierte Schaltungen sowie entsprechende Fertigungstechniken bereit, in denen eine geringere Prozesskomplexität während der Herstellung von Drahtverbindungsstrukturen erreicht wird, indem Abscheide- und Strukturierungssequenzen auf der Grundlage von Aluminium vermieden werden. Zu diesem Zweck werden reaktive Metalloberflächen, etwa kupferenthaltende Oberflächen, nach dem Drahtverbindungsprozess eingekapselt, wodurch eine erhöhte Integrität der empfindlichen Metallgebiete erreich wird, ohne dass aufwendige Prozessabläufe zum Passivieren der freigelegten empfindlichen Metalloberflächen vor und während des Drahtverbindungsprozesses erforderlich sind. Somit können anspruchsvolle integrierte Schaltungen bei geringeren Kosten und geringeren Durchlaufzeiten in Bezug auf das Metallisierungssystem hergestellt werden, wobei das Füllmaterial eine höhere Stabilität während erhöhter Temperaturen ermöglicht, die während des Betriebs und/oder während beschleunigter Zuverlässigkeitsprüfungen und dergleichen auftreten, beispielsweise in Test-IC's komplexer integrierter Schaltungen, Speicherbauelemente, Flash-Speichern und dergleichen.
- Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
Claims (25)
- Verfahren mit: Bereitstellen einer letzten Metallisierungsschicht, die über einem Substrat eines Halbleiterchips ausgebildet ist, wobei die letzte Metallisierungsschicht ein Kontaktgebiet mit einer freigelegten kupferenthaltenden Oberfläche zur Aufnahme eines Verbindungsdrahtes aufweist; Verbinden des Verbindungsdrahtes mit der freigelegten kupferenthaltenden Oberfläche; und Einkapseln der freigelegten kupferenthaltenden Oberfläche und zumindest eines Teils des Verbindungsdrahtes, der mit der freigelegten kupferenthaltenden Oberfläche verbunden ist.
- Verfahren nach Anspruch 1, wobei Einkapseln der freigelegten kupferenthaltenden Oberfläche umfasst: Anordnen des Halbleiterchips in einem Gehäuse und Füllen des Gehäuses zumindest teilweise mit einem dielektrischen Material.
- Verfahren nach Anspruch 1, wobei Einkapseln der freigelegten kupferenthaltenden Oberfläche umfasst: Benetzen zumindest der kupferenthaltenden Oberfläche mit einem dielektrischen Material in einem Zustand geringer Viskosität.
- Verfahren nach Anspruch 3, das ferner umfasst: Aushärten des dielektrischen Materials durch Anwenden von Wärme und/oder UV-Strahlung.
- Verfahren nach Anspruch 1, wobei Bereitstellen der letzten Metallisierungsschicht umfasst: Bilden der letzten Metallisierungsschicht auf der Grundlage von Kupfermaterial ohne Verwendung von Materialien auf Aluminiumbasis.
- Verfahren nach Anspruch 1, das ferner umfasst: Einstellen eines thermischen Ausdehnungskoeffizienten eines dielektrischen Materials, das zum Einkapseln verwendet wird, um thermische Verspannungen auf die letzte Metallisierungsschicht zu verringern.
- Verfahren nach Anspruch 6, wobei der thermische Ausdehnungskoeffizient zumindest eines Teils des dielektrischen Materials so angepasst ist, dass dieser im Wesentlichen einem mittleren Koeffizienten der thermischen Ausdehnung des Substrats entspricht.
- Verfahren nach Anspruch 7, wobei der thermische Ausdehnungskoeffizient des zumindest einen Teils im Wesentlichen mit dem thermischen Ausdehnungskoeffizienten des Substrats übereinstimmt.
- Verfahren nach Anspruch 1, wobei Einkapseln der freigelegten kupferenthaltenden Oberfläche und zumindest eines Teils des Verbindungsdrahtes, der mit der freigelegten kupferenthaltenden Oberfläche verbunden ist, das Aufbringen eines Polymermaterials umfasst.
- Verfahren nach Anspruch 2, wobei das dielektrische Material im Wesentlichen vollständig einen Innenraum des Gehäuses ausfüllt.
- Verfahren nach Anspruch 1, das ferner umfasst: Verbinden eines zweiten Anschlussdrahtes mit einer zweiten freigelegten kupferenthaltenden Oberfläche und Einkapseln der zweiten freigelegten kupferenthaltenden Oberfläche und zumindest eines Teils des zweiten Verbindungsdrahtes, der mit der zweiten freigelegten kupferenthaltenden Oberfläche verbunden ist, nach dem Einkapseln der kupferenthaltenden Oberfläche.
- Verfahren nach Anspruch 1, wobei die letzte Metallisierungsschicht ein Teil eines Speicherbauelements ist.
- Verfahren mit: Bilden eines Metallisierungssystems eines Halbleiterbauelements auf der Grundlage eines einzelnen gut leitenden Metalls, wobei das Metallisierungssystem eine letzte Metallisierungsschicht mit mehreren Metallgebieten zum Anschluss von Verbindungsdrähten aufweist; Anbringen des Halbleiterbauelements an einem Trägersubstrat, das mehrere Verbindungsflächen, die mit Anschlüssen verbunden sind, aufweist; Verbinden eines Verbindungsdrahtes mit jedem der mehreren Metallgebiete und mit jeder der mehreren Verbindungsflächen; und Passivieren zumindest der mehreren Metallgebiete mit einem dielektrischen Material.
- Verfahren nach Anspruch 13, wobei Passivieren zumindest der mehreren Metallgebiete umfasst: Einkapseln der Metallgebiete und zumindest eines Teils jedes Verbindungsdrahts durch das dielektrische Material.
- Verfahren nach Anspruch 14, das ferner Einkapseln der Verbindungsflächen umfasst.
- Verfahren nach Anspruch 13, wobei das Trägersubstrat als ein Gehäuse vorgesehen ist und wobei das Passivieren der Metallgebiete umfasst: Füllen zumindest eines Teils eines Innenraums des Gehäuses mit dem dielektrischen Material.
- Verfahren nach Anspruch 16, wobei der Innenraum des Gehäuses im Wesentlichen vollständig mit dem dielektrischen Material gefüllt wird.
- Verfahren nach Anspruch 17, wobei das dielektrische Material zum Versiegeln des Gehäuses verwendet wird.
- Integrierte Schaltung mit: einem Chip mit einem Substrat und einem Metallisierungssystem, das eine letzte Metallisierungsschicht mit kupferenthaltenden Metallgebieten und Verbindungsdrähten aufweist, die mit einem Ende mit den kupferenthaltenden Gebieten verbunden sind; einem Trägersubstrat mit mehreren Verbindungsflächen, wobei die Verbindungsdrähte mit einem weiteren Ende an den Verbindungsflächen angebracht sind; und einem Füllmaterial, das die Metallgebiete und zumindest einen Teil der Verbindungsdrähte, der mit den Metallgebieten verbunden ist, einkapselt.
- Integrierte Schaltung nach Anspruch 19, wobei die Verbindungsflächen von dem Füllmaterial eingekapselt sind.
- Integrierte Schaltung nach Anspruch 19, wobei das Trägersubstrat ein Gehäuse ist.
- Integrierte Schaltung nach Anspruch 21, wobei das Füllmaterial einen Innenraum des Gehäuses im Wesentlichen vollständig ausfüllt.
- Integrierte Schaltung nach Anspruch 19, wobei das Füllmaterial ein Polymermaterial umfasst.
- Integrierte Schaltung nach Anspruch 19, wobei die integrierte Schaltung ein Speicherbauelement ist.
- Integrierte Schaltung nach Anspruch 22, wobei das Füllmaterial als eine Abdeckung des Gehäuses dient.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008045033A DE102008045033A1 (de) | 2008-08-29 | 2008-08-29 | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur |
US12/490,900 US20100052137A1 (en) | 2008-08-29 | 2009-06-24 | Enhanced wire bond stability on reactive metal surfaces of a semiconductor device by encapsulation of the bond structure |
KR1020117007303A KR20110053253A (ko) | 2008-08-29 | 2009-08-29 | 본드 구조의 캡슐화에 의한 반도체 디바이스의 반응성 금속 표면 상의 증진된 와이어 본드 안정성 |
CN2009801331704A CN102132400A (zh) | 2008-08-29 | 2009-08-29 | 通过封装键合结构而提升半导体装置的反应性金属表面上的导线键合安定性 |
PCT/US2009/004916 WO2010024932A2 (en) | 2008-08-29 | 2009-08-29 | Enhanced wire bond stability on reactive metal surfaces of a semiconductor device by encapsulation of the bond structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008045033A DE102008045033A1 (de) | 2008-08-29 | 2008-08-29 | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102008045033A1 true DE102008045033A1 (de) | 2010-03-04 |
Family
ID=41606022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008045033A Withdrawn DE102008045033A1 (de) | 2008-08-29 | 2008-08-29 | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100052137A1 (de) |
KR (1) | KR20110053253A (de) |
CN (1) | CN102132400A (de) |
DE (1) | DE102008045033A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8354304B2 (en) * | 2008-12-05 | 2013-01-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant |
US9564542B2 (en) * | 2009-09-17 | 2017-02-07 | Tetrasun, Inc. | Selective transformation in functional films, and solar cell applications thereof |
US11172580B2 (en) * | 2017-07-24 | 2021-11-09 | Rosemount Aerospace Inc. | BGA component masking dam and a method of manufacturing with the BGA component masking dam |
DE102018105462A1 (de) | 2018-03-09 | 2019-09-12 | Infineon Technologies Ag | Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält |
US11830836B2 (en) * | 2021-10-04 | 2023-11-28 | Nanya Technology Corporation | Semiconductor device with wire bond and method for preparing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006022254A1 (de) * | 2006-05-11 | 2007-11-15 | Infineon Technologies Ag | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6884663B2 (en) * | 2002-01-07 | 2005-04-26 | Delphon Industries, Llc | Method for reconstructing an integrated circuit package using lapping |
US7572674B2 (en) * | 2002-09-26 | 2009-08-11 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
US20070176292A1 (en) * | 2006-01-27 | 2007-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding pad structure |
JP2008103685A (ja) * | 2006-09-22 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-08-29 DE DE102008045033A patent/DE102008045033A1/de not_active Withdrawn
-
2009
- 2009-06-24 US US12/490,900 patent/US20100052137A1/en not_active Abandoned
- 2009-08-29 KR KR1020117007303A patent/KR20110053253A/ko not_active Application Discontinuation
- 2009-08-29 CN CN2009801331704A patent/CN102132400A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006022254A1 (de) * | 2006-05-11 | 2007-11-15 | Infineon Technologies Ag | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten |
Also Published As
Publication number | Publication date |
---|---|
KR20110053253A (ko) | 2011-05-19 |
CN102132400A (zh) | 2011-07-20 |
US20100052137A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102009035437B4 (de) | Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist | |
DE102010030760B4 (de) | Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen | |
DE102008016427B4 (de) | Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht | |
DE102010040065B4 (de) | Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur | |
DE102007063268A1 (de) | Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung | |
US10461052B2 (en) | Copper structures with intermetallic coating for integrated circuit chips | |
DE102013108704B4 (de) | Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung | |
DE102008063401A1 (de) | Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist | |
DE112012004167T5 (de) | Auf Wafer-Ebene aufgebrachte Wärmesenke | |
DE102019130778A1 (de) | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist | |
DE102008054054A1 (de) | Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen | |
DE102008045033A1 (de) | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur | |
DE102009010885B4 (de) | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür | |
DE102010029521B4 (de) | Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung | |
DE102007057689A1 (de) | Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist | |
DE102010029522B4 (de) | Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets | |
DE102010030759B4 (de) | Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse | |
DE19540306C1 (de) | Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente | |
DE102010038739A1 (de) | Erhöhte Stabilität eines komplexen Materialstapels in einem Halbleiterbauelement durch Vorsehen von fluorangereicherten Grenzflächen | |
DE102008040727A1 (de) | Verfahren und Vorrichtung zur Ermittlung der Rotortemperatur einer permanenterregten Synchronmaschine | |
DE102011005642B4 (de) | Verfahren zum Schutz von reaktiven Metalloberflächen von Halbleiterbauelementen während des Transports durch Bereitstellen einer zusätzlichen Schutzschicht | |
DE102017109218B4 (de) | Mehrschichtige Metallpads und Verfahren zu ihrer Herstellung | |
EP1403921A2 (de) | Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben | |
DE102004057485B4 (de) | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY Effective date: 20110426 |
|
R082 | Change of representative |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER, |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY Effective date: 20120125 |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Effective date: 20120125 Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE Effective date: 20120125 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20120301 |