DE102019130778A1 - Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist - Google Patents

Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist Download PDF

Info

Publication number
DE102019130778A1
DE102019130778A1 DE102019130778.3A DE102019130778A DE102019130778A1 DE 102019130778 A1 DE102019130778 A1 DE 102019130778A1 DE 102019130778 A DE102019130778 A DE 102019130778A DE 102019130778 A1 DE102019130778 A1 DE 102019130778A1
Authority
DE
Germany
Prior art keywords
electrically conductive
encapsulation
contact structure
pad
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019130778.3A
Other languages
English (en)
Inventor
Angela Kessler
Andreas Grassmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US16/690,948 priority Critical patent/US11056458B2/en
Priority to CN201911164576.0A priority patent/CN111244041B/zh
Publication of DE102019130778A1 publication Critical patent/DE102019130778A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37025—Plural core members
    • H01L2224/3703—Stacked arrangements
    • H01L2224/37032—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/4013—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45025—Plural core members
    • H01L2224/4503—Stacked arrangements
    • H01L2224/45032—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73205—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein Package (100) aufweisend einen elektronischen Chip (102), welcher zumindest ein Pad (104), eine Einkapselung (106), welche zumindest teilweise den elektronischen Chip (102) einkapselt, und ein elektrisch leitfähiges Kontaktelement (108) hat, welches sich von dem zumindest einen Pad (104) und durch die Einkapselung (106) erstreckt, um in Bezug auf die Einkapselung (106) freiliegend zu sein, wobei das elektrisch leitfähige Kontaktelement (108) eine erste Kontaktstruktur (110) aus einem ersten elektrisch leitfähigen Material auf dem zumindest einen Pad (104) aufweist und eine zweite Kontaktstruktur (112) aufweist, welche aus einem zweiten elektrisch leitfähigen Material ist und in Bezug auf die Einkapselung (106) freiliegt. Zumindest eines von dem zumindest einen Pad hat zumindest einen Oberflächenabschnitt, welcher das erste elektrisch leitfähigen Material aufweist oder daraus ist.

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich auf Packages und ein Verfahren zum Herstellen eines Packages.
  • Packages können als eingekapselte elektronische Chips mit elektrischen Verbindungen bezeichnet werden, welche sich aus der Einkapselung erstrecken und auf einer elektronischen Peripherie montiert werden, beispielsweise auf einer gedruckten Leiterplatte.
  • Die Packaging Kosten sind ein wichtiger Einflussfaktor für die Industrie. Damit hängen die Performance, die Dimensionen und die Zuverlässigkeit zusammen. Die verschiedenen Packaging Lösungen sind vielfältig und müssen sich mit den Anforderungen der Anwendung befassen.
  • Zusammenfassung
  • Es mag ein Bedarf bestehen, ein Package in einer einfachen und zuverlässigen Weise herzustellen.
  • Gemäß einer beispielhaften Ausführungsform ist ein Package bereitgestellt, welches einen elektronischen Chip, welcher zumindest ein Pad hat, eine Einkapselung, welche den elektronischen Chip zumindest teilweise einkapselt, und ein elektrisch leitfähiges Kontaktelement aufweist, welches sich von dem zumindest einen Pad und durch die Einkapselung erstreckt, um in Bezug auf die Einkapselung freiliegend zu sein, wobei das elektrisch leitfähige Kontaktelement eine erste Kontaktstruktur aus einem ersten elektrisch leitfähigen Material auf dem zumindest einen Pad aufweist und eine zweite Kontaktstruktur aufweist, welche aus einem zweiten elektrisch leitfähigen Material ist und in Bezug auf die Einkapselung freiliegt. Zumindest eines von dem zumindest einen Pad hat zumindest einen Oberflächenabschnitt, welcher das erste elektrisch leitfähigen Material aufweist oder daraus ist.
  • Gemäß einer anderen beispielhaften Ausführungsform ist ein Package bereitgestellt, welches einen zumindest teilweise elektrisch leitfähigen Chipträger, einen elektronischen Chip, welcher auf dem Chipträger montiert ist, wobei der elektronische Chip mit einem Pad versehen ist, welches eine äußere Oberfläche hat, welche ein erstes Metall aufweist, ein elektrisch leitfähiges Kontaktelement, welches sich von dem Pad erstreckt, und eine Einkapselung aufweist, welche das Kontaktelement und den elektronischen Chip zumindest teilweise einkapselt, wobei das Kontaktelement eine erste Kontaktstruktur auf dem zumindest einen Pad aufweist und das erste Metall aufweist und eine zweite Kontaktstruktur aufweist, welche eine freiliegende Oberfläche hat, die nicht mit der Einkapselung bedeckt ist und ein zweites Metall aufweist.
  • Gemäß noch einer anderen beispielhaften Ausführungsform ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren ein zumindest teilweises Einkapseln eines elektronischen Chips, welcher zumindest ein Pad hat, mittels einer Einkapselung, Bereitstellen eines elektrisch leitfähigen Kontaktelements, welches sich von dem zumindest einen Pad und durch die Einkapselung erstreckt, um in Bezug auf die Einkapselung freiliegend zu sein, und Konfigurieren des elektrisch leitfähigen Kontaktelements aufweist, eine erste Kontaktstruktur aus einem ersten elektrisch leitfähigen Material auf dem zumindest einen Pad aufzuweisen und eine zweite Kontaktstruktur aufzuweisen, welche aus einem zweiten elektrisch leitfähigen Material ist und welche in Bezug auf die Einkapselung freiliegt. Zumindest eines von dem zumindest einen Pad hat zumindest einen Oberflächenabschnitt, welcher das erste elektrisch leitfähige Material aufweist oder daraus ist.
  • Gemäß einer beispielhaften Ausführungsform kann ein Package und ein Herstellungsverfahren zum Herstellen eines solchen Packages bereitgestellt werden, wobei ein elektrisch leitfähiges Kontaktelement eine erste Oberfläche hat, welche ein Chip Pad direkt kontaktiert und eine andere, zweite Oberfläche hat, welche in Bezug auf eine Einkapselung freiliegt, um ein elektrisches Kontaktieren des eingekapselten Chips von außerhalb des eingekapselten Packages zu ermöglichen. Eine erste Kontaktstruktur des Kontaktelements, welche das Chip Pad kontaktiert, ist aus einem anderen elektrisch leitfähigen Material als der freiliegende Abschnitt des Kontaktelements, d.h. der zweiten Kontaktstruktur. Dadurch ist es möglich, das Chip Pad beispielsweise mit demselben elektrisch leitfähigen Material zu kontaktieren wie das Chip Pad und den freiliegenden Abschnitt der zweiten Kontaktstruktur mit einer anderen elektrisch leitfähigen Struktur zu kontaktieren, welche vorzugsweise aus demselben Material wie die zweite Kontaktstruktur ist. Anschaulich kann das Kontaktelement als eine robuste elektrisch leitfähige Materialschnittstelle dienen.
  • Beispielsweise kann ein bimetallisches oder multimetallisches integral gebildetes Kontaktelement bereitgestellt sein, welches in einer einfachen und effizienten Weise das Bereitstellen einer elektrischen Verbindung für ein eingekapseltes Chip Pad ermöglicht, ohne das Erfordernis, Verbindungen herzustellen zwischen verschiedenen Metallen von Chip Pad und Kontaktelement einerseits und von Kontaktelement und einer äußeren elektrisch leitfähigen Kontaktstruktur andererseits. Dies vereinfacht das Packaging des Chips und stellt eine einfache und robuste Lösung für das Chip Packaging bereit. Das Kontaktelement kann das Chip Pad in einer mechanisch robusten und stabilen Weise kontaktieren, während auch der Oberflächenabschnitt der zweiten Kontaktstruktur, welche sich über die Einkapselung hinaus erstreckt, frei bleibt zum Herstellen einer weiteren elektrisch leitfähigen Verbindung zwischen der zweiten Kontaktstruktur und der elektronischen Peripherie. In anderen Worten kann der freiliegende Abschnitt der zweiten Kontaktstruktur als ein „Package Pad“ fungieren. Dies stellt eine noch stabilere und zuverlässigere mechanische Verbindung sicher als das Verwenden von Bonddrähten, welche den elektronischen Chip direkt kontaktieren. Das direkte Verbinden eines Bonddrahts mit einem elektronischen Chip kann das Ausüben von Druck auf den empfindlichen Halbleiterchip erfordern, was zur Gefahr führt, den letzteren zu beschädigen. Indem ein bimetallisches oder multimetallisches Kontaktelement verwendet wird, was ein sanfteres Drahtbonden und im Allgemeinen eine leichtere Verbindung mit dem Chip Pad ermöglicht, kann der mechanische Stoß auf den Chip reduziert werden, wodurch ein geeigneter Schutz des Chips (beispielsweise eines Halbleiterplättchens) während des Packagings sichergestellt wird. Ferner ermöglicht das Verbinden eines Bonddrahtfußes in Form eines bi- oder multimetallischen Stapels das Verwenden aller Arten von Chip Oberseitenmetallen, besonders existierender Technologien mit ihrer Oberseitenmetallisierung.
  • Gemäß den beispielhaften Ausführungsformen hat zumindest eines des zumindest einen Pads zumindest einen Oberflächenabschnitt, welcher aus dem ersten elektrisch leitfähigen Material ist. Somit kann eine unerwünschte zusätzliche Materialbrücke zwischen dem Pad und dem Kontaktelement durch das Kontaktelement vermieden werden.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden werden weitere beispielhafte Ausführungsformen der Packages und des Verfahrens erläutert.
  • In Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere zumindest einen zumindest teilweise eingekapselten elektronischen Chip mit zumindest einem äußeren elektrischen Kontakt bezeichnen.
  • Der Begriff „elektronischer Chip“ kann insbesondere einen Halbleiterchip bezeichnen, welcher zumindest ein integrierter Schaltkreis Element (beispielsweise eine Diode oder einen Transistor) in einem Oberflächenabschnitt davon hat. Der elektronische Chip kann ein nacktes Plättchen sein oder kann bereits gepackaged oder eingekapselt sein.
  • In Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Einkapselung“ insbesondere ein im Wesentlichen elektrisch isolierendes und vorzugsweise thermisch leitfähiges Material bezeichnen, welches einen elektronischen Chip und optional einen Teil eines Trägers umgibt (zum Beispiel hermetisch umgibt), um einen mechanischen Schutz, eine elektrische Isolierung und optional einen Beitrag zur Wärmeableitung während des Betriebs bereitzustellen. Eine solche Einkapselung kann beispielsweise eine Formmasse (mold compound) sein. Beim Einkapseln mittels Abformens (molding) kann beispielsweise ein Spritzgießen (injection molding) oder ein Transferpressen (transfer molding) durchgeführt werden.
  • In Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Chipträger“ insbesondere eine elektrisch leitfähige Struktur bezeichnen, welche als eine Stütze für den einen oder mehrere Chips dient, und welche ebenfalls zu den elektrischen Verbindungen zwischen Chip(s) und der Peripherie beitragen kann. In anderen Worten kann der Träger eine mechanische Stützfunktion und eine elektrische Verbindungsfunktion erfüllen.
  • In Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Kontaktelement“ insbesondere einen integral gebildeten elektrisch leitfähigen Körper bezeichnen, welcher zumindest zwei verschiedene elektrisch leitfähige Materialien aufweist, von denen eines eine erste Kontaktstruktur darstellt und das andere eine zweite Kontaktstruktur darstellt. Die erste Kontaktstruktur und die zweite Kontaktstruktur können eine Materialschnittstelle im Inneren des Kontaktelements haben. Die erste Kontaktstruktur kann konfiguriert sein zum Kontaktieren eines Chip Pads, und die zweite Kontaktstruktur kann konfiguriert sein zum Bereitstellen einer elektrisch leitfähigen Kopplung zwischen der ersten Kontaktstruktur und dem freiliegenden Abschnitt der zweiten Kontaktstruktur. Die erste Kontaktstruktur und die zweite Kontaktstruktur können eine Doppelschicht oder eine Multischicht bilden.
  • In einer Ausführungsform kann das erste elektrisch leitfähige Material beispielsweise ein reines Metall, ein Metall mit Zusätzen, oder eine Legierung sein. Das zumindest eine Pad kann insbesondere auch aus dem ersten elektrisch leitfähigen Material sein. Das zweite elektrisch leitfähige Material kann verschieden von dem ersten elektrisch leitfähigen Material sein und kann beispielsweise ein reines Metall, ein Metall mit Zusätzen, oder eine Legierung sein. Das zweite Metall kann verschieden von dem ersten Metall sein.
  • In einer Ausführungsform kann das Kontaktelement oder der Bondfuß eine bimetallische oder multimetallische Struktur sein, welche es ermöglichen kann, sanftere Bondparameter zu erwirken. Es ist ebenfalls möglich, ein bimetallisches oder multimetallisches Kontaktelement zum Montieren (insbesondere Löten) einer weiteren Komponente auf dem Chip zu verwenden.
  • In einer Ausführungsform kann die erste Kontaktstruktur eine erste Schicht sein, welche nur aus dem ersten Metall oder dem ersten elektrisch leitfähigen Material gebildet ist. Entsprechend kann die zweite Kontaktstruktur eine zweite Schicht auf der ersten Schicht sein und nur aus dem zweiten Metall oder dem zweiten elektrisch leitfähigen Material gebildet sein. Das erste Metall oder das erste elektrisch leitfähige Material kann aus einem anderen Material sein als das zweite Metall oder das zweite elektrisch leitfähige Material. Wie oben erwähnt kann das Package einen Chipträger aufweisen, auf welchem der elektronische Chip montiert ist. Beispielsweise kann ein derartiger Chipträger einen Leiterrahmen und/oder eine keramische Platte (oder einen anderen elektrisch isolierenden Körper aus einem anderen Material, beispielsweise Siliziumnitrid oder Aluminiumoxid) aufweisen, welcher auf beiden gegenüberliegenden Hauptoberflächen mit einer entsprechenden metallischen Schicht (insbesondere einem aktiven Metalllot (Active Metal Braze, AMB, Substrat und/oder einem direktes Kupferbonding (Direct Copper Bonding, DCB, Substrat) bedeckt ist. Somit kann eine geeignete Montagebasis zum Montieren des Chips geschaffen werden.
  • In einer Ausführungsform ist der Chipträger zumindest teilweise elektrisch leitfähig. In einer derartigen Ausführungsform kann der Chipträger auch zu der elektrischen Verbindung des elektronischen Chips beitragen. Beispielsweise kann ein weiteres Pad auf der Hauptoberfläche des elektronischen Chips, welches dem Chipträger zugewandt ist, elektrisch leitfähig mit dem Chipträger gekoppelt werden.
  • In einer weiteren Ausführungsform ist der Chipträger ein Leiterrahmen. Ein solcher Leiterrahmen kann eine plattenähnliche metallische Struktur sein, welche strukturiert sein kann, um eine oder mehrere Montagesektionen zum Montieren des einen oder mehreren elektronischen Chips des Packages und eine oder mehrere Leitersektionen zum elektrischen Verbinden des Packages mit einer elektronischen Umgebung zu bilden, wenn der/die elektronischen Chip(s) auf dem Leiterrahmen montiert ist/sind. In einer Ausführungsform kann der Leiterrahmen eine Metallplatte (insbesondere aus Kupfer) sein, welche strukturiert sein kann, beispielsweise mittels Stanzens oder Ätzens. Den Chipträger als einen Leiterrahmen zu bilden ist eine kostengünstige und mechanisch sowie elektrisch vorteilhafte Konfiguration, bei welcher eine niederohmige Verbindung des zumindest einen elektronischen Chips mit einer robusten Stützfähigkeit des Leiterrahmens kombiniert werden kann. Ferner kann ein Leiterrahmen zur thermischen Leitfähigkeit des Packages beitragen und kann Wärme ableiten, welche während des Betriebs des/der elektronischen Chips erzeugt wird, als Folge der hohen thermischen Leitfähigkeit des metallischen Materials (insbesondere Kupfer) des Leiterrahmens. Ein Leiterrahmen kann beispielsweise Aluminium und/oder Kupfer aufweisen.
  • In einer Ausführungsform hat der Chipträger zumindest einen Oberflächenabschnitt welcher ein drittes elektrisch leitfähiges Material (beispielsweise eine Legierung, die Kupfer aufweist) aufweist oder daraus ist, wobei das dritte elektrisch leitfähige Material insbesondere das zweite elektrisch leitfähige Material (beispielsweise Kupfer) aufweist oder daraus ist. In einer derartigen Ausführungsform kann die elektrisch leitfähige Oberfläche des Chipträgers zum Herstellen einer elektrischen Verbindung mit dem einen oder mehreren Halbleiterchips verwendet werden. Wenn der Chipträger auch einen elektrisch isolierenden Abschnitt hat, kann dies zu einer geeigneten elektrischen Isolierung des elektronischen Chips in Bezug auf eine elektronische Peripherie beitragen.
  • In einer Ausführungsform ist der Chipträger mit zumindest einem weiteren Pad des elektronischen Chips verbunden, wobei das zumindest eine Pad auf einer Hauptoberfläche des elektronischen Chips gebildet ist und das zumindest eine weitere Pad auf einer gegenüberliegenden, anderen Hauptoberfläche des elektronischen Chips gebildet ist. Einige elektronische Chips haben Pads auf ihren beiden gegenüberliegenden Hauptoberflächen. Ein Beispiel ist ein elektronischer Chip mit vertikalem Stromfluss. Beispielsweise kann ein Transistorchip ein Source Pad und ein Gate Pad auf einer Hauptoberfläche haben und ein Drain Pad auf der anderen, gegenüberliegenden Hauptoberfläche haben. In einer derartigen Ausführungsform können ein oder mehrere Kontaktelemente zum Kontaktieren eines ersten Teils der Pads des elektronischen Chips verwendet werden, wohingegen der elektrisch leitfähige Chipträger zum Kontaktieren des zumindest einen anderen Teils der Pads des elektronischen Chips verwendet wird.
  • In einer Ausführungsform weist das Package zumindest einen elektrisch leitfähigen Überstand auf, welcher von dem Chipträger vorsteht, insbesondere bis zu einer vertikalen Ebene, bis zu welcher sich das Kontaktelement erstreckt. Beispielsweise kann ein solcher elektrisch leitfähiger Überstand ein Block, ein Pfosten oder eine Säule sein, beispielsweise aus Kupfer, welcher eine vertikale Verbindung zwischen dem elektrisch leitfähigen Chipträger und der oberen Hauptoberfläche des Chips via das Kontaktelement bereitstellt. Der elektrisch leitfähige Überstand kann sich bis zu derselben Ebene erstrecken wie das Kontaktelement. Dies ermöglicht dann eine Verbindung zwischen dem Kontaktelement und dem Überstand mittels einer planaren Struktur, wie beispielsweise einer Umverteilungsschicht (RDL).
  • In einer Ausführungsform erstreckt sich der zumindest eine elektrisch leitfähige Überstand durch die Einkapselung, um in Bezug auf die Einkapselung freiliegend zu sein. In einer derartigen Ausführungsform kann der elektrisch leitfähige Überstand zuverlässig mechanisch verbunden und elektrisch isoliert werden, mittels derselben Einkapselung, welche auch zum Einkapseln des Chips und Teilen des Kontaktelements verwendet wird. Das Ergebnis ist ein kompaktes und zuverlässiges Package.
  • In einer Ausführungsform weist der zumindest eine elektrisch leitfähige Überstand ein viertes elektrisch leitfähiges Material auf oder ist daraus, wobei das vierte elektrisch leitfähige Material insbesondere eines von dem zweiten elektrisch leitfähigen Material und dem dritten elektrisch leitfähigen Material aufweist oder daraus ist. Wenn der elektrisch leitfähige Überstand aus dem zweiten und/oder dem dritten elektrisch leitfähigen Material ist, aus welchem auch die zweite Kontaktstruktur des Kontaktelements und/oder des Trägers ist, kann ohne eine weitere Materialbrücke eine (beispielsweise horizontale) Verbindung zwischen dem elektrisch leitfähigen Überstand und dem Kontaktelement hergestellt werden, welches sich aus der Einkapselung erstreckt. Auch eine Verbindung mit dem Träger kann dann auf einfache Weise hergestellt werden.
  • In einer Ausführungsform weist das Verfahren ein Montieren des elektronischen Chips auf einen Chipträger auf. Es ist ferner möglich, einen elektrisch leitfähigen Überstand an dem Chipträger zu befestigen. Dies kann vor dem Einkapseln eines Teils des Überstands erfolgen. Somit können auch der Chipträger und der elektrisch leitfähige Überstand während des Einkapselungsvorgangs teilweise eingekapselt werden.
  • In einer Ausführungsform weist die Einkapselung ein elektrisch isolierendes Material auf oder besteht daraus. Als Folge kann das Material der Einkapselung zur elektrischen Isolierung des Chips, des Kontaktelements, optional eines Chipträgers und optional eines elektrisch leitfähigen Überstands beitragen.
  • In einer Ausführungsform ist das Kontaktelement eine bimetallische Struktur, insbesondere eine Aluminium-Kupfer bimetallische Struktur. Eine solche bimetallische Struktur, d.h. ein Kontaktelement, welches aus zwei verschiedenen metallischen Materialien mit einer Materialschnittstelle dazwischen besteht, ist einfach herzustellen und hocheffizient zum Bereitstellen eines Packages gemäß einer beispielhaften Ausführungsform. Beispielsweise kann eine derartige bimetallische Struktur eine bimetallische Schicht oder Platte sein. Wenn eines der Metalle der bimetallischen Struktur Aluminium ist, ist es möglich, Aluminiumpads von Halbleiterchips zu kontaktieren. Wenn das andere Metall der bimetallischen Struktur Kupfer ist, wird auch eine geeignete Verbindung eines derartigen Aluminiumpads mit Kupferleiterrahmen oder Kupfersäulen oder Stiften möglich. Somit kann ein kompaktes Package erzielt werden, welches selbst unter schwierigen Bedingungen robust gegen Beschädigung ist, und das Vermeiden von Materialbrücken zum Herstellen eines Kontakts zwischen dem Chip Pad und einer elektronischen Umgebung ermöglicht.
  • In einer Ausführungsform weist das Package eine elektrisch leitfähige Verbindungsstruktur auf einem Oberflächenabschnitt des Kontaktelements (insbesondere auf der zweiten Kontaktstruktur davon) auf, welcher Oberflächenabschnitt in Bezug auf die Einkapselung freiliegt. Eine solche elektrisch leitfähige Verbindungsstruktur kann aus demselben Material sein wie die zweite Kontaktstruktur, welche in Bezug auf die Einkapselung freiliegt. Dann kann eine direkte Verbindung zwischen dem Kontaktelement und einer derartigen elektrisch leitfähigen Verbindungsstruktur gebildet werden, ohne einen weiteren Übergang zwischen metallischen Materialien herzustellen, was Probleme beim Löten verursachen könnte.
  • Beispielsweise kann die elektrisch leitfähige Verbindungsstruktur zumindest eines aus der Gruppe aufweisen, bestehend aus einer Umverteilungsstruktur (insbesondere einer Umverteilungsschicht, welche zumindest teilweise auf der Einkapselung und auf dem Kontaktelement angeordnet ist), einer Klemme, einem Draht-Bond, und einem Band-Bond (Ribbon-Bond).
  • Eine Klemme kann ein dreidimensional gebogenes plattenartiges Verbindungselement sein, welches zwei planare Sektionen hat, welche mit einer oberen Hauptoberfläche des jeweiligen elektronischen Chips und einer oberen Hauptoberfläche des Chipträgers zu verbinden sind, wobei die zwei genannten planaren Sektionen mittels einer geneigten Sektion verbunden sind.
  • Als Alternative zu einer derartigen Klemme ist es möglich, ein Draht-Bond oder Band-Bond zu verwenden, welches ein flexibler, elektrisch leitfähiger, draht- oder bandförmiger Körper ist, welcher einen Endabschnitt hat, der mit der oberen Hauptoberfläche des jeweiligen Chips verbunden ist, und einen gegenüberliegenden anderen Endabschnitt hat, welcher mit dem Chipträger elektrisch verbunden ist.
  • Eine Umverteilungsstruktur (insbesondere eine Umverteilungsschicht) kann als eine Multischichtstruktur aus elektrisch leitfähigen Elementen in einer dielektrischen Matrix bezeichnet werden, welche, im Hinblick auf elektrisch leitfähige Verbindungsoberflächen, zwischen einer kleinen Chipgröße und einer größeren Größe eines weiteren elektronischen Elements übersetzt, welches mit dem eingekapselten Chip via die Umverteilungsstruktur zu verbinden ist, insbesondere auf einer Oberseite davon.
  • In einer Ausführungsform ist der elektronische Chip ein Transistorchip, welcher ein Source Pad, ein Drain Pad und ein Gate Pad als das zumindest eine Pad hat. Insbesondere können das Source Pad und das Gate Pad auf derselben Hauptoberfläche des elektronischen Chips gebildet sein und können jeweils mit einem entsprechenden Kontaktelement gekoppelt sein. Das Drain Pad kann auf einer gegenüberliegenden, anderen Hauptoberfläche des elektronischen Chips gebildet sein. Ein solcher Transistorchip kann ein Chip sein, welcher die Funktion eines Transistors erfüllt, insbesondere eines Feldeffekttransistors. Insbesondere können ein Source Pad und ein Gate Pad auf einer Hauptoberfläche eines solchen Transistorchips gebildet sein, wohingegen ein Gate Pad auf einer gegenüberliegenden, anderen Hauptoberfläche des Transistorchips gebildet ist. Ein solcher Transistorchip kann beispielsweise für Halbleiter Leistungsanwendungen verwendet werden.
  • In einer Ausführungsform ist das erste Metall Aluminium. Dies ermöglicht es, das Kontaktelement zum direkten Kontaktieren eines Aluminiumpads eines Halbleiterchips zu verwenden. Herkömmlich führt die Kombination eines Halbleiterchips, welcher ein Aluminiumpad hat, mit einer anderen elektrisch leitfähigen Verbindungsstruktur (beispielsweise einem Leiterrahmen), welche aus Kupfer ist, aufgrund der verschiedenen metallischen Materialien zu Problemen. Diese Probleme können durch das bimetallische oder multimetallische Kontaktelement überwunden werden, welches gemäß einer beispielhaften Ausführungsform als eine Metall-Metall-Verbindung verwendet wird.
  • In einer Ausführungsform ist das zweite Metall Kupfer. Wenn das zweite Metall Kupfer ist, wird ein nachfolgendes Verbinden des freiliegenden Abschnitts des Kontaktelements mit einer elektrischen Peripherie vereinfacht, welche in vielen Fällen auf Kupfer basierend gebildet ist. Dies gilt für Kupferleiterrahmen, gedruckte Leiterplatten mit Kupferstrukturen, Kupfersäulen als elektrisch leitfähige Überstände. Auch Draht-Bonds, Klemmen und Band-Bonds sind in vielen Fällen aus Kupfer.
  • In einer Ausführungsform ist eine Dicke der ersten Kontaktstruktur verschieden von, insbesondere kleiner als, eine Dicke der zweiten Kontaktstruktur. Die erste Kontaktstruktur kann eine Schicht aus dem ersten Metall sein. Die zweite Kontaktstruktur kann eine Schicht sein, welche mit der ersten Kontaktschicht verbunden ist und aus dem zweiten Metall ist. Ein solches Multischicht bimetallisches oder multimetallisches Kontaktelement ist kompakt und robust, sowie einfach und günstig in der Herstellung. Ferner ermöglicht ein solches Doppelschicht Kontaktelement, die individuellen Dicken der individuellen Schichten des integralen Kontaktelements als Design Parameter zum Einstellen der gewünschten Eigenschaften des Kontaktelements zu verwenden. Beispielsweise kann die erste Kontaktstruktur, welche mit dem Chip Pad verbunden ist, die Funktion haben, eine elektrische Verbindung des Chip Pads ohne eine Materialbrücke zu bilden. Eine relativ kleine Dicke der ersten Kontaktstruktur ist daher in vielen Fällen ausreichend. Im Gegensatz dazu kann die zweite Kontaktstruktur die Funktion haben, eine elektrische Verbindung an der freiliegenden Oberfläche des Kontaktelements herzustellen, in vielen Fällen eine Kupfer Kopplungsoberfläche. Allerdings ist Kupfer nicht nur kostengünstig und zweckmäßig zur Verarbeitung, sondern hat auch eine sehr hohe thermische Leitfähigkeit. Das Bereitstellen der zweiten Kontaktstruktur aus einer dicken Kupferschicht kann deshalb das Vermeiden von zwischenmetallischen Verbindungen auf beiden gegenüberliegenden Seiten des Kontaktelements ermöglichen, und kann gleichzeitig ein thermisch sehr geeignetes Kontaktelement bereitstellen.
  • Alternativ können die Dicken der ersten Kontaktstruktur und der zweiten Kontaktstruktur gleich sein.
  • In einer Ausführungsform ist das Kontaktelement als ein multimetallischer Stapel konfiguriert, welcher beispielsweise drei oder mehr gestapelte Kontaktstrukturen aufweist. Insbesondere kann das Kontaktelement zusätzlich eine dritte Kontaktstruktur zwischen der ersten Kontaktstruktur und der zweiten Kontaktstruktur aufweisen. Da die Funktion des ersten und des zweiten Metalls des Kontaktelements ist, Verbindungen mit dem Chip Pad und einer elektronischen Peripherie des Packages ohne Materialbrücken herzustellen, besteht die Gestaltungsfreiheit, zumindest eine weitere dritte Kontaktstruktur (insbesondere eine dritte Kontaktschicht) zwischen der ersten Kontaktstruktur und der zweiten Kontaktstruktur anzuordnen. Die Materialeigenschaften der dritten Kontaktstruktur können dann gemäß den Anforderungen einer bestimmten Anwendung angepasst werden. Beispielsweise können Eigenschaften wie Korrosionsbeständigkeit, eine hohe elektrische Leitfähigkeit, eine hohe thermische Leitfähigkeit, etc. mittels der dritten Kontaktstruktur bereitgestellt werden. Es ist möglich, dass eine vertikale Ausdehnung der dritten Kontaktstruktur sogar größer ist als eine vertikale Ausdehnung der ersten Kontaktstruktur und der zweiten Kontaktstruktur, sodass die physikalischen Eigenschaften des Kontaktelements durch die dritte Kontaktstruktur bestimmt werden.
  • Insbesondere kann die dritte Kontaktstruktur ein Material aufweisen oder daraus bestehen, welches eine höhere thermische Leitfähigkeit, eine höhere elektrische Leitfähigkeit und/oder einen niedrigeren Elastizitätsmodul hat als zumindest eine von der ersten Kontaktstruktur und der zweiten Kontaktstruktur. Wenn die dritte Kontaktstruktur aus einem Material konfiguriert ist, welches eine sehr hohe thermische Leitfähigkeit und/oder elektrische Leitfähigkeit hat (zum Beispiel Graphen), kann die thermische und/oder elektrische Performance des Packages weiter verbessert werden. In einer anderen vorteilhaften Ausführungsform kann die dritte Kontaktstruktur aus einem Material sein, welches einen niedrigen Elastizitätsmodul hat, d.h. sehr weich ist, so dass es als Stresspuffer dienen kann und somit die Zuverlässigkeit des Packages verbessern kann.
  • In einer Ausführungsform ist das Kontaktelement plattenförmig oder streifenförmig. Insbesondere kann das Kontaktelement ein multischichtiges (insbesondere zweischichtiges) multimetallisches (insbesondere bimetallisches) Plättchen sein. Ein solches Plättchen kann einfach aus einer größeren Platte oder Band geformt werden, beispielsweise mittels Stanzens. Ferner hat die plattenförmige Geometrie des Kontaktelements den Vorteil, dass es sowohl mit dem Chip Pad als auch mit der elektronischen Peripherie des Packages auf eine robuste Weise kontaktiert werden kann. Anders als ein sehr viel empfindlicheres Draht-Bond kann ein signifikanter Druck auf ein derartiges plattenartiges Kontaktelement ausgeübt werden, ohne dass das Risiko besteht, das Kontaktelement, den elektronischen Chip oder das Package zu beschädigen.
  • In einer Ausführungsform ist eine Dicke des Kontaktelements in einem Bereich zwischen 10 µm und 1 mm, insbesondere in dem Bereich zwischen 20 µm und 500 µm, weiter insbesondere in einem Bereich zwischen 50 µm und 200 µm. Beispielsweise kann die Dicke des Kontaktelements 100 µm sein. Allerdings kann eine Länge und eine Breite des Kontaktelements größer als seine Dicke sein. Beispielsweise können die Länge und die Breite des Kontaktelements zumindest das zweifache, insbesondere zumindest das fünffache seiner Dicke sein. Dies stellt ein robustes Kontaktelement bereit.
  • In einer Ausführungsform ist das elektrisch leitfähige Kontaktelement ein Streifenelement (Band-Bond-förmiges Element), welches die erste Kontaktstruktur aufweist, welche eine erste Schicht aus dem ersten elektrisch leitfähigen Material hat, und die zweite Kontaktstruktur aufweist, welche eine zweite Schicht aus dem zweiten elektrisch leitfähigen Material hat. Das Streifenelement kann bereitgestellt werden mittels Schneidens eines Endlosbands, welches aus dem Streifenelement Material besteht. Somit kann das Streifenelement ein metallisches Band/Streifenelement sein, wobei eine Schicht insbesondere eine erste Schicht der ersten Kontaktstruktur und eine zweite Schicht der zweiten Kontaktstruktur aufweist. Die entsprechenden Schichten liegen übereinander und bilden zum Beispiel eine Schichtenstruktur. Das Streifenelement kann ein flexibles und insbesondere plastisch verformbares Element sein. Beispielsweise kann die erste Schicht des Streifenelements aus einem ersten Metall sein, beispielsweise Aluminium, und die zweite Schicht des Streifenelements kann aus einem zweiten Metall sein, beispielsweise Kupfer. Somit sind mittels des Streifenelements Bandstücke zum Verbinden mit dem Pad bzw. dem Chip und einer weiteren Komponente oder leitfähigen Struktur verwirklicht. Das Streifenelement kann auf dem Pad angeordnet sein und kann elektrisch mit dem Pad beispielsweise mittels Band-Bond Technologien gekoppelt sein. Somit kann ein zusätzlicher Cu Beschichtungsvorgang auf dem Chip unnötig sein.
  • In einer Ausführungsform weist das Streifenelement zumindest eine dritte Kontaktstruktur zwischen der ersten Kontaktstruktur und der zweiten Kontaktstruktur auf, wobei die zumindest eine dritte Kontaktstruktur insbesondere ein Material aufweist oder daraus besteht, welches eine höhere thermische Leitfähigkeit, eine höhere elektrische Leitfähigkeit und/oder einen niedrigeren Elastizitätsmodul hat als zumindest eine von der ersten Kontaktstruktur und der zweiten Kontaktstruktur.
  • In einer Ausführungsform ist das Streifenelement derartig gebogen, dass das Streifenelement ein gekrümmtes Profil aufweist, insbesondere eines von einer U-Form, einer V-Form, einer Z-Form und einer W-Form.
  • In einer Ausführungsform weist das Streifenelement ein erstes Ende, ein zweites Ende und eine zentrale Sektion auf, welche zwischen dem ersten Ende und dem zweiten Ende angeordnet ist, wobei das erste Ende und das zweite Ende mit dem Pad gekoppelt sind und die zentrale Sektion von dem Pad beabstandet ist.
  • Insbesondere kann das gekrümmte Profil der Streifenelemente mittels Biegens des Streifenelements vor dem Anordnen auf dem jeweiligen Pad gebildet werden. Insbesondere ist eine Vielzahl von robusten Profilen für die Streifenelemente möglich. Beispielsweise kann ein Streifenelement, welches ein U- oder V-Profil aufweist, mit seinem ersten Ende und seinem zweiten Ende an das Pad gebondet werden, wobei der zentrale Teil von dem Pad beabstandet ist und sich insbesondere aus der Einkapselung hinaus erstreckt, um eine Verbindung zu externen Komponenten bereitzustellen, beispielsweise einer elektrisch leitfähigen Verbindungsstruktur, zum Beispiel einer Umverteilungsschicht. Alternativ ist auch ein Z-förmiges Profil des Streifenelements biegbar, so dass das erste Ende des Streifenelements an das Pad gebondet ist und das zweite Ende des Streifenelements von dem Pad beabstandet ist und mit weiteren externen Komponenten verbindbar ist. Um eine Mehrzahl von Bonding Punkten, insbesondere mehr als zwei, auf dem Pad oder zu der externen Komponente bereitzustellen, kann das Streifenelement in der Form einer W-Form gebogen sein, d.h. in einer Mäander-artigen Form. Ferner kann das gebogene Streifenelement vollständig in einer Einkapselung eingebettet sein, wobei nur ein Teil, insbesondere ein Teil der zentralen Sektion, nicht mit der Einkapselung bedeckt ist.
  • In einer Ausführungsform weist das Verfahren das Befestigen des Kontaktelements an dem zumindest einen Pad vor dem Einkapseln auf. Indem das Kontaktelement mit dem Chip Pad schon vor dem Einkapseln verbunden wird, ist der Halbleiterchip gut zugänglich und die Handhabungsprozedur ist einfach. Beispielsweise kann die Verbindung mittels Lötens, Schweißens etc. hergestellt werden.
  • In einer Ausführungsform weist das Verfahren ferner (vor dem Befestigen des Streifenelements, welches das elektrisch leitfähige Kontaktelement bildet, an dem zumindest einen Pad) ein Schneiden eines Streifenelements von einem Endlosband auf, beispielsweise einer bimetallischen Folie oder Band (zum Beispiel aus einer Aluminium- und einer Kupferschicht), welche die erste Schicht und die zweite Schicht aufweist.
  • In einer Ausführungsform weist das Verfahren ferner ein Biegen des Streifenelements auf, derartig, dass das Profil des Streifenelements gekrümmt wird, insbesondere eine gekrümmte U-Form, eine gekrümmte V-Form, eine gekrümmte Z-Form und eine gekrümmte W-Form, bevor das Streifenelement an dem zumindest einen Pad befestigt wird. Insbesondere können die jeweiligen Streifenelemente gebogen werden, bevor das Package eingekapselt wird. Beispielsweise umschließen die gebogenen Streifenelemente offene Kavitäten. Allerdings fließt während des Einkapselns die Einkapselung in die jeweiligen Kavitäten, um das jeweilige Streifenelement vollständig zu umgeben und somit einzubetten. Somit kann das Risiko von unerwünschten Lufttaschen in dem Package reduziert werden, da der Schritt des Einkapselns durchgeführt wird, nachdem die Streifenelemente auf den jeweiligen Pads montiert wurden.
  • In einer anderen Ausführungsform weist das Verfahren das Befestigen des Kontaktelements an dem zumindest einen Pad nach dem Einkapseln auf. Somit ist es alternativ auch möglich, zuerst den elektronischen Chip mit der Einkapselung einzukapseln und anschließend eine Zugangsöffnung zu bilden, welche sich durch die Einkapselung bis zu dem Chip Pad erstreckt. Das Kontaktelement kann dann nach dem Einkapseln in eine solche Zugangsöffnung eingeführt werden. Eine derartige Ausführungsform hat den Vorteil, dass die zweite Kontaktstruktur des Kontaktelements nicht nach dem Einkapseln separat freigelegt werden muss.
  • In einer Ausführungsform weist das Verfahren ein Freilegen des Kontaktelements mittels Entfernens von überschüssigem Material der Einkapselung nach dem Einkapseln auf. Dies kann mechanisch und/oder chemisch bewerkstelligt werden.
  • In einer Ausführungsform weist das Verfahren das Freilegen des Kontaktelements mittels Verhinderns des Einkapselns eines freiliegenden Abschnitts des Kontaktelements während des Einkapselns auf. Zusätzlich oder alternativ zu dem Entfernen von überschüssiger Einkapselung, welche unbeabsichtigterweise die Oberfläche der zweiten Kontaktstruktur des Kontaktelements bedeckt, ist es möglich, eine Maßnahme zu ergreifen, um zu verhindern, dass ein Einkapselungsmaterial auf der freizulegenden Oberfläche gebildet werden kann. Beispielsweise kann dies bewerkstelligt werden mittels Bedeckens der Oberfläche der zweiten Kontaktstruktur, welche nach dem Einkapseln freiliegend bleiben soll, mit einem Oberflächenabschnitt eines Formwerkzeugs (molding tool). Beispielsweise kann der elektronische Chip mit bereits vormontiertem Kontaktelement in ein Formwerkzeug eingeführt werden, wobei die Oberfläche des Kontaktelements, welche freigelegt bleiben soll, direkt einen Abschnitt des Formwerkzeugs kontaktiert. Eine nachfolgend eingeführte Vorform einer Formmasse (mold compound) kann dann in das Formwerkzeug fließen, wird aber daran gehindert, auf die Oberfläche des Kontaktelements zu fließen, welche freiliegend bleiben soll. Zusätzlich oder alternativ ist es möglich, die Oberfläche des Kontaktelements, welche von der Einkapselung unbedeckt bleiben soll, während des Einkapselns mit einer Schutzfolie zu bedecken. Wenn eine derartige Schutzfolie auf der Oberfläche des Kontaktelements, welche freiliegend bleiben soll, befestigt (beispielsweise geklebt) wird, ermöglicht das Entfernen der Folie nach dem Einkapseln, das Kontaktelement mit einer freiliegenden Oberfläche zu erhalten.
  • Somit kann das Verfahren das Freilegen der zweiten Kontaktstruktur in Bezug auf die Einkapselung mittels zumindest einem aus der Gruppe aufweisen, bestehend aus:
    • - Bedecken von zumindest einem Abschnitt der zweiten Kontaktstruktur während des Einkapselns mit einer Schutzfolie und Entfernen der Schutzfolie nach dem Einkapseln;
    • - Kontaktieren von zumindest einem Abschnitt der zweiten Kontaktstruktur während des Einkapselns mit einer Oberfläche eines Einkapselungswerkzeugs um zu verhindern, dass die Einkapselung den kontaktierten Abschnitt bedeckt;
    • - Reinigen, insbesondere mechanisches und/oder chemisches Reinigen, von zumindest einem Abschnitt der zweiten Kontaktstruktur nach dem Einkapseln, um dadurch Material der Einkapselung von dem Abschnitt zu entfernen.
  • Natürlich sind auch andere Verfahren möglich.
  • In einer Ausführungsform weist das Verfahren ein Veredeln einer freiliegenden Oberfläche der zweiten Kontaktstruktur auf, insbesondere mittels Bildens einer funktionalen Schicht auf der zweiten Kontaktstruktur. Somit kann die freiliegende Oberfläche der zweiten Kontaktstruktur einer Nachbehandlung unterzogen werden, um ihre Eigenschaften zu verbessern, welche zum Durchführen eines geeigneten Packagings gewünscht sind. Das Veredeln ihrer Oberfläche kann beispielsweise ein Hinzufügen einer Silberschicht zum Verbessern der Lötbarkeit aufweisen. Es ist ebenfalls möglich, eine Nickel-Gold Schutzschicht aufzubringen. Eine derartige Schicht schützt das Kontaktelement und fördert seine Eignung, als eine elektrisch leitfähige Verbindung zu dienen. Das Veredeln der freiliegenden Oberfläche des Kontaktelements kann auch einen Reinigungsvorgang aufweisen, beispielsweise ein mechanisches Polieren und/oder einen chemischen Desoxidierungsvorgang. Ferner kann alternativ eine dünne Aluminiumoxidschicht auf der freiliegenden zweiten Kontaktstruktur als Schutz gegen eine Oxidierung des Kontaktelements gebildet werden. Beispielsweise kann ein Beschichtungsvorgang durchgeführt werden, um zusätzliches Material auf der freiliegenden Oberfläche der zweiten Kontaktstruktur zu bilden. Dies kann beispielsweise mittels einer galvanischen Abscheideprozedur bewerkstelligt werden. Ganz allgemein kann eine solche Veredelung der freiliegenden Oberfläche die Lötbarkeit, die Bondbarkeit, oder die Beschichtbarkeit des Kontaktelements verbessern. Auch stromloses Beschichten (electroless plating) ist eine mögliche Option.
  • In einer Ausführungsform weist der zumindest eine elektronische Chip eines aus der Gruppe auf, bestehend aus einem Controller Schaltkreis, einem Treiberschaltkreis, und einem Leistungshalbleiterschaltkreis. All diese Schaltkreise können in einem Halbleiterchip integriert sein oder separat in verschiedenen Chips sein. Beispielsweise kann eine korrespondierende Leistungshalbleiteranwendung durch den/die Chip(s) realisiert sein, wobei die integrierter Schaltkreis Elemente eines solchen Leistungshalbleiterchips zumindest einen Transistor (insbesondere einen MOSFET, Metalloxid Halbleiter Feldeffekttransistor), zumindest eine Diode, etc. aufweisen können. Insbesondere können Schaltkreise hergestellt werden, welche eine Halbbrückenfunktion, eine Vollbrückenfunktion, etc. erfüllen.
  • In einer Ausführungsform weist die Einkapselung eine Formmasse auf. Somit kann die Einkapselung einen Formkörper (Mold) aufweisen, insbesondere einen Kunststoffformkörper. Beispielsweise kann ein entsprechend eingekapselter Körper (insbesondere der Chip mit dem Träger) bereitgestellt werden, indem der Körper oder die Körper zwischen einem oberen Formwerkzeug und einem unteren Formwerkzeug platziert wird und ein flüssiges Formmaterial hinein injiziert wird. Nach dem Erstarren des Formmaterials ist die Bildung der Einkapselung abgeschlossen. Falls gewünscht, kann der Formkörper mit Partikeln gefüllt sein, welche seine Eigenschaften verbessern, beispielsweise seine Wärmeableitungseigenschaften.
  • In anderen beispielhaften Ausführungsformen kann die Einkapselung auch ein Laminat oder ein Spritzgussteil (casting compound) sein.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, d.h. ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt werden. Es ist ebenfalls möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Beispielsweise können beispielhafte Ausführungsformen in einer GaN oder SiC Technologie implementiert sein.
  • Anschaulich kann das Kontaktelement ein besonders stabiles Pad bilden, welches sich aus der Einkapselung erstreckt.
  • Die vorliegende Erfindung stellt auch die folgenden Aspekte bereit:
    • Gemäß einem Aspekt wird ein Package bereitgestellt, welches einen elektronischen Chip, welcher zumindest ein Pad hat, eine Einkapselung, welche zumindest den elektronischen Chip einkapselt, und ein elektrisch leitfähiges Kontaktelement aufweist, welches sich von dem zumindest einen Pad und durch die Einkapselung erstreckt, um in Bezug auf die Einkapselung freiliegend zu sein, wobei das elektrisch leitfähige Kontaktelement eine erste Kontaktstruktur aus einem ersten elektrisch leitfähigen Material auf dem zumindest einen Pad aufweist und eine zweite Kontaktstruktur aufweist, welche aus einem zweiten elektrisch leitfähigen Material ist und in Bezug auf die Einkapselung freiliegt.
  • Gemäß einem Aspekt ist ein Package bereitgestellt, welches einen zumindest teilweise elektrisch leitfähigen Chipträger, einen elektronischen Chip, welcher auf dem Chipträger montiert ist, wobei der elektronische Chip mit einem Pad versehen ist, welches eine äußere Oberfläche hat, welche ein erstes Metall aufweist, ein elektrisch leitfähiges Kontaktelement, welches sich von dem Pad erstreckt, und eine Einkapselung aufweist, welche zumindest teilweise das Kontaktelement und den elektronischen Chip einkapselt, wobei das Kontaktelement eine erste Kontaktstruktur auf dem zumindest einen Pad aufweist und das erste Metall aufweist und eine zweite Kontaktstruktur aufweist, welche eine freiliegende Oberfläche hat, die nicht mit der Einkapselung bedeckt ist und ein zweites Metall aufweist.
  • Gemäß einem Aspekt ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren ein zumindest teilweises Einkapseln eines elektronischen Chips, welcher zumindest ein Pad hat, mit einer Einkapselung, Bereitstellen eines elektrisch leitfähigen Kontaktelements, welches sich von dem zumindest einen Pad und durch die Einkapselung erstreckt, um in Bezug auf die Einkapselung freiliegend zu sein, und Konfigurieren des elektrisch leitfähigen Kontaktelements aufweist, eine erste Kontaktstruktur aus einem ersten elektrisch leitfähigen Material auf dem zumindest einen Pad aufzuweisen und eine zweite Kontaktstruktur aufzuweisen, welche aus einem zweiten elektrisch leitfähigen Material ist und welche in Bezug auf die Einkapselung freiliegend ist.
  • Die oben genannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Ansprüchen in Verbindung mit den beigefügten Zeichnungen deutlich, in welchen die gleichen Teile oder Elemente mit den gleichen Bezugsziffern bezeichnet sind.
  • Figurenliste
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis von beispielhaften Ausführungsformen der Erfindung zu ermöglichen, und welche einen Teil der Beschreibung darstellen, zeigen beispielhafte Ausführungsformen der Erfindung.
  • In den Zeichnungen:
    • Zeigt 1 eine Querschnittsansicht eines Packages gemäß einer beispielhaften Ausführungsform.
    • Zeigt 2 eine Querschnittsansicht eines Packages gemäß einer anderen beispielhaften Ausführungsform.
    • Zeigt 3 ein Flussdiagramm eines Verfahrens zum Herstellen eines Packages gemäß einer beispielhaften Ausführungsform.
    • Zeigt 4 eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
    • Zeigt 5 eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
    • Zeigen 6 bis 11 Querschnittsansichten von Strukturen, welche während des Herstellens eines Packages erzeugt werden, welches in 4 oder 5 gezeigt ist, gemäß einer beispielhaften Ausführungsform.
    • Zeigt 12 eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
    • Zeigt 13 eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
    • Zeigt 14 eine Querschnittsansicht eines Kontaktelements eines Packages gemäß einer beispielhaften Ausführungsform.
    • Zeigt 15 eine Querschnittsansicht eines Kontaktelements eines Packages gemäß einer anderen beispielhaften Ausführungsform.
    • Zeigt 16 eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
    • Zeigt 17 eine schematische Ansicht eines Endlosbands zum Bilden von Streifenelementen gemäß einer beispielhaften Ausführungsform.
    • Zeigt 18 eine schematische Ansicht von gebogenen Streifenelementen gemäß einer beispielhaften Ausführungsform.
  • Ausführliche Beschreibung von beispielhaften Ausführungsformen
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen in Bezug auf die Figuren ausführlicher beschrieben werden, werden einige allgemeine Überlegungen zusammengefasst, auf denen basierend die beispielhaften Ausführungsformen entwickelt wurden.
  • Gemäß einer beispielhaften Ausführungsform ist ein Kontaktelement in Form eines bimetallischen oder multimetallischen Bondfußes als eine Verbindung für ultradünne Packages bereitgestellt. Ein derartiges Package kann in einer sehr kompakten Weise und mit geringem Aufwand gebildet werden, unter Verwendung von existierenden Chiptechnologien, ohne die Notwendigkeit, speziell eine Vorderseiten Metallisierung einzustellen. Dies kann bewerkstelligt werden, indem eine einfache bimetallische oder multimetallische Verbindung in Form der Kontaktstruktur bereitgestellt wird.
  • Indem Chips unter Verwendung von Laserbohren, Vias und Umverteilungstechnologie direkt kontaktiert werden, wurden Chip Einbettungsvarianten etabliert, welche zu einer gesteigerten elektrischen und thermischen Performance führen. Allerdings haben die herkömmlichen Ansätze den Nachteil, dass eine Via Verbindung eine Chiptechnologie mit einer geeigneten Vorderseiten Metallisierung des Chips erfordert, insbesondere einem Kupferpad. Zudem verursacht eine Beschichtung der Kupfer Vias zusätzliche Kosten.
  • Um inter alia diese Nachteile zu überwinden, stellt eine beispielhafte Ausführungsform einen (beispielsweise Aluminium-Kupfer) multimetallischen Bondfuß für eine Chipverbindung in Form des oben genannten Kontaktelements bereit. Indem diese Maßnahme ergriffen wird, kann ein dünnes Package mittels Einkapselung gebildet werden, insbesondere unter Verwendung einer Formmasse oder eines Laminats. Nachfolgend kann es möglich sein, das Einkapselungsmaterial zu dünnen, bis die Kupferseite des Bondfußes über die (zum Beispiel formkörperartige oder laminatartige) Einkapselung hinaussteht.
  • Nachfolgend kann eine weitere elektrisch leitfähige Verbindungsstruktur (beispielsweise eine Umverteilungsstruktur) gebildet werden, um mit der freiliegenden Oberfläche des Kontaktelements elektrisch gekoppelt zu werden. Es ist beispielsweise möglich, eine Kupferbeschichtung auf der Einkapselung und auf der freiliegenden Oberfläche der zweiten Kontaktstruktur durchzuführen. Die letztere kann aus einem anderen Metall sein als die erste Kontaktstruktur des Kontaktelements, welche direkt mit dem eingekapselten Halbleiterchippad verbunden ist. Das Bilden einer elektrisch leitfähigen Verbindungsstruktur, beispielsweise einer Umverteilungsstruktur, kann auch eine Laminierung einer Kupferverkleidung (copper clad) beinhalten, mit einer korrespondierenden Aussparung an der Position, wo das Kontaktelement sich aus der Einkapselung heraus erstreckt. Nachfolgend kann ein Kupferbeschichtungsvorgang ausgeführt werden. Die elektrisch leitfähige Verbindungsstruktur, wie die Umverteilungsstruktur, kann direkt auf dem Bondfuß gebildet werden. In anderen Worten kann der Bondfuß oder das Kontaktelement als ein Package Pad dienen. Ein derartiges Kontaktelement kann gebildet werden mittels Schneidens oder Stanzens eines Abschnitts einer zweischichtigen Platte oder eines Bands, welches beispielsweise eine Aluminiumschicht hat, die integral mit einer Kupferschicht gebildet ist.
  • Die genannten Ausführungsform haben den Vorteil, dass auch Chiptechnologien implementiert werden können, welche keine geeignete Vorderseiten Metallisierung für eine Via Verbindung haben. Es ist daher verzichtbar, einen Kupferbeschichtungsvorgang auf einen Chip anzuwenden, was herkömmlicherweise einen signifikanten Aufwand erfordert.
  • Gemäß einer beispielhaften Ausführungsform kann eine bimetallische Verbindung in Form eines Kontaktelements bereitgestellt werden, um ein Chip Pad auf einer Seite davon zu kontaktieren. Eine gegenüberliegende, andere Seite davon kann freiliegend sein in Bezug auf eine Einkapselung und kann zum Kontaktieren des eingekapselten elektronischen Chips mit einer elektronischen Umgebung des Packages verwendet werden. In einer Ausführungsform ist es möglich, gedruckte Leiterplatte-Verfahren zum weiteren Verarbeiten des Packages auszuführen.
  • Gemäß einer beispielhaften Ausführungsform kann ein Bondfuß verwendet werden, welcher aus verschiedenen metallischen Materialien zusammengesetzt ist, welcher insbesondere als eine bimetallische zweischichtige Struktur realisiert ist. Eines der Metalle, welches zu einer der Schichten korrespondiert, kann beispielsweise Aluminium sein, was unter Verwendung von Standardverfahren mit einem Aluminium Chip Pad verbunden werden kann. Das andere Metall und die andere Schicht kann beispielsweise Kupfer sein, welches als eine Basis für weitere Umverteilungsstrukturen oder als ein Pad dienen kann, welches beispielsweise mit einer anderen Kupferstruktur (wie einer Kupfersäule, einer gedruckten Leiterplatte oder einem Leiterrahmen) zu verbinden ist.
  • In einer Ausführungsform kann der Bondfuß oder das Kontaktelement mit dem Chip Pad mittels Ultraschallbondens verbunden werden. Es ist möglich, den gebondeten Chip mit einem Laminat, einem Formkörper (mold) oder einem Kunststoff einzukapseln.
  • Das Freilegen der Oberfläche des Kontaktelements kann mittels Reinigungsverfahren zum Veredeln oder Reinigen der freiliegenden Oberfläche ausgeführt werden. Es ist daher möglich, die freigelegte metallische Oberfläche des Kontaktelements als ein Pad zu verwenden, insbesondere ein Draht-Bond Pad. Eine derartige Pad-artige freiliegende Oberfläche des Kontaktelements kann auch für Chip Einbettungsverfahren verwendet werden. Es ist ferner möglich, die Pad-artige freiliegende Oberfläche des Kontaktelements zum Draht-Bonden zu veredeln. Darüber hinaus ist es möglich, die Pad-artige freiliegende Oberfläche auf dem Kontaktelement zu veredeln, um ein Lötresist bereitzustellen oder zum Vor-Löten.
  • Ein weiteres Bilden von Umverteilungsstrukturen mittels direkter Kupferbeschichtung oder Laminierens mit einer Kupferverkleidung und Kupferbeschichtung kann ebenfalls ausgeführt werden. Dann ist es möglich, gemoldete und/oder laminierte Packages basierend auf dem beschriebenen Prinzip herzustellen.
  • Kurz zusammengefasst kann eine beispielhafte Ausführungsform ein Halbleiterpackage bereitstellen, welches eine Halbleitervorrichtung hat, beispielsweise einen Chip. Ein isolierendes Material als Einkapselung kann zumindest eine Oberfläche des Halbleiterchips bedecken. Das Halbleiterpackage kann ferner ein Kontaktelement aufweisen. Das Kontaktelement kann an der Oberfläche des Halbleiterchips angeordnet sein. Zusätzlich kann das Kontaktelement ein Via in dem isolierenden Material bilden. Das Kontaktelement kann zumindest zwei verschiedene metallische Schichten haben.
  • 1 zeigt eine Querschnittsansicht eines Packages 100 gemäß einer beispielhaften Ausführungsform.
  • Das gezeigte Package 100 weist einen elektronischen Chip 102 auf, beispielsweise einen Halbleiterchip. In der gezeigten Ausführungsform ist der elektronische Chip 102 mit einem Pad 104 versehen, beispielsweise aus Aluminium, auf einer oberen Hauptoberfläche des elektronischen Chips 102. Eine Einkapselung 106, beispielsweise eine Formmasse, kapselt den elektronischen Chip 102 und ein elektrisch leitfähiges Kontaktelement 108 teilweise ein. Das elektrisch leitfähige Kontaktelement 108, welches hier als ein bimetallischer Doppelschichtstapel verkörpert ist, erstreckt sich von (und ist verbunden mit) dem Pad 104. Das elektrisch leitfähige Kontaktelement 108 erstreckt sich derartig vertikal durch die Einkapselung 106, dass das Kontaktelement 108 in Bezug auf die Einkapselung 106 freiliegt. Genauer weist das Kontaktelement 108 eine erste Kontaktstruktur 110 aus einem ersten elektrisch leitfähigen Material auf, beispielsweise Aluminium, auf dem Pad 104. Das Kontaktelement 108 weist zusätzlich eine zweite Kontaktstruktur 112 aus einem zweiten elektrisch leitfähigen Material auf, beispielsweise Kupfer. Wie in 1 gezeigt ist, ist eine obere Oberfläche der zweiten Kontaktstruktur 112 in Bezug auf die Einkapselung 106 freiliegend, so dass sie von außerhalb des Packages 100 zugänglich ist.
  • Das Package 100 gemäß 1 hat den Vorteil, dass die freiliegende Oberfläche 131 der zweiten Kontaktstruktur 112 des Kontaktelements 108 als ein Pad dienen kann, welches aus einem anderen Material als das Metall des Chip Pads 104 ist. Dadurch kann die freiliegende Oberfläche 131 ohne unerwünschte intermetallische Brücke direkt mit einem weiteren elektronischen Element aus dem zweiten Metall verbunden werden, aus welchem auch die zweite Kontaktstruktur 112 ist. Gleichzeitig kann das Metall des Chip Pads 104 und das Metall der ersten Kontaktstruktur 110 des Kontaktelements 108 dasselbe sein, so dass eine unerwünschte intermetallische Brücke auch in diesem Bereich entbehrlich ist.
  • 2 zeigt eine Querschnittsansicht des Packages 100 gemäß einer anderen beispielhaften Ausführungsform.
  • Das Package 100 gemäß 2 weist einen elektrisch leitfähigen Chipträger 114 auf, beispielsweise einen Kupfer Leiterrahmen. Ein elektronischer Chip 102, beispielsweise ein Leistungshalbleiterchip, ist auf dem Chipträger 114 montiert (beispielsweise gelötet). Eine untere Hauptoberfläche 124 des elektronischen Chips 102 ist an dem Chipträger 114 befestigt. Der elektronische Chip 102 ist mit einem Pad 104 versehen, welches eine äußere Oberfläche hat, die ein erstes Metall aufweist, beispielsweise Aluminium. Ein elektrisch leitfähiges Kontaktelement 108 erstreckt sich von dem Pad 104 nach oben und ist mit dem Pad 104 verbunden, beispielsweise mittels Lötens. Eine Einkapselung 106, welche beispielsweise mittels Gießens gebildet wird, kapselt das Kontaktelement 108 und den elektronischen Chip 102 nur teilweise ein. Wie gezeigt weist das Kontaktelement 108 eine erste Metallschicht (beispielsweise eine Aluminiumschicht) auf, welche direkt auf dem Pad 104 eine erste Kontaktstruktur 110 bildet. Ferner weist das Kontaktelement 108 eine zweite Metallschicht (beispielsweise eine Kupferschicht) auf, welche eine zweite Kontaktstruktur 112 bildet. Wie gezeigt hat die zweite Kontaktstruktur 112 eine freiliegende obere Oberfläche in Ausrichtung mit einer oberen Oberfläche der Einkapselung 106. Die freiliegende obere Oberfläche ist nicht mit der Einkapselung 106 bedeckt. Eine elektrisch leitfähige Kontaktstruktur 118, welche hier als eine Klemme (welche beispielsweise aus Kupfer besteht) verkörpert ist, stellt eine Verbindung zwischen der freiliegenden Oberfläche 131 der zweiten Kontaktstruktur 112 und dem Chipträger 114 bereit.
  • Wie gezeigt kann die Klemme 118 (beispielsweise aus Kupfer) einfach mit dem Chipträger 114 (insbesondere einem Leiterrahmen, welcher ebenfalls aus Kupfer ist) und mit der freiliegenden Oberfläche 131 der zweiten Kontaktstruktur 112 verbunden werden, welche ebenfalls aus Kupfer sein kann. Im Gegensatz dazu können das Chip Pad 104 und die erste Kontaktstruktur 110 beide aus Aluminium sein. Der Materialübergang von Aluminium zu Kupfer kann somit ohne unerwünschte intermetallische Brücken erfolgen. Dies kann durch den bimetallischen Charakter des Kontaktelements oder Bondfußes erreicht werden.
  • 3 zeigt ein Flussdiagramm 300 eines Verfahrens zum Herstellen eines Packages 100 gemäß einer beispielhaften Ausführungsform.
  • Wie durch einen Block 310 dargestellt ist, weist das Verfahren ein zumindest teilweises Einkapseln eines elektronischen Chips 102 auf, welcher zumindest ein Pad 104 hat, mittels einer Einkapselung 106. Wie durch einen Block 320 dargestellt ist, kann das Verfahren ferner das Bereitstellen eines elektrisch leitfähigen Kontaktelements 108 aufweisen, welches sich von dem zumindest einen Pad 104 und durch die Einkapselung 106 erstreckt, um in Bezug auf die Einkapselung 106 freiliegend zu sein. Ferner zeigt ein Block 330, dass das Verfahren zusätzlich ein Konfigurieren des Kontaktelements 108 aufweisen kann, eine erste Kontaktstruktur 110 aus einem ersten elektrisch leitfähigen Material auf dem zumindest einen Pad 104 aufzuweisen, und eine zweite Kontaktstruktur 112 aufzuweisen, welche aus einem zweiten elektrisch leitfähigen Material ist und in Bezug auf die Einkapselung 106 freiliegt.
  • Natürlich können dem Verfahren, welches in Bezug auf 3 beschrieben ist, andere Prozeduren hinzugefügt werden.
  • 4 zeigt eine Querschnittsansicht eines Packages 100 gemäß noch einer anderen beispielhaften Ausführungsform.
  • Das Package 100 aus 4 weist einen elektrisch leitfähigen Chipträger 114 (beispielsweise einen Leiterrahmen, welcher aus Kupfer gebildet sein kann) auf, auf welchem ein elektronischer Chip 102 montiert ist. Ferner weist das Package 100, welches in 4 gezeigt ist, einen elektrisch leitfähigen Überstand 116 (beispielsweise einen Kupferblock) auf, welcher von dem Chipträger 114 bis zu einer vertikalen Ebene vorsteht, bis zu welcher sich ein Kontaktelement 108 erstreckt, wie in Bezug auf 1 oder 2 beschrieben ist. Der Überstand 116 erstreckt sich durch die Einkapselung 106 und ist an einer Oberseite in Bezug auf die Einkapselung 106 freigelegt. Die Einkapselung 106 kann aus einer dielektrischen Formmasse gebildet sein. Das Kontaktelement 108 ist als eine doppelschichtige bimetallische Struktur gebildet, d.h. als eine plattenförmige Aluminium-Kupfer bimetallische Doppelschichtstruktur. Beispielsweise ist eine vertikale Dicke des Kontaktelements 108 in einem Bereich zwischen 50 µm und 200 µm. Die Länge und die Breite des Kontaktelements 108 in einer horizontalen Ebene können größer als die vertikale Dicke sein.
  • In der Ausführungsform aus 4 sind zwei Chip Pads 104 auf einer oberen Hauptoberfläche des elektronischen Chips 102 bereitgestellt, welche mit der ersten Kontaktstruktur 110 des Kontaktelements 108 direkt verbunden sind (beispielsweise mittels Lötens oder Schweißens). Beispielsweise können die Chip Pads 104 und die ersten Kontaktstrukturen 110 beide aus Aluminium sein. Die freiliegenden zweiten Kontaktstrukturen 112 der zwei Kontaktelemente 108 sind allerdings in Bezug auf die Einkapselung 106 freiliegend, sind aber an ihren oberen Oberflächen mit der oberen Oberfläche der Einkapselung 106 in Ausrichtung gebracht. Daher können die zweiten Kontaktstrukturen 112 als Pad-artige Strukturen aus Kupfer dienen, welche es ermöglichen, den eingekapselten elektronischen Chip mit Aluminiumpads 104 indirekt zu kontaktieren. Auch die freiliegende obere Oberfläche 133 des elektrisch leitfähigen Überstands 116 ist auf derselben vertikalen Ebene wie die oberen Hauptoberflächen der Kontaktelemente 108 und der Einkapselung 106. Somit ist eine planare Oberfläche gebildet, welche eine planare Verbindung zwischen den elektrisch leitfähigen Strukturen 116, 112 ermöglicht. Dies wird im Folgenden ausführlicher in Bezug auf 5 beschrieben. Der Chipträger 114 (beispielsweise ein Kupfer Leiterrahmen) und die Überstände 116 (beispielsweise Kupferblöcke) können aus demselben Material (zum Beispiel Kupfer) sein wie die zweiten Kontaktstrukturen 112 der Kontaktelemente 108 und können daher ohne das Bilden von unerwünschten intermetallischen Brücken verbunden werden.
  • 5 zeigt eine Querschnittsansicht eines Packages 100 gemäß noch einer anderen beispielhaften Ausführungsform. Unterschiede in Bezug auf die Ausführungsform von 4 werden im Folgenden beschrieben.
  • Gemäß 5 ist der Chipträger 114 mit einem weiteren Pad 122 des elektronischen Chips 102 auf einer unteren Hauptoberfläche 124 davon verbunden. In der gezeigten Ausführungsform sind zwei Pads 104 (mit den Bezugsziffern 104a, 104b bezeichnet) auf der oberen Hauptoberfläche 120 des elektronischen Chips 102 gebildet und das eine weitere Pad 122 ist auf der gegenüberliegenden unteren Hauptoberfläche 124 des elektronischen Chips 102 gebildet. Das Package 100 aus 5 weist zusätzlich eine planare elektrisch leitfähige Verbindungsstruktur 118 auf einem freiliegenden Oberflächenabschnitt des Kontaktelements 108, einem freiliegenden Oberflächenabschnitt des Überstands 116, und einer oberen Hauptoberfläche der Einkapselung 106 auf. In der gezeigten Ausführungsform ist die elektrisch leitfähige Verbindungsstruktur 118 als eine Umverteilungsschicht auf der Einkapselung 106, auf dem Überstand 116 und auf den Kontaktelementen 108 konfiguriert.
  • Da der elektronische Chip 102 des Packages 100 gemäß 5 ein Transistorchip ist, hat er ein Source Pad 104a, ein Drain Pad 122 und ein Gate Pad 104b. Das Source Pad 104a und das Gate Pad 104b sind auf derselben oberen Hauptoberfläche 120 des elektronischen Chips 102 gebildet und sind jeweils mit einer ersten Kontaktstruktur 110 von einem jeweiligen der Kontaktelemente 108 gekoppelt. Im Gegensatz dazu ist das Drain Pad 122 auf der gegenüberliegenden unteren Hauptoberfläche 124 des elektronischen Chips 102 in direkter elektrisch leitfähiger Verbindung mit dem Chipträger 114 gebildet.
  • Wie in der Ausführungsform aus 5 gezeigt, kann die Ausführungsform aus 4 weiterentwickelt werden, indem ebenfalls ein weiteres Pad 122 auf der unteren Hauptoberfläche des elektronischen Chips 102 bereitgestellt wird. Dieses weitere Pad 122 kann mit einem der Chip Pads 104a, 104b auf der oberen Hauptoberfläche des Halbleiterchips 102 via den elektrisch leitfähigen Chipträger 114, den elektrisch leitfähigen Überstand 116 und die Umverteilungsschicht 118 elektrisch verbunden sein (die letztere ist gebildet mittels Strukturierens von einer oder mehreren Kupferschichten auf der oberen Hauptoberfläche des Packages 100, welches in 4 gezeigt ist). Anschaulich kann die umverteilungsartige elektrisch leitfähige Verbindungsstruktur 118 übersetzen zwischen den kleinen Ausdehnungen der Chip-Welt und den größeren Ausdehnungen der Welt der Montagebasen (beispielsweise einer gedruckten Leiterplatte), mit welcher die obere Hauptoberfläche des Packages 100 aus 5 verbunden werden kann (nicht gezeigt).
  • Wie in der Ausführungsform aus 4 sind keine unerwünschten intermetallischen Brücken gebildet, bis auf das Innere der Kontaktelemente 108, welche gestapelte Schichten aus Kupfer und Aluminium sein können. Derartige gestapelte Schichten können allerdings mit geringem Aufwand als vorgeformte integrale Multi-Schichtstruktur bereitgestellt werden.
  • Die Ausführungsform aus 5 korrespondiert daher zu einem Package 100 mit eingekapseltem Transistorchip 102, welcher auf seiner unteren Hauptoberfläche 124 das weitere Pad 122 als Drain Pad hat, und auf seiner oberen Hauptoberfläche 120 das Gate Pad 104b und das Source Pad 104a hat.
  • 6 bis 11 zeigen Querschnittsansichten von Strukturen, welche während der Herstellung eines Packages 100 erhalten werden, welches in 4 oder 5 gezeigt ist, gemäß einer beispielhaften Ausführungsform.
  • Der Chipträger 114, welcher als ein Startpunkt verwendet wird und in 6 gezeigt ist, ist ein strukturierter Leiterrahmen.
  • Bezugnehmend auf 7 weist das Verfahren ein Montieren von elektronischen Chips 102 auf dem Chipträger 114 und ein Befestigen der elektrisch leitfähigen Überstände 116 an dem Chipträger 114 auf. Die Struktur, welche in 7 gezeigt ist, kann erhalten werden, indem die nackten Plättchen, d.h. die blanken Halbleiterchips 102, auf Montagebereichen des strukturierten Leiterrahmens befestigt werden, welcher als Beispiel für einen Chipträger 114 in 6 gezeigt ist.
  • Ferner können Kupferblöcke als vertikale elektrisch leitfähige Überstände 116 auf der Montageoberfläche des Chipträgers 114 befestigt sein und sich vertikal über die obere Hauptoberflächen der elektronischen Chips 102 hinaus erstrecken.
  • Alternativ ist es auch möglich, dass die elektrisch leitfähigen Überstände 116 mit dem Chipträger 114 integral gebildet sind, d.h. ohne ein Befestigen der Überstände 116 auf dem Träger 114. Beispielsweise kann Material einer ursprünglichen Vorform des Chipträgers 114 weggeätzt werden, so dass Bereiche zwischen den Überständen 116 selektiv entfernt werden und die Überstände 116 integral mit einem plattenförmigen Abschnitt des Chipträgers 114 verbunden bleiben.
  • In noch einer anderen beispielhaften Ausführungsform ist es auch möglich, dass die elektrisch leitfähigen Überstände 116 nach der Einkapselungsprozedur gebildet werden, welche im Folgenden mit Bezug auf 9 beschrieben wird. In einer derartigen Ausführungsform können Aussparungen in eine Einkapselung 106 geätzt werden. Nachfolgend kann Material in die Aussparungen eingeführt werden, welches die Überstände 116 bildet. Beispielsweise kann eine Lötkugel in eine solche Aussparung eingeführt werden, kann geschmolzen und nachfolgend verfestigt werden und kann somit in einen Überstand 116 konvertiert werden.
  • Bezugnehmend auf 8 sind elektrisch leitfähige Kontaktelemente 108 bereitgestellt, wobei jedes sich von einem entsprechenden der Pads 104 erstreckt. Die Kontaktelemente 108 sind jeweils mit einer ersten Kontaktstruktur 110 versehen, welche aus einem ersten elektrisch leitfähigen Material ist und mit dem Pad 104 verbunden ist und mit einer zweiten Kontaktstruktur 112 versehen, welche aus einem zweiten elektrisch leitfähigen Material ist und ein oberes freies Ende hat. Wie gezeigt sind die Kontaktelemente 108 an den Pads 104 befestigt und damit verbunden.
  • Um die Struktur zu erhalten, welche in 8 gezeigt ist, können somit Bondfüße als Kontaktelemente 108 an den Chip Pads 104 auf der oberen Hauptoberfläche der elektronischen Chips 102 befestigt werden. Die oberen Hauptoberflächen der Kontaktelemente 108 können vertikal mit den oberen Hauptoberflächen der elektrisch leitfähigen Überstände 116 ausgerichtet sein.
  • Bezugnehmend auf 9 sind der Träger 114, die elektronischen Chips 102, die Überstände 116 und der Chipträger 114 teilweise von einer Formkörper-Typ Einkapselung 106 eingekapselt. Die Kontaktelemente 108 erstrecken sich durch die Einkapselung 106, sind aber an einer flachen planaren horizontalen oberen Oberfläche der zweiten Kontaktstrukturen 112 in Bezug auf die Einkapselung 106 freiliegend. Auch flache planare horizontale obere Oberflächen der Überstände 116 sind in Bezug auf die Einkapselung 106 freiliegend.
  • Falls gewünscht oder erforderlich, können die Kontaktelemente 108 nach dem Einkapseln mittels Entfernens von überschüssigem Material der Einkapselung 106 von ihren oberen Oberflächen behandelt werden. Beispielsweise ist es möglich, die zweite Kontaktstruktur 112 nach dem Einkapseln mechanisch und/oder chemisch zu reinigen, um dadurch Material der Einkapselung 106 von dem oberen Abschnitt der zweiten Kontaktstrukturen 112 zu entfernen.
  • Es ist allerdings auch möglich, sicherzustellen, dass die Kontaktelemente 108 freiliegend sind, indem das Einkapseln von oberen Abschnitten der Kontaktelemente 108 während der Einkapselungsprozedur verhindert wird. Beispielsweise kann das Freilegen der zweiten Kontaktstrukturen 112 in Bezug auf die Einkapselung 106 sichergestellt werden, indem obere Abschnitte der zweiten Kontaktstruktur 112 während der Einkapselung mit einer Schutzfolie (nicht gezeigt) bedeckt werden und die Schutzfolie nach dem Einkapseln entfernt wird. Zusätzlich oder alternativ können die oberen Abschnitte der zweiten Kontaktstruktur 112 während der Einkapselungsprozedur mit einer Oberfläche eines Einkapselungswerkzeugs (nicht gezeigt) kontaktiert werden, um zu verhindern, dass Material der Einkapselung 106 den kontaktierten Abschnitt bedeckt.
  • Die Struktur in 9 kann also erhalten werden mittels Einkapselns der Struktur in 8, insbesondere mittels Abformens (molding). Während dieser Einkapselungsprozedur kann verhindert werden, dass die oberen Hauptoberflächen der Kontaktelemente 108 und die oberen Hauptoberflächen der Überstände 116 eingekapselt werden und/oder sie können nach dem Einkapseln von der Einkapselung 106 freigelegt werden. Dies kann beispielsweise mittels einer mechanischen Behandlung (Wasserstrahl, Polieren) und/oder chemisch (beispielsweise mittels Wegätzens von überschüssigem Einkapselungsmaterial) erreicht werden.
  • Die Struktur aus 10 kann erhalten werden mittels Bildens einer Umverteilungsschicht als Beispiel für eine elektrisch leitfähige Verbindungsstruktur 118 auf der planaren oberen Hauptoberfläche der Struktur aus 9. Dies kann ein Befestigen und Strukturieren von Kupferfolien, ein Abscheiden von Kupfer oder einem anderen elektrisch leitfähigen Material mittels Beschichtens, ein Ausführen von Strukturierungsprozeduren (beispielsweise lithographisches Strukturieren) etc. beinhalten. Es ist ebenfalls möglich, dass die elektrisch leitfähige Verbindungsstruktur 118 elektrisch isolierenden Schichten (nicht gezeigt) aufweist, in welchen die elektrisch leitfähigen Elemente der elektrisch leitfähigen Verbindungsstruktur 118 eingebettet sein können.
  • Wie in 11 gezeigt ist, ist es optional möglich, ein weiteres Element 135 auf der oberen Hauptoberfläche der Struktur aus 10 zu befestigen, beispielsweise eine passive Komponente wie einen keramischen Kondensator oder einen ohmschen Widerstand. Wie in 11 gezeigt ist, können mehrere Packages 100 auf Batch-Ebene gebildet werden, wie mit Bezug auf 6 bis 11 beschrieben ist. Nach einem derartigen gemeinsamen Herstellungsprozess, bei welchem mehrere Packages 100 gleichzeitig hergestellt werden, kann die Struktur aus 11 singularisiert werden, um mehrere Packages 100 zu erhalten, welche in 4 oder 5 gezeigt sind.
  • 12 zeigt eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
  • Die Ausführungsform von 12 zeigt ein Package 100, in welchem ein elektronischer Chip 102 mit Pads 104a, 104b, 122 auf beiden gegenüberliegenden Hauptoberflächen in einer Einkapselung 106 eingekapselt ist, zusammen mit einem Kontaktelement 108 wie vorangehend beschrieben. Die zweite Kontaktstruktur 112 des Kontaktelements 108 ist in Bezug auf die Einkapselung 106 freigelegt und erstreckt sich bis zu derselben vertikalen Ebene wie die Einkapselung 106. Anschließend kann eine Veredelungsprozedur zum Veredeln der freigelegten Oberfläche des Kontaktelements 108 ausgeführt werden. Das Herstellungsverfahren, welches zu dem Package 100 aus 12 korrespondiert, kann somit ein Veredeln einer freiliegenden Oberfläche der zweiten Kontaktstruktur 112 aufweisen, beispielsweise mittels Bildens einer funktionalen Schicht 132 auf der zweiten Kontaktstruktur 112.
  • Ferner ist es möglich, ein Draht-Bond als weiteres Beispiel für eine elektrisch leitfähige Verbindungsstruktur 118 zwischen der funktionalen Schicht 132 und einer elektrisch leitfähigen Oberfläche des Chipträgers 114 zu verbinden, beispielsweise einer Kupferoberfläche davon. Somit ist es möglich, ein Kupfer-Draht-Bond zum Verbinden des Kupfer-Leiterrahmens als Chipträger 114 mit der freiliegenden Kupferoberfläche der zweiten Kontaktstruktur 112 zu verwenden, obwohl die Chip Pads 104a, 104b auf der Oberseite des Halbleiterchips 102 aus einem anderen Material sein können, beispielsweise Aluminium. Dieses Aluminiummaterial kann mit der ersten Kontaktstruktur 110 verbunden werden, welche ebenfalls aus Aluminium sein kann.
  • 13 zeigt eine Querschnittsansicht eines Packages 100 gemäß noch einer anderen beispielhaften Ausführungsform, in welcher zwei Halbleiterchips 102 in einer Halbbrückenkonfiguration verbunden sind und in derselben Einkapselung 106 eingebettet sind. Zwei Kontaktelemente 108 können zum Verbinden der oberen Pads 104a, 122 der zwei Halbleiterchips 102 via eine Klemme als weiteres Beispiel einer elektrisch leitfähigen Verbindungsstruktur 118 verwendet werden. In dem gezeigten Beispiel kann die Klemme sich in Aussparungen 139 erstrecken, welche in den jeweiligen zweiten Kontaktstrukturen 112 der Kontaktelemente 108 gebildet sind, welche mit den zwei elektronischen Chips 102 verbunden sind. Wieder ist es möglich, beispielsweise eine Kupferklemme zu verwenden, obwohl die kontaktierten Pads 104a, 122 der gezeigten Halbleiterchips 102 aus Aluminium sein können.
  • 14 zeigt eine Querschnittsansicht eines Kontaktelements 108 eines Packages 100 gemäß einer beispielhaften Ausführungsform. Die Ausführungsform aus 14 zeigt ein bimetallisches zweischichtiges Kontaktelement 108 gemäß einer beispielhaften Ausführungsform.
  • In dem Kontaktelement 108 aus 14 ist eine Dicke d der ersten Kontaktstruktur 110 kleiner als eine Dicke D der zweiten Kontaktstruktur 112. Wie gezeigt kann die Dicke d der schichtartigen ersten Kontaktstruktur 110 dünner sein als die Dicke D der schichtartigen zweiten Kontaktstruktur 112. Beispielsweise kann eine dünne Aluminiumschicht, welche die Dicke d hat und die erste Kontaktstruktur 110 bildet, integral mit einer dickeren (Dicke D>d) Kupferschicht verbunden sein, welche die zweite Kontaktstruktur 112 bildet. Indem diese Maßnahme ergriffen wird, können die niedrigeren Kosten, die bessere Verarbeitbarkeit und die hohe thermische Leitfähigkeit von Kupfer mit einer dünnen Aluminiumschicht zum Fungieren als Verbindung mit einem Aluminium Pad eines Halbleiterchips kombiniert werden, ohne eine Bildung von intermetallischen Brücken.
  • 15 zeigt eine Querschnittsansicht eines Kontaktelements 108 eines Packages 100 gemäß einer anderen beispielhaften Ausführungsform.
  • In dieser Ausführungsform weist das Kontaktelement 108 eine dritte Kontaktstruktur 111 als eine zusätzliche Schicht auf, welche zwischen der schichtartigen ersten Kontaktstruktur 110 und der schichtartigen zweiten Kontaktstruktur 112 angeordnet ist. Somit enthält die Ausführungsform aus 15 drei verbundene Schichten (siehe Bezugsziffern 110, 111, 112). Die unterste Schicht bildet die erste Kontaktstruktur 110, die oberste Schicht bildet die zweite Kontaktstruktur 112, und die dritte Kontaktstruktur 111 ist als eine dritte Schicht dazwischen angeordnet. Beispielsweise kann die erste Kontaktstruktur 110 aus Aluminium sein, die zweite Kontaktstruktur 112 kann aus Kupfer sein, und die dritte Kontaktstruktur 111 kann aus noch einem anderen metallischen Material sein, welches von einem Schaltkreisdesigner basierend auf den Anforderungen einer bestimmten Anwendung ausgewählt werden kann.
  • 16 zeigt eine Querschnittsansicht eines Packages 100 gemäß noch einer anderen beispielhaften Ausführungsform.
  • Das gezeigte Package 100 weist elektronische Chips 102 auf, beispielsweise Halbleiterchips. Die elektronischen Chips 102 sind mit Pads 104 versehen, beispielsweise aus Aluminium, auf oberen Hauptoberflächen der elektronischen Chips 102. Eine Einkapselung 106, beispielsweise eine Formmasse, kapselt den elektronischen Chip 102 und ein elektrisch leitfähiges Kontaktelement 108 teilweise ein. Das elektrisch leitfähige Kontaktelement 108 ist in der gezeigten Ausführungsform ein Streifenelement (Band-Bond-förmiges Element), welches die erste Kontaktstruktur 110 aufweist, welche eine erste Schicht aus dem ersten elektrisch leitfähigen Material hat, und die zweite Kontaktstruktur 112 aufweist, welche eine zweite Schicht aus dem zweiten elektrisch leitfähigen Material hat.
  • Beispielsweise kann die erste Schicht des Streifenelements aus einem ersten Metall sein, beispielsweise Aluminium, und die zweite Schicht des Streifenelements kann aus einem zweiten Metall sein, beispielsweise Kupfer. Somit sind durch das Streifenelement Bandstücke zum Verbinden mit dem Pad bzw. dem Chip und einer weiteren Komponente oder leitfähigen Struktur geschaffen. Das Streifenelement ist elektrisch mit dem Pad 104 gekoppelt und ist elektrisch beispielsweise mittels Band-Bond Technologien mit dem Pad 104 gekoppelt.
  • Die Streifenelemente weisen ein erstes Ende 1601, ein zweites Ende 1602, und eine zentrale Sektion 1603 auf, welche zwischen dem ersten Ende 1601 und dem zweiten Ende 1602 angeordnet ist. In der beispielhaften Ausführungsform aus 16 sind das erste Ende 1601 und das zweite Ende 1602 mit dem jeweiligen Pad 104 elektrisch gekoppelt und die zentrale Sektion 1603 ist von dem jeweiligen Pad 104 beabstandet. In der beispielhaften Ausführungsform aus 16 haben die Streifenelemente eine U-Form. Die äußere Schicht bildet die zweite Kontaktstruktur 112, welche in dem Bereich der zentralen Sektion 1603 mit einer anderen Komponente verbunden ist, wie beispielsweise der elektrisch leitfähigen Verbindungsstruktur 118, zum Beispiel einer Umverteilungsstruktur oder einem Leiterrahmen. Eine innere Schicht des Streifenelements bildet die erste Kontaktstruktur 110, welche mit ihren Enden 1601, 1602 mit einem jeweiligen Pad 104 verbunden ist. Entlang des Pads 104 sind das erste Ende 1601 und das zweite Ende 1602 voneinander beabstandet. An den jeweiligen Enden 1601, 1602 umschließt das Material der ersten Kontaktstruktur 110 teilweise die jeweiligen Endflächen der zweiten Kontaktstruktur 112 und bedeckt diese, so dass Material der ersten Kontaktstruktur 110 die jeweiligen Pads 104 des Halbleiterchips 102 kontaktiert und daran gebondet werden kann. Somit erstrecken sich die Streifenelemente vertikal derartig durch die Einkapselung 106, dass die Streifenelemente in Bezug auf die Einkapselung 106 freiliegend sind. Genauer weisen die Streifenelemente Schichten der ersten Kontaktstruktur 110 aus einem ersten elektrisch leitfähigen Material, beispielsweise Aluminium, auf dem Pad 104 auf. Die Streifenelemente weisen zusätzlich eine Schicht der zweiten Kontaktstruktur 112 aus einem zweiten elektrisch leitfähigen Material auf, beispielsweise Kupfer.
  • Ferner ist in der beispielhaften Ausführungsform aus 16 ein weiterer elektronischer Chip 1604 gezeigt, welcher eine Vorderseiten Metallisierung 1605 und eine Rückseiten Metallisierung 1606 aufweist. Die Rückseiten Metallisierung 1606 kann elektrisch direkt mit dem elektronischen Chip 102 verbunden sein. Entsprechende elektrisch leitfähige Elemente 108 sind mit der Vorderseiten Metallisierung 1605 derartig verbunden, dass die Vorderseiten Metallisierung 1605 als ein entsprechendes Pad 104 fungieren kann, gemäß der beanspruchten Lösung. Die elektrisch leitfähigen Kontaktelemente 108 koppeln die Vorderseiten Metallisierung 1605 mit der elektrisch leitfähigen Verbindungsstruktur 118 und können auch U-förmig sein und entsprechende erste Kontaktstrukturen 110 aufweisen, welche eine erste Schicht aus dem ersten elektrisch leitfähigen Material haben, und zweite Kontaktstrukturen 112 aufweisen, welche eine zweite Schicht aus dem zweiten elektrisch leitfähigen Material haben. Der Chip 1603 kann ein IGBT (Bipolartransistor mit isoliertem Gate), ein MOSFET (Metalloxid Halbleiter Feldeffekttransistor), eine Diode oder ein integrierter Schaltkreis IC sein.
  • 17 zeigt eine schematische Ansicht eines Endlosbands 1701 zum Bilden von Streifenelementen gemäß einer beispielhaften Ausführungsform.
  • Die Streifenelemente werden bereitgestellt mittels Schneidens des Endlosbands 1701, welches aus dem Streifenelement Material besteht. Somit kann das Streifenelement ein metallisches Band/Streifenelement sein, wobei eine Schicht insbesondere eine erste Schicht der ersten Kontaktstruktur und eine zweite Schicht der zweiten Kontaktstruktur aufweist. Das Streifenelement kann ein flexibles und insbesondere plastisch verformbaren Element sein.
  • 18 zeigt schematische Ansichten von gebogenen Streifenelementen gemäß einer beispielhaften Ausführungsform. Die Streifenelemente aus 18 sind derartig gebogen, dass das Streifenelement ein gekrümmtes Profil bildet, insbesondere eine U-Form oder eine V-Form. Insbesondere kann das gekrümmte Profil der Streifenelemente mittels Biegens des Streifenelements vor dem Anordnen auf dem entsprechenden Pad gebildet werden. Insbesondere ist eine Vielzahl von robusten Profilen für die Streifenelemente möglich. Beispielsweise kann ein Streifenelement, welches ein U- oder V-Profil aufweist, mit seinem ersten Ende 1601 und zweiten Ende 1602 an das Pad 104 gebondet sein, wobei der zentrale Teil 1603 von dem Pad 104 beabstandet ist und sich insbesondere aus der Einkapselung heraus erstreckt, um eine Verbindung zu externen Komponenten bereitzustellen, beispielsweise einem Komponententräger.
  • Wie aus 18 ersichtlich ist, sind die Enden 1601, 1602 derartig gefaltet, dass das Material der ersten Kontaktstruktur 110 die jeweiligen Endflächen der zweiten Kontaktstruktur 112 teilweise umschließt und bedeckt, so dass Material der ersten Kontaktstruktur 110 die entsprechenden Pads 104 des Halbleiterchips 102 kontaktiert und daran gebondet werden kann.
  • Ferner kann das gebogene Streifenelement vollständig mittels einer Einkapselung 106 eingebettet sein. Nachdem sie an das Pad 104 gebondet wurden, ist eine innere Kavität der Streifenelemente, welche von den Endabschnitten 1601, 1602 umschlossen ist, und die zentrale Sektion 1603 gebildet. Allerdings fließt während des Einkapselns die Einkapselung 106 in die jeweiligen Kavitäten, um die jeweiligen Streifenelemente zu umgeben und dadurch einzubetten. Somit kann das Risiko für unerwünschte Lufttaschen in dem Package reduziert werden, da der Schritt des Einkapselns durchgeführt wird, nachdem die Streifenelemente auf die entsprechenden Pads montiert wurden.
  • Es wird angemerkt, dass, obwohl in den oben genannten Ausführungsformen Kupfer und Aluminium als Beispiele genannt sind, jede andere Kombination von Metallen oder Legierungen für den Aufbau des Kontaktelements 108 verwendet werden kann. Dies kann von den Besonderheiten einer bestimmten Anwendung abhängig sein.
  • Es wird angemerkt, dass der Begriff „aufweisend“ keine anderen Elemente oder Merkmale ausschließt und „ein“ oder „eine“ keine Mehrzahl ausschließt. Auch Elemente, welche in Zusammenhang mit verschiedenen Ausführungsformen beschrieben sind, können kombiniert werden. Es wird ebenfalls angemerkt, dass Bezugszeichen nicht als einschränkend für den Schutzbereich der Ansprüche ausgelegt werden sollen. Weiterhin soll der Schutzbereich der vorliegenden Anmeldung nicht auf die speziellen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren und Schritte eingeschränkt sein, welche in der Beschreibung beschrieben sind. Entsprechend sollen die beigefügten Ansprüche in ihrem Schutzbereich derartige Prozesse, Maschinen, Herstellungen, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte enthalten.

Claims (26)

  1. Ein Package (100) aufweisend: • einen elektronischen Chip (102), welcher zumindest ein Pad (104) hat; • eine Einkapselung (106), welche den elektronischen Chip (102) zumindest teilweise einkapselt; • ein elektrisch leitfähiges Kontaktelement (108), welches sich von dem zumindest einen Pad (104) und durch die Einkapselung (106) erstreckt, um freiliegend in Bezug auf die Einkapselung (106) zu sein; • wobei das elektrisch leitfähige Kontaktelement (108) eine erste Kontaktstruktur (110) aufweist, welche aus einem ersten elektrisch leitfähigen Material ist, auf dem zumindest einen Pad (104), und eine zweite Kontaktstruktur (112) aufweist, welche aus einem zweiten elektrisch leitfähigen Material ist, und welche in Bezug auf die Einkapselung (106) freiliegt; • wobei zumindest eines von dem zumindest einen Pad (104) zumindest einen Oberflächenabschnitt hat, welcher das erste elektrisch leitfähige Material aufweist oder daraus ist.
  2. Das Package (100) gemäß Anspruch 1, aufweisend einen Chipträger (114), auf welchem der elektronische Chip (102) montiert ist.
  3. Das Package (100) gemäß Anspruch 2, wobei der Chipträger (114) zumindest einen Oberflächenabschnitt hat, welcher ein drittes elektrisch leitfähiges Material aufweist oder daraus ist, wobei das dritte elektrisch leitfähige Material insbesondere das zweite elektrisch leitfähige Material aufweist oder daraus ist.
  4. Das Package (100) gemäß Anspruch 2 oder 3, wobei der Chipträger (114) mit zumindest einem weiteren Pad (122) des elektronischen Chips (102) verbunden ist, wobei das zumindest eine Pad (104) auf einer Hauptoberfläche (120) des elektronischen Chips (102) gebildet ist und das zumindest eine weitere Pad (122) auf einer gegenüberliegenden, anderen Hauptoberfläche (124) des elektronischen Chips (102) gebildet ist.
  5. Das Package (100) gemäß irgendeinem der Ansprüche 2 bis 4, aufweisend zumindest einen elektrisch leitfähigen Überstand (116), welcher von dem Chipträger (114) vorsteht, insbesondere bis zu einer vertikalen Ebene, bis zu welcher sich das Kontaktelement (108) erstreckt.
  6. Das Package (100) gemäß Anspruch 5, wobei der zumindest eine elektrisch leitfähige Überstand (116) ein viertes elektrisch leitfähiges Material aufweist oder daraus ist, wobei das vierte elektrisch leitfähige Material insbesondere eines von dem zweiten elektrisch leitfähigen Material und dem dritten elektrisch leitfähigen Material aufweist oder daraus ist.
  7. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 6, wobei das elektrisch leitfähige Kontaktelement (108) ein Schichtenstapel ist, aufweisend, als die erste Kontaktstruktur (110), zumindest eine erste Schicht aus dem ersten elektrisch leitfähigen Material und, als die zweite Kontaktstruktur (112), zumindest eine zweite Schicht aus dem zweiten elektrisch leitfähigen Material.
  8. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 7, aufweisend eine elektrisch leitfähige Verbindungsstruktur (118) auf einem Oberflächenabschnitt der zweiten Kontaktstruktur (112), wobei der Oberflächenabschnitt in Bezug auf die Einkapselung (106) freiliegt.
  9. Das Package (100) gemäß Anspruch 8, wobei die elektrisch leitfähige Verbindungsstruktur (118) zumindest eines aus der Gruppe aufweist, bestehend aus einer Umverteilungsstruktur, insbesondere einer Umverteilungsschicht, welche zumindest teilweise auf der Einkapselung (106) und auf dem Kontaktelement (108) angeordnet ist, einer Klemme, einem Draht-Bond und einem Band-Bond.
  10. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 9, wobei das elektrisch leitfähige Kontaktelement (108) ein Streifenelement ist, aufweisend die erste Kontaktstruktur (110), welche eine erste Schicht aus dem ersten elektrisch leitfähigen Material hat, und die zweite Kontaktstruktur (112), welche eine zweite Schicht aus dem zweiten elektrisch leitfähigen Material hat.
  11. Das Package (100) gemäß Anspruch 10, wobei das Streifenelement zumindest eine dritte Kontaktstruktur (111) zwischen der ersten Kontaktstruktur (110) und der zweiten Kontaktstruktur (112) aufweist, wobei die zumindest eine dritte Kontaktstruktur (111) insbesondere ein Material aufweist oder daraus besteht, welches eine höhere thermische Leitfähigkeit, eine höhere elektrische Leitfähigkeit und/oder einen niedrigeren Elastizitätsmodul hat als zumindest eine der ersten Kontaktstruktur (110) und der zweiten Kontaktstruktur (112).
  12. Das Package (100) gemäß Anspruch 11, wobei das Streifenelement derartig gebogen ist, dass das Streifenelement ein gekrümmtes Profil aufweist, insbesondere eines von einer U-Form, einer V-Form, einer Z-Form und einer W-Form.
  13. Das Package (100) gemäß Anspruch 12, wobei das Streifenelement ein erstes Ende (1601), ein zweites Ende (1602) und eine zentrale Sektion (1603) aufweist, welche zwischen dem ersten Ende (1601) und dem zweiten Ende (1602) angeordnet ist, wobei das erste Ende (1601) und das zweite Ende (1603) mit dem Pad (104) gekoppelt sind und die zentrale Sektion (108) von dem Pad (104) beabstandet ist.
  14. Ein Package (100) aufweisend: • einen zumindest teilweise elektrisch leitfähigen Chipträger (114); • einen elektronischen Chip (102), welcher auf dem Chipträger (114) montiert ist, wobei der elektronische Chip (102) mit einem Pad (104) versehen ist, welches eine äußere Oberfläche hat, welche ein erstes Metall aufweist; • ein elektrisch leitfähiges Kontaktelement (108), welches sich von dem Pad (104) erstreckt; • eine Einkapselung (106), welche das Kontaktelement (108) und den elektronischen Chip (102) zumindest teilweise einkapselt; • wobei das Kontaktelement (108) aufweist: ◯ eine erste Kontaktstruktur (110) auf dem zumindest einen Pad (104) und ◯ eine zweite Kontaktstruktur (112), welche eine freiliegende Oberfläche aufweist, welche nicht von der Einkapselung (106) bedeckt ist, ◯ wobei die erste Kontaktstruktur (110) das erste Metall aufweist und die zweite Kontaktstruktur (112) ein zweites Metall aufweist.
  15. Das Package (100) gemäß Anspruch 14, wobei eine Dicke (d) der ersten Kontaktstruktur (110) verschieden von, insbesondere kleiner als, eine Dicke (D) der zweiten Kontaktstruktur (112) ist.
  16. Das Package (100) gemäß Anspruch 14 oder 15, wobei das elektrisch leitfähige Kontaktelement (108) zumindest eine dritte Kontaktstruktur (111) zwischen der ersten Kontaktstruktur (110) und der zweiten Kontaktstruktur (112) aufweist, wobei die zumindest eine dritte Kontaktstruktur (111) insbesondere ein Material aufweist oder daraus besteht, welches eine höhere thermische Leitfähigkeit, eine höhere elektrische Leitfähigkeit und/oder einen niedrigeren Elastizitätsmodul hat als zumindest eine von der ersten Kontaktstruktur (110) und der zweiten Kontaktstruktur (112).
  17. Das Package (100) gemäß irgendeinem der Ansprüche 14 bis 16, wobei das elektrisch leitfähige Kontaktelement (108) plattenförmig oder streifenförmig ist.
  18. Ein Verfahren zum Herstellen eines Packages (100), wobei das Verfahren aufweist: • zumindest teilweises Einkapseln eines elektronischen Chips (102), welcher zumindest ein Pad (104) hat, mit einer Einkapselung (106); • Bereitstellen eines elektrisch leitfähigen Kontaktelements (108), welches sich von dem zumindest einen Pad (104) und durch die Einkapselung (106) erstreckt, um in Bezug auf die Einkapselung (106) freiliegend zu sein; • Konfigurieren des elektrisch leitfähigen Kontaktelements (108), eine erste Kontaktstruktur (110) aus einem ersten elektrisch leitfähigen Material aufzuweisen, auf dem zumindest einen Pad (104), und eine zweite Kontaktstruktur (112) aufzuweisen, welche aus einem zweiten elektrisch leitfähigen Material ist und welche in Bezug auf die Einkapselung (106) freiliegt, • wobei zumindest eines von dem zumindest einen Pad (104) zumindest einen Oberflächenabschnitt hat, welcher das erste elektrisch leitfähige Material aufweist oder daraus ist.
  19. Das Verfahren gemäß Anspruch 18, wobei das Verfahren aufweist Befestigen des elektrisch leitfähigen Kontaktelements (108) an dem zumindest einen Pad (104) vor dem Einkapseln.
  20. Das Verfahren gemäß Anspruch 19, wobei das elektrisch leitfähige Kontaktelement (108) ein Streifenelement ist, welches aufweist die erste Kontaktstruktur (110), welche eine erste Schicht aus dem ersten elektrisch leitfähigen Material hat, und die zweite Kontaktstruktur (112), welche eine zweite Schicht aus dem zweiten elektrisch leitfähigen Material hat.
  21. Das Verfahren gemäß Anspruch 20, ferner aufweisend vor dem Befestigen des Streifenelements an dem zumindest einen Pad (104) Schneiden des Streifenelements von einem Endlosband (1701), welches die erste Schicht und die zweite Schicht aufweist.
  22. Das Verfahren gemäß Anspruch 20 oder 21, ferner aufweisend Biegen des Streifenelements derartig, dass das Profil des Streifenelements gekrümmt wird, insbesondere eine gekrümmte U-Form, eine gekrümmte V-Form, eine gekrümmte Z-Form und eine gekrümmte W-Form, vor dem Befestigen des Streifenelements an dem zumindest einen Pad (104).
  23. Das Verfahren gemäß einem der Ansprüche 19 bis 22, aufweisend eines der folgenden Merkmale: • wobei das Verfahren ein Freilegen des elektrisch leitfähigen Kontaktelements (108) mittels Entfernens von überschüssigem Material der Einkapselung (106) nach dem Einkapseln aufweist; • wobei das Verfahren das Freilegen des Kontaktelements (108) mittels Verhinderns des Einkapselns eines freiliegenden Abschnitts des Kontaktelements (108) während des Einkapselns aufweist.
  24. Das Verfahren gemäß irgendeinem der Ansprüche 18 bis 23, wobei das Verfahren aufweist Montieren des elektronischen Chips (102) auf einem Chipträger (114), und optionales Bereitstellen eines elektrisch leitfähigen Überstands (116) auf dem Chipträger (114), insbesondere vor dem zumindest teilweisen Einkapseln des Überstands (116) und des elektronischen Chips (102).
  25. Das Verfahren gemäß irgendeinem der Ansprüche 18 bis 24, wobei das Verfahren aufweist Freilegen der zweiten Kontaktstruktur (112) in Bezug auf die Einkapselung (106) mittels zumindest einem aus der Gruppe bestehend aus: • Bedecken von zumindest einem Abschnitt der zweiten Kontaktstruktur (112) während des Einkapselns mit einer Schutzfolie und Entfernen der Schutzfolie nach dem Einkapseln; • während des Einkapselns, Herstellen eines Kontakts von zumindest einem Abschnitt der zweiten Kontaktstruktur (112) mit einer Oberfläche eines Einkapselungswerkzeugs, um zu verhindern, dass die Einkapselung (106) den kontaktierten Abschnitt bedeckt; • Reinigen, insbesondere mechanisches und/oder chemisches Reinigen, von zumindest einem Abschnitt der zweiten Kontaktstruktur (112) nach dem Einkapseln, um dadurch Material der Einkapselung (106) von dem Abschnitt zu entfernen.
  26. Das Verfahren gemäß irgendeinem der Ansprüche 18 bis 25, wobei das Verfahren aufweist Veredeln einer freiliegenden Oberfläche der zweiten Kontaktstruktur (112), insbesondere mittels Reinigens, mittels Aktivierens und/oder mittels Formens einer funktionalen Schicht (132) auf der zweiten Kontaktstruktur (112).
DE102019130778.3A 2018-11-29 2019-11-14 Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist Pending DE102019130778A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/690,948 US11056458B2 (en) 2018-11-29 2019-11-21 Package comprising chip contact element of two different electrically conductive materials
CN201911164576.0A CN111244041B (zh) 2018-11-29 2019-11-25 包括两种不同导电材料的芯片接触元件的封装

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018130292 2018-11-29
DE102018130292.4 2018-11-29

Publications (1)

Publication Number Publication Date
DE102019130778A1 true DE102019130778A1 (de) 2020-06-04

Family

ID=70681480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019130778.3A Pending DE102019130778A1 (de) 2018-11-29 2019-11-14 Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist

Country Status (3)

Country Link
US (1) US11056458B2 (de)
CN (1) CN111244041B (de)
DE (1) DE102019130778A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022211788A1 (de) 2022-11-08 2024-05-08 Zf Friedrichshafen Ag Leistungsmodul

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151400B (zh) * 2020-09-23 2023-04-21 锦州七七七微电子有限责任公司 一种解决smd管壳键合点金铝系统的方法
TWI785651B (zh) * 2021-06-16 2022-12-01 先豐通訊股份有限公司 封裝結構及其製造方法、電路板及其製造方法
US11848244B2 (en) * 2021-09-30 2023-12-19 Texas Instruments Incorporated Leaded wafer chip scale packages
EP4213187A1 (de) * 2022-01-12 2023-07-19 Nexperia B.V. Elektronisches paket und verfahren zur herstellung davon
EP4333030A1 (de) * 2022-08-31 2024-03-06 Nexperia B.V. Elektronische verpackung und herstellungsverfahren dafür
CN115881681B (zh) * 2023-02-23 2023-06-27 徐州致能半导体有限公司 一种电子器件、封装结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217488A1 (en) 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
US6835580B1 (en) 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
DE102004030042B4 (de) 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
DE102005028951B4 (de) 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
JP5141076B2 (ja) 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
DE102007035902A1 (de) 2007-07-31 2009-02-05 Siemens Ag Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
US9018742B2 (en) * 2012-01-19 2015-04-28 Infineon Technologies Ag Electronic device and a method for fabricating an electronic device
EP2677541A1 (de) 2012-06-19 2013-12-25 ABB Technology AG Verfahren zum Drahtbonden eines Leistungshalbleiterbausteins sowie die enstprechende Vorrichtung
US20150262918A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with bent-lead qfn leadframes
DE102015205704A1 (de) 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
US9490192B1 (en) * 2015-12-30 2016-11-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
DE102016105581A1 (de) 2016-03-24 2017-09-28 Infineon Technologies Ag Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022211788A1 (de) 2022-11-08 2024-05-08 Zf Friedrichshafen Ag Leistungsmodul

Also Published As

Publication number Publication date
US11056458B2 (en) 2021-07-06
US20200176412A1 (en) 2020-06-04
CN111244041A (zh) 2020-06-05
CN111244041B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102014212376B4 (de) Halbleitervorrichtung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102009055691B4 (de) Leistungshalbleitermodul
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102012200325A1 (de) Halbleiteranordnung mit plattierter Basisplatte
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE10003671A1 (de) Halbleiter-Bauelement
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102006044690B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication