DE112008001657T5 - Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung - Google Patents

Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung Download PDF

Info

Publication number
DE112008001657T5
DE112008001657T5 DE112008001657T DE112008001657T DE112008001657T5 DE 112008001657 T5 DE112008001657 T5 DE 112008001657T5 DE 112008001657 T DE112008001657 T DE 112008001657T DE 112008001657 T DE112008001657 T DE 112008001657T DE 112008001657 T5 DE112008001657 T5 DE 112008001657T5
Authority
DE
Germany
Prior art keywords
drain
module
transistor
clamping element
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112008001657T
Other languages
English (en)
Inventor
Jonathan A. Noquil
Ruben P. Madrid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112008001657T5 publication Critical patent/DE112008001657T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Integriertes Leistungsbauelementemodul, das aufweist:
– einen Leiterrahmenaufbau mit einer ersten und zweiten voneinander beabstandeten Kontaktstelle und einem oder mehreren gemeinsamen Source-Drain-Anschlüssen, die zwischen der ersten und der zweiten Kontaktstelle angeordnet sind;
– einen ersten und einen zweiten Transistor, die per Flipchip-Montage jeweils an der ersten und zweiten Kontaktstelle angebracht sind, wobei die Source des zweiten Transistors elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist; und
– ein erstes Klemmelement, das am Drain des ersten Transistors angebracht ist, und elektrisch leitend mit den einem oder den mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist.

Description

  • Querverweis auf verwandte Anmeldungen
  • Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung mit der Seriennummer 11/829,793 eingereicht am 27. Juli 2007.
  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich im Allgemeinen auf Gehäuse von Halbleiterbauelementen und insbesondere auf ein integriertes Leistungsbauelementemodul mit einer zweiseitigen Kühlung und ein Verfahren zu dessen Herstellung.
  • Hintergrund der Erfindung
  • Kleine Halbleitergehäuse mit kurzen Anschlusspins sind wünschenswert, um kompakte elektronische Schaltkreise zu erstellen. Allerdings bereiten derart kleine Gehäuse Probleme im Bezug auf die Wärmeableitung der umschlossenen Leistungsbauelemente, die in den elektronischen Schaltkreisen verwendet werden. In vielen Fällen ist das Wärmeableitvermögen der Anschlüsse alleine nicht ausreichend, um einen zuverlässigen Betrieb des Leistungsbauelements zu ermöglichen. In der Vergangenheit wurden Wärmesenken an solche Bauelemente angebracht, um die Ableitung der Wärme zu fördern.
  • Eine andere Einflussgröße beim Erstellen kompakter Schaltkreise ist der Platzbedarf der Drahtbonds in herkömmlichen Gehäusen. Daher wäre es wünschenswert, ein Gehäuse für ein Leistungsbauelement bereitzustellen, das Wärme wirksam ableitet und gleichzeitig den Platzbedarf des Gehäuses auf der Leiterplatte verringert.
  • Die Anordnung von zwei Leistungsbauelementen, die einen gemeinsamen Hochstrom-Eingangsanschluss oder Ausgangsanschluss haben, wird in Schaltkreisen wie zum Beispiel einem Synchron-Abwärtswandler verwendet. Synchron-Abwärtswandler werden häufig als Leistungsversorgung für Mobiltelefone, tragbare Computer, Digitalkameras, Router, und andere tragbare elektronische Geräte eingesetzt. Synchron-Abwärtswandler verschieben den Gleichspannungspegel, um programmierbare Gatter-Anordnungen, integrierten Schaltkreisen, Mikroprozessoren, integrierten digitalen Signalverarbeitungs-Schaltkreisen und anderen Schaltkreisen Leistung bereitzustellen, während sie gleichzeitig die Batterieausgangsleistung stabilisieren, Rauschen filtern und die Welligkeit reduzieren. Diese Geräte werden auch dazu verwendet, um eine Mehrphasen-Hochstrom-Leistung in einem breiten Spektrum von Datenübertragungs-, Telekommunikations-, Point-of-Load- und Computeranwendungen bereitzustellen.
  • 1 stellt ein Schaltdiagramm eines typischen Synchron-Abwärtswandlers 10 dar. Der Wandler hat einen High-Side FET 12 und einen Low-Side FET 14, die von einer pulsweitenmodulierten (PWM) integrierten Schaltung 16 angesteuert werden. Die Q1- und Q2-Bauelemente 12, 14 können diskrete Bauelemente sein, für die eine optimale Anordnung erforderlich ist, um parasitäre Widerstände 18 und Induktivitäten 20, verursacht durch die Verbindung der Source des High-Side EFT 12 mit dem Drain des Low-Side FET 14 auf der bedruckten Leiterplatte (PCB), zu reduzieren.
  • Die US-Patentanmeldung, Veröffentlichungsnr. 2005/0285238 A1 , veröffentlicht am 29. Dezember 2005, Erfinder Joshi et al., offenbart ein integriertes Transistormodul mit einem Leiterrahmenaufbau, der eine Low-Side-Anschlussfläche und eine High-Side-Anschlussfläche definiert. Ein Low-Side-Transistor wird auf der Low-Side-Anschlussfläche befestigt, wobei sein Drain elektrisch leitend mit der Low-Side-Anschlussfläche verbunden ist. Ein High-Side-Transistor wird auf der High-Side-Anschlussfläche befestigt, wobei seine Source elektrisch leitend mit der High-Side-Anschlussfläche verbunden ist. Ein abgestufter Teil des Leiterrahmenaufbaus verbindet die Low- und High-Side-Anschlussflächen elektrisch miteinander und somit auch den Drain des Low-Side-Transistors mit der Source des High-Side-Transistors.
  • Obwohl das integrierte Transistormodul der oben genannten Patentoffenlegungsschrift für die vorgesehene Anwendung nützlich ist, ist der Grundriss des Moduls in der Industrie nicht gebräuchlich.
  • Daher wird ein verbessertes integriertes Leistungsbauelementemodul benötigt, das in Schaltkreisen wie zum Beispiel Synchron-Abwärtswandlerschaltkreisen verwendet werden kann und eine Lösung für diese Aufgaben bietet.
  • Zusammenfassung der Erfindung
  • Gemäß der vorliegenden Erfindung wird eine Lösung für diese Aufgaben bereitgestellt.
  • Gemäß eines Merkmals der vorliegenden Erfindung wird ein integriertes Leistungsbauelementemodul bereitgestellt, das aufweist:
    • – einen Leiterrahmenaufbau mit einer ersten und einer zweiten voneinander beabstandeten Kontaktstelle und einem oder mehreren gemeinsamen Source-Drain-Anschlüssen, die zwischen der ersten und der zweiten Kontaktstelle angeordnet sind;
    • – einen ersten und zweiten Transistor, die per Flipchip-Montage jeweils an der ersten und zweiten Kontaktstelle angebracht sind, wobei die Source des ersten Transistors elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist; und
    • – ein erstes Klemmelement, das am Drain des ersten Transistors angebracht ist und elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist.
  • Gemäß eines anderen Merkmals der vorliegenden Erfindung wird ein integriertes Leistungsbauelementemodul bereitgestellt, das aufweist:
    • – einen Leiterrahmenaufbau mit einer ersten und einer zweiten voneinander beabstandeten Kontaktstelle, einem oder mehreren gemeinsamen Source-Drain-Anschlüssen, die zwischen der ersten und der zweiten Kontaktstelle angeordnet sind, und einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind;
    • – einen ersten und zweiten Transistor, die per Flipchip-Montage jeweils an der ersten und zweiten Kontaktstelle angebracht sind, wobei die Source des zweiten Transistors elektrisch leitend mit den einem oder mehreren Source-Drain-Anschlüssen verbunden ist;
    • – ein erstes Klemmelement, das am Drain des ersten Transistors angebracht ist und elektrisch leitend mit den einem oder mehreren Source-Drain-Anschlüssen verbunden ist;
    • – ein zweites Klemmelement, das am Drain des zweiten Transistors angebracht ist und elektrisch leitend mit den einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind, verbunden ist; und
    • – Formmasse, die zum Bilden des Moduls den Leiterrahmenaufbau, die Transistoren und die Klemmelemente einkapselt.
  • Gemäß eines weiteren Merkmals der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines integrierten Leistungsbauelementemoduls bereitgestellt, wobei das Verfahren aufweist:
    • – Bereitstellen eines Leiterrahmenaufbaus mit einer ersten und zweiten voneinander beabstandeten Kontaktstelle, einem oder mehreren gemeinsamen Source-Drain-Anschlüssen, die zwischen den Kontaktstellen angeordnet sind, und einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind;
    • – Anbringen eines ersten und eines zweiten Transistors mit Flipchip-Montage an jeweils der ersten und zweiten Kontaktstelle, wobei die Source des zweiten Transistors elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist;
    • – Anbringen eines ersten Klemmelements am Drain des ersten Transistors und elektrisches Verbinden des ersten Klemmelements mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen;
    • – Anbringen eines zweiten Klemmelements am Drain des zweiten Transistors und elektrisches Verbinden des zweiten Klemmelements mit den einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angebracht sind; und
    • – Einkapseln des Leiterrahmenaufbaus, der Transistoren und der Klemmelemente mit Formmasse, um das Modul zu bilden.
  • Gemäß eines weiteren Merkmals der vorliegenden Erfindung wird ein teilweise eingekapseltes Halbleitergehäuse bereitgestellt. Das teilweise eingekapselte Halbleitergehäuse hat ein freiliegendes oberes thermisches Klemmelement mit einer Mehrzahl von umgebogenen gekrümmten Teilen, die im Wesentlichen senkrecht zu dem freiliegenden oberen Teil des thermischen Klemmelements sind, und eine freiliegende thermische Leiterrahmenaufbau-Kontaktstelle.
  • Gemäß eines anderen Merkmals der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines teilweise eingekapselten Halbleitergehäuses bereitgestellt, mit dem Bereitstellen eines planparallelen Leiterrahmenaufbaus mit drei separaten Segmenten, einem Steuersegment, einem ersten Hochstromsegment und einem zweiten Hochstromsegment, Anbringen eines Halbleiterbauelements an das Steuersegment und das erste Stromsegment, Anbringen eines Klemmelements an eine Seite des Halbleiterbauelements, die dem Leiterrahmenaufbau gegenüberliegt, wobei das Klemmelement eine Mehrzahl von gekrümmten Teilen aufweist, die Mehrzahl der gekrümmten Teile an das zweite Stromsegment angebracht ist, und teilweisem Einkapseln des Leiterrahmenaufbaus, des Halbleiterbauelements und des Klemmelements mit Formmasse, um das Gehäuse zu bilden.
  • Kurze Beschreibung der Zeichnungen
  • Die vorstehend genannten und andere Merkmale, Eigenschaften, Vorteile, und die Erfindung im Allgemeinen können durch die folgende detailliertere Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verstanden werden, in denen:
  • 1 ein schematisches Diagramm einer typischen Synchron-Abwärtswandlerschaltung ist;
  • 2A eine Draufsicht auf zwei Leiterrahmenaufbauten des Typs ist, der gemäß eines Ausführungsbeispiels der vorliegenden Erfindung verwendet wird, um ein integriertes Leistungsbauelementemodul mit zweiseitiger Kühlung zu bilden;
  • 2B eine Draufsicht auf die in 2A dargestellten Leiterrahmenaufbauten mit, gemäß eines Ausführungsbeispiels der vorliegenden Erfindung, an die Leiterrahmenaufbauten gebondeten Transistor-Rohchips ist;
  • 2C eine Draufsicht auf die Leiterrahmenaufbauten der 2A mit zwei Kühl-Klemmelementen (engl. cooling chips) ist, die gemäß eines Ausführungsbeispiels der vorliegenden Erfindung an die in 2A dargestellten Leiterrahmenaufbauten und die in 2B dargestellten Transistor-Rohchips angebracht sind;
  • 3A, 3B und 3C jeweils eine Draufsicht, ein Seitenquerschnittsansicht und eine Bodenansicht des in 2C dargestellten Aufbaus sind, nachdem der Aufbau teilweise mit einkapselndem Material umhüllt wurde;
  • 4A eine Bodenansicht eines integrierten Leistungsbauelementemoduls mit zweiseitiger Kühlung gemäß eines anderen Ausführungsbeispiels der vorliegenden Erfindung ist;
  • 4B eine Seitenquerschnittsansicht des in 4A dargestellten Ausführungsbeispiels ist;
  • 4C eine Seitenquerschnittsansicht eines anderen Ausführungsbeispiels des in 4A dargestellten Moduls ist;
  • 5 eine Seitenquerschnittsansicht eines integrierten Leistungsbauelementemoduls mit zweiseitiger Kühlung und Anschlusspins gemäß eines weiteren Ausführungsbeispiels der vorliegenden Erfindung ist;
  • 6A und 6B Seitenquerschnittsansichten von Modifikationen des in 4C dargestellten Moduls sind, um ein integriertes Leistungsbauelementemodul mit zweiseitiger Kühlung gemäß eines anderen Ausführungsbeispiels der vorliegenden Erfindung zu bilden;
  • 7A, 7B und 7C jeweils eine Draufsicht, eine Teilquerschnittsdraufsicht und eine Bodenansicht eines integrierten Leistungsbauelementemoduls mit zweiseitiger Kühlung gemäß eines weiteren Ausführungsbeispiels der vorliegenden Erfindung ist und das eine integrierte Schaltung zum Ansteuern der beiden Leistungsbauelemente aufweist;
  • 8A eine Draufsicht einer Metallplatte ist, die den Umriss von vier Klemmelementen darstellt, die aus dem Metallrahmen ausgestanzt werden, um in einem der Ausführungsbeispiele der vorliegenden Erfindung verwendet zu werden;
  • 8B die Seitenansicht zweier Klemmelemente ist, nachdem diese aus der in 8A dargestellten Metallplatte ausgestanzt wurden und zu den in 3B verwendeten Klemmelementen geformt wurden;
  • 9A eine Draufsicht eines Formwerkzeuges für die Vielzahl der teilweise eingekapselten Module ist;
  • 9B eine Bodenansicht eines in 9A dargestellten Typs eingekapselter Module ist, nachdem diese vereinzelt wurden;
  • 10 eine isometrische Teilquerschnittsansicht eines Leistungshalbleitergehäuses gemäß eines anderen Ausführungsbeispiels der vorliegenden Erfindung ist;
  • 11 ein Explosionsbild des in 10 dargestellten Leistungshalbleitergehäuses ohne das einkapselnde Material ist;
  • 12 eine Draufsicht auf eine Ebene des in 10 dargestellten Halbleitergehäuses ist, bei der der Umriss der Einkapselung dargestellt ist und das einen Leiterrahmen vor der Vereinzelung des in 10 dargestellten Gehäuses umfasst;
  • 13 und 14 jeweils eine isometrische Drauf- und Bodenansicht des in 10 dargestellten Halbleitergehäuses 300 sind;
  • 15 eine erste diagrammhafte Querschnittsansicht entlang der in 13 dargestellten Linie 15-15 ist;
  • 16 eine zweite diagrammhafte Querschnittsansicht entlang der in 13 dargestellten Linie 16-16 ist;
  • 17 eine isometrische Draufsicht des in 10 dargestellten Leistungshalbleitergehäuses ist, bei der der Umriss des einkapselnden Materials durch die gestrichelte Linie angedeutet ist;
  • 18 eine isometrische Bodenansicht des in 10 dargestellten Leistungshalbleitergehäuses ist, bei der der Umriss des einkapselnden Materials durch die gestrichelte Linie angedeutet ist; und
  • 19A, 19B, 19C, 19D, 19E, 19F, 19G, 19H, 19I, 19J, 19K und 19L isometrische Ansichten des in 10 dargestellten Leistungshalbleitergehäuses in mehreren Schritten des Zusammenbaus des Gehäuses 300 sind.
  • Es ist ersichtlich, dass aus Gründen der Klarheit, und an den Stellen an denen es angemessen erscheint, Bezugszeichen in den Figuren wiederholt verwendet werden, um korrespondierende Merkmale zu kennzeichnen. Außerdem wurde die relative Größe der verschiedenen Objekte in den Zeichnungen in einigen Fällen verzerrt, um die Erfindung deutlicher darzustellen.
  • Beschreibung der Erfindung
  • Ausführungsbeispiele der Erfindung beziehen sich auf Halbleiter-Rohchip-Gehäuse und Verfahren zum Herstellen von Halbleiter-Rohchip-Gehäusen. Ein Halbleiter-Rohchip-Gehäuse gemäß eines Ausführungsbeispiels der Erfindung umfasst ein Trägermaterial und einen auf das Trägermaterial befestigten Halbleiter-Rohchip. Der Halbleiter-Rohchip kann durch die Verwendung eines Klebers oder jedes anderen geeigneten Befestigungsmaterials an das Trägermaterial angebracht werden. In dem Halbleiter-Rohchip-Gehäuse können die Bodenfläche und/oder die Oberfläche des Halbleiter-Rohchips mit leitenden Bereichen des Trägermaterials elektrisch verbunden werden. Ein einkapselndes Material kann den Halbleiter-Rohchip einkapseln. So wie im Folgenden im Detail beschrieben, kann das Trägermaterial gemäß Ausführungsbeispielen der Erfindung in unterschiedlichen Ausführungsbeispielen unterschiedliche Konfigurationen haben.
  • Das Trägermaterial kann jede geeignete Konfiguration haben. Allerdings umfasst das Trägermaterial in bevorzugten Ausführungsbeispielen der Erfindung einen Leiterrahmenaufbau und eine Formmasse. Üblicherweise ist zumindest eine Oberfläche des Leiterrahmenaufbaus im Wesentlichen planparallel mit einer Außenfläche der Formmasse. In einigen Ausführungsbeispielen sind beide einander gegenüberliegende Hauptoberflächen des Leiterrahmenaufbaus im Wesentlichen planparallel zu den gegenüberliegenden Außenflächen der Formmasse im Trägermaterial.
  • Der Begriff ”Leiterrahmenaufbau” kann sich auf einen Aufbau beziehen, der sich von einem Leiterrahmen ableitet. Der Leiterrahmenaufbau kann zum Beispiel mit einem aus dem Stand der Technik bekannten Stanzverfahren geformt werden. Ein beispielhafter Leiterrahmenaufbau kann auch durch Ätzen eines durchgängig leitenden Blechs gebildet werden, um so ein vorbestimmtes Muster zu erzeugen. Somit kann der Leiterrahmenaufbau in einem Halbleiter-Rohchip-Gehäuse in Ausführungsbeispielen der Erfindung eine kontinuierliche metallische Struktur oder eine unkontinuierliche metallische Struktur sein.
  • Der Leiterrahmenaufbau gemäß eines Ausführungsbeispiels der Erfindung kann Anfangs einer von mehreren Leiterrahmenaufbauten sein, die in einem Feld von Leiterrahmenaufbauten durch Trennstege miteinander verbunden sind. Während der Herstellung der Halbleiter-Rohchip-Gehäuse kann das Leiterrahmenaufbauten – Feld zugeschnitten werden, um die einzelnen Leiterrahmenaufbauten voneinander zu trennen. Als Ergebnis dieses Zuschnitts können Teile des Leiterrahmenaufbaus (so wie zum Beispiel ein Source-Anschluss und ein Gate-Anschluss) in einem fertigen Halbleiter-Rohchip-Gehäuse elektrisch und mechanisch voneinander getrennt sein. In anderen Ausführungsbeispielen, wird während der erfindungsgemäßen Herstellung der Halbleiter-Rohchip-Gehäuse kein Feld von Leiterrahmenaufbauten verwendet.
  • Ein Leiterrahmenaufbau gemäß eines Ausführungsbeispiels der Erfindung kann (engl. many) aus jedem geeigneten Material bestehen, kann jede Form haben und kann jede Materialstärke haben. Beispielhafte Materialien für Leiterrahmenaufbauten umfassen Metalle wie Kupfer, Aluminium, Gold, usw., und Legierungen davon. Der Leiterrahmenaufbau kann auch Metallisierte Oberflächenschichten, wie Oberflächenschichten aus Gold, Chrom, Silber, Palladium, Nickel, usw. umfassen.
  • Gemäß eines Ausführungsbeispiels der Erfindung kann ein Leiterrahmenaufbau auch jede Konfiguration haben. Zum Beispiel kann der Leiterrahmenaufbau auch jede beliebige Materialstärke haben, eine Stärke von weniger als 1 mm (zum Beispiel weniger als ungefähr 0,5 mm) eingeschlossen. Außerdem kann der Leiterrahmenaufbau einen Rohchip-Anbringbereich aufweisen, der eine Rohchip-Anbring-Kontaktstelle (DAP) bildet. Anschlusspins können sich seitlich von dem Rohchip-Anbring-Bereich weg erstrecken. Diese können auch Flächen haben, die planparallel zu den den Rohchip-Anbring-Bereich bildenden Flächen sind.
  • Die Formmasse, die in dem Trägermaterial verwendet wird, kann aus jedem geeigneten Material bestehen. Geeignete Formmassen umfassen auf Biphenyl basierende Materialien und multifunktionale quervernetzende Epoxydharz-Verbund-Materialien. Die geeigneten Formmassen werden in flüssiger oder in halbfester Form auf den Leiterrahmenaufbau aufgebracht und werden danach ausgehärtet, damit sie sich verfestigen.
  • Der Halbleiter-Rohchip, der auf das Trägermaterial befestigt wird, kann jedes geeignete Halbleiterbauelement umfassen. Die geeigneten Bauelemente können vertikale Bauelemente umfassen. Vertikale Bauelemente haben zumindest auf einer Seite des Rohchips einen Eingang und auf der anderen Seite des Rohchips einen Ausgang, so dass der Strom vertikal durch den Rohchip fließen kann. Beispielhafte Halbleiterbauelemente werden auch in der US-Patentanmeldung Nr. 11/026,276 beschrieben, eingereicht am 29. Dezember 2004, deren Offenbarung hiermit für alle Zwecke per Referenz vollständig aufgenommen wird.
  • Vertikale Leistungstransistoren umfassen VDMOS-Transistoren und vertikale Bipolartransistoren. Ein VDMOS-Transistor ist ein MOSFET, der einen oder mehrere durch Diffusion geformte Halbleiterbereiche hat. Er hat einen Source-Bereich, einen Drain-Bereich und ein Gate. Das Bauelement ist vertikal da sich der Source-Bereich und der Drain-Bereich an gegenüberliegenden Flächen des Halbleiter-Rohchips befinden. Das Gate kann eine eingekerbte Gate-Struktur oder eine ebene Gate-Struktur haben, und ist auf der gleichen Fläche wie der Source-Bereich angeordnet. Eingekerbte Gate-Strukturen sind bevorzugt, da sie kleiner sind und weniger Platz als ebene Gate-Strukturen benötigten. Während des Betriebs ist der in einem VDMOS-Bauelement vom Source-Bereich zum Drain-Bereich fließende Strom im Wesentlichen senkrecht zu den Rohchipoberflächen.
  • Ein einkapselndes Material kann verwendet werden, um den Halbleiter-Rohchip einzukapseln. Das einkapselnde Material kann aus demselben oder einem anderem Materialtyp bestehen, wie die vorstehend beschriebene Formmasse. In einigen Ausführungsbeispielen bedeckt das einkapselnde Material vollständig oder zumindest teilweise das Trägermaterial und einen oder mehreren Halbleiter-Rohchips auf dem Trägermaterial. Das einkapselnde Material kann verwendet werden, um den einen oder die mehreren Halbleiter-Rohchips vor Spannungsschäden zu schützen, die sich aus dem Kontakt mit der umgebenden Umwelt ergeben können.
  • Jeder geeignete Prozess kann verwendet werden, um die Halbleiter-Rohchip(s) und/oder das die Halbleiter-Rohchip(s) tragende Trägermaterial einzukapseln. Zum Beispiel kann der Halbleiter-Rohchip und das Trägermaterial in ein Formwerkzeug eingelegt werden und ein einkapselndes Material kann zumindest um einen Teil des Halbleiter-Rohchips und/oder des Trägermaterials geformt werden. Einem Fachmann sind spezifische Formbedingungen bekannt.
  • 2A ist eine Draufsicht 30 von zwei Leiterrahmenaufbauten 32 und 34 des Typs, die gemäß eines Ausführungsbeispiels der vorliegenden Erfindung verwendet werden, um ein integriertes Leistungsbauelementemodul mit zweiseitiger Kühlung zu bilden. Die Leiterrahmenaufbauten 32, 34 haben Trennstege 36, die in den 2A bis 2C dargestellt werden und die in einen Vereinzelungsprozess nach dem Einkapselvorgang entfernt werden. Diese Trennstege sind in den anderen Figuren nicht dargestellt, um ein Überladen der Figuren zu vermeiden. Die Trennstege ermöglichen es, die Leiterrahmenaufbauten 32, 34 in Gruppen anzuordnen und bandförmig herzustellen. Wie in 2B dargestellt, wird Lotpaste 38 auf die Anschlüsse der Leiter rahmenaufbauten 32, 34 aufgebracht, die dann mit zwei Klemmelementen 40 und 42 und zwei Leistungsbauelementen 44 und 46, die gedreht auf den jeweiligen Leiterrahmenaufbauten 32 und 34 platziert wurden, verlötet werden. Die Leistungsbauelemente 44, 46 werden während dem Herstellen der Chips mit Lot überzogen. In der 2C werden die zwei Klemmelemente 40, 42 über den jeweiligen Leiterrahmenaufbauten 32, 34 und Leistungsbauelementen 44, 46 angeordnet, und das Modul wird erhitzt, um die Leistungsbauelemente 44, 46 mit den Leiterrahmenaufbauten 32, 34 zu verbinden, und um mit einem Wiederaufschmelz-Lötprozess die Lotpaste an den entsprechenden Anschlüssen der jeweiligen Leiterrahmenaufbauten 32, 34 und der Rückseite der Leistungsbauelemente 44, 46 zu verlöten. Zur Vereinfachung der Beschreibung werden die Leistungsbauelemente 44, 46 im Folgenden als MOSFETs 44, 46 bezeichnet, obwohl die vorliegende Erfindung nicht auf MOSFETs oder auf MOSFETs alleine beschränkt ist. Zum Beispiel können die Freilaufdioden zwischen Source und Drain der FETs 12 und 14 unter Umständen Teil der Leistungsbauelemente 44 und 46 sein.
  • Wie aus 2B ersichtlich, sind die Anschlüsse 48 und 50 jeweils mit den jeweiligen Gates der MOSFETs 44, 46 verbunden und diese Anschlüsse sind nach dem Vereinzelungsprozess vom Rest der jeweiligen Leiterrahmenaufbauten 32, 34 elektrisch isoliert. Die Teile der Leiterrahmenaufbauten 32, 34, die nicht mit den Anschlüssen 48 oder 50 verbunden sind, sind mit den Sources der jeweiligen MOSFETs 44, 46 verbunden. Die Drains der MOSFETs 44, 46 werden auf die jeweiligen Klemmelemente 40, 42 gelötet.
  • Die Klemmelemente 40, 42 haben ebene Teile 52 und eine Mehrzahl von sich abwärts erstreckenden Anschlüssen 54, die während des Wiederaufschmelz-Lötprozesses mit Lotpaste 38 an die Anschlüsse gelötet werden. Daher ist die Source des MOSFET 44 mit dem Drain des MOSFET 46 über das Klemmelement 40 verbunden.
  • Die 3A, 3B und 3C sind jeweils eine Draufsicht 60, eine Seitenquerschnittsansicht 62 und eine Bodenansicht 64 des integrierten Leistungsbauelementemoduls 66 mit dem in 2C dargestellten Aufbau. Das Leistungsbauelementemoduls 66 ist teilweise mit einkapselndem Material 68 wie zum Beispiel Epoxydharz eingekapselt. Die Querschnittsansicht der 3B erstreckt sich entlang der Linie 3B-3B der 3A. Die ebenen Teile 52 liegen in dem in 3A dargestellten Modul 66 auf der Oberseite frei. Wie in 3C dargestellt, hat der Boden des Moduls 66 eine Spalte von Anschlussflächen 72, 74 und 76 sowie freiliegende Source-Kontaktstellen 78 und 80, die Teil der Leiterrahmenaufbauten 32, 34 sind. Die Anschlüsse 82, 84 und 86 sind mit der Source des MOSFET 44 verbunden, so wie mit der Source-Kontaktstelle 78. Die Anschlüsse 88, 90 und 92 sind gemeinsame Anschlüsse des Drains des MOSFET 44 und der Source des MOSFET 46. Die Anschlüsse 94, 96, 98 und 100 sind mit dem Drain (engl. Emitter) des MOSFET 46 über das Klemmelement 42 verbunden.
  • Das Modul 66 ist für die Verwendung in dem in 1 dargestellten Synchron-Abwärtswandler 10 geeignet. Das Modul 66 ersetzt die zwei diskreten FETs 12 und 14, wobei der FET 12 durch den MOSFET 44 und der FET 14 durch den MOSFET 46 ersetzt wird. Durch Verwendung des Moduls 66, bei dem das Klemmelement 40 die elektrische Verbindung zwischen dem Drain des Low-Side-MOSFET 44 und der Source des High-Side-MOSFET 46 bereitstellt, sind die zwei MOSFETs 44, 46 physisch näher beieinander und die parasitäre Widerstände 18 und die Induktivitäten 20 werden wesentlich reduziert. Zusätzlich wird die Kühlung der Leistungs-FETs durch die inhärenten Wärmesenkeneigenschaften der Klemmelemente 40, 42, und der nicht eingekapselten Oberflächen 56 verbessert. Des Weiteren wird die Kühlung durch zweiseitiges Kühlen verbessert, da die Sources der zwei Bauelemente über den Leiterrahmenaufbau, an dem sie angefügt sind, freiliegen. Das Verfahren zum Herstellen des Moduls 66 ermöglicht auch eine verbesserte Lotverbindungsqualität, da nur ein einzelner Wiederaufschmelz-Lötprozess benötigt wird, anstelle eines mehrfachen Wiederaufschmelzen des Lots.
  • Die 4A, 4B und 4C sind eine Bodenansicht und Seitenquerschnittsansichten eines integrierten Leistungsbauelementemoduls mit zweiseitiger Kühlung 102 gemäß eines anderen Ausführungsbeispiels der vorliegenden Erfindung. Die Bodenansicht der 4A stellt vier Anschlussflächenspalten 106, 108, 110 und 112 sowie die Source-Kontaktstellen 114 und 116 dar. Beim Herstellen des Moduls 102, sind die Anschlüsse in den Spalten 108 und 110 miteinander verbunden, so wie in 4B und 4C dargestellt, allerdings sind sie so gestaltet, dass das Modul 102 in zwei separate Einzel-Leistungsbauelementmodule durch Trennen des Moduls 102 entlang der in den 4B und 4C dargestellten Linie 118 aufgeteilt wird, wodurch die Anschlüsse in den Spalte 108 von den Anschlüssen in den Spalte 110 getrennt werden. Die Querschnittsansichten in den 4B und 4C sind entlang der jeweiligen Linien 4B-4B und 4C-4C in der 4A aufgenommen. In 4C sind die Anschlussflächen 120, 122 und 124 die Gate-Anschlussflächen der MOSFETs 36, 38. Wenn das Modul 102 entlang der Linie 118 getrennt wird, würde die Anschlussfläche 122 isoliert werden.
  • 5 ist eine Seitenquerschnittsansicht eines integrierten Leistungsbauelementemoduls mit zweiseitiger Kühlung 140 mit Anschlusspins gemäß eines anderen Ausführungsbeispiels der vorliegenden Erfindung. Das Modul 140 hat externe Anschlusspins 142, die integral mit den Anschlusskontaktstellen 144 an den Enden des Moduls 140 verbunden sind. Wie in den vorhergehenden Ausführungsbeispielen liegen die Anschlusskontaktstellen 144 am Boden des Moduls 140 frei, erstrecken sich aber aufsteigend zu einem ersten horizontalen Abschnitt 146, der über der Bodenebene des Moduls 140 aus dem Modul 140 austritt, und um dann zu einem zweiten horizontalen Abschnitt 148 abzufallen, der ungefähr gleichauf mit der Bodenebene des Moduls 140 ist. Das Modul mit Anschlusspins 140 kann somit auf der Anschlussfläche eines Gehäuses mit Anschlusspins angebracht werden. Die externen Anschlüsse 142 können durch Abtrennen der Endbereiche des Moduls 140 entlang der Linien 150 und 152 entfernt werden, um ein Modul ohne Anschlusspins zu bilden.
  • Die 6A und 6B sind jeweils Seitenquerschnittsansichten 160 und 162 von Modifikationen des in 4C dargestellten Moduls, um ein integriertes Leistungsbauelementemodul mit zweiseitiger Kühlung 164 entsprechend eines anderen Ausführungsbeispiels der vorliegenden Erfindung zu bilden, in der die Drains der zwei MOSFETs 36 und 38 miteinander verbunden sind, um ein gemeinsames Drain zu bilden. In der 6A ist im Leiterrahmenaufbau 168 eine gesägte Aussparung 166 vorgesehen, um die MOSFETs 36 und 38 zu isolieren. In der 6B ist eine elektrisch und thermisch leitende Wärmesenke 170 an die ebenen Teile 54 der Klemmelemente 44, 46 angefügt, um den gemeinsamen Drain-Anschluss zu bilden.
  • Die 7A, 7B und 7C sind jeweils eine Draufsicht, eine Teilquerschnittsdraufsicht und eine Bodenansicht eines integrierten Leistungsbauelementemoduls mit zweiseitiger Kühlung 180 gemäß eines weiteren Ausführungsbeispiels der vorliegenden Erfindung, die eine integrierte Schaltung 182 zum Ansteuern der zwei MOSFETs 44, 46 umfasst, die jeweils individuelle Klemmelemente 184 und 186 zum Verbinden der Drain des MOSFET 44 mit der Source des MOSFET 46 und zum Bereitstellen der Kühlung für die MOSFETs 44, 46 haben. 7A ist eine Draufsicht in der die auf der Oberfläche des Moduls 180 frei liegenden jeweiligen ebenen Teile 188 und 190 der Klemmelemente 184, 186 dargestellt sind. Wie in 7C dargestellt, hat das Modul 180 drei Anschlussflächenspalten 192, 194 und 196, in denen sich die End-Anschlussflächen über das einkapselnde Material 198 erstrecken. Die 7B ist eine Teilquerschnittsdraufsicht des Moduls 180. Die integrierte Schaltung 182 hat eine Mehrzahl von Drahtverbindungen 200 zu einigen der Anschlussflächen in Spalte 192 und zum Gate und Source des MOSFET 46. Die Form der Klemmelemente 184, 186 und die Form der Anschlussflächen des Moduls 180 unterscheiden sich von allen vorhergehend beschriebenen Modulen und verdeutlichen die Anpassungsfähigkeit der vorliegenden Erfindung.
  • 8A ist eine Draufsicht der Metallplatte 200, die den Umriss von vier Klemmelementen 202 darstellt, die mit einem bekannten Vorgang aus einem Metallrahmen gestanzt werden, um in einer der Ausführungsbeispiele der vorliegenden Erfindung verwendet zu werden. Daher können die Klemmelemente 202 in Gruppen angeordnet und bandförmig hergestellt werden. 8B ist die Seitenansicht zweier Klemmelemente 202, nachdem diese aus der in 8A dargestellten Metallplatte gestanzt und in die in 3B verwendeten Klemmelemente geformt wurden. Wie in 8B dargestellt, haben die Klemmelemente 202 Rillen 204, die in sie geformt wurden, um das Anheften des Lots zu verbessern.
  • 9A ist die Draufsicht eines Formwerkzeuges 210 für eine Mehrzahl von teilweise eingekapselten Modulen 212. Wenn die in 5 dargestellten Module mit Anschlusspins 140 geformt werden, würden die Module 140 in einzelnen Formen geformt werden. 9B ist eine Bodenansicht des in den 3A bis 3C dargestellten Typs eingekapselter Module 66, nachdem diese vom Formwerkzeug 210 getrennt wurden. Es ist ersichtlich, dass jedes der Module ohne Anschlusspins in dem Formwerkzeug 210 geformt werden kann.
  • 10 ist eine isometrische Teilquerschnittsansicht eines Leistungshalbleitergehäuses 300 gemäß eines anderen Ausführungsbeispiels der vorliegenden Erfindung. Das Gehäuse 300 hat einen Leiterrahmenaufbau mit drei separaten Segmenten, einem Steuersegment oder Gate-Segment 302, einem ersten stromführenden Segment oder Source-Segment 304, und einem zweiten stromführenden Segment oder Drain-Segment 306. Das Gate-Segment 302 umfasst einen externen Anschlusspin 308, der aus dem einkapselnden Material herausragt und Teil eines dickeren Teils 312 des Gate-Segments 302 ist. Eine vertikale Fläche 314 bildet die Grenze zwischen dem dickeren Teil 312 und einem dünneren Teil 316 des Gate-Segments 302.
  • Das Source-Segment 304 hat drei externe Anschlüsse 318, die aus dem einkapselnden Material 310 herausragen und die Teil von drei dickeren Teilen 320 des Source-Segments 304 sind. Vertikale Flächen 322 bilden die Grenze zwischen den dickeren Teilen 320 und dünneren Teilen 324 des Source-Segments 304. Der dünnere Teil 324 ist Teil des Hauptkörpers des Source-Segments 304, das an ein Halbleiterbauelement 326 angefügt ist und im Wesentlichen unter diesem Bauelement liegt. Ein anderer dickerer Teil 328 erstreckt sich unter einem Teil des Hauptkörpers des Source-Segments 304. Das Source-Segment 304 hat zwei Trennstege 330 und 332 (dargestellt in 11), die verwendet werden, um das Source-Segment zu fixieren, wenn das Halbleitergehäuse 300 zusammengefügt wird.
  • Das Drain-Segment 306 hat vier externe Anschlüsse 334, die aus dem einkapselnden Material 310 herausragen und Teil von vier dickeren Teilen 336 des Drain-Segments 306 sind. Vertikale Flächen 338 bilden die Grenze zwischen den dickeren Teilen 336 und dünneren Teilen 340 des Drain-Segments 306.
  • Das Halbleiterbauelement 326 ist sowohl an das Gate-Segment 302 als auch an das Source-Segment 304 angebracht. Das Halbleiterbauelement kann ein Flipchip-Leistungs-MOSFET sein, dessen Gate mittels eines Lothöckers 342 und Lot 344 an das Gate-Segment 302 angebracht ist, und dessen Source mittels Lothöcker 346 und Lot 344, von denen nicht alle in 10 dargestellt sind, an das Source-Segment 304 angebracht ist.
  • Auf der Oberfläche des Halbleiterbauelements 300 ist ein Bolzen (englisch: stud) oder Klemmelement 350 angebracht, das ein Drain-Klemmelement 350 mit einer Oberfläche 352 und drei gekrümmten Teilen 354, von denen jedes ein gabelförmiges Ende 356 hat, sein kann. Die gabelförmigen Enden 356 sind mit Lot 344 an das Drain(englisch: emitter)-Segment 306 angefügt. Jedes der gabelförmigen Enden 356 endet in einen abgerundeten Teil 360 (dargestellt in 11 und 15), der derart geformt ist, dass er der Form der Lothöcker 342, 346 auf dem Halbleiterbauelement 326 entspricht. Das Drain-Klemmelement 350 ist halb angeätzt, um im mittleren Teil von drei Oberflächenkanten des Klemmelements ausgesparte Bereiche 362 zu bilden. Zusammen mit dem einkapselnden Material 310 helfen die ausgesparten Bereiche 362, dass das Drain-Klemmelement 350 in seiner Position befestigt wird. Das einkapselnde Material 310 erstreckt sich von der Oberfläche bis zu der Bodenfläche des Gehäuses 300, wobei es die Oberfläche 352 des Drain-Klemmelements 350, den dickeren Teil 312 des Gate-Segments 302, die dickeren Teile 320 und 328 des Source-Segments 304 und die dickeren Teile 336 des Drain-Segments 306 freilässt.
  • 11 ist ein Explosionsbild des in 10 dargestellten Leistungshalbleitergehäuses 300 ohne das einkapselnde Material 310, wodurch eine bessere Ansicht der übrigen Komponenten des Gehäuses 300 ermöglicht wird.
  • 12 ist eine Draufsicht 370, in der das einkapselnde Material 310 im Umriss dargestellt ist, auf das Halbleitergehäuse 300, bei dem die Leiterrahmenaufbausegmente 302, 304 und 306 mit einem Teil 372 des Leiterrahmens vor der Vereinzelung des Gehäuses 300 verbunden sind. Wie in 12 dargestellt, erstrecken sich die vertikalen Grenzen 338 zwischen dem dickeren Teil 336 und dem dünneren Teil 340 des Drain-(engl. Emitter)Segments 306 senkrecht zur 12 sowie parallel zu den Enden der externen Anschlusspins 334. Die gestrichelten Linien 374 kennzeichnen das Ende der externen Anschlusspins 308, 318 und 334, wenn das Gehäuse 300 vereinzelt wird.
  • Die 13 und 14 sind jeweils isometrische Drauf- und Bodenansichten des in 10 dargestellten Halbleitergehäuses 300. Wie in 14 dargestellt, liegen die dickeren Teile des Gate-Segments 302, des Source-Segments 304 und des Drain-(engl. Emitter)Segments 306 des Leiterrahmenaufbaus an der Unterseite des Gehäuses 300 frei, während die dünneren Teile der drei Segmente 302, 304 und 306 innerhalb des einkapselnden Materials 310 eingeschlossen sind. Die freiliegende Fläche 380 des dickeren Teils 328 des Source-Segments 304 ist mit den Drain-Anschlüssen 318 verbunden und kann anstelle der oder zusätzlich zu den Drain-Anschlüssen 318 zur elektrischen Kontaktierung der Source des MOSFET 326 verwendet werden. Die freiliegende Fläche 380 kann auch auf eine Metallfläche (engl. metal island) einer bedruckten Leiterplatte (PCB) gelötet werden, um eine zusätzliche Wärmeableitung, weg von dem Halbleiter-Rohchip 326, bereitzustellen.
  • 15 ist eine erste diagrammhafte Querschnittsansicht entlang der in 13 dargestellten Linie 15-15.
  • 16 ist eine zweite diagrammhafte Querschnittsansicht entlang der in 13 dargestellten Linie 16-16.
  • 17 ist eine isometrische Draufsicht des in 10 dargestellten Halbleitergehäuses 300, wobei der Umriss des einkapselnden Materials 310 durch gestrichelte Linien angedeutet ist;
  • 18 ist eine isometrische Bodenansicht des in 10 dargestellten Halbleitergehäuses 300, wobei der Umriss des einkapselnden Materials 310 durch gestrichelte Linien angedeutet ist; und
  • die 19A, 19B, 19C, 19D, 19E, 19F, 19G, 19H, 19I, 19J, 19K und 19L sind isometrische Ansichten des in 10 dargestellten Halbleitergehäuses 300 in unterschiedlichen Zuständen während des Zusammenfügens des Gehäuses 300. 19A stellt den Boden des Klemmelements 350 dar. Es ist ersichtlich, dass, obwohl nur ein einzelnes Klemmelement 350 dargestellt ist, das Klemmelement 350 während dieses Teils des Zusammenfügverfahrens mit anderen Klemmelementen 350 verbunden ist. Der Halbleiter-Rohchip 326 wird mittels der folgenden Schritte mit seiner Rückseite an das Klemmelement 350 gelötet: Platzieren von Weichlot auf das Klemmelement 350, Platzieren des Halbleiter-Rohchips 326 auf das Weichlot, und Wiederaufschmelzen des Lots, um eine Lotverbindung 400 zwischen dem Halbleiter-Rohchip 326 und dem Klemmelement 350 zu bilden.
  • Anschließend werden Kupferhöcker oder Waferlevel-Kugeltropfen (englisch: wafer level ball drops) auf die Oberseite des Halbleiter-Rohchips platziert, um die Lothöcker 342 und 246, so wie in 19C dargestellt, zu bilden. In 19D wird das Klemmelement 350 von den anderen mit ihm verbundenen Klemmelementen getrennt oder vereinzelt.
  • 19E stellt den Bereich 372 des in 12 dargestellten Leiterrahmens dar, nachdem Lotpaste 402 auf den Bereich 372 platziert wurde. Die in 19D dargestellte Anordnung wird über den Bereich 372 platziert und wird durch das Wiederaufschmelzen der Lotpaste mit dem Bereich 372 verlötet, um die in 19F dargestellte Anordnung zu bilden. Die Wärmeenergie die benötigt wird, um die Lotpaste wiederaufzuschmelzen, ist geringer als die Wärmeenergie die benötigt wird, um das in 19B auf das Klemmelement 350 aufgebrachte Weichlot zu erweichen. Daher wird die Verbindung zwischen dem Klemmelement 350 und dem Halbleiter-Rohchip 326 nicht beeinträchtigt.
  • Anschließend wird das einkapselnde Material 310, unter Verwendung eines folienunterstützten Formverfahrens, auf die in 19 dargestellte Anordnung geformt, so wie in 19G dargestellt. Die Anordnung wird dann mit Wasserstrahl-Entgraten (englisch: wafer jet deflash) (19H) und Laserbeschriften (19I) bearbeitet.
  • Das Gehäuse 300 wird dann von den Leiterrahmen getrennt, um die in 19J dargestellte Anordnung zu bilden. Die Anordnung wird dann getestet (19K), verpackt und verschickt (19L).
  • Die Erfindung wurde im Detail mit speziellem Bezug auf bestimmte bevorzugte Ausführungsbeispiele der Erfindung beschrieben, allerdings ist ersichtlich, dass Variationen und Modifikationen innerhalb des Sinn- und Geltungsbereichs der Erfindung ausgeführt werden können.
  • Zusammenfassung
  • Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
  • Ein integriertes Leistungsbauelementmodul mit einem Leiterrahmenaufbau mit ersten und zweiten voneinander beabstandeten Kontaktstellen und einem oder mehreren gemeinsamen Source-Drain-Anschlüssen, die zwischen der ersten und zweiten Kontaktstelle angeordnet sind, einem ersten und zweiten Transistor, die per Flipchip-Montage jeweils an der ersten und zweiten Kontaktstelle angebracht sind, wobei die Source des zweiten Transistors elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist, und ein erstes Klemmelement am Drain des ersten Transistors angebracht ist und elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist. In einer anderen Ausführungsform ein teilweise eingekapseltes anschlusspinloses Leistungs-Quad-Flat-Gehäuse mit einem Feiliegenden-Oberen-Thermischen-Drain-Klemmelement, das im Wesentlichen senkrecht dazu ist, und einen Freiliegenden-Oberen-Thermischen-Drain-Klemmelement-Gekrümmten-Kontaktbolzen und eine Freiliegende-Thermischen-Source-Kontaktstelle aufweist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 11/829793 [0001]
    • - US 2005/0285238 A1 [0007]
    • - US 11/026276 [0049]

Claims (24)

  1. Integriertes Leistungsbauelementemodul, das aufweist: – einen Leiterrahmenaufbau mit einer ersten und zweiten voneinander beabstandeten Kontaktstelle und einem oder mehreren gemeinsamen Source-Drain-Anschlüssen, die zwischen der ersten und der zweiten Kontaktstelle angeordnet sind; – einen ersten und einen zweiten Transistor, die per Flipchip-Montage jeweils an der ersten und zweiten Kontaktstelle angebracht sind, wobei die Source des zweiten Transistors elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist; und – ein erstes Klemmelement, das am Drain des ersten Transistors angebracht ist, und elektrisch leitend mit den einem oder den mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist.
  2. Modul nach Anspruch 1, wobei der erste und der zweite Transistor Metalloxidhalbleiterfeldeffekttransistoren (MOSFET) sind.
  3. Modul nach Anspruch 1, wobei der erste und der zweite Transistor jeweils ein High-Side- und ein Low-Side-Leistungstransistor sind, die Elemente eines Abwärtswandlers sind.
  4. Modul nach Anspruch 1, wobei der Leiterrahmenaufbau einen oder mehrere Drain-Anschlüsse umfasst, die an der Außenseite der zweiten Kontaktstelle angeordnet sind, und ein zweites Klemmelement umfasst, das am Drain des zweiten Transistors angebracht ist, und elektrisch leitend mit den einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind, verbunden ist.
  5. Modul nach Anspruch 1, wobei der Leiterrahmenaufbau, die Transistoren und das Klemmelement in einer Vergussmasse eingekapselt sind, wobei die Kontaktstellen des Leiterrahmenaufbaus und des Klemmelements freiliegen, um eine zweiseitige Kühlung des Moduls bereitzustellen.
  6. Integriertes Leistungsbauelementemodul, das aufweist: – einen Leiterrahmenaufbau mit einer ersten und einer zweiten voneinander beabstandeten Kontaktstelle, einem oder mehreren gemeinsamen Source-Drain- Anschlüssen, die zwischen der ersten und der zweiten Kontaktstelle angeordnet sind, und einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind; – einen ersten und einen zweiten Transistor, die per Flipchip-Montage jeweils an der ersten und zweiten Kontaktstelle angebracht sind, wobei die Source des zweiten Transistors elektrisch leitend mit den einem oder mehreren der gemeinsamen Source-Drain-Anschlüssen verbunden ist; – ein erstes Klemmelement, das am Drain des ersten Transistors angebracht ist und elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist; – ein zweites Klemmelement, das am Drain des zweiten Transistors angebracht ist, und elektrisch leitend mit den einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind, verbunden ist; und – Formmasse, die zum Bilden des Moduls den Leiterrahmenaufbau, die Transistoren und die Klemmelemente einkapselt.
  7. Modul nach Anspruch 6, wobei die Kontaktstellen des Leiterrahmenaufbaus und die Klemmelemente freiliegen und frei von Formmasse sind, um eine zweiseitige Kühlung des Moduls bereitzustellen.
  8. Modul nach Anspruch 6, wobei der erste und zweite Transistor Metalloxidhalbleiterfeldeffekttransistoren (MOSFET) sind.
  9. Modul nach Anspruch 6, wobei der erste und zweite Transistor jeweils High-Side- und Low-Side-Leistungstransistoren sind, die Elemente eines Abwärtsreglers sind.
  10. Modul nach Anspruch 6, wobei der eine oder die mehreren gemeinsamen Source-Drain-Anschlüsse aufgebaut sind, um getrennt zu werden, so dass zwei einzelne unabhängige Transistorgehäuse gebildet werden können.
  11. Modul nach Anspruch 6, wobei der Leiterrahmenaufbau zwischen der ersten und der zweiten Kontaktstelle einen Gate-Anschluss aufweist und wobei das erste Klemmelement elektrisch nicht an den Gate-Anschluss angefügt ist.
  12. Modul nach Anspruch 6, wobei das erste Klemmelement einen ebenen Teil und abwärts erstreckende Anschlüsse aufweist, die elektrisch leitend mit den gemeinsamen Source-Drain-Anschlüssen des Leiterrahmenaufbaus verbunden sind; und wobei das zweite Klemmelement einen ebenen Teil und nach unten erstreckende Anschlüsse aufweist, die elektrisch leitend mit den einem oder mehreren Drain-Anschlüssen des Leiterrahmenaufbaus verbunden sind, die an der Außenseite der zweiten Kontaktstelle angeordnet sind.
  13. Modul nach Anspruch 12, wobei der Leiterrahmenaufbau zwischen der ersten und zweiten Kontaktstelle einen Gate-Anschluss aufweist und wobei das erste Klemmelement keine sich abwärts erstreckenden Anschlüsse aufweist, um elektrisch leitend mit dem Gate-Anschluss verbunden zu werden.
  14. Modul nach Anspruch 6, wobei Leiterrahmenaufbau gestaltet ist, um einen Anschlussflächen-Anordnung aufzuweisen, die in ein Modul ohne Anschlusspins umgewandelt werden kann, indem die Anschlussbereiche des Moduls abgetrennt werden.
  15. Modul nach Anspruch 6, wobei die gemeinsamen Source-Drain-Anschlüsse teilweise voneinander getrennt werden, um die Verbindung zu trennen, und wobei eine gemeinsame Wärmesenke an das erste und zweite Klemmelement angebracht ist und diese verbindet.
  16. Modul nach Anspruch 6, das einen integrierten Schaltkreis umfasst, der an den Leiterrahmenaufbau angebracht ist und elektrisch leitend mit dem ersten und zweiten Transistor verbunden ist, und der integrierte Schaltkreis von der Formmasse eingekapselt ist, um ein einzelnes Modul zu bilden.
  17. Verfahren zur Herstellung eines integrierten Leistungsbauelementemoduls, wobei das Verfahren aufweist: – Bereitstellen eines Leiterrahmenaufbaus mit einer ersten und zweiten voneinander beabstandeten Kontaktstelle, einem oder mehreren gemeinsame Source-Drain-Anschlüssen, die zwischen den Kontaktstellen angeordnet sind, und einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind; – Anbringen eines ersten und eines zweiten Transistors mit Flipchip-Montage an jeweils der ersten und zweiten Kontaktstelle, wobei die Source des zweiten Transistors elektrisch leitend mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen verbunden ist; – Anbringen eines ersten Klemmelements am Drain des ersten Transistors und elektrisches Verbinden des ersten Klemmelements mit den einem oder mehreren gemeinsamen Source-Drain-Anschlüssen; – Anbringen eines zweiten Klemmelements am Drain des zweiten Transistors und elektrisches Verbinden des zweiten Klemmelements mit den einem oder mehreren Drain-Anschlüssen, die an der Außenseite der zweiten Kontaktstelle angeordnet sind; und – Einkapseln des Leiterrahmenaufbaus, der Transistoren und der Klemmelemente mit einer Formmasse, um das Modul zu bilden.
  18. Verfahren nach Anspruch 17, wobei die Kontaktstellen des Leiterrahmenaufbaus und die Klemmelemente freiliegen und frei von Formmasse sind, um eine zweiseitige Kühlung des Moduls bereitzustellen.
  19. Verfahren nach Anspruch 17, wobei der erste und zweite Transistor Metalloxidhalbleiterfeldeffekttransistoren (MOSFET) sind.
  20. Verfahren nach Anspruch 17, wobei der erste und zweite Transistor jeweils High-Side- und Low-Side-Leistungstransistoren sind, die Elemente eines Abwärtswandlers sind.
  21. Teilweise eingekapseltes Halbleitergehäuse mit einem freiliegenden oberen thermischen Klemmelement das eine Mehrzahl von umgebogenen gekrümmten Teilen, die im Wesentlichen senkrecht zu dem freiliegenden oberen Teil des thermischen Klemmelements sind, aufweist und einer freiliegenden thermischen Leiterrahmenaufbau-Kontaktstelle.
  22. Gehäuse nach Anspruch 21, wobei das obere thermische Klemmelement eine oder mehrere Aussparungen an einer oder mehreren oberen Seitenkanten hat, die mit dem eingekapselten Material gefüllt sind.
  23. Gehäuse nach Anspruch 21, ferner einen Halbleiterbaustein umfassend, der an das Klemmelement und einen Leiterrahmenaufbau angebracht ist, mit drei einzelnen Segmenten, die planparallel sind.
  24. Verfahren zum Herstellen eines teilweise eingekapselten Halbleitergehäuses, das die Schritte aufweist: – Bereitstellen eines planparallelen Leiterrahmenaufbaus mit drei separaten Segmenten, einem Steuersegment, einem ersten Hochstromsegment und einem zweiten Hochstromsegment; – Anbringen eines Halbleiterbauelements an das Steuersegment und das erste Stromsegment; – Anbringen eines Klemmelements an eine Seite des Halbleiterbauelements, die dem Leiterrahmenaufbau gegenüberliegt, wobei das Klemmelement eine Mehrzahl von gekrümmten Teilen aufweist, und die Mehrzahl der gekrümmten Teile an das zweite Stromsegment angebracht sind; und – teilweises Einkapseln des Leiterrahmenaufbaus, des Halbleiterbauelements und des Klemmelements mit Formmasse, um das Gehäuse zu bilden.
DE112008001657T 2007-07-27 2008-07-21 Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung Withdrawn DE112008001657T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/829,793 US7663211B2 (en) 2006-05-19 2007-07-27 Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US11/829,793 2007-07-27
PCT/US2008/070611 WO2009017999A2 (en) 2007-07-27 2008-07-21 Dual side cooling integrated power device package and module and methods of manufacture

Publications (1)

Publication Number Publication Date
DE112008001657T5 true DE112008001657T5 (de) 2010-06-10

Family

ID=40316927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008001657T Withdrawn DE112008001657T5 (de) 2007-07-27 2008-07-21 Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung

Country Status (8)

Country Link
US (1) US7663211B2 (de)
JP (1) JP2010534937A (de)
KR (1) KR101324905B1 (de)
CN (2) CN107068641A (de)
DE (1) DE112008001657T5 (de)
MY (1) MY149499A (de)
TW (1) TWI450373B (de)
WO (1) WO2009017999A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698086B2 (en) 2012-07-05 2017-07-04 Infineon Technologies Ag Chip package and method of manufacturing the same
WO2022112233A1 (de) 2020-11-27 2022-06-02 Robert Bosch Gmbh Schaltvorrichtung und verfahren zum herstellen einer schaltvorrichtung

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US8063472B2 (en) * 2008-01-28 2011-11-22 Fairchild Semiconductor Corporation Semiconductor package with stacked dice for a buck converter
US8193618B2 (en) * 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US8278756B2 (en) * 2010-02-24 2012-10-02 Inpaq Technology Co., Ltd. Single chip semiconductor coating structure and manufacturing method thereof
TWI427717B (zh) * 2010-12-28 2014-02-21 Alpha & Omega Semiconductor Cayman Ltd 一種倒裝晶片的封裝方法
US8344464B2 (en) 2011-05-19 2013-01-01 International Rectifier Corporation Multi-transistor exposed conductive clip for high power semiconductor packages
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
US9478484B2 (en) 2012-10-19 2016-10-25 Infineon Technologies Austria Ag Semiconductor packages and methods of formation thereof
US8963303B2 (en) 2013-02-22 2015-02-24 Stmicroelectronics S.R.L. Power electronic device
US9070721B2 (en) 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
JP6147588B2 (ja) 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
US9355942B2 (en) * 2014-05-15 2016-05-31 Texas Instruments Incorporated Gang clips having distributed-function tie bars
US9673097B2 (en) * 2015-05-11 2017-06-06 Texas Instruments Incorporated Integrated clip and lead and method of making a circuit
CN106601694B (zh) * 2015-10-16 2020-09-15 台达电子工业股份有限公司 堆叠结构及其制造方法
US9496208B1 (en) * 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
US10189535B1 (en) * 2016-10-12 2019-01-29 Arnott T&P Holding, Llc Motorcycle display unit system and method
DE102016220553A1 (de) * 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul
KR102213604B1 (ko) 2017-02-15 2021-02-05 매그나칩 반도체 유한회사 반도체 패키지 장치
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
KR102153159B1 (ko) 2017-06-12 2020-09-08 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지
US10319670B2 (en) 2017-10-20 2019-06-11 Semiconductor Components Industries, Llc Package including multiple semiconductor devices
KR20190071111A (ko) * 2017-12-14 2019-06-24 삼성전자주식회사 엑스선 검사 장비 및 이를 이용하는 반도체 장치 제조 방법
US10916931B2 (en) * 2018-01-15 2021-02-09 Infineon Technologies Ag Temperature sensing and fault detection for paralleled double-side cooled power modules
US10553517B2 (en) 2018-01-18 2020-02-04 Semiconductor Components Industries, Llc High power module semiconductor package with multiple submodules
US10438877B1 (en) 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads
CN108646159B (zh) * 2018-03-14 2020-06-16 北京工业大学 一种微型焊点热电耦合测试方法
US10665525B2 (en) 2018-05-01 2020-05-26 Semiconductor Components Industries, Llc Heat transfer for power modules
US11075137B2 (en) 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
US10991670B2 (en) 2018-09-28 2021-04-27 Semiconductor Components Industries, Llc Semiconductor device assemblies including spacer with embedded semiconductor die
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
DE102018130147A1 (de) 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
IT201800020998A1 (it) 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11222832B2 (en) 2019-02-11 2022-01-11 Semiconductor Components Industries, Llc Power semiconductor device package
US10964628B2 (en) * 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US11515244B2 (en) 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US11121055B2 (en) * 2020-01-10 2021-09-14 Semiconductor Components Industries, Llc Leadframe spacer for double-sided power module
DE102020108916A1 (de) * 2020-03-31 2021-09-30 Infineon Technologies Ag Package mit Clip und Konnektor über elektronischen Komponenten
EP4270476A1 (de) * 2022-04-29 2023-11-01 Infineon Technologies Austria AG Halbleitergehäuse und verfahren zum markieren eines halbleitergehäuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167742A1 (en) 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
US20050285238A1 (en) 2004-06-24 2005-12-29 Joshi Rajeev D Integrated transistor module and method of fabricating same
US20080023807A1 (en) 2006-05-19 2008-01-31 Noquil Jonathan A Dual side cooling integrated power device package and module and methods of manufacture

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US5796159A (en) 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
JPH09326463A (ja) * 1996-05-09 1997-12-16 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
US6740969B1 (en) * 1999-08-25 2004-05-25 Renesas Technology Corp. Electronic device
JP3639514B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
JP2002124596A (ja) * 2000-10-18 2002-04-26 Hitachi Ltd 半導体装置およびその製造方法
KR100421033B1 (ko) * 2000-11-22 2004-03-04 페어차일드코리아반도체 주식회사 열전달 효율이 높은 전력용 패키지
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
TWI265611B (en) 2003-03-11 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US7301235B2 (en) 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7622934B2 (en) 2004-07-23 2009-11-24 Electronic Bio Sciences, Llc Method and apparatus for sensing a time varying current passing through an ion channel
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
US7298134B2 (en) 2004-10-12 2007-11-20 Elster Electricity, Llc Electrical-energy meter adaptable for optical communication with various external devices
JP4575955B2 (ja) * 2004-11-23 2010-11-04 シリコニックス インコーポレーテッド 半導体パッケージ及びその製造方法
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US7503695B2 (en) * 2004-12-01 2009-03-17 Anderson Dale A Device and method for holding open decoy bags
US7256479B2 (en) 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US7476976B2 (en) 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
US7285849B2 (en) 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20070132073A1 (en) * 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167742A1 (en) 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
US20050285238A1 (en) 2004-06-24 2005-12-29 Joshi Rajeev D Integrated transistor module and method of fabricating same
US20080023807A1 (en) 2006-05-19 2008-01-31 Noquil Jonathan A Dual side cooling integrated power device package and module and methods of manufacture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698086B2 (en) 2012-07-05 2017-07-04 Infineon Technologies Ag Chip package and method of manufacturing the same
DE102013106936B4 (de) * 2012-07-05 2020-08-13 Infineon Technologies Ag Chip-Baustein und Verfahren zu seiner Herstellung
WO2022112233A1 (de) 2020-11-27 2022-06-02 Robert Bosch Gmbh Schaltvorrichtung und verfahren zum herstellen einer schaltvorrichtung
DE102020214912A1 (de) 2020-11-27 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltvorrichtung, elektrischer Energiespeicher, Vorrichtung und Verfahren zum Herstellen einer Schaltvorrichtung

Also Published As

Publication number Publication date
CN101681897B (zh) 2017-04-12
WO2009017999A2 (en) 2009-02-05
WO2009017999A3 (en) 2009-04-02
US20080023807A1 (en) 2008-01-31
MY149499A (en) 2013-09-13
JP2010534937A (ja) 2010-11-11
US7663211B2 (en) 2010-02-16
TWI450373B (zh) 2014-08-21
KR20100039293A (ko) 2010-04-15
KR101324905B1 (ko) 2013-11-04
CN101681897A (zh) 2010-03-24
TW200913201A (en) 2009-03-16
CN107068641A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE10101086B4 (de) Leistungs-Moduleinheit
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE112009001315T5 (de) Vollbrückenmodul mit vier MOSFETs
DE102009056787A1 (de) Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE112007001227T5 (de) Flip-Chip-MLP mit gefalteter Wärmesenke
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102008023127A1 (de) Halbleiterbauelement
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE112007001992T5 (de) Halbleiterchip-Package mit gestapelten Chips und Wärmesenkenaufbauten
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102014117953A1 (de) Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination