DE112009001315T5 - Vollbrückenmodul mit vier MOSFETs - Google Patents

Vollbrückenmodul mit vier MOSFETs Download PDF

Info

Publication number
DE112009001315T5
DE112009001315T5 DE112009001315T DE112009001315T DE112009001315T5 DE 112009001315 T5 DE112009001315 T5 DE 112009001315T5 DE 112009001315 T DE112009001315 T DE 112009001315T DE 112009001315 T DE112009001315 T DE 112009001315T DE 112009001315 T5 DE112009001315 T5 DE 112009001315T5
Authority
DE
Germany
Prior art keywords
source
mosfets
gate
contacts
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112009001315T
Other languages
English (en)
Inventor
Yong Liu
Qiuxiao Suzhou Qian
Jiang Yuan Suzhou Zhang
Mike Santa Clara Speed
JungTae Bucheon-si Lee
Luke H. Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112009001315T5 publication Critical patent/DE112009001315T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Ein eingossenes, anschlussdrahtloses, gehäustes Halbleiter-Multichipmodul umfassend:
erste und zweite MOSFET-Paare;
elektrisch isolierende Gießmasse, die die MOSFETs ummantelt;
ein erstes Array von Source-Kühlkörpern, die wenigstens teilweise aus der ummantelnden Gießmasse freiliegen, für das Ableiten von Wärme an die Umgebung des Moduls, und ein zweites Array von Drain-Kühlkörpern, die wenigstens teilweise aus der ummantelnden Gießmasse für das Ableiten von Wärme von den Drain-Anschlüssen an die Umgebung freiliegen; und
eine Vielzahl von aus der ummantelnden Gießmasse freiliegenden anschlussdrahtlosen Gehäusekontakten, die in einer gemeinsamen Ebene einer Seite des Moduls angeordnet sind, um elektrischen Kontakt mit den Source-, Gate- und Drain-Anschlüssen der MOSFETs herzustellen.

Description

  • Querverweis auf verbundene Anmeldungen
  • Diese Anmeldung beansprucht die Priorität der U. S. Patentanmeldung Nr. 12/128,130, angemeldet am 28. Mai 2008.
  • Hintergrund der Erfindung
  • Viele Vorrichtungen, wie Motoren, Verstärker und Hintergrundbeleuchtungen für Flüssigkristalldisplays werden über eine Anordnung von vier MOSFETs mit Strom versorgt. Die Anordnung ist allgemein bekannt als Vollbrücke oder H-Brücke. Eine Steuerschaltung für die Vollbrücke weist einen Oszillator und einen Pulsbreitenmodulator für die Erzeugung von Gate-Steuersignalen auf. Die Ausgänge der Steuerschaltung sind zur Erhöhung der Spannung des Gate-Steuersignals auf einen für die MOSFETs geeigneten Wert mit Gatetreibern verbunden. Die Gatetreiber können auch eine Trennung der MOSFETs vom durch den Oszillator der Steuerschaltung erzeugten Rauschen bewirken.
  • Die Steuerschaltung und die Gatetreiber können selbst zu einer einzigen Schaltung vereinigt und in ein oder mehrere kleine Gehäuse eingebaut sein, wie zum Beispiel vergossene, anschlussdrahtlose Gehäuse. Solche Gehäuse erfordern eine kleine Grundfläche und ein kleines Volumen. Jedoch sind die Abmessungen jedes MOSFETs ebenso groß wie oder größer als die Steuerschaltung. Die MOSFETs können einzeln gehäust (in ein Gehäuse eingebracht) und mit der Steuerschaltung auf der Schaltungsleiterplatine des gesteuerten Systems verschaltet werden. Vier einzelne MOSFETs verbrauchen jedoch viel Platz und Raum für die Steuerschaltung. Da die Systeme jedoch schrumpfen, wird die Größe der Grundfläche und des Volumens für die Steuerschaltung und werden die Gehäuse der MOSFETs ebenfalls verkleinert.
  • Um das Problem, immer mehr Bauteile in immer kleiner werdenden Raum packen und die thermische und elektrische Performance von gehäusten Bauelementen verbessern zu wollen, anzugehen, haben die auf diesem Gebiet tätigen Fachleute vier MOSFETs gemeinsam in einem einzigen Gehäuse untergebracht. Ein typisches Gehäuse für eine Vollbrücke aus MOSFETs hat zwei MOSFETs auf der hohen Seite und zwei MOSFETs auf der niederen Seite. Die vier MOSFETs sind in einem linearen Array angeordnet, einer neben dem anderen. Ein typisches Gehäuse für vier MOSFETs ist 29 × 13 × 3,15 mm groß und hat 20 Anschlusspins, davon 10 Pins auf jeder Längsseite von 29 mm Länge, siehe 2. Die Gehäusebauart ist als thin shrink small outline package (TSSOP) oder als small outline integrated circuit (SOIC) bekannt. Das Gehäuse hat verschiedene Nachteile. Es ist nicht nur groß sondern hat auch eine schlechte thermische und elektrische Performance. Außerdem sind seinen Materialien einschließlich des Anschlussrahmens (leadframe) und des Ummantelungs- bzw. Einkapselungsmaterials teuer.
  • Kurze Zusammenfassung der Erfindung
  • Ein eingegossenes, anschlussdrahtloses (leadless), gehäustes Halbleiter-Multichipmodul umfasst vier MOSFETs für einen Vollbrücken-Schaltkreis. Die MOSFETs können zwei n-Kanal und zwei p-Kanal-MOSFETs oder vier MOSFETs der gleichen Bauart sein, dennoch werden dann vier n-Kanal-MOSFETs bevorzugt. Wenigstens sechs Beispiele von Brücken-Modulen sind hier umfasst. Die Gehäuse der Module haben eine kleinere Grundfläche als die TSSOP Gehäuse des Standes der Technik und ein geringeres Volumen.
  • In einigen Beispielen haben die Gehäuse zwei Anschlussrahmen für den Zusammenbau der MOSFETs. Vor allem Bauelemente mit zwei n-Kanal- und zwei p-Kanal MOSFETs sind zwischen zwei Anschlussrahmen bzw. Leadframes (auch Chipträger genannt) angeordnet und mit einer elektrisch isolierenden Gießmasse eingehäust bzw. ummantelt. Das resultierende Gehäuse bzw. Package hat vier obere aus der Gießmasse freiliegende Kühlkörper bzw. Wärmesenken zur Ableitung der Wärme von den MOSFETs an die Umgebung. Keinerlei Drahtverbindungen sind erforderlich. Dies kann den On-Widerstandswert RDSon signifikant verringern. Der obere Anschlussrahmen bzw. derjenige für die Source- und Drain-Anschlüsse kann an die Source-Anschlüsse und die Drain-Anschlüsse der Brücken-MOSFETs angelötet sein. Eine alternative Verbindungstechnik verwendet leitfähiges Band bei den Source-Anschlüssen zum Verbinden des Anschlussrahmens mit den Source-Anschlüssen und Drahtverbindungen zum Verbinden der Gate-Anschlüsse mit den anschlussdrahtlosen Gehäusekontakten.
  • Ausführungsbeispiele mit vier MOSFETs gleicher Bauart enthalten zwei Anschlussrahmen mit zwei Ebenen, die durch einen einstückigen Körperabschnitt zum Verbinden eines Source-Anschlusses des einen MOSFET mit dem Drain-Anschluss eines anderen MOSFET miteinander verbunden sind. Zwei derartige Verbände sind in dem Vollbrücken-Modul enthalten. Bandverbindungen, Drahtverbindungen und Klammerverbindungen verbinden die Source Anschlüsse und die Gate-Anschlüsse mit anschlussdrahtlosen Gehäusekontakten (pads).
  • Kurze Beschreibung der Zeichnungen
  • 1 einen Schaltkreis eines ersten Ausführungsbeispiels eines Schaltkreises mit vier MOSFETs.
  • 2 zeigt ein TSSOP Gehäuse des Standes der Technik.
  • 3 und 4 sind Ansichten von oben und unten eines Drain-Anschlussrahmens des ersten Ausführungsbeispiels.
  • 5 und 6 sind Ansichten von oben und unten des zweiten oder Source- und Gate-Anschlussrahmens des Gehäuses des ersten Ausführungsbeispiels.
  • 7 ist eine vergrößerte Draufsicht auf den Anschlussrahmen für die Source- und Gate-Anschlüsse des ersten Ausführungsbeispiels.
  • 8 ist eine Ansicht des Anschlussrahmens für die Source- und Gate-Anschlüsse des ersten Ausführungsbeispiels.
  • 9 ist ein Beispiel einer Matrix für eine Vielzahl von Anschlussrahmen für die Drain-Anschlüsse des ersten Ausführungsbeispiels.
  • 10 ist eine Matrix einer Vielzahl von Anschlussrahmen für die Source- und Gate-Anschlüsse des ersten Ausführungsbeispiels.
  • 11 ist eine Seitenansicht von 10.
  • 12 zeigt eine Draufsicht auf einen zusammengesetzten Satz von vier MOSFETs mit Anschlussrahmen für Drain- und Source-Anschlüsse.
  • 13 ist eine letzte Ansicht der Gruppe in Schritt 76 der 15.
  • 14 ist eine andere letzte Ansicht der Gruppe in Schritt 76 der 15.
  • 15 zeigt eine Folge von Schritten für den Zusammenbau und das Einhäusen bzw. die Ummantelung eines Gehäuses für vier MOSFETs des ersten Ausführungsbeispiels.
  • 16 bis 18 stellen Außenansichten einer Ausführungsform des Moduls des ersten Ausführungsbeispiels dar.
  • 19 bis 22 zeigen Außenansichten eines zweiten Ausführungsbeispiels.
  • 23 und 24 zeigen Ansichten von oben und unten des Anschlussrahmens für Source- und Gate-Anschlüsse des zweiten Ausführungsbeispiels.
  • 25 zeigt eine Baugruppe der MOSFETs und die Anschlussrahmen für das zweite Ausführungsbeispiel.
  • 26 zeigt ein Verfahren zum Herstellen und Einhäusen bzw. Ummanteln einer Gruppe von vier MOSFETs in ein Gehäuse (Package) bei dem zweiten Ausführungsbeispiel.
  • 27 bis 30 zeigt eine dritte Ausführungsform eines Gehäuses für vier MOSFETs.
  • 31 bis 34 zeigt eine alternative Ausführungsform eines in den 28 bis 30 dargestellten Gehäuses für vier MOSFETs.
  • 35 zeigt einen Schaltkreis für ein MOSFET-Gehäuse mit vier n-Kanal-MOSFETs.
  • 36 zeigt einen Schaltkreis für ein MOSFET-Gehäuse mit vier n-Kanal-MOSFETs mit intern verbundenen gemeinsamen Drain-Anschlüssen.
  • Fig. sieht 37 und 38 zeigen perspektivische Ansichten eines zweiseitigen (bi-level) Anschlussrahmens für vier MOSFETs und ein zusammengebautes Gehäuse für vier MOSFETs.
  • 39 und 40 zeigen Außenansichten des Gehäuses für vier n-Kanal-MOSFETs der
  • 37 und 38.
  • 41 bis 43 zeigen weitere Details eines Gehäuses für vier n-Kanal-MOSFETs.
  • 44 zeigt die Schritte für den Zusammenbau des 5. Ausführungsbeispiels eines Gehäuses für vier n-Kanal-MOSFETs.
  • 45 und 46 zeigen perspektivische Ansicht eines sechsten Ausführungsbeispiels eines Gehäuses für vier n-Kanal-MOSFETs.
  • 47 bis 50 zeigen perspektivische Ansichten von innen und außen eines 7. Ausführungsbeispiels eines Gehäuses für vier n-Kanal-MOSFETs.
  • Ausführliche Beschreibung der Erfindung
  • In 1 ist ein elektrischer Schaltkreis für eine 2×2 Anordnung von MOSFETs 10, 12, 14 und 16, die innerhalb des Moduls 100 vorgesehen sind, gezeigt. Das in 1 dargestellte Ausführungsbeispiel hat zwei p-Kanal-MOSFETs 10,12 und zwei n-Kanal-MOSFETs 14, 16. Auf dem vorliegenden Fachgebiet tätige Fachleute verstehen, dass eine Vollbrücke auch mit vier n-Kanal MOSFETs und vier p-Kanal MOSFETs aufgebaut werden kann. Beispiele solcher Brücken sind weiter unten einbezogen. Der p-Kanal MOSFET 10 und der n-Kanal MOSFET 14 bilden die niedere Seite der Brücke. Der p-Kanal MOSFET 12 und der n-Kanal MOSFET 16 bilden die hohe Seite der Brücke. Die Drain-Anschlüsse der niederen Seite der MOSFETs sind in üblicher Weise ausgebildet so wie es auch die Drain-Anschlüsse der hohen Seite der MOSFETs sind. Eingangssignale 21 bis 24 von nicht dargestellten Gatetreibern werden an die anschlussdrahtlosen Gate-Gehäusekontakte angeschlossen. Die Source-Anschlüsse der p-Kanal MOSFETs 10, 12 sind an anschlussdrahtlosen Gehäusekontakte angeschlossen, die ihrerseits mit einer Spannungsquelle verbunden werden, Vin. Die Source-Anschlüsse der n-Kanal MOSFETs 14, 15 sind an Masse angeschlossen. Ausgangsleitungen 26 und 28 sind an anschlussdrahtlosen Gehäusekontakte zur Stromversorgung der Hintergrundbeleuchtung eines nicht dargestellten Bildschirms angeschlossen. Die Betriebsweise des Brückenschaltkreises ist die übliche.
  • Die MOSFETs 10, 12 14, 16 sind zwischen zwei Anschlussrahmen (Leadframes) 30, 40 angeschlossen, wie dies im Einzelnen in den 3 bis 6 gezeigt ist. In der folgenden Beschreibung wird auf die ”Oberseite” jedes Anschlussrahmens als der Oberfläche Bezug genommen, die mit dem MOSFET in Kontakt steht. Die ”Unterseite” ist die Oberfläche, die, wenigstens teilweise, aus der Gießmasse 84 freiliegt ist. Der dritte Anschlussrahmen 30 hat zwei voneinander beabstandete rechteckige Teile 37, 39. Die Teile 37, 39 nehmen auf der Oberseite 31 die Drains der MOSFETs auf, um Drain-zu-Drain-Verbindungen zwischen den MOSFETs 10 und 14 auf der niederen Seite und den MOSFETs 12 und 16 auf der hohen Seite bereitzustellen. Es sind keine externen Verbindungen und keine internen Drahtverbindungen erforderlich. Die Oberseite hat vier Befestigungsflächen 32.1 bis 32.4 zur Aufnahme der IC-Chips und zum Herstellen elektrischer Kontakte mit den Drain-Anschlüssen der MOS-FETs. Die Unterseite 38 des Drain-Anschlussrahmens 30 hat erhabene Kühlekörper (Wärmesenken) 36.1 bis 36.4, die wenigstens teilweise aus der Gießmasse 84 der Ummantelung freiliegen. Öffnungen 33.1–33.4 in den Teilen 37 und 39 und der Raum zwischen den Teilen erlauben es, dass geschmolzenes Ummantelungsfluid frei in die Gehäusekavitäten zwischen den einander gegenüberliegenden Seiten des Anschlussrahmens 30 fließt und so die Bildung von Hohlräumen innerhalb des Gehäuses verhindert. Abgetrennte Laschen 34.1 bis 34.4 und 35.1 bis 35.4 verbinden den Anschlussrahmen 30 mit Schienen 51.1,51.2 des Anschlussrahmens 50, siehe 9.
  • Der Source-Gate-Anschlussrahmen 40 hat drei Anschlussrahmenteile 42.1 des 42.3 für den Kontakt mit Source-Anschlüssen, siehe 5 und 7. Der Anschlussrahmenteil 42.1 für einen Source-Anschluss ist groß genug, um zwei Source-Anschlüsse zu kontaktieren, und er stellt die gemeinsame Verbindung mit Masse für die n-Kanal-MOSFETs 14 und 16 bereit. Die Source Anschlussrahmenteil 42.2 und 42.3 kontaktieren die Source-Anschlüsse der p-Kanal-MOSFETs 10 und 12. Die Teile 42.1 bis 42.3 sind voneinander beabstandet, um es geschmolzenem Ummantelungsfluid zu erlauben, frei in die Gehäusekavitäten zwischen den einander gegenüberliegenden Seiten des Anschlussrahmens 40 zu fließen und so die Bildung von Hohlräumen innerhalb des Gehäuses zu verhindern. Die Teile enden am einen Ende in anschlussdrahtlosen Gehäusekontakten und einem Zwischenteil, das zu den Source-Kontaktregionen geneigt ist. Die Oberseite 48, siehe 8, hat vier Kühlkörper und zwar zwei Kühlkörper 44.1 und 44.4 auf dem Teil 42.1 und jeweils einen Kühlkörper 44.2 und 44.3 auf den Teilen 41.2 und 41.3. Die Source-Gate-Kontaktpads 43.1 bis 43.4 habe anschlussdrahtlose Gehäusekontakte am einen Ende und einen geneigten dazwischen liegenden Abschnitt, der in einem Kontaktpad endet.
  • 9 zeigt eine typische Matrix 50 für einen Drain-Anschlussrahmen mit einer Vielzahl von individuellen Drain-Anschlussrahmen 30. Holme 34 und 35 verbinden die Anschlussrahmen 30 mit einander gegenüber liegenden Schienen 51.1 und 51.2. Die Matrix 50 beginnt als ein Bogen bzw. ein Blatt leitfähigen Metalls, üblicherweise eine Kupferfolie, das mit einer oder mehreren Schichten aus Nickel, Palladium, Gold, Silber, Blei, Zinn oder anderen leitfähigen Metallen oder Legierungen beschichtet oder plattiert ist. In einem Schleifprozess werden unerwünschte Teile des Metalls entfernt, üblicherweise durch eine Stempelpressform, die so ausgebildet ist, dass sie unerwünschte Metallteile von dem Metallblatt entfernt. Ein leitfähiges Epoxidharz oder eine Wärmeleitpaste halten die Kühlkörper 36 auf der Oberseite 38. Als Alternative kann das Metallblatt zum Abflachen ausgewählter Bereiche geprägt und dabei erhabene Kühlkörper bzw. Wärmesenken 36 an der Oberseite 38 ausgebildet werden.
  • 10 zeigt eine typische Source-Gate-Anschlussrahmen-Matrix 60 mit einer Vielzahl von einzelnen Anschlussrahmen 40. Holme 46.1 bis 46.8 und 47.1 bis 47.8, siehe 7, verbinden die Anschlussrahmen 40 mit einander gegenüberliegenden Schienen 61.1 und 61.2. Die Matrix 60 beginnt als ein Bogen bzw. ein Blatt leitfähigen Metalls, üblicherweise eine Kupferfolie, das mit einer oder mehreren Schichten aus Nickel, Palladium, Gold, Silber, Blei, Zinn oder anderen leitfähigen Metallen oder Legierungen beschichtet oder plattiert ist. In einem ersten Bearbeitungsprozess werden unerwünschte Teile des Metalls entfernt, üblicherweise durch eine Stempelpressform, die so ausgebildet ist, dass sie unerwünschte Metallteile von dem Metallblatt entfernt. Nach dem Entfernen werden die Enden der Gate- und Source-Teile unter einem Winkel von 45° abgekantet, so dass sich die anschlussdrahtlosen Gehäusekontakte der Gate- und Source-Teile in einer Ebene parallel aber mit Abstand von der Ebene, die die Kontakte zu den Source- und Gate-Elektroden aufweist, befinden, siehe 11. Ein leitfähiges Epoxidharz oder eine Wärmeleitpaste halten die Kühlkörper 44 auf der Oberseite 48. Als Alternative kann das Metallblatt zum Abflachen ausgewählter Bereiche geprägt und können dabei erhabene Kühlkörper 44 an der Oberseite 48 ausgebildet werden.
  • Wie in den 12, 13 und 14 gezeigt, hat eine Vollbrücke 100 aus vier gehäusten MOSFETs ein kleineres Gehäuse als das in 2 dargestellte. Das Multichip-Modul 100 ist 7 ×7×0,8 mm groß. Seine Grundfläche ist 7-mal kleiner als die des TSSOP Gehäuses des Standes der Technik und sein Volumen ist 27-mal kleiner als das Volumen des TSSOP Gehäuses. Der gesamten Oberfläche des Moduls 100 beträgt nur 14% der gesamten Oberfläche des TSSOP Gehäuses nach dem Stand der Technik. Das Multichip-Modul hat vier nicht dargestellte MOSFETs in einem 2×2 Array angeordnet im Gegensatz zu der linearen Anordnung der vier MOSFETs im bekannten Gehäuse. Das Multichip-Modul 100 hat ein Array von vier Kühlkörpern 44.1 bis 44.4, die an die Source-Anschlüsse der MOSFETs zur Ableitung von Wärme aus dem Gehäuse angebracht sind, siehe die Draufsicht auf das Modul 100 in 16. Die Kühlkörper 44.1 bis 44.4 haben ihre oberen Flächen in der elektrisch isolierenden Ummantelung Material 84 freiliegend. Aus der Ansicht auf die Unterseite in 17 ergibt sich, dass die anschlussdrahtlosen Gehäusekontakte für die Source- und Gate-Anschlüsse für die vier MOSFETs in zwei Reihen 86 und 87 längs der einander gegenüberliegenden unteren Kanten des Moduls 100 angeordnet sind. Das Modul 100 hat nur 12 anschlusslose Gehäusekontakte im Vergleich zu den 20 Gehäusekontakten, in die das bekannte Gehäuse erfordert. Die unteren Seiten der vier Drain-Kontakte 36.1 bis 36.4 liegen aus dem Ummantelungsmaterial 84 frei. Die Drain-Kontakte erfordern keine anschlussdrahtlosen Gehäusekontakte an den Kanten. Folglich ist die Verarbeitung der Module mit einer gedruckten Schaltungsplatine leichter, da das Modul 100 weniger Leiterzüge (16 im Vergleich zu 20 bei einem TSSOP) erfordert.
  • Ein Verfahren zum Herstellen eines Multichip-Moduls 100 ist in 15 dargestellt. In einem ersten Schritt 70 wird ein Source-Gate-Anschlussrahmen 40 so angeordnet, dass seine Seite 48 nach oben gewandt ist. Als nächstes wird in einem Schritt 71 Weichlot 80 mit einem Siebdruckverfahren auf die nach oben gewandte Seite 48 aufgebracht. Die MOSFETs 10, 12, 14 und 16 werden so hergestellt, dass sie an ihren jeweiligen Source-Anschlüssen und Gate-Anschlüssen kleine Lotkugeln haben. Im Schritt 72 werden die MOSFETs im Flip-Chip-Verfahren auf der Seite 48 angebracht. Ein leitfähiger Klebstoff hält sie fest während beim Schwall- bzw. Wellenlöten das Weichlot schmilzt, um die MOSFETs an der Seite 48 zu befestigen. Die Source-Anschlüsse der n-Kanal-MOSFETs sind an den Teilen 42.1 und die Source-Anschlüsse der p-Kanal MOSFETs sind an den Teilen 42.2 und 43.3 befestigt. Die Gates der p-Kanal-MOSFETs sind an den Gate-Kontaktpads 43.2 und 43.3 befestigt. Schritt 73 gleicht dem Schritt 71. Weichlot 83 wird auf die freiliegenden Drainflächen der MOSFETs aufgebracht. Im nächsten Schritt 74 wird der andere (Drain)-Anschlussrahmen 30 zum Kontaktieren der Drain-Anschlüsse aufgebracht. Der Drain-Anschlussrahmen 30 wird zeitweilig an den Drain-Anschlüssen der MOSFETs mithilfe eines leitenden Klebstoffes gehalten, während das Lot durch Schwalllöten zur Befestigung der Drain-Anschlüsse an dem Anschlussrahmen 30 zum Schmelzen gebracht wird. Als Ergebnis hiervon liefert das Verfahren eine Baugruppe zweiseitiger Anschlussrahmen. Diese Baugruppe werden zusammen mit anderen Baugruppen in eine Kavität (Form) einer Gießmaschine eingebracht. Geschmolzenes elektrisch isolierendes Kunstharz wird unter hohem Druck zum Ausfüllen der Formkavität in diese eingespritzt und ummantelt die zweiseitige Anschlussrahmen-Baugruppe, siehe Schritt 75. Die nicht dargestellte Formkavität ist derart ausgestaltet, dass sie Rücksprünge zum Aufnehmen und/oder Abdichten der Formkavität gegenüber wenigstens einem Teil der Oberflächen der Kühlkörper aufweist. Als solches hat das fertig gestellte Modul 100 freiliegende Abschnitte der Kühlkörper für die Source- und Drain-Anschlüsse. Die spritzgegossene Baugruppen werden dann durch Vereinzelung voneinander getrennt, um einzelne Module 100, die denen jeweils vier MOSFETs enthalten sind, zu bilden.
  • Eines der Merkmale des Moduls 100 besteht darin, dass es keine Verdrahtung benötigt. Vielmehr werden alle Verbindungen zwischen den anschlussdrahtlosen Gehäusekontakten und den Bauteilen unter Verwendung von zwei Anschlussrahmen hergestellt. Das resultierende Bauteil entspricht existierenden Industriestandards hinsichtlich der Größe und der herausgeführten Gehäusekontakte des spritzgeformten anschlussdrahtlosen Gehäuses. Die MOSFETs sind vollständig innerhalb des Spritzgießteils eingeschlossen und kein Teil irgendeines Silizium-IC-Chips liegt frei. Das Modul 100 hat überragende thermische Eigenschaften aufgrund der freiliegenden Kühlkörper und Drain-Kontakte auf der Oberseite und der Unterseite. Ferner ordnet die Konstruktion die externen anschlussdrahtlosen Gehäusekontakte an den Enden einander gegenüberliegender äußeren Kanten des Gehäuses an. Die Gates befinden sich in den Ecken des Gehäuses, was ein gewünschter Ort für das Einsetzen des Moduls 100 auf eine gedruckte Schaltungsplatine ist.
  • Ein zweites Multichip-Modul 200 ist in den 19 bis 26 dargestellt. Für das Beispiel ist nur der Unterschied zwischen den Modulen 100 und 200 verdeutlicht. Das Verfahren zur Herstellung ist das gleiche. Das Modul 200 kehrt die relativen Lagen der Source- und Gate Bauteile um, siehe die 23 und 24. Die Gatepads 243.1 und 243.2 liegen auf einer Seite des Bauteils einander gegenüber und die Gatepads 241.3 und 241.4 liegen auf der gegenüberliegenden Seite des Bauteils einander gegenüber, siehe 25. Als solche sind die externen anschlussdrahtlosen Gate-Kontakte nahe der Mitte des Gehäuses bzw. Packages. Das Gehäuse ist derart gegossen, dass es eine externe Rille 201 zwischen den anschlussdrahtlosen Gate-Gehäusekontakten hat, siehe 22. Die Rille bildet einen Raum auf der gedruckten Schaltungsplatine, um Gate-Leiterzüge zu anschlussdrahtlosen Gate-Gehäusekontakten verlaufen zu lassen, siehe die 20 und 22. Die anderen Eigenschaften des Moduls 200 sind im wesentlichen die gleichen wie die des Moduls 100. Das Modul 200 hat einen Array von vier Kühlkörpern, die mit der Source verbunden sind, siehe 21, und ein anderes Array von freiliegenden Drains, siehe 20. Der Drain-Anschlussrahmen 50 ist der gleiche in beiden Ausführungsbeispielen, siehe 26. Das Modul 200 hat keinerlei Drahtverbindungen.
  • Ein drittes Ausführungsbeispiel eines Moduls 300 ist in den 27 bis 30 dargestellt. Dort haben die Drain Anschlussrahmen 330 alle die Elemente des Anschlussrahmens 30 des früheren Beispiels. Zusätzlich sind die anschlussdrahtlosen Kontaktpads bzw. -flächen 343.1 bis 343.8 ebenfalls in die Matrix 50 der Anschlussrahmen eingeschlossen. Nicht dargestellte Halteschienen halten die Kontaktpads während des Zusammenbaus der MOSFETs auf dem Rahmen 30 und in der Formkavität. Die Kontaktpads 343.2, 343.3, 343.6 und 343.7 sind Gate-Kontaktpads. Sie sind mit den Gates der MOSFETs durch Anschlussdrähte 312.1 bis 312.4 verbunden. Das Verfahren zur Verdrahtung ist das Übliche. Die MOSFETs werden an die Verbindungspads des Chips eines der Drain-Anschlussrahmen 30 durch Weichlot Klebstoff und dann durch Schwalllöten angebracht. Die MOSFETs 10, 12, 14 und 16 sind in einen Rahmen 340 durch Anbringen eines leitfähigen Bands 310.1, 310.2 und 310.3 an die Source-Anschlüsse und dann die Source-Klammern 342.1, 342.3 und 342.3 an das Band angebracht. Anschließend wird dann Wärme zum Aushärten des leitfähigen Bands und für eine gute Klebeverbindung zwischen den Klammern und dem IC-Chip angewendet. Die herabhängenden Enden der Source-Klammern kontaktieren die anschlussdrahtlosen Source-Kontakte 343.1, 343.4, 343.5 und 343.6. Ein Vorteil des Moduls 300 ist der, dass die anschlussdrahtlosen Gate-Gehäusekontakte neben der Rille 301 liegen. Das Verfahren der Verwendung leitfähigen Bandes hat nicht die Fließprobleme wie sie bei Lötpasten auftreten und die Verwendung eines leitfähigen Bandes kann die Zuverlässigkeit des Produktes erhöhen.
  • Ein viertes Ausführungsbeispiel eines MOSFET-Moduls 400 ist in den 31 bis 34 dargestellt. Das vierte Modul 400 gleicht dem Modul 300 mit Ausnahme, dass die anschlussdrahtlosen Source- und Gate-Gehäusekontakte hinsichtlich ihrer entsprechenden Anordnungen gegeneinander vertauscht sind. Ein Vorteil des Moduls 400 ist der, dass die anschlussdrahtlosen Gate-Gehäusekontakte an den Ecken des Bauteils an den Enden der Arrays der Source-Gate-Kontaktpads vorgesehen sind.
  • Ein fünftes Ausführungsbeispiel ist ein Modul 500 mit vier MOSFETs, das in den 35 sowie 37 bis 43 dargestellt ist. Wendet man sich 35 zu, so ist eine Vollbrückenschaltung mit vier n-Kanal-MOSFETs 510 bis 513 dargestellt. Die MOSFETs 510 und 511 bilden die niedere Seite der Brücke und die MOSFETs 512 und 513 bilden die hohe Seite der Brücke. Die Drains der MOSFETs 511 und 513 sind mit einer Stromversorgungsleitung 504 verbunden und die anderen Source-Anschlüsse der MOSFETs 510 und 512 sind einzeln an Masse angeschlossen. Die Source-Anschlüsse der MOSFETs 511 und 513 sind jeweils mit den Drains der MOSFETs 510 und 512 verbunden. Eingangsleitungen 520 bis 523 für Gate-Signale leiten jeweils Gate-Steuersignale an die MOSFETs 510 bis 513. Eine Ausgangsleitung 526 leitet die Ausgangssignale der Source-Drain-Node 524 auf der niederen Seite und eine Ausgangsleitung 528 leitet die Ausgangssignale des Source-Drain-Node (Knoten) 527 der hohen Seite ab. 36 stellt ein Modul 600 dar, bei dem die Source-Anschlüsse der MOSFETs 610 und 612 intern miteinander verbunden sind.
  • Im Modul 500 ist die Vollbrücke unter Einschluss aller n-Kanal-MOSFETs aufgebaut. Die Brücke ist unter Verwendung eines Anschlussrahmens gebildet, dessen Körper die Source von einem MOSFET in einer Halbbrücke mit der Drain des anderen MOSFETs in der Halbbrücke verbindet. Wendet man sich 37 und 38 zu, sind dort die Doppelebenen- bzw. zweiseitige Anschlussrahmen 532 und 534 gezeigt. Jeder ist ein Spiegelbild des anderen. Der Anschlussrahmen 534 weist einen ersten Chipbefestigungsabschnitt 541 in der einen Ebene, einen zweiten Chipbefestigungsabschnitt 543 in einer zweiten parallelen Ebene und ein Zwischenteil 547, das die beiden Chipbefestigungsabschnitte miteinander verbindet, auf, siehe 41. Die Source des einen MOSFET 511 wird dem einen Chipbefestigungsabschnitt/pad 541 und die Drain des MOSFET 510 wird mit dem anderen Chipbefestigungsabschnitt/pad 543 verbunden. Anschlussdrahtlose Gate-Gehäusekontakte 536.1 und 536.2 sind so ausgebildet, dass sie zwei ebene Teile und ein Zwischenverbindungsteil zur Verbindung der externen anschlusslosen Kontakte zu internen Kontaktpads haben, die die Gates der MOSFETs 510 und 511 anbringen. Ebenso werden die Source des MOSFET 513 an den Chipbefestigungsabschnitt 540 und die Drain des MOSFET 512 an den anderen Chipbefestigungsabschnitt 544 angebracht. Anschlussdrahtlosen Gate-Kontakte 538.1 und 538.2 sind so gestaltet, dass sie auch zwei ebene Teile und ein Zwischenverbindungsteil zur Verbindung der externen anschlussdrahtlosen Gehäusekontakte mit internen Kontaktflächen hat, die die Gates der MOSFETs 512 und 513 anschließen.
  • Die Drain-Anschlüsse der MOSFETs 511 und 513 sind elektrisch und mechanisch auf den Chipbefestigungsabschnitte 543 und 544 angebracht. Für die auf diesem Gebiet tätigen Fachleute ist verständlich, dass die Source-Drain-Verbindungen vollständig innerhalb des Gehäuses bzw. Packages vorgenommen sind. Hinzukommt, dass die Source-Drain-Verbindungen ohne Verbindungsdrähte hergestellt sind, wie dies bei bekannten Gehäusen typisch ist. Vielmehr sind die Verbindungen von Source und Drain unter Verwendung der Anschlussrahmen selbst für die Verbindung der Source- und der Drain-Anschlüsse jeder Hälfte der Brücke hergestellt, um die Ausgangsverbindungen 526 und 528 zu erzeugen. Diese Merkmale vermindern die Komplexität der Baugruppe und sparen die üblichen Schritte zur Verbindung mit Anschlussdrähten. Anschlussdrahtlosen Source-Gehäusekontakte 537.1 und 537.2 erhalten Bandverbindungen 552 bis 555 zur Verbindung der Source-Anschlüsse mit Masse. Die Gates der MOSFETs 511 und 513 sind mit den anschlussdrahtlosen Gehäusekontakten 556 und 557 durch Drahtverbindungen verbunden (gebondet).
  • Wendet man sich den 39 und 40 zu, so ist dort von oben die Außenseite und von unter die Unterseite des Moduls 500 gezeigt. Das Modul 500 hat eine mittlere Rille und vier Gate-Gehäusekontakte, zwei Gehäusekontakte auf jeder Seite der Rille und voneinander durch die Rille getrennt. Der doppelseitige Anschlussrahmen und die anschlussdrahtlosen Gehäusekontakte und IC-Chips sind in eine elektrische isolierende Gießmasse 584 eingegossen. Teile der Befestigungskontaktpads sind an der Bodenfläche des gegossenen Gehäuses freiliegend, um die Wärmeableitung von den Modulen 500 an die Umgebung zu unterstützen. Freiliegende Drain-Anschlüsse des MOSFETs auf der niederen Seite und freiliegende Drain-Anschlüsse des MOSFET 513 auf der hohen Seite sind mit dem Stromzufuhrleiter 504 verbunden, was üblicherweise ein Leiterzug auf der gedruckten Schaltungsplatine ist. anschlussdrahtlosen Gehäusekontakte 535.1 bis 535.4 verbinden die internen Nodes 524, 527, die der niederen Seite des Source-Drain-Anschlusses und der hohen Seite der Source-Drain-Anschlussverbindungen entsprechen. Die Source-Gehäusekontakte 537.1 und 537.2 bilden die Verbindungen mit Masse.
  • Die wichtigsten Schritte des Zusammenbaus und des Eingießprozesses sind in 44 gezeigt. In einem ersten Schritt 570 wird Lötpaste auf die nach oben gewandten Flächen 540 und 541 der Anschlussrahmenabschnitte 532 und 534 gedruckt. Die MOSFETs mit Lotkugel-Array-Kontakten auf ihren Source- und Gate-Anschlüssen werden mit den nach oben gewandten Flächen durch eine Flip-Chip-Technik angebracht. Im Schritt 571 wird das Lot durch Schwalllöten mit den MOSFETs verschmolzen. Im Schritt 572 werden die Anschlussrahmenabschnitte umgewendet und Weichlot auf die gewendeten Oberflächen der Anschlussrahmen im Schritt 573 aufgebracht. Die anderen MOSFETs werden mit ihren Drain-Anschlüssen im Schritt 572 an das Weichlot gebracht, das durch Schwalllöten zum Schmelzen gebracht wird, um die MOSFETs mit dem Anschlussrahmen zu verlöten. Die vier Gate-Anschlüsse werden mit Anschlussdrähten mit den anschlussdrahtlosen Gate-Gehäusekontakten im Schritt 575 gebondet. Im Schritt 576 werden die Source-Anschlüsse der MOSFETs mit Bändern an die anschlussdrahtlosen Gehäuse-Kontakten verbunden. In einem letzten Schritt 576 wird die Baugruppe in die Kavität einer Form eingebracht und geschmolzenes isolierendes Harz wird in die Formkavität eingeführt, um die Baugruppe mit einem elektrisch isolierenden Gießharz zu ummanteln.
  • Ein sechstes Ausführungsbeispiel eines Moduls 600 mit vier MOSFETs ist in den 45 und 46 dargestellt. Viele Kunden wünschen, dass die Source-Anschlüsse innerhalb des Gehäuses miteinander verbunden werden. Diese Ausführungsform eines Moduls aus vier MOSFETs erfüllt die Erfordernisse der Kunden durch Verwendung einer anschlussdrahtlosen Kontaktschiene 610. Die Schiene hat vier externe anschlussdrahtlosen Gehäusekontakte und die oberen Gehäusekontakte sind mit der gemeinsamen Metallschiene 611 einstückig ausgeführt.
  • Ein siebtes Ausführungsbeispiel eines Moduls 700 mit vier MOSFETs ist in den 47 bis 50 dargestellt. Wie bei den vorhergehenden Ausführungsbeispielen sind zwei MOSFETs durch eine Flip-Chip-Technik an eine Oberfläche des doppelseitigen Anschlussrahmens angebracht. Der andere Chipbefestigungsabschnitt erhält Lötpaste und die Drain-Anschlüsse der dritten und vierten MOSFETs werden mit den Chipbefestigungsabschnitten(-pads) verbunden. Das Lot wird mit einem Lotschwallverfahren zur Befestigung des Chips auf dem Abschnitt geschmolzen. Dann wird ein leitfähiges Gießharz auf die Source- und Gate-Bereiche aufgebracht. Eine Source-Klammer 712 verbindet die Source-Anschlüsse mit einer Source-Schiene 722. Gate-Klammern 710 und 711 verbinden die Gates mit den anschlussdrahtlosen Gate-Gehäusekontakte.
  • Auf dem vorliegenden Gebiet tätigen Fachleute verstehen, dass eines oder mehrere Merkmale der obigen Ausführungsbeispiele miteinander kombiniert werden können, um weitere Kombinationen von Anschlussrahmen, Klammern, Drahtbonding und Bandbonding zu umfassen.
  • Zusammenfassung
  • Ein eingegossenes, anschlussdrahtloses (leadless), gehäustes Halbleiter-Multichipmodul 100 hat vier MOSFETs 10, 12, 14, und 16 für einen Vollbrücken-Schaltkreis. Die MOSFETs könne zwei n-Kanal- und zwei p-Kanal-Bauteile oder vier MOSFETs des gleichen Typs sein, wenn auch vier n-Kanal-Bauteile bevorzugt werden. In dem Modul 100 befinden sich zwei Anschlussrahmen (leadframes) 30 und 40 zur Montage der MOSFETs. Insbesondere die beiden n-Kanal- und die beiden p-Kanal-Bauteile können zwischen den beiden Anschlussrahmen angeordnet und von einer elektrisch isolierenden Gießmasse 84 ummantelt sein. Das sich ergebende Gehäuse hat vier obere Wärmesenken 44.1 bis 44.4, die zur Ableitung von Wärme der MOSFETs an die Umgebung in der Gießmasse 84 freiliegen. Es sind keine Drahtverbindungen erforderlich. Dies kann den On-Widerstand RDSON deutlich vermindern. Der obere oder Source-Drain-Anschlussrahmen 30 kann mit den Source- und Gate-Anschlüssen der MOSFETs verlötet sein.

Claims (20)

  1. Ein eingossenes, anschlussdrahtloses, gehäustes Halbleiter-Multichipmodul umfassend: erste und zweite MOSFET-Paare; elektrisch isolierende Gießmasse, die die MOSFETs ummantelt; ein erstes Array von Source-Kühlkörpern, die wenigstens teilweise aus der ummantelnden Gießmasse freiliegen, für das Ableiten von Wärme an die Umgebung des Moduls, und ein zweites Array von Drain-Kühlkörpern, die wenigstens teilweise aus der ummantelnden Gießmasse für das Ableiten von Wärme von den Drain-Anschlüssen an die Umgebung freiliegen; und eine Vielzahl von aus der ummantelnden Gießmasse freiliegenden anschlussdrahtlosen Gehäusekontakten, die in einer gemeinsamen Ebene einer Seite des Moduls angeordnet sind, um elektrischen Kontakt mit den Source-, Gate- und Drain-Anschlüssen der MOSFETs herzustellen.
  2. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 1, das ferner umfasst: erste und zweite Anschlussrahmen, von denen der erste Anschlussrahmen Source- und Gate-Kontakte zum Kontaktieren von Source- und Gate-Anschlüssen des MOSFETs aufweist und in anschlussdrahtlosen Source- und Gate-Gehäusekontakten endet und der zweite Anschlussrahmen Kontakte zum Kontaktieren der Drain-Anschlüsse der MOSFETs aufweist und in anschlussdrahtlosen Drain-Gehäusekontakten endet.
  3. Ein vergossenes, anschlussdrahtloses, gehäustes Halbleiter-Multichipmodul umfassend: erste und zweite MOSFET-Paare; elektrisch isolierende Gießmasse, die die MOSFETs ummantelt; erste und zweite Anschlussrahmen, von denen der erste Anschlussrahmen Source- und Gate-Kontakte zum Kontaktieren von Source- und Gate-Anschlüssen des MOSFETs aufweist und in anschlussdrahtlosen Source- und Gate-Gehäusekontakten endet, und der zweite Anschlussrahmen Kontakte zum Kontaktieren der Drain-Anschlüsse der MOSFETs aufweist und in anschlussdrahtlosen Drain-Gehäusekontakten endet; ein erstes Feld von Source-Kühlkörpern, die wenigstens teilweise aus der ummantelnden Gießmasse freiliegen, für das Ableiten von Wärme an die Umgebung des Moduls, und ein zweites Array von Drain-Kühlkörpern, die wenigstens teilweise aus der ummantelnden Gießmasse für das Ableiten von Wärme von den Drain-Anschlüssen an die Umgebung des Moduls freiliegen, und eine Vielzahl von anschlussdrahtlosen Gehäusekontakten, die aus der ummantelnden Gießmasse freiliegen und in einer gemeinsamen Ebene auf einer Seite des Moduls angeordnet sind, um elektrischen Kontakt mit den Source-, Gate- und Drain-Anschlüssen der MOSFETs herzustellen.
  4. Das eingegossene, anschlussdrahtloses, gehäuste Halbleiter-Multichipmodul nach Anspruch 1 oder 3, bei dem die MOSFETs in einem 2×2 Feld angeordnet sind.
  5. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 1 oder 3, bei dem die anschlussdrahtlosen Gehäusekontakte für wenigstens die Source- und die Drain-Anschlüssen in ersten und zweiten linearen Arrays an einander gegenüberliegenden Rändern der Module angeordnet sind.
  6. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 5, bei dem die anschlussdrahtlosen Gehäusekontakte für die Gate-Anschlüssen in den gleichen Arrays wie die Source- und Gate-Gehäusekontakte angeordnet sind.
  7. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 5, bei dem die anschlussdrahtlosen Gate-Gehäusekontakte längs der Ränder angeordnet sind, die quer zu den Rändern verlaufen, an denen die Kontaktarrays der Source- und Drain-Gehäusekontakte gehalten sind.
  8. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 5, bei dem die Gate-Gehäusekontakte an den Enden der jeweiligen Arrays angeordnet sind.
  9. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 5, bei dem die Gate-Gehäusekontakte nahe der Mitte der jeweiligen Arrays angeordnet sind.
  10. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 5, bei dem die MOSFETs zwei n-Kanal-MOSFETs und zwei p-Kanal-MOSFETs umfassen.
  11. Das vergossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 3, bei dem der erste Anschlussrahmen seine Source- und Gate-Kontakte in einer Ebene und seine Source- und Gate-Gehäusekontakte in einer anderen, parallelen Ebene hat.
  12. Das eingegossene, anschlussdrahtlose, gehäuste Halbleiter-Multichipmodul nach Anspruch 11, bei dem der erste Anschlussrahmen schräg geneigte Abschnitte hat, die mit den Kontakten und Gehäusekontakten einstückig sind und sich zwischen der die Kontakte aufweisenden Ebene und der die Gehäusekontakte aufnehmenden Ebene erstreckt.
  13. Ein Verfahren zum Ummanteln von mehreren IC-Chips in einer elektrisch isolierenden Masse, umfassend: Bereitstellen von ersten und zweiten MOSFET-Paaren; Anbringen eines ersten Felds von Source-Kühlkörpern an die Source-Anschlüsse der MOSFETs; Anbringen eines zweiten Arrays von Drain-Kühlkörpern an die Drain-Anschlüsse der MOSFETs; Anbringen von anschlussdrahtlosen Gehäusekontakten für Source-, Gate- und Drain-Anschlüsse an den Source-, Gate- und Drain-Anschlüssen der MOSFETs; Anordnen der anschlussdrahtlosen Source-, Gate- und Drain-Gehäusekontakte in einer gemeinsamen Ebene und in derselben Ebene wie einer der Felder von Kühlkörpern, und Ummanteln der MOSFETs in einer elektrisch isolierenden Masse, in der die Felder von Kühlkörpern und die anschlussdrahtlosen Gehäusekontakte freiliegen.
  14. Das Verfahren nach Anspruch 13, das den weiteren Schritt des Anordnens der MOSFETs in einem 2×2 Feld umfasst.
  15. Das Verfahren nach Anspruch 13, das den weiteren Schritt des Anordnens der anschlussdrahtlosen Gehäusekontakte umfasst, bei dem wenigstens die Source- und die Drain-Gehäusekontakte in ersten und zweiten linearen Feldern an einander gegenüberliegenden Rändern des Moduls angeordnet sind,.
  16. Das Verfahren nach Anspruch 15, das den weiteren Schritt des Anordnens der anschlussdrahtlosen Gate-Gehäusekontakte in den gleichen Feldern wie die Gehäusekontakte für die Source- und Drain-Anschlüsse umfasst.
  17. Das Verfahren nach Anspruch 15, das den weiteren Schritt des Anordnens der anschlussdrahtlosen Gate-Gehäusekontakte längs der Ränder, die quer zu den die Source- und Drain-Gehäusekontaktarrays aufweisenden Rändern stehen, umfasst.
  18. Das Verfahren nach Anspruch 17, das den weiteren Schritt des Anordnens der Gate-Gehäusekontakte an den Enden der jeweiligen Feldern umfasst.
  19. Das Verfahren nach Anspruch 17, das den weiteren Schritt des Anordnens der Gate-Gehäusekontakte nahe der Mitte der jeweiligen Feldern umfasst.
  20. Das Verfahren nach Anspruch 13, das die folgenden weiteren Schritte umfasst: Bereitstellen von ersten und zweiten Anschlussrahmen, von denen der erste Anschlussrahmen Source- und Gate-Kontakte zum Kontaktieren von Source und Gate-Anschlüssen der MOSFETs aufweist und in anschlussdrahtlosen Source- und Gate-Gehäusekontakte endet und der zweite Anschlussrahmen Kontakte zum Kontaktieren der Drain-Anschlüsse der MOSFETs aufweist und in anschlussdrahtlosen Drain-Gehäusekontakte endet.
DE112009001315T 2008-05-28 2009-05-27 Vollbrückenmodul mit vier MOSFETs Ceased DE112009001315T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/128,130 2008-05-28
US12/128,130 US8138585B2 (en) 2008-05-28 2008-05-28 Four mosfet full bridge module
PCT/US2009/045255 WO2009154969A2 (en) 2008-05-28 2009-05-27 Four mosfet full bridge module

Publications (1)

Publication Number Publication Date
DE112009001315T5 true DE112009001315T5 (de) 2011-04-14

Family

ID=41378757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009001315T Ceased DE112009001315T5 (de) 2008-05-28 2009-05-27 Vollbrückenmodul mit vier MOSFETs

Country Status (6)

Country Link
US (2) US8138585B2 (de)
KR (2) KR20120032557A (de)
CN (1) CN102047419A (de)
DE (1) DE112009001315T5 (de)
TW (1) TW201005887A (de)
WO (1) WO2009154969A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011115376A1 (de) * 2011-10-10 2013-04-11 Conti Temic Microelectronic Gmbh Anordnung zweier Transistoren zu einer Halbbrückenschaltung sowie ein Halbbrückenbaustein
DE102017205757B4 (de) 2016-04-04 2022-01-27 Infineon Technologies Ag Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124449B2 (en) * 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US20110075392A1 (en) 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8426950B2 (en) * 2010-01-13 2013-04-23 Fairchild Semiconductor Corporation Die package including multiple dies and lead orientation
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
US8154108B2 (en) * 2010-03-29 2012-04-10 Alpha And Omega Semiconductor Incorporated Dual-leadframe multi-chip package and method of manufacture
IT1400538B1 (it) * 2010-05-28 2013-06-11 St Microelectronics Srl Dispositivo elettronico e metodo di collegamento di una piastrina ad un terminale di connessione
US8531226B2 (en) 2011-03-22 2013-09-10 Fairchild Semiconductor Corporation Bridge circuit providing a polarity insensitive power connection
US8614503B2 (en) * 2011-05-19 2013-12-24 International Rectifier Corporation Common drain exposed conductive clip for high power semiconductor packages
US9087829B2 (en) * 2011-08-05 2015-07-21 Infineon Technologies Ag Semiconductor arrangement
US20140070329A1 (en) * 2012-09-07 2014-03-13 Fairchild Semiconductor Corporation Wireless module with active and passive components
CN104681505B (zh) * 2013-11-27 2021-05-28 意法半导体研发(深圳)有限公司 无引脚的表面贴装组件封装体及其制造方法
US9653386B2 (en) 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
US9620475B2 (en) * 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader
US9355942B2 (en) * 2014-05-15 2016-05-31 Texas Instruments Incorporated Gang clips having distributed-function tie bars
WO2016076840A1 (en) 2014-11-11 2016-05-19 Halliburton Energy Services, Inc. Assymetric gate driver apparatus, methods, and systems
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
US9685438B2 (en) * 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
CN105405818A (zh) * 2015-11-02 2016-03-16 上海晶亮电子科技有限公司 功率模块
GB2546273B (en) * 2016-01-12 2020-02-26 Sony Interactive Entertainment Europe Ltd Detection system
US10978869B2 (en) * 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
DE102017202770B4 (de) 2016-08-31 2023-06-07 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
US10128173B2 (en) 2016-10-06 2018-11-13 Infineon Technologies Americas Corp. Common contact leadframe for multiphase applications
US10204847B2 (en) * 2016-10-06 2019-02-12 Infineon Technologies Americas Corp. Multi-phase common contact package
US10056362B2 (en) 2016-10-06 2018-08-21 Infineon Technologies Americas Corp. Multi-phase power converter with common connections
DE102017202345A1 (de) * 2017-02-14 2018-08-16 Infineon Technologies Ag Leiterrahmen, halbleitergehäuse, das einen leiterrahmen umfasst, und verfahren zum bilden eines halbleitergehäuses
US10147703B2 (en) 2017-03-24 2018-12-04 Infineon Technologies Ag Semiconductor package for multiphase circuitry device
EP3584832A1 (de) * 2018-06-20 2019-12-25 Nexperia B.V. Leitungsrahmenanordnung für ein halbleiterbauelement
WO2023113824A1 (en) * 2021-12-17 2023-06-22 Vishay SIliconix, LLC Semiconductor device and method of forming components for semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338827B (en) 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
US6363016B1 (en) 2000-10-12 2002-03-26 Xilinx, Inc. Method for enhancement of non-volatile memory cell read current
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
CN100413060C (zh) * 2003-09-04 2008-08-20 松下电器产业株式会社 半导体装置
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
TW200739758A (en) * 2005-12-09 2007-10-16 Fairchild Semiconductor Corporaton Device and method for assembling a top and bottom exposed packaged semiconductor
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US7915721B2 (en) * 2008-03-12 2011-03-29 Fairchild Semiconductor Corporation Semiconductor die package including IC driver and bridge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011115376A1 (de) * 2011-10-10 2013-04-11 Conti Temic Microelectronic Gmbh Anordnung zweier Transistoren zu einer Halbbrückenschaltung sowie ein Halbbrückenbaustein
DE102017205757B4 (de) 2016-04-04 2022-01-27 Infineon Technologies Ag Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration

Also Published As

Publication number Publication date
WO2009154969A2 (en) 2009-12-23
US20090294936A1 (en) 2009-12-03
CN102047419A (zh) 2011-05-04
US20120149149A1 (en) 2012-06-14
KR20120032557A (ko) 2012-04-05
US8138585B2 (en) 2012-03-20
KR20110019731A (ko) 2011-02-28
US20130005083A9 (en) 2013-01-03
US8367481B2 (en) 2013-02-05
KR101149298B1 (ko) 2012-05-24
TW201005887A (en) 2010-02-01
WO2009154969A3 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
DE112009001315T5 (de) Vollbrückenmodul mit vier MOSFETs
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE102008058835B4 (de) Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
DE102006005420B4 (de) Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102005055761A1 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE112018007457B4 (de) Halbleitervorrichtung
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE102008051965A1 (de) Bauelement mit mehreren Halbleiterchips
DE112007000352T5 (de) Mehrchip-Modul für Batterie-Leistungsregelung
EP2044627A1 (de) Elektronikanordnung
DE102008035911A1 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102015122259A1 (de) Halbleitervorrichtungen mit einer verbesserten thermischen und elektrischen Funktionsweise
DE102014117953A1 (de) Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120130

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130209