DE102014104497B4 - Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung - Google Patents

Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102014104497B4
DE102014104497B4 DE102014104497.5A DE102014104497A DE102014104497B4 DE 102014104497 B4 DE102014104497 B4 DE 102014104497B4 DE 102014104497 A DE102014104497 A DE 102014104497A DE 102014104497 B4 DE102014104497 B4 DE 102014104497B4
Authority
DE
Germany
Prior art keywords
line
level
electrode
semiconductor
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014104497.5A
Other languages
English (en)
Other versions
DE102014104497A1 (de
Inventor
Ralf Otremba
Josef Höglauer
Klaus Schiess
Chooi Mei Chong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014104497A1 publication Critical patent/DE102014104497A1/de
Application granted granted Critical
Publication of DE102014104497B4 publication Critical patent/DE102014104497B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

Halbleitergehäuse (100), umfassend:eine Formmasse (122) mit einer unteren Seite (101) und einer gegenüberliegenden oberen Seite;ein als Transistorplättchen ausgestaltetes Halbleiterplättchen (102) mit einer ersten Elektrode (104) auf einer ersten Seite (103) und einer zweiten Elektrode (106) auf einer zweiten Seite (105) gegenüber der ersten Seite (103), wobei das Halbleiterplättchen (102) von der Formmasse (122) eingekapselt ist;eine erste Leitung (110) unter dem Halbleiterplättchen (102) und verbunden mit der ersten Elektrode (104) auf einer ersten Ebene des Gehäuses (100);eine zweite Leitung (112), die eine größere Höhe (HL2)als die erste Leitung (110) aufweist und auf einer zweiten Ebene im Gehäuse (100) über der ersten Ebene abschließt, wobei die zweite Ebene einer Höhe (HDie) des Halbleiterplättchens (102) entspricht;einen Verbinder (116) einer durchgehenden planaren Einzelkonstruktion über dem Halbleiterplättchen (102) und der zweiten Leitung (112), wobei der Verbinder (116) sowohl mit der zweiten Elektrode (106) als auch der zweiten Leitung (112) auf der gleichen zweiten Ebene verbunden ist;eine dritte Leitung (118) mit einer geringeren Höhe (HL3) als die zweite Leitung (112); undeinen Bonddraht (120), der die dritte Leitung (118) mit einer dritten Elektrode (108) auf der zweiten Seite (105) des Halbleiterplättchens (102) verbindet;wobei sich die zweite Leitung (112) außerhalb der Formmasse (122) von einer Ebene unter der unteren Seite (101) der Formmasse (122) bis zu der zweiten Ebene erstreckt und wobei sich die dritte Leitung (118) außerhalb der Formmasse (122) von einer Ebene unter der unteren Seite (101) der Formmasse (122) bis zu einer dritten Ebene zwischen der ersten und der zweiten Ebene erstreckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft Halbleitergehäuse und insbesondere Halbleitergehäuse mit mehreren Ebenen.
  • HINTERGRUND
  • Die Zunahme der Integrationsdichte von elektronischen Komponenten und die damit verbundenen höheren Anforderungen an thermische und elektrische Leitfähigkeiten des Gehäuses erfordern neue Verbindungstechnologien mit besserer thermischer und elektrischer Leitfähigkeit und verlangen außerdem eine neue Konstruktionstechnologie für die entsprechenden Verbindungselemente. In den letzten Jahren haben Metallklammern gegenüber dem Drahtbonden zum Bereitstellen von elektrischen Verbindungen zwischen den Elektroden von Halbleiterplättchen (-chips) und den Leitungen eines Kunststoffgehäuses zusehends an Beliebtheit gewonnen. Metallklammern stellen eine großflächige Verbindung zwischen den Gehäuseleitungen und den Plättchenelektroden bereit, was eine Verbesserung der elektrischen und thermischen Eigenschaften des Gehäuses gegenüber dem Drahtbonden ermöglicht. Herkömmliche Kunststoffgehäuse sehen jedoch alle Leitungen auf der gleichen Ebene im Gehäuse vor, wodurch die elektrische und thermische Leistung und die Zwischenverbindungsanordnung innerhalb des Gehäuses eingeschränkt werden. Die US 2005 / 0 161 785 A1 offenbart ein Halbleitergehäuse mit einem Halbleiterplättchen, einer ersten Leitung, die unter dem Halbleiterplättchen angeordnet und in einer ersten Ebene mit einer ersten Elektrode des Halbleiterplättchens verbunden ist, einer zweiten Leitung, die eine größere Höhe als die erste Leitung aufweist und in einer zweiten Ebene, die der Höhe des Halbleiterplättchens entspricht, abschließt, und einem Verbinder, der über dem Halbleiterplättchen und der zweiten Leitung angeordnet und sowohl mit einer zweiten Elektrode des Halbleiterplättchens als auch mit der zweiten Leitung auf der gleichen zweiten Ebene verbunden ist. Weitere Halbleitergehäuse sind in der US 2007 / 0 057 368 A1 , der DE 10 2008 054 306 A1 und der JP 2005- 303 018 A offenbart.
  • KURZDARSTELLUNG
  • Hierin beschriebene Ausführungsformen stellen ein Halbleitergehäuse mit Leitungen bereit, die auf verschiedenen Ebenen im Gehäuse abschließen. Mindestens ein Verbinder einer durchgehenden planaren Einzelkonstruktion ist im Gehäuse zum Verbinden einer Elektrode eines Halbleiterplättchens mit einer Gehäuseleitung auf der gleichen Ebene im Gehäuse enthalten.
  • Gemäß einer Ausführungsform eines Halbleitergehäuses umfasst das Gehäuse eine Formmasse mit einer unteren Seite und einer gegenüberliegenden oberen Seite; ein als Transistorplättchen ausgestaltetes Halbleiterplättchen mit einer ersten Elektrode auf einer ersten Seite und einer zweiten Elektrode auf einer zweiten Seite gegenüber der ersten Seite, wobei das Halbleiterplättchen von der Formmasse eingekapselt ist; eine erste Leitung unter dem Halbleiterplättchen und verbunden mit der ersten Elektrode auf einer ersten Ebene des Gehäuses; eine zweite Leitung, die eine größere Höhe als die erste Leitung aufweist und auf einer zweiten Ebene im Gehäuse über der ersten Ebene abschließt, wobei die zweite Ebene einer Höhe des Halbleiterplättchens entspricht; einen Verbinder einer durchgehenden planaren Einzelkonstruktion über dem Halbleiterplättchen und der zweiten Leitung, wobei der Verbinder sowohl mit der zweiten Elektrode als auch der zweiten Leitung auf der gleichen zweiten Ebene verbunden ist; eine dritte Leitung mit einer geringeren Höhe als die zweite Leitung; und einen Bonddraht, der die dritte Leitung mit einer dritten Elektrode auf der zweiten Seite des Halbleiterplättchens verbindet; wobei sich die zweite Leitung außerhalb der Formmasse von einer Ebene unter der unteren Seite der Formmasse bis zu der zweiten Ebene erstreckt und wobei sich die dritte Leitung außerhalb der Formmasse von einer Ebene unter der unteren Seite der Formmasse bis zu einer dritten Ebene zwischen der ersten und der zweiten Ebene erstreckt.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleitergehäuses umfasst das Verfahren: Bereitstellen eines als Transistorplättchen ausgestalteten Halbleiterplättchens mit einer ersten Elektrode auf einer ersten Seite und einer zweiten Elektrode auf einer zweiten Seite gegenüber der ersten Seite; Verkapseln des Halbleiterplättchens mit einer Formmasse, die eine untere Seite und eine gegenüberliegende obere Seite aufweist; Verbinden einer ersten Leitung unter dem Halbleiterplättchen mit der ersten Elektrode auf einer ersten Ebene des Gehäuses; Bereitstellen einer zweiten Leitung, die eine größere Höhe als die erste Leitung aufweist und auf einer zweiten Ebene im Gehäuse über der ersten Ebene abschließt, wobei die zweite Ebene einer Höhe des Halbleiterplättchens entspricht; Verbinden eines Verbinders einer durchgehenden planaren Einzelkonstruktion, der über dem Halbleiterplättchen und der zweiten Leitung angeordnet ist, sowohl mit der zweiten Elektrode als auch der zweiten Leitung auf der gleichen zweiten Ebene; und Verbinden einer dritten Leitung mit einer geringeren Höhe als die zweite Leitung über einen Bonddraht mit einer dritten Elektrode auf der zweiten Seite des Halbleiterplättchens; wobei sich die zweite Leitung außerhalb der Formmasse von einer Ebene unter der unteren Seite der Formmasse bis zu der zweiten Ebene erstreckt und wobei sich die dritte Leitung außerhalb der Formmasse von einer Ebene unter der unteren Seite der Formmasse bis zu einer dritten Ebene zwischen der ersten und der zweiten Ebene erstreckt.
  • Gemäß einer anderen Ausführungsform eines Halbleitergehäuses umfasst das Gehäuse ein erstes Halbleiterplättchen mit einer Oberseite und einer Unterseite; ein zweites Halbleiterplättchen über dem ersten Halbleiterplättchen und mit einer Oberseite, die vom ersten Halbleiterplättchen abgewandt ist, und einer Unterseite, die der Oberseite des ersten Halbleiterplättchens zugewandt ist; eine Formmasse, die das erste und das zweite Halbleiterplättchen einkapselt, wobei die Formmasse eine untere Seite und eine gegenüberliegende obere Seite aufweist; eine Elektrode auf der Oberseite des ersten Halbleiterplättchens, die mit einer Elektrode auf der Unterseite des zweiten Halbleiterplättchens zwischen den ersten und zweiten Halbleiterplättchen verbunden ist; eine erste Leitung unter dem ersten Halbleiterplättchen und verbunden mit einer Elektrode auf der Unterseite des ersten Halbleiterplättchens auf einer ersten Ebene des Gehäuses, wobei die erste Leitung an der unteren Seite der Formmasse freiliegt; eine zweite Leitung, die eine größere Höhe als die erste Leitung aufweist und auf einer zweiten Ebene im Gehäuse über der ersten Ebene abschließt, wobei die zweite Ebene einer Höhe des zweiten Halbleiterplättchens entspricht, wobei die zweite Leitung an der unteren Seite der Formmasse freiliegt und sich von der unteren Seite der Formmasse bis zu der zweiten Ebene erstreckt; und einen Verbinder einer durchgehenden planaren Einzelkonstruktion über dem zweiten Halbleiterplättchen und der zweiten Leitung, wobei der Verbinder sowohl mit einer Elektrode auf der Oberseite des zweiten Halbleiterplättchens als auch mit der zweiten Leitung auf der gleichen zweiten Ebene verbunden ist.
  • Gemäß einer anderen Ausführungsform eines Verfahrens zur Herstellung eines Halbleitergehäuses umfasst das Verfahren: Verbinden einer Elektrode auf einer Unterseite eines ersten Halbleiterplättchens mit einer ersten Leitung unter dem ersten Halbleiterplättchen auf einer ersten Ebene des Gehäuses; Verbinden einer Elektrode auf einer Oberseite des ersten Halbleiterplättchens mit einer Elektrode auf einer Unterseite eines zweiten Halbleiterplättchens, das über dem ersten Halbleiterplättchen angeordnet ist; Verbinden einer Elektrode auf einer Oberseite des zweiten Halbleiterplättchens mit einer zweiten Leitung auf einer gleichen zweiten Ebene des Gehäuses über der ersten Ebene durch einen Verbinder einer durchgehenden planaren Einzelkonstruktion, der über dem zweiten Halbleiterplättchen und der zweiten Leitung angeordnet ist, wobei die zweite Leitung eine größere Höhe als die erste Leitung aufweist und auf der zweiten Ebene abschließt, wobei die zweite Ebene einer Höhe des zweiten Halbleiterplättchens entspricht; und Verkapseln des ersten und des zweiten Halbleiterplättchens in einer Formmasse, wobei die Formmasse eine untere Seite und eine gegenüberliegende obere Seite aufweist, wobei die erste Leitung und die zweite Leitung an der unteren Seite der Formmasse freiliegen und wobei sich die zweite Leitung von der unteren Seite der Formmasse bis zu der zweiten Ebene erstreckt.
  • Für Fachleute sind bei Lektüre der folgenden ausführlichen Beschreibung und Ansicht der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile zu erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu, stattdessen ist der Akzent auf die Veranschaulichung der Prinzipien der Erfindung gesetzt. Außerdem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen veranschaulicht:
    • 1 eine Querschnittsansicht eines Mehrebenen-Halbleitergehäuses gemäß einer Ausführungsform;
    • 2 eine Querschnittsansicht eines Mehrebenen-Halbleitergehäuses gemäß einer anderen Ausführungsform;
    • 3 ein beispielhaftes Schaltbild einer Wandler-Halbbrückenschaltung, die durch die im Gehäuse von 2 enthaltenen Komponenten realisiert ist;
    • 4 eine Draufsicht von oben eines nicht erfindungsgemäßen Mehrebenen-Halbleitergehäuses; und
    • 5 ist eine perspektivische Seitenansicht des nicht erfindungsgemäßen Mehrebenen-Halbleitergehäuses von 4.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hierin beschriebenen Ausführungsformen stellen ein Halbleitergehäuse mit Leitungen bereit, die auf verschiedenen Ebenen im Gehäuse abschließen. Mindestens ein Verbinder ist im Gehäuse zum Verbinden einer oder mehrerer Elektroden von Halbleiterplättchen mit einer Leitung enthalten, welche auf der gleichen Ebene im Gehäuse wie der Verbinder abschließt. Demgemäß kann der Verbinder eine durchgehende planare Einzelkonstruktion aufweisen, und die Leitung erstreckt sich zum planaren Verbinder, statt dass der Verbinder zur gleichen Basisebene des Gehäuses, auf der herkömmlicherweise alle Leitungen eines Gehäuses abschließen, nach unten gebogen werden muss. Es können mehr als ein Verbinder mit einer durchgehenden planaren Einzelkonstruktion bereitgestellt werden, so dass mehrere Plättchenelektroden mit verschiedenen Leitungen des Gehäuses auf mehreren Ebenen im Gehäuse jeweils in einer im Allgemeinen planaren Anordnung verbunden werden können. Das Bereitstellen der Leitungen auf verschiedenen Ebenen in einem Halbleitergehäuse und Verwenden von Verbindern einer durchgehenden planaren Einzelkonstruktion für Verbindungen von Plättchenelektroden mit Leitungen verbessert die elektrische und thermische Leistung des Gehäuses und erhöht die Designflexibilität.
  • 1 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines Mehrebenen-Halbleitergehäuses 100 mit einer Höhe HPKG. Das Gehäuse 100 umfasst mindestens ein erstes Halbleiterplättchen 102 mit einer Höhe HDIE im Gehäuse 100. Das Plättchen 102 weist eine erste Elektrode 104 auf einer ersten Seite 103 (Unterseite in 1) des Plättchens 102 und eine zweite Elektrode 106 auf einer zweiten Seite 105 (Oberseite in 1) des Plättchens 102 gegenüber der ersten Seite 103 auf. Es kann jeder Typ von Halbleiterplättchen 102 im Gehäuse 100 verwendet werden. Der Typ des Plättchens 102 hängt von der Anwendung ab, für welche das Gehäuse 100 vorgesehen ist, und kann z. B. einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode), einen MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), einen JFET (Sperrschicht-Feldeffekttransistor), eine Diode usw. umfassen. Im Falle eines Transistorplättchens 102 kann eine dritte Elektrode 108 auf der zweiten (Ober-) Seite 105 des Plättchens 102 vorgesehen sein. In diesem Fall kann die Elektrode 104 auf der ersten (Unter-)Seite 103 des Plättchens 102 eine Drain-Elektrode eines MOSFETs oder eine Kollektor-Elektrode eines IGBTs sein, und die Elektroden 106, 108 auf der zweiten (Ober-)Seite 105 können eine Source-Elektrode eines MOSFETs und eine Emitter-Elektrode für einen IGBT bzw. eine Gate(Steuer)-Elektrode sein. Die Gate(Steuer)-Elektrode 108 wird für eine Diode weggelassen. Es können mehr als ein Plättchen im Gehäuse 100 enthalten sein. Zum Beispiel können getrennte hochseitige und niederseitige Transistorplättchen zusammen mit einem Gate-Treiber zum Steuern der hochseitigen und niederseitigen Transistoren im Gehäuse 100 enthalten sein. Alternativ können die hochseitigen und niederseitigen Transistorplättchen in getrennten der hierin beschriebenen Mehrebenen-Gehäuse als diskrete Komponenten enthalten sein.
  • In jedem Fall umfasst das Mehrebenen-Gehäuse 100 ferner eine erste Leitung 110 unter dem Halbleiterplättchen 102. Die erste Leitung 110 ist mit der ersten Elektrode 104 des Plättchens 102 auf einer ersten Ebene („Ebene A“) des Gehäuses 100 verbunden. Kontakt mit der Unterseite 111 der ersten Leitung 110 kann durch einen leitenden Stecker oder eine andere elektrisch leitende Struktur hergestellt werden, die sich von der Rückseite 101 des Gehäuses 100 zur ersten Leitung 108 erstreckt. Solch eine Struktur verbessert die thermische Leistung des Gehäuses 100 und ist in 1 zur Vereinfachung der Darstellung nicht dargestellt.
  • Eine zweite Leitung 112 mit einer Höhe (HL2), die größer als eine Höhe (HL1) der ersten Leitung 110 ist, schließt auf einer zweiten Ebene („Ebene B“) im Gehäuse 100 über der ersten Ebene ab. Die zweite Ebene entspricht der Höhe (HDIE) des Plättchens 102. Die erste Elektrode 104 des Plättchens 102 ist über eine Verbindungsschicht 114, wie beispielsweise ein elektrisch leitendes Lötmittel, Klebemittel oder Klebeband, an der ersten Leitung 110 angebracht, und die zweite Ebene berücksichtigt die kombinierte Dicke des Plättchens 102 und der Verbindungsschicht 114. Auf diese Weise schließt die zweite Leitung 112 ungefähr auf der gleichen Ebene wie die zweite Elektrode 106 auf der zweiten (Ober-) Seite 105 des Plättchens 102 ab, was eine im Allgemeinen planare Verbindung zwischen der zweiten Elektrode 106 und der zweiten Leitung 112 ermöglicht.
  • Zu diesem Zweck ist ein Verbinder 116 einer durchgehenden planaren Einzelkonstruktion über dem Halbleiterplättchen 102 und der zweiten Leitung 112 angeordnet. Der Verbinder 116 ist sowohl mit der zweiten Leitung 112 als auch der zweiten Elektrode 106 auf der zweiten (Ober-) Seite 105 des Plättchens 102 auf der gleichen Ebene (Ebene B) im Gehäuse 100 verbunden, wodurch eine großflächige planare Verbindung zwischen der zweiten Elektrode 106 des Plättchens 102 und der zweiten Leitung 112 bereitgestellt wird.
  • Wenn das Halbleiterplättchen 102 ein Transistorplättchen ist, umfasst das Gehäuse 100 ferner eine dritte Leitung 118 mit einer Höhe (HL3), die kleiner als die zweite Leitung 112 ist, zum Verbinden mit der zweiten (Gate-/Steuer-)Elektrode 108 auf der zweiten (Ober-)Seite 105 des Plättchens 102. Die dritte Leitung 118 schließt auf einer dritten Ebene (‚Ebene C‘) im Gehäuse 100 zwischen den ersten und zweiten Ebenen ab. Ein Bonddraht 120 verbindet die dritte Leitung 118 mit der dritten Elektrode 108 auf der zweiten (Ober-)Seite 105 des Plättchens 102. Das Halbleiterplättchen 102, mindestens ein Teil des Verbinders 116 und ein Teil der Leitungen 110, 112, 118 sind durch eine Formmasse 122, wie beispielsweise ein
    Epoxidharz, so verkapselt, dass ein Abschnitt jeder Leitung 110, 112, 118 und optional ein Teil des Verbinders 116 von der Formmasse 122 unbedeckt bleibt.
  • 2 veranschaulicht eine Querschnittsansicht einer anderen Ausführungsform eines Mehrebenen-Halbleitergehäuses 200 mit einer Höhe HPKG. Das Gehäuse 200 umfasst ein erstes (unteres) Halbleiterplättchen 202 mit einer Höhe HDIE1 im Gehäuse 200 und ein zweites (oberes) Halbleiterplättchen 204 über dem ersten Plättchen 202 und mit einer Höhe HDIE2 im Gehäuse 200, wobei HDIE1 < HDIE2 < HPKG. Das erste Plättchen 202 weist eine Oberseite 201 und eine Unterseite 203 auf, und das zweite Plättchen 204 weist eine Oberseite 205, die vom ersten Plättchen 202 abgewandt ist, und eine Unterseite 207 auf, die der Oberseite 201 des ersten Plättchens 202 zugewandt ist.
  • Eine Elektrode 206 auf der Oberseite 201 des ersten Plättchens 202 ist mit einer Elektrode 208 auf der Unterseite 207 des zweiten Plättchens 204 zwischen den ersten und zweiten Plättchen 202, 204 so verbunden, dass diese Elektroden 206, 208 auf dem gleichen elektrischen potenzial sind. In einer rein beispielhaften Ausführungsform ist die Schaltung, die durch die Plättchen 202, 204 realisiert ist, die im Gehäuse 200 von 2 enthalten sind, eine Wandler-Halbbrückenschaltung, wie in 3 dargestellt. Die Halbbrückenschaltung umfasst einen niederseitigen Transistor (LS), ein hochseitigen Transistor (HS) und einen Eingangskondensator (Cin) gekoppelt zwischen dem positiven Eingang (Vin+) und dem negativen Eingang (Vin-) der Halbbrückenschaltung. Der negative Eingang kann in einigen Konfigurationen geerdet sein. Der niederseitige Transistor LS entspricht dem ersten Plättchen 202, das in 2 dargestellt ist, der hochseitige Transistor HS entspricht dem zweiten Plättchen 204, und der Eingangskondensator Cin ist in 2 verborgen. In dem beispielhaften Schaltbild, das in 3 dargestellt ist, sind die Transistoren MOSFETs, die jeweils Gate(G)-, Drain(D)- und Source(S)-Anschlüsse aufweisen.
  • Die Gate-, Drain- und Source-Anschlüsse des niederseitigen Transistors LS entsprechen den Gate-, Source- und Drain-Elektroden des ersten Plättchens 202, das in 2 dargestellt ist. Die Gate-, Drain- und Source-Anschlüsse des hochseitigen Transistors HS entsprechen gleichermaßen den Gate-, Source- und Drain-Elektroden des zweiten Plättchens 204. Der Drain-Anschluss des hochseitigen Transistors HS ist elektrisch mit dem positiven Eingang (Vin+) der Halbbrückenschaltung verbunden. Der Source-Anschluss des hochseitigen Transistors HS ist elektrisch mit dem Drain-Anschluss des niederseitigen Transistors LS verbunden, um den Ausgang (Vout) der Halbbrückenschaltung zu bilden. Der Source-Anschluss des niederseitigen Transistors LS ist elektrisch mit dem negativen Eingang (Vin-) verbunden. Die Transistor-Gates dienen als Steuersignaleingänge (IN1, IN2) . Anstelle von MOSFETs könnten IGBTs verwendet werden, wobei die Kollektor-Anschlüsse der IGBTs den Drain-Anschlüssen der MOSFETs entsprechen würden, und die Emitter-Anschlüsse der IGBTs würden den Source-Anschlüssen der MOSFETs entsprechen würden. In jedem Fall entsprechen der positive Eingangsanschluss (Vin+), der negative Eingangsanschluss (Vin-) und der Ausgangsanschluss (Vout) der Halbbrückenschaltung verschiedenen Leitungen des Gehäuses 200, das in 2 dargestellt ist. Im Allgemeinen hängen der Typ und die Anzahl von Halbleiterplättchen, die im Gehäuse 200 enthalten sind, von der jeweiligen Anwendung ab, für welche das Gehäuse 200 vorgesehen ist, und die hierin beschriebenen Ausführungsformen der Zwischenverbindungen zwischen den Plättchenelektroden und den Leitungen können in jedem Fall verwendet werden.
  • Jedes Halbleiterplättchen 202, 204, das im Gehäuse 200 enthalten ist, weist eine oder mehrere Elektroden auf jeder Seite des Plättchens auf, wie zuvor erläutert. Zum Beispiel weist das erste Plättchen 202 eine Gate-Elektrode 210 und eine Source-Elektrode 212 auf der Unterseite 203 des Plättchens 202 und eine Drain-Elektrode 206 auf der Oberseite 201 des Plättchens 202 auf.
  • Umgekehrt weist das zweite Plättchen 204 eine Drain-Elektrode 208 auf der Unterseite 207 des Plättchens 204 und eine Gate-Elektrode und eine Source-Elektrode 214 auf der Oberseite 205 des Plättchens 204 auf. Die Gate-Elektrode des zweiten Plättchens 204 ist in 2 verborgen. Das erste Plättchen 202 weist gemäß dieser Ausführungsform eine sogenannte
    „Flip-Chip"-Konfiguration auf. Es können jedoch auch andere Konfigurationen verwendet werden.
  • Die Source-/Emitter-Elektrode 212 des ersten Plättchens 202 ist durch eine erste Verbindungsschicht 216, wie beispielsweise ein elektrisch leitendes Lötmittel, Klebemittel oder Klebeband, mit einer ersten Leitung 218 des Gehäuses 200 verbunden. Die erste Leitung 218 ist unter dem ersten Plättchen 204 angeordnet, weist eine Höhe HLA auf und ist elektrisch mit dem negativen Eingang (Vin-) der Halbbrückenschaltung verbunden. Die erste Leitung 218 weist eine unbedeckte erste Seite 219, die von den Plättchen 202, 204 weggewandt ist, und eine gegenüberliegende zweite Seite 221 auf, die mit der Source-/Emitter-Elektrode 212 auf der Unterseite 203 des ersten Plättchens 202 über die erste Verbindungsschicht 216 auf einer ersten Ebene („Ebene A“) des Gehäuses 200 verbunden ist. Die Gate-Elektrode 210 des ersten Plättchens 202 ist durch eine zweite Verbindungsschicht 220, wie beispielsweise ein leitfähiges Lötmittel, Klebemittel oder Klebeband, mit einer zweiten Leitung 222 des Gehäuses 200 auf der gleichen Ebene (Ebene A) wie die Source-/Emitter-Elektrode 212 des ersten Plättchens 202 verbunden. Die zweite Leitung 222 ist elektrisch mit dem Gate-Eingang (IN2) des niederseitigen Transistors LS verbunden.
  • Das Gehäuse 200 umfasst ferner eine dritte Leitung 224, die eine Höhe HLB > HLA aufweist und auf einer zweiten Ebene („Ebene B“) im Gehäuse 200 über der ersten Ebene abschließt. Die dritte Leitung 224 weist eine unbedeckte erste Seite 225, die von den Plättchen 202, 204 abgewandt ist, und eine gegenüberliegende zweite Seite 227 auf, welche auf der zweiten Ebene abschließt. Die zweite Ebene entspricht einer Höhe des zweiten Plättchens 204 und berücksichtigt die kombinierte Dicke der Plättchen 202, 204 und jeglicher dazwischen liegender Verbindungsschichten 216, 226, 228. Die dritte Leitung 224 ist elektrisch mit dem positiven Eingangsanschluss (Vin+) der Halbbrückenschaltung verbunden.
  • Die Drain-/Kollektor-Elektrode 214 des zweiten Plättchens 204 ist durch eine Verbindungsschicht 230, wie beispielsweise ein elektrisch leitendes Lötmittel, Klebemittel oder Klebeband, mit einem ersten (oberen) Verbinder 232 einer durchgehenden planaren Einzelkonstruktion verbunden, der über dem zweiten Plättchen 204 und der dritten Leitung 224 angeordnet ist. Der erste planare Verbinder 232 ist sowohl mit der Drain-/Kollektor-Elektrode 214 auf der Oberseite 205 des zweiten Plättchens 204 als auch mit der dritten Leitung 224 auf der gleichen zweiten Ebene (Ebene B) verbunden, wodurch eine großflächige planare Verbindung zwischen der Drain-/Kollektor-Elektrode 214 des zweiten Plättchens 204 und der dritten Leitung 224 des Gehäuses 200 bereitgestellt wird.
  • Das Gehäuse 200 umfasst außerdem eine vierte Leitung 234, die eine Höhe HLC aufweist, wobei HLB > HLC > HLA, und auf einer dritten Ebene („Ebene C“) im Gehäuse 200 zwischen den ersten und zweiten Ebenen abschließt. Die dritte Ebene des Gehäuses 200 entspricht einer Höhe des ersten Plättchens 202 und berücksichtigt die kombinierte Dicke des ersten Plättchens 202 und der Verbindungsschicht 216 auf der Unterseite 203 des ersten Plättchens 202.
  • Ein zweiter Verbinder 236 einer durchgehenden planaren Einzelkonstruktion erstreckt sich zwischen den ersten und zweiten Plättchen 202, 204 zur vierten Leitung 234 und verbindet die Drain-/Kollektor-Elektrode 206 auf der Oberseite 201 des ersten Plättchens 202 und die Source-/Emitter-Elektrode 208 auf der Unterseite 207 des zweiten Plättchens 204 mit der vierten Leitung 234. Der zweite planare Verbinder 236 ist sowohl mit der Drain-/Kollektor-Elektrode 206 auf der Oberseite 201 des ersten Plättchens 202 als auch mit der vierten Leitung 234 auf der gleichen dritten Ebene (Ebene C) verbunden. Die planaren Verbinder 232, 236 können durch zusätzliche Verbindungsschichten 226, 228, 230, 238, 240, wie beispielsweise ein elektrisch leitendes Lötmittel, Klebemittel oder Klebeband, jeweils mit den entsprechenden Leitungen verbunden sein. Die Halbleiterplättchen 202, 204, die Verbindungsschichten 216, 226, 228, 230, 238, 240, mindestens ein Teil der planaren Verbinder 232, 236 und ein Teil der Leitungen 218, 222, 224, 234 sind durch eine Formmasse 242, wie beispielsweise Epoxidharz, so verkapselt, dass ein Abschnitt jeder Leitung 218, 222, 224, 234 und optional ein Teil eines oder beider Verbinder 232, 236 von der Formmasse 242 unbedeckt bleibt.
  • 4 veranschaulicht eine Draufsicht von oben eines nicht erfindungsgemäßen Mehrebenen-Halbleitergehäuses 400, und 5 veranschaulicht eine perspektivische Ansicht des Gehäuses 400. Ähnlich dem in 2 dargestellten Gehäuse umfasst das in 4 und 5 dargestellte Gehäuse 400 mindestens zwei Transistorplättchen 420, 404, welche eine Wandler-Halbbrückenschaltung von der Art bilden, die in 3 in einer beispielhaften Ausführungsform dargestellt ist. In Abhängigkeit vom Typ der im Gehäuse 400 enthaltenen Plättchen können auch andere Schaltungskonfigurationen realisiert werden. Die Plättchen 402, 404, die in dem in 4 und 5 dargestellten Gehäuse 400 enthalten sind, sind auf der gleichen Ebene angeordnet und nicht übereinander gestapelt, wie in 2 dargestellt. In dieser rein beispielhaften Ausführungsform sind die Schaltungsverbindungen mit den Plättchen 402, 404 gleich wie hierin zuvor im Hinblick auf die Wandler-Halbbrückenschaltung von 3 erläutert. Nur die Gate-Elektrode 406 auf der Oberseite des zweiten Plättchens 404 ist in 4 sichtbar. Die Gate-Elektrode 406 des zweiten Plättchens 404 ist durch Bonddrähte 408 mit einer ersten Leitung 410 des Gehäuses 400 verbunden, welche elektrisch mit dem Gate-Eingang (IN1) des hochseitigen Transistors HS verbunden ist. Die erste Leitung 410 schließt auf einer ersten Ebene („Ebene A“) im Gehäuse 400 ab. Ein Verbinder 412 einer durchgehenden planaren Einzelkonstruktion verbindet die Source-Elektrode auf der Oberseite des zweiten Plättchens 404 mit der zweiten Leitung 414 auf der gleichen Ebene („Ebene B“) im Gehäuse 400 und verdeckt in 4 die meisten Gehäusekomponenten.
  • Die zweite Leitung 414 ist elektrisch mit dem Ausgangsanschluss (Vout) der Halbbrückenschaltung verbunden. Die Drain-Elektrode auf der Oberseite des ersten Plättchens 402 und die Source-Elektrode auf der Oberseite des zweiten Plättchens 404 sind beide mit dem planaren Verbinder 412 verbunden. Der planare Verbinder 412 erstreckt sich über beide Plättchen 402, 404 und ist mit den Drain- und Source-Elektroden beider Plättchen 402 bzw. 404 und mit der zweiten Leitung 414 auf der gleichen dritten Ebene (Ebene B) im Gehäuse 400 verbunden, wodurch eine großflächige planare Verbindung zwischen diesen Plättchenelektroden und der zweiten Leitung 414 des Gehäuses 400 bereitgestellt wird. In einer Ausführungsform weist der planare Verbinder 412 eine Flächenausdehnung auf, die größer als die kombinierte Flächenausdehnung der beiden Plättchen 402, 404 ist.
  • Die Gate-Elektrode auf der Unterseite des ersten Plättchens 402 ist mit einer dritten Leitung 416 auf der ersten Ebene (Ebene A) des Gehäuses 400 verbunden. Die dritte Leitung 416 ist elektrisch mit dem Gate-Eingang (IN2) des niederseitigen Transistors LS verbunden. Die Source-Elektrode auf der Unterseite des ersten Plättchens 402 ist mit einer vierten Leitung 418 verbunden, die ebenfalls auf der ersten Ebene (Ebene A) des Gehäuses 400 abschließt. Die vierte Leitung 418 ist elektrisch mit dem negativen Eingang (Vin-) der Halbbrückenschaltung verbunden. Eine fünfte Leitung 420 unter dem zweiten Plättchen 404 ist in ähnlicher Weise mit der Drain-Elektrode auf der Unterseite des zweiten Plättchens 404 verbunden. Die fünfte Leitung 420 ist elektrisch mit dem positiven Eingang (Vin+) der Halbbrückenschaltung verbunden. Das Gehäuse 400 kann durch eine Formmasse verkapselt sein.
  • Die hierin beschriebenen Gehäuse können einen Standard-Formfaktor, wie beispielsweise SO (für engl. small outline, mit geringen Außenabmessungen), SOP (für engl. small outline package, Gehäuse mit geringen Außenabmessungen), SOT (small outline transistor package, Transistorgehäuse mit geringen Außenabmessungen), SuperSO (hergestellt von Infineon Technologies) usw., aufweisen. Im Allgemeinen weisen die hierin beschriebenen Gehäuse die Leitungen auf verschiedenen Ebenen im Gehäuse auf und verwenden Verbinder einer durchgehenden planaren Einzelkonstruktion für Verbindungen zwischen den Plättchenelektroden und den Leitungen.
  • Räumliche Begriffe, wie beispielsweise „unter“, „unterhalb“, „unter-“, „über“, „ober-“ und dergleichen, werden zur einfacheren Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erläutern. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelements zusätzlich zu anderen Ausrichtungen als jenen umfassen, die in den Figuren dargestellt sind. Ferner werden Begriffe wie beispielsweise „erste/r/s“, „zweite/r/s“ und dergleichen zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind nicht als einschränkend gedacht. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „aufweisen“, „umfassen“ und dergleichen unbestimmte Begriffe, welche das Vorhandensein der angegebenen Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Wie hierin verwendet, sollen die Artikel „ein“, „eine“ und „der, die, das“ sowohl die Mehrzahl als auch die Einzahl umfassen, sofern der Kontext nicht eindeutig etwas anderes nahe legt.

Claims (9)

  1. Halbleitergehäuse (100), umfassend: eine Formmasse (122) mit einer unteren Seite (101) und einer gegenüberliegenden oberen Seite; ein als Transistorplättchen ausgestaltetes Halbleiterplättchen (102) mit einer ersten Elektrode (104) auf einer ersten Seite (103) und einer zweiten Elektrode (106) auf einer zweiten Seite (105) gegenüber der ersten Seite (103), wobei das Halbleiterplättchen (102) von der Formmasse (122) eingekapselt ist; eine erste Leitung (110) unter dem Halbleiterplättchen (102) und verbunden mit der ersten Elektrode (104) auf einer ersten Ebene des Gehäuses (100); eine zweite Leitung (112), die eine größere Höhe (HL2)als die erste Leitung (110) aufweist und auf einer zweiten Ebene im Gehäuse (100) über der ersten Ebene abschließt, wobei die zweite Ebene einer Höhe (HDie) des Halbleiterplättchens (102) entspricht; einen Verbinder (116) einer durchgehenden planaren Einzelkonstruktion über dem Halbleiterplättchen (102) und der zweiten Leitung (112), wobei der Verbinder (116) sowohl mit der zweiten Elektrode (106) als auch der zweiten Leitung (112) auf der gleichen zweiten Ebene verbunden ist; eine dritte Leitung (118) mit einer geringeren Höhe (HL3) als die zweite Leitung (112); und einen Bonddraht (120), der die dritte Leitung (118) mit einer dritten Elektrode (108) auf der zweiten Seite (105) des Halbleiterplättchens (102) verbindet; wobei sich die zweite Leitung (112) außerhalb der Formmasse (122) von einer Ebene unter der unteren Seite (101) der Formmasse (122) bis zu der zweiten Ebene erstreckt und wobei sich die dritte Leitung (118) außerhalb der Formmasse (122) von einer Ebene unter der unteren Seite (101) der Formmasse (122) bis zu einer dritten Ebene zwischen der ersten und der zweiten Ebene erstreckt.
  2. Halbleitergehäuse (100) nach Anspruch 1, wobei die zweite Leitung (112) und die dritte Leitung (118) eine Knickflügelform aufweisen.
  3. Verfahren zur Herstellung eines Halbleitergehäuses (100), wobei das Verfahren umfasst: Bereitstellen eines als Transistorplättchen ausgestalteten Halbleiterplättchens (102) mit einer ersten Elektrode (104) auf einer ersten Seite (103) und einer zweiten Elektrode (106) auf einer zweiten Seite (105) gegenüber der ersten Seite (103); Verkapseln des Halbleiterplättchens (102) mit einer Formmasse (122), die eine untere Seite (101) und eine gegenüberliegende obere Seite aufweist; Verbinden einer ersten Leitung (110) unter dem Halbleiterplättchen (102) mit der ersten Elektrode (104) auf einer ersten Ebene des Gehäuses (100); Bereitstellen einer zweiten Leitung (112), die eine größere Höhe (HL2)als die erste Leitung (110) aufweist und auf einer zweiten Ebene im Gehäuse (100) über der ersten Ebene abschließt, wobei die zweite Ebene einer Höhe (HDie) des Halbleiterplättchens (102) entspricht; Verbinden eines Verbinders (116) einer durchgehenden planaren Einzelkonstruktion, der über dem Halbleiterplättchen (102) und der zweiten Leitung (112) angeordnet ist, sowohl mit der zweiten Elektrode (106) als auch der zweiten Leitung (112) auf der gleichen zweiten Ebene; und Verbinden einer dritten Leitung (118) mit einer geringeren Höhe (HL3)als die zweite Leitung (112) über einen Bonddraht (120) mit einer dritten Elektrode (108) auf der zweiten Seite (105) des Halbleiterplättchens (102); wobei sich die zweite Leitung (112) außerhalb der Formmasse (122) von einer Ebene unter der unteren Seite (101) der Formmasse (122) bis zu der zweiten Ebene erstreckt und wobei sich die dritte Leitung (118) außerhalb der Formmasse (122) von einer Ebene unter der unteren Seite (101) der Formmasse (122) bis zu einer dritten Ebene zwischen der ersten und der zweiten Ebene erstreckt.
  4. Verfahren nach Anspruch 3, wobei die zweite Leitung (112) und die dritte Leitung (118) eine Knickflügelform aufweisen.
  5. Halbleitergehäuse (200), umfassend: ein erstes Halbleiterplättchen (202) mit einer Oberseite (201) und einer Unterseite (203); ein zweites Halbleiterplättchen (204) über dem ersten Halbleiterplättchen (202) und mit einer Oberseite (205), die vom ersten Halbleiterplättchen (202) abgewandt ist, und einer Unterseite (207), die der Oberseite (201) des ersten Halbleiterplättchens (202) zugewandt ist; eine Formmasse (242), die das erste und das zweite Halbleiterplättchen (202, 204) einkapselt, wobei die Formmasse (242) eine untere Seite und eine gegenüberliegende obere Seite aufweist; eine Elektrode (206) auf der Oberseite (201) des ersten Halbleiterplättchens (202), die mit einer Elektrode (208) auf der Unterseite (207) des zweiten Halbleiterplättchens (204) zwischen den ersten und zweiten Halbleiterplättchen (202, 204) verbunden ist; eine erste Leitung (218) unter dem ersten Halbleiterplättchen (202) und verbunden mit einer Elektrode (212) auf der Unterseite (203) des ersten Halbleiterplättchens (202) auf einer ersten Ebene des Gehäuses (200), wobei die erste Leitung (218) an der unteren Seite der Formmasse (242) freiliegt; eine zweite Leitung (224), die eine größere Höhe (HLB) als die erste Leitung (218) aufweist und auf einer zweiten Ebene im Gehäuse (200) über der ersten Ebene abschließt, wobei die zweite Ebene einer Höhe (HDie2) des zweiten Halbleiterplättchens (204) entspricht, wobei die zweite Leitung (224) an der unteren Seite der Formmasse (242) freiliegt und sich von der unteren Seite der Formmasse (242) bis zu der zweiten Ebene erstreckt; und einen Verbinder (232) einer durchgehenden planaren Einzelkonstruktion über dem zweiten Halbleiterplättchen (204) und der zweiten Leitung (224), wobei der Verbinder (232) sowohl mit einer Elektrode (214) auf der Oberseite (205) des zweiten Halbleiterplättchens (204) als auch mit der zweiten Leitung (224) auf der gleichen zweiten Ebene verbunden ist.
  6. Halbleitergehäuse (200) nach Anspruch 5, ferner umfassend: eine dritte Leitung (234), die eine Höhe (HLC) zwischen den ersten und zweiten Leitungen (218, 224) aufweist und auf einer dritten Ebene im Gehäuse (200) zwischen den ersten und zweiten Ebenen abschließt, wobei die dritte Ebene einer Höhe (HDie1) des ersten Halbleiterplättchens (202) entspricht; und einen zusätzlichen Verbinder (236) einer durchgehenden planaren Einzelkonstruktion, der sich zwischen den ersten und zweiten Halbleiterplättchen (202, 204) zur dritten Leitung (234) erstreckt und die Elektrode (206) auf der Oberseite (201) des ersten Halbleiterplättchens (202) und die Elektrode (208) auf der Unterseite (207) des zweiten Halbleiterplättchens (204) mit der dritten Leitung (234) verbindet, wobei der zusätzliche Verbinder (236) sowohl mit der Elektrode (206) auf der Oberseite (201) des ersten Halbleiterplättchens (202) als auch mit der dritten Leitung (234) auf der gleichen dritten Ebene verbunden ist.
  7. Halbleitergehäuse (200) nach Anspruch 5 oder 6, ferner umfassend eine vierte Leitung (222), welche die gleiche Höhe wie die erste Leitung (218) aufweist und mit einer zusätzlichen Elektrode (210) auf der Unterseite (203) des ersten Halbleiterplättchens (202) auf der ersten Ebene des Gehäuses (200) verbunden ist.
  8. Verfahren zur Herstellung eines Halbleitergehäuses (200), wobei das Verfahren umfasst: Verbinden einer Elektrode (212) auf einer Unterseite (203) eines ersten Halbleiterplättchens (202) mit einer ersten Leitung (218) unter dem ersten Halbleiterplättchen (202) auf einer ersten Ebene des Gehäuses (200); Verbinden einer Elektrode (206) auf einer Oberseite (201) des ersten Halbleiterplättchens (202) mit einer Elektrode (208) auf einer Unterseite (207) eines zweiten Halbleiterplättchens (204), das über dem ersten Halbleiterplättchen (202) angeordnet ist; Verbinden einer Elektrode (214) auf einer Oberseite (205) des zweiten Halbleiterplättchens (204) mit einer zweiten Leitung (224) auf einer gleichen zweiten Ebene des Gehäuses (200) über der ersten Ebene durch einen Verbinder (232) einer durchgehenden planaren Einzelkonstruktion, der über dem zweiten Halbleiterplättchen (204) und der zweiten Leitung (224) angeordnet ist, wobei die zweite Leitung (224) eine größere Höhe (HLB) als die erste Leitung (218) aufweist und auf der zweiten Ebene abschließt, wobei die zweite Ebene einer Höhe (HDie2) des zweiten Halbleiterplättchens (204) entspricht; und Verkapseln des ersten und des zweiten Halbleiterplättchens (202, 204) in einer Formmasse (242), wobei die Formmasse (242) eine untere Seite und eine gegenüberliegende obere Seite aufweist, wobei die erste Leitung (218) und die zweite Leitung (224) an der unteren Seite der Formmasse (242) freiliegen und wobei sich die zweite Leitung (224) von der unteren Seite der Formmasse (242) bis zu der zweiten Ebene erstreckt.
  9. Verfahren nach Anspruch 8, wobei das Verbinden der Elektrode (206) auf der Oberseite (201) des ersten Halbleiterplättchens (202) mit der Elektrode (208) auf der Unterseite (207) des zweiten Halbleiterplättchens (204) ein Verbinden der Elektrode (206) auf der Oberseite (201) des ersten Halbleiterplättchens (202) und der Elektrode (208) auf der Unterseite (207) des zweiten Halbleiterplättchens (204) mit einer dritten Leitung (234) auf einer gleichen dritten Ebene des Gehäuses (200) zwischen den ersten und zweiten Ebenen durch einen zusätzlichen Verbinder (236) einer durchgehenden planaren Einzelkonstruktion umfasst, der zwischen den ersten und zweiten Halbleiterplättchen (202, 204) angeordnet ist, wobei die dritte Leitung (234) eine Höhe (HLC) zwischen den ersten und zweiten Leitungen (218, 224) aufweist und auf der dritten Ebene abschließt, wobei die dritte Ebene einer Höhe (HDie1) des ersten Halbleiterplättchens (202) entspricht.
DE102014104497.5A 2013-04-02 2014-03-31 Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung Active DE102014104497B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/855,015 2013-04-02
US13/855,015 US9041170B2 (en) 2013-04-02 2013-04-02 Multi-level semiconductor package

Publications (2)

Publication Number Publication Date
DE102014104497A1 DE102014104497A1 (de) 2014-10-02
DE102014104497B4 true DE102014104497B4 (de) 2024-03-14

Family

ID=51519991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014104497.5A Active DE102014104497B4 (de) 2013-04-02 2014-03-31 Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung

Country Status (3)

Country Link
US (1) US9041170B2 (de)
CN (1) CN104103617B (de)
DE (1) DE102014104497B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172279A1 (en) * 2014-12-10 2016-06-16 Infineon Technologies Americas Corp. Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation
DE102015104995B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
CN105405830A (zh) * 2015-12-09 2016-03-16 西安华为技术有限公司 系统级封装模块和封装方法
FR3060243B1 (fr) * 2016-12-12 2019-08-23 Institut Vedecom Module de commutation de puissance, convertisseur integrant celui-ci et procede de fabrication
CN110211887A (zh) * 2019-06-11 2019-09-06 山东海声尼克微电子有限公司 一种用于大电流电源模块引线键合的锁料孔铜片焊接工艺
CN110190004A (zh) * 2019-06-11 2019-08-30 山东海声尼克微电子有限公司 一种用于大电流电源模块键合的焊接工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161785A1 (en) 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
JP2005303018A (ja) 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
US20070057368A1 (en) 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
DE102008054306A1 (de) 2008-06-05 2009-12-17 Mitsubishi Electric Corp. Harzabgedichtete Halbleitervorrichtung und Herstellungsverfahren dafür

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255722B1 (en) 1998-06-11 2001-07-03 International Rectifier Corp. High current capacity semiconductor device housing
US6677669B2 (en) 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
US6946740B2 (en) 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
DE10301091B4 (de) 2003-01-14 2015-01-22 Infineon Technologies Ag Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
US7208818B2 (en) 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
CN101073151B (zh) 2004-12-20 2010-05-12 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
US7285849B2 (en) 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7804131B2 (en) 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7808102B2 (en) 2006-07-28 2010-10-05 Alpha & Omega Semiconductor, Ltd. Multi-die DC-DC boost power converter with efficient packaging
CN101794760B (zh) * 2006-10-06 2012-05-23 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
DE102007013186B4 (de) 2007-03-15 2020-07-02 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US7851908B2 (en) 2007-06-27 2010-12-14 Infineon Technologies Ag Semiconductor device
US7800208B2 (en) 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8193618B2 (en) * 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
CN102468292B (zh) * 2010-10-29 2015-02-25 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构
US8344464B2 (en) 2011-05-19 2013-01-01 International Rectifier Corporation Multi-transistor exposed conductive clip for high power semiconductor packages
US8436429B2 (en) 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161785A1 (en) 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
JP2005303018A (ja) 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
US20070057368A1 (en) 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
DE102008054306A1 (de) 2008-06-05 2009-12-17 Mitsubishi Electric Corp. Harzabgedichtete Halbleitervorrichtung und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US20140291849A1 (en) 2014-10-02
CN104103617A (zh) 2014-10-15
US9041170B2 (en) 2015-05-26
DE102014104497A1 (de) 2014-10-02
CN104103617B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102012108608B4 (de) Elektronisches Modul
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102008006835A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102014102118A1 (de) Halbleiterbauelement
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014117523B4 (de) Elektronische Vorrichtung
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division