DE102017108172B4 - SMD-Package und Verfahren zur Herstellung eines SMD-Packages - Google Patents

SMD-Package und Verfahren zur Herstellung eines SMD-Packages Download PDF

Info

Publication number
DE102017108172B4
DE102017108172B4 DE102017108172.0A DE102017108172A DE102017108172B4 DE 102017108172 B4 DE102017108172 B4 DE 102017108172B4 DE 102017108172 A DE102017108172 A DE 102017108172A DE 102017108172 B4 DE102017108172 B4 DE 102017108172B4
Authority
DE
Germany
Prior art keywords
package
die
connection
planar
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017108172.0A
Other languages
English (en)
Other versions
DE102017108172A1 (de
Inventor
Chooi Mei Chong
Markus Dinkel
Josef Hoeglauer
Ralf Otremba
Klaus Schiess
Xaver Schloegel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017108172.0A priority Critical patent/DE102017108172B4/de
Priority to US15/954,233 priority patent/US10699987B2/en
Publication of DE102017108172A1 publication Critical patent/DE102017108172A1/de
Application granted granted Critical
Publication of DE102017108172B4 publication Critical patent/DE102017108172B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Package (2), das ein Leistungshalbleiter-Die (1) umschließt, wobei das Package (2) eine Package-Oberseite (201) und eine Package-Unterseite (202) aufweist, wobei das Die (1) einen ersten Lastanschluss (11) auf einer der Package-Unterseite (202) zugewandten Die-Vorderseite (101) und einen zweiten Lastanschluss (12), der auf einer der Package-Oberseite (201) zugewandten Die-Rückseite (102) angeordnet ist, aufweist, wobei das Package (2) Folgendes umfasst:- einen Leiterrahmen (21), der zur elektrischen und mechanischen Kopplung des Packages (2) mit einem Träger (3) ausgelegt ist, wobei der Leiterrahmen (21) einen planaren ersten Außenanschluss (211), der mit dem ersten Lastanschluss (11) elektrisch verbunden ist, und einen planaren zweiten Außenanschluss (212), der mit dem zweiten Lastanschluss (12) elektrisch verbunden ist, aufweist; und wobei- der planare erste Außenanschluss (211) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer ersten Kontaktfläche (31) ausgelegt ist; und- der planare zweite Außenanschluss (212) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer zweiten Kontaktfläche (32) ausgelegt ist, wobei die zweite Kontaktfläche (32) eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% einer Größe der ersten Kontaktfläche (31) liegt, und wobei- das eingeschlossene Die (1) einen weiteren Anschluss auf der Die-Vorderseite (101) aufweist;- der Leiterrahmen (21) einen planaren dritten Außenanschluss (213) aufweist, der mit dem weiteren Anschluss elektrisch verbunden ist und sowohl vom ersten Außenanschluss (211) als auch vom zweiten Außenanschluss (212) elektrisch isoliert ist;- der planare dritte Außenanschluss (213) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer dritten Kontaktfläche (33) ausgelegt ist; und- die erste Kontaktfläche (31), die zweite Kontaktfläche (32) und die dritte Kontaktfläche (33) jeweils mit dem eingeschlossenen Die (1) zumindest teilweise lateral überlappen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Patentschrift bezieht sich auf Ausführungsformen eines Packages, das ein Leistungshalbleiter-Die umschließt, und auf Ausführungsformen eines Verfahrens zur Herstellung eines Packages zum Umschließen eines Leistungshalbleiter-Dies. Insbesondere bezieht sich die vorliegende Patentschrift auf Ausführungsformen eines Packages für ein oberflächenmontiertes Bauelement (SMD-Package, SMD - Surface-Mount Device) und auf entsprechende Ausführungsformen eines Herstellungsverfahrens.
  • HINTERGRUND
  • Viele Funktionen moderner Bauelemente in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa die Umwandlung von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, beruhen auf Leistungshalbleiterbauelemente.
  • Zum Beispiel sind Bipolartransistoren mit isoliertem Gate (IGBTs, Insulated Gate Bipolar Transistors), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich Schalter in Stromversorgungen und Leistungswandlern, aber nicht darauf beschränkt.
  • Ein Leistungshalbleiterbauelement umfasst üblicherweise ein Leistungshalbleiter-Die, das dazu ausgelegt ist, einen Laststrom entlang einem Laststrompfad zwischen zwei Lastanschlüssen des Dies zu leiten. Ferner kann der Laststrompfad mittels einer isolierten Elektrode, die manchmal als Gate-Elektrode bezeichnet wird, gesteuert werden. Bei Empfang eines entsprechenden Steuersignals von beispielsweise einem Treiber kann die Steuerelektrode zum Beispiel das Leistungshalbleiterbauelement in einen leitenden Zustand oder einen gesperrten Zustand setzen.
  • Nach der Herstellung des Leistungshalbleiter-Dies muss es in ein Package eingeschlossen werden, zum Beispiel auf eine Art und Weise, die die Installation des Dies in einer Anwendung, zum Beispiel in einem Leistungswandler, zum Beispiel so gestattet, dass das Die mit einem Träger, zum Beispiel einer Leiterplatte (PCB - printed circuit board), gekoppelt werden kann.
  • Dazu ist eine gemeinhin als Oberflächenmontagetechnik (SMT - surface-mount technology) bezeichnete Technik bekannt, wobei sich dieser Begriff allgemein auf die Herstellung elektronischer Schaltungen, bei denen die Bauteile direkt auf die Oberfläche von PCBs montiert oder platziert werden, beziehen kann. Zum Beispiel hat diese Technik zumindest in einigen Anwendungsbereichen das sogenannte Durchstecktechnik-Konstruktionsverfahren des Anordnens von Bauteilen mit Anschlussdrähten in Löcher in der Leiterplatte ersetzt.
  • Im Allgemeinen kann ein SMT-Bauteil kleiner als sein Durchsteck-Gegenstück sein. Es kann kurze Stifte oder Leitungen von verschiedenen Arten, Flachkontakte (auch als „Anschluss-Pads“ bekannt), eine Matrix von Lotperlen (zum Beispiel ein sogenanntes Ball Grid Array (BGA)) oder Anschlüsse am Körper des Bauteils aufweisen.
  • Die DE 10 2006 047 761 A1 beschreibt ein Package mit einer sog. Source-Down-Konfiguration. Dabei weist die prozessierte Seite eines von dem Package eingeschlossenen Dies auf die Unterseite des Packages.
  • Weiterer Varianten von Packages sind z.B. aus der US 2006 / 0 043 613 A1 , der US 2007 / 0 267 729 A1 und der US 2007 / 0 096 317 A1 bekannt.
  • KURZFASSUNG
  • Bestimmte Aspekte der vorliegenden Patentschrift betreffen die Oberflächenmontage-Häusungstechnologie. Ausführungsbeispiele des hierin offenbarten Packages sind Oberflächenmontage-Packages (SMPs, surface-mount packages). Zum Beispiel sind hierin offenbarte Ausführungsformen des Packages Oberflächenmontage-Packages (SMPs) mit Flachkontakten.
  • Vorgeschlagen werden die Gegenstände der unabhängigen Ansprüche. Merkmale weiterer Ausführungsformen sind in den Unteransprüchen angegeben.
  • Gemäß einer Ausführungsform umschließt ein Package ein Leistungshalbleiter-Die. Das Package weist eine Package-Oberseite und eine Package-Unterseite auf, und das Die weist einen ersten Lastanschluss auf der der Package-Unterseite zugewandten Die-Vorderseite und einen zweiten Lastanschluss, der auf der der Package-Oberseite zugewandten Die-Rückseite angeordnet ist, auf. Das Package umfasst: einen Leiterrahmen, der zur elektrischen und mechanischen Kopplung des Packages mit einem Träger ausgelegt ist, wobei der Leiterrahmen einen planaren ersten Außenanschluss, der mit dem ersten Lastanschluss elektrisch verbunden ist, und einen planaren zweiten Außenanschluss, der mit dem zweiten Lastanschluss elektrisch verbunden ist, aufweist. Der planare erste Außenanschluss ist zum Ausbilden einer Schnittstelle mit dem Träger mittels einer ersten Kontaktfläche ausgelegt. Der planare zweite Außenanschluss ist zum Ausbilden einer Schnittstelle mit dem Träger mittels einer zweiten Kontaktfläche ausgelegt, wobei die zweite Kontaktfläche eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% einer Größe der ersten Kontaktfläche liegt. Der Bereich kann sogar kleiner sein, zum Beispiel 90% bis 110% der Größe der ersten Kontaktfläche. Bei einer Ausführungsform weist die zweite Kontaktfläche eine Größe auf, die innerhalb des Bereichs von 95% bis 105% der Größe der ersten Kontaktfläche liegt, zum Beispiel kann die zweite Kontaktfläche die gleiche Größe wie die erste Kontaktfläche aufweisen.
  • Gemäß einer anderen Ausführungsform umschließt ein Package ein Leistungshalbleiter-Die. Das Package weist eine Package-Oberseite und eine Package-Unterseite auf, und das Die weist einen ersten Lastanschluss auf der der Package-Unterseite zugewandten Die-Vorderseite und einen zweiten Lastanschluss, der auf der der Package-Oberseite zugewandten Die-Rückseite angeordnet ist, auf. Das Package umfasst: einen Leiterrahmen, der zur elektrischen und mechanischen Kopplung des Packages mit einem Träger ausgelegt ist, wobei der Leiterrahmen einen planaren ersten Außenanschluss, der mit dem ersten Lastanschluss elektrisch verbunden ist, und einen planaren zweiten Außenanschluss, der mit dem zweiten Lastanschluss elektrisch verbunden ist, aufweist. Der planare erste Außenanschluss ist zum Ausbilden einer Schnittstelle mit dem Träger mittels einer ersten Kontaktfläche ausgelegt. Der planare zweite Außenanschluss ist zum Ausbilden einer Schnittstelle mit dem Träger mittels einer zweiten Kontaktfläche ausgelegt. Der erste Außenanschluss weist einen ersten Stromnennwert auf, und der zweite Außenanschluss weist einen zweiten Stromnennwert auf, wobei der zweite Stromnennwert innerhalb des Bereichs von 80% bis 120% des ersten Stromnennwerts liegt. Der Bereich kann sogar kleiner sein, zum Beispiel 90% bis 110% des ersten Stromnennwerts. Bei einer Ausführungsform liegt der zweite Stromnennwert innerhalb des Bereichs von 95% bis 105% des ersten Stromnennwerts, zum Beispiel kann der zweite Stromnennwert mit dem ersten Stromnennwert im Wesentlichen identisch sein.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zur Herstellung eines Packages zum Umschließen eines Leistungshalbleiter-Dies dargelegt. Das Package weist eine Package-Oberseite und eine Package-Unterseite auf, und das Die weist einen ersten Lastanschluss auf der der Package-Unterseite zugewandten Die-Vorderseite und einen zweiten Lastanschluss, der auf der der Package-Oberseite zugewandten Die-Rückseite angeordnet ist, auf. Das Verfahren umfasst: Bereitstellen eines Leiterrahmens, der zur elektrischen und mechanischen Kopplung des Packages mit einem Träger ausgelegt ist, wobei der Leiterrahmen einen planaren ersten Außenanschluss, der mit dem ersten Lastanschluss elektrisch verbunden ist, und einen planaren zweiten Außenanschluss, der mit dem zweiten Lastanschluss elektrisch verbunden ist, aufweist, wobei der planare erste Außenanschluss zum Ausbilden einer Schnittstelle mit dem Träger mittels einer ersten Kontaktfläche ausgelegt ist und der planare zweite Außenanschluss zum Ausbilden einer Schnittstelle mit dem Träger mittels einer zweiten Kontaktfläche ausgelegt ist, und mindestens eines von a) Auslegen der zweiten Kontaktfläche derart, dass sie eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% einer Größe der ersten Kontaktfläche liegt, und b) Auslegen des ersten Außenanschlusses derart, dass er einen ersten Stromnennwert aufweist, und des zweiten Außenanschlusses mit einem zweiten Stromnennwert, wobei der zweite Stromnennwert innerhalb des Bereichs von 80% bis 120% des ersten Stromnennwerts liegt.
  • Für den Fachmann werden bei Lektüre der folgenden detaillierten Beschreibung und bei Betrachtung der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf veranschaulichende Grundzüge der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen zeigen:
    • 1 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Packages gemäß einer oder mehreren Ausführungsformen;
    • 2 schematisch und beispielhaft einen Abschnitt eines horizontalen Querschnitts eines Packages gemäß einer oder mehreren Ausführungsformen;
    • 3 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Packages gemäß einer oder mehreren Ausführungsformen;
    • 4 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Packages gemäß einer oder mehreren Ausführungsformen;
    • 5 schematisch und beispielhaft einen Abschnitt einer perspektivischen Ansicht eines Packages gemäß einer oder mehreren Ausführungsformen;
    • 6 schematisch und beispielhaft einen Abschnitt einer perspektivischen Ansicht eines Packages gemäß einer oder mehreren Ausführungsformen; und
    • 7 schematisch und beispielhaft Schritte eines Verfahrens zur Herstellung eines Packages zum Umschließen eines Leistungshalbleiter-Dies gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen spezielle Ausführungsformen als Veranschaulichung gezeigt werden, in denen die Erfindung ausgeübt werden kann.
  • In dieser Hinsicht kann Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „unter“, „vorne“, „hinten“, „rück“, „führender“, „nachlaufender“, „unterhalb“, „oberhalb“ usw., mit Bezug auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Vielzahl von verschiedenen Ausrichtungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Es wird nunmehr ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt werden. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht einschränken. Merkmale, die als Teil einer Ausführungsform dargestellt oder beschrieben werden, können beispielsweise bei oder kombiniert mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen mit einschließen. Die Beispiele werden unter Verwendung einer speziellen Ausdrucksweise beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Übersicht halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit denselben Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Patentschrift verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann zum Beispiel die Fläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Zum Beispiel können sowohl die (erste) laterale Richtung X als auch die (zweite) laterale Richtung Y, die nachstehend erwähnt werden, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Fläche, das heißt, parallel zu der normalen Richtung der Fläche des Halbleiterwafers, -chips, -dies, angeordnet ist. Zum Beispiel kann die nachstehend erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch der zweiten lateralen Richtung Y senkrecht ist.
  • Im Rahmen der vorliegenden Beschreibung sollen die Begriffe „im ohmschen Kontakt“, „im elektrischen Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Bereichen, Zonen, Abschnitten oder Teilen des hierin beschriebenen Bauelements besteht. Ferner soll im Rahmen der vorliegenden Patentschrift der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen des entsprechenden Halbleiterbauelements besteht; zum Beispiel umfasst ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen; das heißt, die beiden Elemente können sich berühren.
  • Darüber hinaus wird im Rahmen der vorliegenden Patentschrift der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Rahmen seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehrere Komponenten separat voneinander angeordnet sind und dass keine ohmsche Verbindung besteht, die jene Komponenten verbindet. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzugeben, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, zum Beispiel mit Hilfe einer Isolierung, zum Beispiel eines Dielektrikums, miteinander gekoppelt sein.
  • Konkrete in dieser Beschreibung erörterte Ausführungsformen betreffen ein Leistungshalbleiter-Die, zum Beispiel ein Leistungshalbleiter-Die, das innerhalb eines Stromrichters oder eines Netzteils verwendet werden kann, sind jedoch nicht darauf beschränkt. Daher kann bei einer Ausführungsform solch ein Die derart ausgelegt sein, dass es einen Laststrom führt, der einer Last zugeführt werden soll und/oder der jeweils durch eine Energiequelle bereitgestellt wird. Zum Beispiel kann das Die eine oder mehrere von aktiven Leistungshalbleiterzellen, wie zum Beispiel einer monolithisch integrierten Diodenzelle, und/oder einer monolithisch integrierten Transistorzelle und/oder einer monolithisch integrierten IGBT-Zelle, und/oder einer monolithisch integrierten RC-IGBT-Zelle und/oder einer monolithisch integrierten MGD(MOS Gated Diode)-Zelle und/oder einer monolithisch integrierten MOSFET-Zelle und/oder Abwandlungen davon umfassen. Mehrere solcher Diodenzellen und/oder solcher Transistorzellen können in dem Die integriert sein.
  • Der Begriff „Leistungshalbleiter-Die“, wie er in dieser Patentschrift verwendet wird, soll ein einzelnes Die mit Möglichkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten ist ein solches Leistungshalbleiter-Die für einen hohen Strom, typischerweise im Ampere-Bereich, zum Beispiel bis zu 5 oder 100 Ampere, und/oder Spannungen, typischerweise über 15 V, typischer bis zu 40 V und höher, zum Beispiel bis zu mindestens 500 V oder mehr als 500 V, zum Beispiel mindestens 600 V, bestimmt.
  • Zum Beispiel kann das unten beschriebene Leistungshalbleiter-Die ein Die sein, das dazu ausgelegt ist, als eine Leistungskomponente in einer Anwendung mit einer niedrigen, mittleren und/oder hohen Spannung eingesetzt zu werden. Zum Beispiel richtet sich der Begriff „Leistungshalbleiter-Die“, wie er in dieser Patentschrift verwendet wird, nicht auf logische Halbleiterbauelemente, die zum Beispiel zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Bevor das Leistungshalbleiter-Die in einer Anwendung eingesetzt werden kann, wird es in der Regel in einem Package eingeschlossen, das eine mechanische Montage und elektrische Verbindung des Dies in der Anwendung, beispielsweise auch für Wärmeverteilungszwecke, gestatten kann. Wie eingangs erwähnt worden ist, kann dies Anwenden der Oberflächenmontagetechnik (SMT) beinhalten.
  • Ausführungsbeispiele des hierin offenbarten Packages sind Oberflächenmontage-Packages (SMPs). Zum Beispiel sind Ausführungsformen des hierin offenbarten Packages Oberflächenmontage-Packages (SMPs) mit Flachkontakten, die mit einem Träger, zum Beispiel einer PCB, eine Schnittstelle ausbilden. Ein allgemeiner Gedanke einiger Ausführungsformen besteht darin, die für Laststromführungszwecke verwendeten Flachkontakte hinsichtlich Kontaktflächen und/oder hinsichtlich Stromnennwerten auf ähnliche Weise zu dimensionieren. Dies kann zum Beispiel Betreiben eines im Package eingeschlossenen Dies in oberen Betriebsbereichen bei gleichzeitiger Gewährleistung, dass die an den Flachkontakten verursachte Wärmeableitung innerhalb der zulässigen Bereiche bleibt, gestatten. Dadurch kann gewährleistet werden, dass das eingeschlossene Leistungshalbleiter-Die innerhalb seines gesamten Nennleistungsbereichs betrieben werden kann, ohne dass einer der Flachkontakte einen Engpass bildet. Ferner kann die an den Flachkontakten verursachte Wärmeableitung symmetrisch ausgeglichen sein.
  • 1 zeigt schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts eines Packages 1 gemäß einer oder mehreren Ausführungsformen, und 2 zeigt schematisch und beispielhaft einen Abschnitt eines horizontalen Querschnitts eines Packages gemäß einer oder mehreren Ausführungsformen. Im Folgenden wird sowohl auf 1 als auch auf 2 Bezug genommen.
  • Das Package 2 umschließt ein Leistungshalbleiter-Die 1, das nachstehend auch als Die 1 bezeichnet wird. Zum Beispiel weist das Die 1 die Leistungshalbleitertransistorkonfiguration oder eine Leistungshalbleiterdiodenkonfiguration, zum Beispiel eine MOSFET-Konfiguration, eine IGBT-Konfiguration oder eine von diesen Grundkonfigurationen abgeleitete Konfiguration, auf.
  • Das Leistungshalbleiter-Die 1 kann einen ersten Lastanschluss 11 umfassen, und der zweite Lastanschluss 12 kann dazu ausgelegt sein, einen Laststrom zwischen diesen Lastanschlüssen 11 und 12 zu führen. Der Laststrom kann im Bereich von 1 A bis 300 A, zum Beispiel im Bereich von 10 A bis 50 A, liegen. Der maximale Laststrom, der durch das Die 1 kontinuierlich geführt werden kann, kann durch einen Laststromnennwert des Dies 1 angezeigt werden.
  • Ferner kann das eingeschlossene Die 1 dazu ausgelegt sein, eine Spannung zwischen dem ersten Lastanschluss 11 und der zweiten Last 12, beispielsweise innerhalb des Bereichs von 10 V bis 500 V, zum Beispiel innerhalb des Bereichs von 50 V bis 300 V, zu sperren. Die maximale Spannung, die durch das Die 1 kontinuierlich gesperrt werden kann, kann durch einen Sperrspannungsnennwert des Dies 1 angezeigt werden.
  • Bei einer Ausführungsform kann das Die 1 eine Leistungsdiode, in welchem Fall der erste Lastanschluss 11 ein Anodenport und der zweite Lastanschluss 12 ein Kathodenport sein kann, oder ein Leistungs-IGBT, in welchem Fall der erste Lastanschluss 11 ein Emitteranschluss und der zweite Lastanschluss 12 ein Kollektoranschluss sein kann, oder ein MOSFET, in welchem Fall der erste Lastanschluss 11 ein Source-Anschluss und der zweite Lastanschluss 12 ein Drain-Anschluss sein kann, oder ein von einer oder mehreren dieser Grundkonfigurationen abgeleitetes Leistungsbauelement, zum Beispiel ein JFET (Junction Field Effect Transistor / Sperrschichtfeldeffekttransistor (SFET)), sein.
  • Zum Beispiel kann der zweite Lastanschluss 12, der auf der Die-Rückseite 102 angeordnet ist, mittels einer Rückseitenmetallisierung gebildet sein. Bei einer Ausführungsform enthält das Die 1 nur den zweiten Lastanschluss 12 auf der Die-Rückseite 102, und es ist kein anderer Anschluss auf der Die-Rückseite 102 angeordnet. Ferner kann auf der Die-Vorderseite 101, auf der der erste Lastanschluss 11 angeordnet ist, zusätzlich mindestens ein weiterer Anschluss angeordnet sein, zum Beispiel ein Sensoranschluss und/oder ein Steueranschluss, zum Beispiel ein Gate-Anschluss, falls das Die 1 als ein steuerbares Bauelement, zum Beispiel ein MGD oder ein Transistor, zum Beispiel ein MOSFET oder ein IGBT, implementiert ist. Zum Beispiel kann der weitere Anschluss (zum Beispiel der Steueranschluss und/oder der Sensoranschluss) sowohl von dem ersten Lastanschluss 11 als auch von dem zweiten Lastanschluss 12 elektrisch isoliert sein.
  • Bei einer Ausführungsform weist das Die 1, das von dem Package 2 umschlossen wird, eine vertikale Konfiguration auf, gemäß der der erste Lastanschluss 11 auf einer Die-Vorderseite 101 angeordnet ist und der zweite Lastanschluss 12 auf einer Die-Rückseite 102 angeordnet ist. In lateralen Richtungen, zum Beispiel in den lateralen Richtungen X und Y und linearen Kombinationen davon, kann das Die 1 durch einen Die-Rand 15, zum Beispiel eine Seitenfläche, abgeschlossen sein.
  • Das Package 2, das das Die 1 umschließt, weist eine Package-Oberseite 201 und eine Package-Unterseite 202 auf. Zum Beispiel ist das Die 1 zwischen der Package-Oberseite 201 und der Package-Unterseite 202 angeordnet. Das Package 2 kann das Die 1 vollständig umgeben und das Die 1 gegen die Umgebung abdichten. Dazu kann das Package 2 übliche Materialien und Bauteile, wie zum Beispiel ein Gehäuse (vergleiche Bezugszahl 24 in 4 und in 6), Isoliermaterial, Vergussmasse usw. umfassen.
  • Bei einer Ausführungsform kann die Package-Oberseite 201 zum Ableiten von während des Betriebs des Leistungshalbleiter-Dies 1 erzeugter Wärme (Leistungsverluste) verwendet werden, wobei auf der Package-Unterseite 202 die Außenanschlüsse 212 und 211 vorgesehen sein können, die eine elektrische Verbindung mit den Anschlüssen 11, 12 des Leistungshalbleiter-Dies 1 gestatten. Zum Beispiel können alle Außenanschlüsse auf der Package-Unterseite 202 und keiner auf der Package-Oberseite 201 vorgesehen sein.
  • Das das Die 1 umschließende Package 2 kann, zum Beispiel gemäß der Oberflächenmontagetechnik, auf einem Träger 3 montiert sein. Zum Beispiel kann das Package 2 ein Oberflächenmontage-Package (SMT) sein. Bei Montage auf dem Träger 3 kann das in dem Package 2 enthaltene Die 1 ferner mit anderen Bauteilen (nicht dargestellt), die am Träger 3 vorgesehen (zum Beispiel fixiert) sind, elektrisch verbunden sein.
  • Der Träger 3 kann eine Leiterplatte (PCB) sein, oder er kann ein Bauteil einer PCB sein. Bei einer anderen Ausführungsform kann der Träger 3 ein DCB-Substrat (DCB - Direct Copper Bond), zum Beispiel eine keramische Leiterplatte, sein, oder er kann ein Bauteil eines DCB-Substrats sein. Bei einer anderen Ausführungsform kann der Träger 3 ein IMS (Insulated Metallic Substrate) sein, oder er kann ein Bauteil eines IMS sein. Der Träger 3 kann aus einem elektrisch isolierenden Material hergestellt sein, zum Beispiel aus einem Polymer-, einem PCB-Laminat-, einem Keramik-, einem Flammschutz(FR)-Material (zum Beispiel FR4), einem Verbund-Epoxid-Material (CEM, composite epoxy material), wie zum Beispiel CEM1 oder CEM3, einem Bismaleimid-Triazin-Harz(BT)-Material, einem Imid, einem Polyimid, einem ABF oder aus einer Kombination aus den oben genannten beispielhaften Materialien hergestellt sein.
  • Das Die 1 kann so im Package 2 angeordnet sein, dass die Die-Vorderseite 101 der Package-Unterseite 202 zugewandt ist und dass die Die-Rückseite 102 der Package-Oberseite 201 zugewandt ist, wie in 1 dargestellt. Ferner kann die Package-Unterseite 202 einer Fläche 30 des Trägers 3 zugewandt sein. Zum Beispiel ist die Fläche 30 horizontal, zum Beispiel parallel zu der durch die erste laterale Richtung X und die zweite laterale Richtung Y definierten Ebene, angeordnet.
  • Zum Beispiel ist das von dem Package umschlossene Die 1 ein vertikaler MOSFET, und der erste Lastanschluss 11 ist ein Source-Anschluss, und der zweite Lastanschluss 12 ist ein Drain-Anschluss, der zum Beispiel eine Die-Rückseitenmetallisierung umfasst. Ferner kann das Die 1 auf „Source-Down“-Weise im Package angeordnet werden, was bedeutet, dass der Source-Anschluss 11 der Package-Unterseite 202 zugewandt ist.
  • Das Package 2 kann zum Beispiel einen Leiterrahmen 21 umfassen, der zur elektrischen und mechanischen Kopplung des Packages 2 mit dem Träger 3 ausgelegt ist. Der Leiterrahmen 21 kann zum Beispiel zur Kopplung des Packages 2 mit dem Träger 3, zum Beispiel derart, dass die Package-Unterseite 202 der Fläche 30 des Trägers 3 zugewandt ist, wie in 1 dargestellt, ausgelegt sein. Der Leiterrahmen 21 kann als leitende Grenzfläche zwischen den Lastanschlüssen 11, 12 (und, falls vorhanden, dem einen oder den mehreren weiteren Anschlüssen des Dies 1) und weiteren Bauteilen (nicht dargestellt), die am Träger 3 fixiert sind, dienen. Der Träger 3 kann zum Beispiel andere Bauteile umfassen oder damit versehen sein (nicht dargestellt; zum Beispiel ein oder mehrere andere Packages, die ein oder mehrere andere Dies enthalten, und/oder eine Steuerung, einen Sensor, ein passives Bauteil, eine Last oder dergleichen), mit denen die Anschlüsse 11, 12 des Dies 1 über den Leiterrahmen 21 gekoppelt werden sollen. Eine Verbindung zwischen dem Leiterrahmen 21 und den Anschlüssen des Dies 1, zum Beispiel den Lastanschlüssen 11 und 12, kann durch innere Packages-Verbindungsmittel realisiert werden. Zur Verbindung des Dies 1 mit anderen am Träger fixierten Bauteilen kann der Leiterrahmen 21 zwei oder mehr planare Außenanschlüsse umfassen, wie nachstehend ausführlicher erläutert wird.
  • Bei einer Ausführungsform weist der Leiterrahmen 21 einen planaren ersten Außenanschluss 211, der mit dem ersten Lastanschluss 11 elektrisch verbunden ist, und einen planaren zweiten Außenanschluss 212, der mit dem zweiten Lastanschluss 12 elektrisch verbunden ist, auf. Innerhalb der vorliegenden Patentschrift, kann der Begriff „planar“ zum Beispiel ausdrücken, dass der erste Anschluss 211 und der zweite Anschluss 212 eine im Wesentlichen ebene Unterseite aufweisen können, deren Horizontalabmessungen (zum Beispiel sowohl entlang der ersten lateralen Richtung X als auch der zweiten lateralen Richtung Y) mindestens so groß wie eine Vertikalabmessung des jeweiligen Anschlusses 211, 212 (zum Beispiel entlang der vertikalen Richtung Z) ist, wie in 1 beispielhaft dargestellt. Zum Beispiel weist der Leiterrahmen 21 eine Oberflächenmontagekonfiguration auf. Dazu können die planaren Außenanschlüsse 211 und 212 dazu ausgelegt sein, eine Montage des Packages 2 gemäß der Oberflächenmontagetechnik zu gestatten. Ferner können sowohl der erste Außenanschluss 211 als auch der zweite Außenanschluss 212 sogenannte Flachkontakte (auch als „Anschluss-Pads“ bekannt), die gemäß der Oberflächenmontagetechnik gebildet sind, sein. Zum Beispiel sind die Außenanschlüsse 211 und 212 nicht als Kontaktstifte oder als Kontaktbälle ausgelegt.
  • Der erste planare Außenanschluss 211 kann in direktem Kontakt mit dem ersten Lastanschluss 11, zum Beispiel einem Source-Anschluss, des Dies 1 angeordnet sein. Zur elektrischen Verbindung des zweiten planaren Außenanschlusses 212 mit dem zweiten Lastanschluss 12, der auf der Die-Rückseite 102 angeordnet ist, kann eine innere Package-Verbindung vorgesehen sein. Zum Beispiel kann ein Clip 23 über die Die-Rückseite 102 angeordnet sein, und der Clip 23 kann sich über den Rand 15 des Dies 1 und davon beabstandet zu dem zweiten Außenanschluss 212, zum Beispiel nach unten zu dem zweiten Außenanschluss 212, erstrecken, wie in 1 dargestellt. Eine Ausführungsform des hierin dargelegten Clips 23 kann zum Beispiel als ein in US 2007/0090523 A1 beschriebener Clip ausgelegt sein. Der Clip 23 kann zum Beispiel auf dem zweiten Lastanschluss 12 liegen und zum Beispiel in einem Bereich, der sich nicht lateral mit dem Die 1 überlappt, am planaren zweiten Außenanschluss 212 andocken. Die beiden planaren Außenanschlüsse 211 und 212 können getrennt angeordnet und elektrisch gegeneinander isoliert sein. Bei einer Ausführungsform kann der durch die beiden planaren Außenanschlüsse 211 und 212 und den Die 1 begrenzte Raum mit einem Isoliermaterial 22, zum Beispiel einer Vergussmasse, gefüllt sein.
  • Nunmehr zusätzlich auf 2 Bezug nehmend, kann der planare erste Außenanschluss 211 zum Ausbilden einer Schnittstelle mit dem Träger 3 mittels einer ersten Kontaktfläche 31 ausgelegt sein, und der zweite planare Außenanschluss 212 kann zum Ausbilden einer Schnittstelle mit dem Träger 3 mittels einer zweiten Kontaktfläche 32 ausgelegt sein.
  • Der planare erste Außenanschluss 211 umfasst zum Beispiel die erste Kontaktfläche 31. Bei einer Ausführungsform kann die erste Kontaktfläche 31 durch die im Wesentlichen ebene Unterseite des ersten Außenanschluss 211 gebildet werden. Dementsprechend kann der planare zweite Außenanschluss 212 die zweite Kontaktfläche 32 umfassen. Bei einer Ausführungsform kann die zweite Kontaktfläche 32 durch die im Wesentlichen ebene Unterseite des zweiten Au ßenanschlusses 212 gebildet werden.
  • Ferner kann innerhalb der vorliegenden Patentschrift der Begriff „Außen...“ ausdrücken, dass der erste Außenanschluss 211 und der zweite Außenanschluss 212 dahingehend ausgelegt sein können, mittels sich außerhalb des Packages 2 befindenden Bauteilen elektrisch kontaktiert zu werden.
  • Zum Beispiel kann die erste Kontaktfläche 31 des planaren ersten Außenanschlusses 211 auf dem Träger 3 mit einer oder mehreren ersten Leiterbahnen 351, zum Beispiel Kupferleitungen, elektrisch verbunden sein, und die zweite Kontaktfläche 32 des planaren zweiten Außenanschlusses 212 kann mit einer oder mehreren zweiten Leiterbahnen 352, zum Beispiel Kupferleitungen, elektrisch verbunden sein.
  • Demgemäß kann der durch das Leistungshalbleiter-Die 1 zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 geführte Laststrom das Package 2 mittels des planaren ersten Au ßenanschlusses 211, der die erste Kontaktfläche 31 aufweist, „verlassen“ bzw. darin „eintreten“ und in das Package 2 mittels des planaren zweiten Außenanschlusses 212, der die zweite Kontaktfläche 32 aufweist, „eintreten“ bzw. es „verlassen“. Mit anderen Worten, der in das Package eintretende und es verlassende Laststrom kann somit eine elektrische Verbindung mit einem Querschnitt, dessen Größe sich auf die Größe der jeweiligen Kontaktfläche 31, 32 beläuft, zumindest vorübergehend „sehen“.
  • Bei einer Ausführungsform weist die zweite Kontaktfläche 32 eine Größe auf, die innerhalb des Bereichs von 80% bis 120% der Größe der ersten Kontaktfläche 31 liegt. Zusätzlich oder als Alternative dazu kann der erste Außenanschluss 211 mit einem ersten Stromnennwert ausgelegt sein, und der zweite Außenanschluss 212 kann mit einem zweiten Stromnennwert ausgelegt sein, wobei der zweite Stromnennwert innerhalb des Bereichs von 80% bis 120% des ersten Stromnennwerts liegt.
  • Zum Beispiel ist die Größe der ersten Kontaktfläche größer als 1 mm2, größer als 3 mm2 oder sogar größer als 5 mm2. Zum Beispiel weist das Package 2 eine Unterfläche auf, und sowohl die erste Kontaktfläche 31 als auch die zweite Kontaktfläche 32 weisen eine Größe innerhalb von 10% bis 30% der Größe der Unterfläche auf. Demgemäß dominiert bei einer Ausführungsform keine der Kontaktflächen 31 und 32 mit einer Größe von über 30% der Package-Unterfläche; stattdessen können die Größen der Kontaktflächen 31 und 32 Wesentlichen gleich und jeweils kleiner als 30% der Größe der Package-Unterfläche sein.
  • Zusätzlich oder als Alternative zu der Dimensionierung der Kontaktflächen 31 und 32, wie oben gelehrt, kann sich der erste Stromnennwert auf mindestens 20 A/mm2, auf mindestens 25 A/mm2 oder sogar auf mehr als 30 A/mm2 belaufen.
  • Die hiermit beschriebenen Ausführungsformen können den Vorteil bieten, dass hinsichtlich der Oberflächenmontagetechnik keiner der Außenanschlüsse des Leiterrahmens einen Engpass hinsichtlich Betrieb des eingeschlossenen Dies 1 bildet. Die oben genannten Ausführungsformen können zum Beispiel gewährleisten, dass die durch die Außenanschlüsse 211 und 212 erzeugten Leistungsverluste (Wärmeableitung) immer kleiner als die durch das eingeschlossene Die 1 erzeugten Leistungsverluste sind. Eine Abweichung zwischen den Größen der Kontaktflächen 31 und 32 kann sogar kleiner als die oben angeführten Bereiche sein oder sich sogar im Wesentlichen auf null belaufen, und das gleiche gilt für die Stromnennwerte. Die Kontaktflächen 31 und 32 können zum Beispiel Größen aufweisen, die im Wesentlichen identisch sind, und/oder die Stromnennwerte der Außenanschlüsse 211 und 212 können im Wesentlichen identisch sein.
  • Hinsichtlich eines Ausgleichs der Wärmeableitung kann es zum Beispiel praktikabel sein, wenn die erste Kontaktfläche 31 und die zweite Kontaktfläche 32 symmetrisch zueinander, zum Beispiel bezüglich mindestens einer Symmetrieachse, zum Beispiel parallel zu einer der lateralen Richtungen X und Y, angeordnet sind.
  • Nunmehr werden weitere optionale und beispielhafte Aspekte beschrieben:
  • Bei einer Ausführungsform weisen die elektrische Verbindung zwischen dem ersten Lastanschluss 11 und dem ersten Außenanschluss 211 sowie die elektrische Verbindung zwischen dem zweiten Lastanschluss 12 und dem zweiten Außenanschluss 212 keine Bonddrähte und keine Bänder (zum Beispiel Bond-Verbindungen mit einer Streifenform) auf. Stattdessen können die elektrischen Verbindungen wie hierin zum Beispiel unter Bezugnahme auf die und/oder in den Zeichnungen beschrieben und gezeigt realisiert werden. Zum Beispiel können die elektrischen Verbindungen mittels beispielsweise durch Galvanisierensbearbeitungsschritte gebildete Bauteile realisiert werden. Ferner enthält das Package 2 bei einigen Ausführungsformen weder irgendwelche Bonddrähte noch irgendwelche Bänder.
  • Zum Beispiel können sowohl die erste Kontaktfläche 31 als auch die zweite Kontaktfläche 32 durch eine jeweilige zusammenhängende Fläche, wie zum Beispiel in 1 dargestellt, gebildet werden. Bei einer anderen Ausführungsform (nicht dargestellt) kann die erste Kontaktfläche 31 durch mehrere getrennte erste Teilflächen gebildet werden, und die zweite Kontaktfläche 32 kann durch mehrere getrennte zweite Teilflächen gebildet werden.
  • Wie ferner in jeder der 3, 4 und 5 beispielhaft dargestellt, können sich die erste Kontaktfläche 31 und die zweite Kontaktfläche 32 jeweils lateral mit dem eingeschlossenen Die 1 zumindest teilweise überlappen. Zum Beispiel überlappen sich mindestens 50% der ersten Kontaktfläche 31 lateral mit dem eingeschlossenen Die 1, und mindestens 10% der zweiten Kontaktfläche 32 überlappen sich lateral mit dem eingeschlossenen Die 1. Bei einer Ausführungsform kann sich die erste Kontaktfläche 31 fast vollständig mit dem eingeschlossenen Die 1 lateral überlappen, und die zweite Kontaktfläche 32 kann sich nur etwas mit dem eingeschlossenen Die 1 überlappen.
  • Zum Aufrechterhalten einer elektrischen Isolierung zwischen den Außenanschlüssen 211 und 212 und zwischen dem zweiten Außenanschluss 212 und Abschnitten des Dies 1, die von dem zweiten Lastanschluss 12 verschieden sind, kann/können zum Beispiel der erste Au ßenanschluss 211 und/oder der zweite Au ßenanschluss 212 eine profilierte Randkontur, zum Beispiel einen stufenförmig ausgeführten Rand, wie in 1 und in 3 dargestellt, oder einen Rand mit muldenförmigen Ausnehmungen, wie in 4 dargestellt, aufweisen. Die profilierte Randkontur kann zum Beispiel an Abschlüssen der Außenanschlüsse 211, 212, die einander zugewandt sind, vorgesehen sein, wie in 3 und 4 dargestellt.
  • Bei einer Ausführungsform überlappt sich die zweite Kontaktfläche 32 lateral nicht mit dem eingeschlossenen Die 1, wirkt aber zum Beispiel mit dem Träger 3 in einem Abschnitt zusammen, der von dem Die 1 vollständig lateral beabstandet ist.
  • Nunmehr ausführlicher die in 5 und 6 dargestellten Ausführungsformen betrachtend, kann das Die 1, wie oben erläutert wurde, mindestens einen weiteren Anschluss (nicht dargestellt), der zum Beispiel auf der Die-Vorderseite 101 angeordnet ist, auf der auch der erste Lastanschluss 11 angeordnet ist, umfassen. Zum Beispiel kann der mindestens eine weitere Anschluss einen Sensoranschluss und/oder einen Steueranschluss, zum Beispiel einen Gate-Anschluss, falls das Die 1 als ein steuerbares Bauelement, zum Beispiel ein MGD oder ein Transistor, zum Beispiel ein MOSFET oder ein IGBT, implementiert ist, umfassen. Zum Beispiel kann der weitere Anschluss (zum Beispiel der Steueranschluss und/oder der Sensoranschluss) sowohl von dem ersten Lastanschluss 11 als auch von dem zweiten Lastanschluss 12 elektrisch isoliert sein.
  • Wenn das Die 1 einen solchen weiteren Anschluss aufweist, kann der Leiterrahmen 21 einen planaren dritten Außenanschluss 213 aufweisen, der mit einem des mindestens einen weiteren Anschlusses elektrisch verbunden und sowohl vom ersten Außenanschluss 211 als auch vom zweiten Außenanschluss 212 jeweils elektrisch isoliert ist. Der planare dritte Außenanschluss 213 kann zum Ausbilden einer Schnittstelle mit dem Träger 3 mittels einer dritten Kontaktfläche 33 ausgelegt sein. Hinsichtlich der Begriffe „planar“ und „Außen...“ bezüglich des dritten Anschlusses 213 wird auf die oben in Bezug auf den ersten und zweiten Anschluss 211, 212 angeführten beispielhaften Erläuterungen verwiesen, die analog für den planaren dritten Außenanschluss 213 gelten können.
  • Zum Beispiel kann die dritte Kontaktfläche 33 eine Größe aufweisen, die innerhalb des Bereichs von 80% bis 120% der Größe der ersten Kontaktfläche 31 liegt. Bei einer Ausführungsform können, wie in 6 dargestellt, die erste Kontaktfläche 31, die zweite Kontaktfläche 32 sowie die dritte Kontaktfläche 33 im Wesentlichen identische Größen aufweisen.
  • Wenn das Die 1 einen zweiten solch eines weiteren Anschlusses, zum Beispiel einen Steueranschluss sowie einen Sensoranschluss, hat, kann der Leiterrahmen 21 ferner einen vierten Außenanschluss 214 aufweisen, der mit dem zweiten weiteren Anschluss elektrisch verbunden und von dem ersten Außenanschluss 211, dem zweiten Außenanschluss 212 sowie dem dritten Außenanschluss 213 jeweils elektrisch isoliert ist. Der planare vierte Außenanschluss 214 kann zum Ausbilden einer Schnittstelle mit dem Träger 3 mittels einer vierten Kontaktfläche 34 ausgelegt sein, wie in 5 dargestellt. Hinsichtlich der Begriffe „planar“ und „Außen...“ bezüglich des vierten Anschlusses 214 wird auf die oben in Bezug auf den ersten und zweiten Anschluss 211, 212 angeführten beispielhaften Erläuterungen verwiesen, die analog für den planaren vierten Außenanschluss 214 gelten können.
  • Bei einer Ausführungsform können gemäß der schematischen Darstellung in 6, aber im Gegensatz zu der schematischen Darstellung in 5, sowohl die erste Kontaktfläche 31, die zweite Kontaktfläche 32, die dritte Kontaktfläche 33 und (falls vorhanden) die vierte Kontaktfläche 34 im Wesentlichen identische Größen aufweisen. Da die weiteren Anschlüsse des Dies, zum Beispiel ein Steueranschluss und ein Sensoranschluss, jedoch möglicherweise nicht für Laststromführungszwecke verwendet werden, aber für andere weniger Strom einsetzende Zwecke, zum Beispiel Erfassen und Steuern, können die dritte und die vierte Kontaktfläche 33 und 34 im Vergleich zu der ersten und zweiten Kontaktfläche 31 und 32 jeweils kleiner dimensioniert sein, wie in 5 dargestellt.
  • Des Weiteren können der planare dritte und vierte Au ßenanschluss 213 und 214 dazu ausgelegt sein, eine Montage des Packages 2 gemäß der Oberflächenmontagetechnik zu gestatten.
  • Wie weiter sowohl in 5 als auch 6 dargestellt, können der planare erste und zweite Au ßenanschluss 211 und 212 jeweils eine zahnartige Abschlussstruktur umfassen, die mit dem Gehäuse 24 des Packages 2 eine Schnittstelle ausbilden.
  • 7 stellt schematisch und beispielhaft Schritte eines Verfahrens 4 zur Herstellung eines Packages 2 zum Umschließen eines Leistungshalbleiter-Dies 1 gemäß einer oder mehreren Ausführungsformen dar.
  • Zum Beispiel kann das Verfahren 4 in Schritt 41 Bereitstellen eines Leiterrahmens 21 umfassen, der zur elektrischen und mechanischen Kopplung des Packages 2 mit einem Träger 3 ausgelegt ist, wobei der Leiterrahmen 21 den planaren ersten Au ßenanschluss 211, der mit dem ersten Lastanschluss 11 des Dies elektrisch verbunden ist, und den planaren zweiten Außenanschluss 212, der mit dem zweiten Lastanschluss 12 elektrisch verbunden ist, aufweist, wobei der planare erste Außenanschluss 211 zum Ausbilden einer Schnittstelle mit dem Träger 3 mittels einer ersten Kontaktfläche 31 ausgelegt ist und der planare zweite Außenanschluss 212 zum Ausbilden einer Schnittstelle mit dem Träger 3 mittels einer zweiten Kontaktfläche 32 ausgelegt ist.
  • Das Verfahren 4 kann ferner Schritt 42 umfassen, in dem mindestens eine der Handlungen a) und b) erfolgt: a) Auslegen der zweiten Kontaktfläche 32 derart, dass sie eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% einer Größe der ersten Kontaktfläche 31 liegt, und B) Auslegen des ersten Außenanschlusses 211 derart, dass er einen ersten Stromnennwert aufweist, und des zweiten Außenanschlusses 212 mit einem zweiten Stromnennwert, wobei der zweite Stromnennwert innerhalb des Bereichs von 80% bis 120% des ersten Stromnennwerts liegt.
  • Zum Beispiel kann Verfahren 4 einen oder mehrere Verarbeitungsschritte umfassen, die gemeinhin an der Oberflächenmontage-Package-Herstellungstechnik beteiligt sind. Zum Beispiel kann dies mindestens eines von Folgendem umfassen:
    • - Konstruieren des Leiterrahmens 21 und des Clips 23, die zur elektrischen Verbindung des zweiten Lastanschlusses 12 mit dem zweiten planaren Au ßenanschluss 212 verwendet werden können;
    • - einen oder mehrere Die-Bondingbearbeitungsschritte, zum Beispiel zum mechanischen und elektrischen Installieren des Dies 1 im Package 2;
    • - einen oder mehrere Clip-Bondingbearbeitungsschritte, zum Beispiel zur Herstellung der elektrischen Verbindung zwischen dem zweiten Lastanschluss 12 und dem zweiten planaren Außenanschluss 212;
    • - einen oder mehrere Gießbearbeitungsschritte, zum Beispiel zur Bereitstellung einer elektrischen Isolierung zwischen den Au ßenanschlüssen 211 und 212;
    • - einen oder mehrere Entgratungsbearbeitungsschritte, beispielsweise zur Reinigung der Außenanschlüsse 211 und 212, beispielsweise durch Entfernung möglicher Vergussmassengrate;
    • - und/oder Galvanisierensbearbeitungsschritte, beispielsweise zur Einstellung von Endmaßen der Außenanschlüsse 211 und 212 und/oder
    • - einen oder mehrere Lasermarkierungsbearbeitungsschritte, beispielsweise zwecks anschließender Package-Vereinzelung.
  • Zum Beispiel kann das oben beschriebene Verfahren 4 zur Herstellung einer oder mehrerer Ausführungsformen des oben beschriebenen Packages 2 eingesetzt werden. Somit sollte auf der Hand liegen, dass beispielhafte Aspekte des oben beschriebenen Packages 2 analog für das hierin beschriebene Verfahren 4 gelten können und umgekehrt.
  • Gemäß einer oder mehreren Ausführungsformen wird ein ein Die beispielsweise in einer Source-Down-Anordnung einschließendes Oberflächenmontage-Package dargelegt, das Hochstromfähigkeit bereitstellt und das gestattet, den gesamten Betriebsbereich des Dies oder zumindest einen dominierenden Teil davon auszunutzen, ohne dass einer der planaren Außenanschlüsse des Packages (zum Beispiel der Flachkontakte) zum Beispiel durch kritische Leistungsverluste aufgrund von einer zu kleinen Dimensionierung eines der Laststrom führenden Flachkontakte einen Engpass bildet. Aufgrund dessen, dass die Kontaktflächen der planaren Außenanschlüsse gleich oder zumindest ähnlich dimensioniert sind, können darüber hinaus Leistungsverluste innerhalb der Package-Unterfläche gleichmäßig verteilt werden, wodurch das Erreichen zuverlässiger thermo-mechanischer Eigenschaften des Packages gestattet werden kann.
  • Räumlich relative Begriffe, wie zum Beispiel „unter“, „unterhalb“, „niedriger“, „über“, „oberer“, und dergleichen werden der Einfachheit der Beschreibung halber dazu verwendet, die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren veranschaulicht sind, verschiedenen sind, verschiedene Ausrichtungen des jeweiligen Bauelements mit einschließen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „aufweisen“, „beinhalten“, „enthalten“, „umfassen“, „zeigen“ und dergleichen offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber zusätzlichen Elemente oder Merkmale nicht aus.

Claims (18)

  1. Package (2), das ein Leistungshalbleiter-Die (1) umschließt, wobei das Package (2) eine Package-Oberseite (201) und eine Package-Unterseite (202) aufweist, wobei das Die (1) einen ersten Lastanschluss (11) auf einer der Package-Unterseite (202) zugewandten Die-Vorderseite (101) und einen zweiten Lastanschluss (12), der auf einer der Package-Oberseite (201) zugewandten Die-Rückseite (102) angeordnet ist, aufweist, wobei das Package (2) Folgendes umfasst: - einen Leiterrahmen (21), der zur elektrischen und mechanischen Kopplung des Packages (2) mit einem Träger (3) ausgelegt ist, wobei der Leiterrahmen (21) einen planaren ersten Außenanschluss (211), der mit dem ersten Lastanschluss (11) elektrisch verbunden ist, und einen planaren zweiten Außenanschluss (212), der mit dem zweiten Lastanschluss (12) elektrisch verbunden ist, aufweist; und wobei - der planare erste Außenanschluss (211) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer ersten Kontaktfläche (31) ausgelegt ist; und - der planare zweite Außenanschluss (212) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer zweiten Kontaktfläche (32) ausgelegt ist, wobei die zweite Kontaktfläche (32) eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% einer Größe der ersten Kontaktfläche (31) liegt, und wobei - das eingeschlossene Die (1) einen weiteren Anschluss auf der Die-Vorderseite (101) aufweist; - der Leiterrahmen (21) einen planaren dritten Außenanschluss (213) aufweist, der mit dem weiteren Anschluss elektrisch verbunden ist und sowohl vom ersten Außenanschluss (211) als auch vom zweiten Außenanschluss (212) elektrisch isoliert ist; - der planare dritte Außenanschluss (213) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer dritten Kontaktfläche (33) ausgelegt ist; und - die erste Kontaktfläche (31), die zweite Kontaktfläche (32) und die dritte Kontaktfläche (33) jeweils mit dem eingeschlossenen Die (1) zumindest teilweise lateral überlappen.
  2. Package (2), das ein Leistungshalbleiter-Die (1) umschließt, wobei das Package (2) eine Package-Oberseite (201) und eine Package-Unterseite (202) aufweist, wobei das Die (1) einen ersten Lastanschluss (11) auf einer der Package-Unterseite (202) zugewandten Die-Vorderseite (101) und einen zweiten Lastanschluss (12), der auf einer der Package-Oberseite (201) zugewandten Die-Rückseite (102) angeordnet ist, aufweist, wobei das Package (2) Folgendes umfasst: - einen Leiterrahmen (21), der zur elektrischen und mechanischen Kopplung des Packages (2) mit einem Träger (3) ausgelegt ist, wobei der Leiterrahmen (21) einen planaren ersten Außenanschluss (211), der mit dem ersten Lastanschluss (11) elektrisch verbunden ist, und einen planaren zweiten Außenanschluss (212), der mit dem zweiten Lastanschluss (12) elektrisch verbunden ist, aufweist; und wobei - der planare erste Außenanschluss (211) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer ersten Kontaktfläche (31) ausgelegt ist; und - der planare zweite Außenanschluss (212) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer zweiten Kontaktfläche (32) ausgelegt ist, wobei der erste Außenanschluss (211) einen ersten Stromnennwert aufweist, und wobei der zweite Außenanschluss (212) einen zweiten Stromnennwert aufweist, wobei der zweite Stromnennwert innerhalb des Bereichs von 80% bis 120% des ersten Stromnennwerts liegt; und wobei - das eingeschlossene Die (1) einen weiteren Anschluss auf der Die-Vorderseite (101) aufweist; - der Leiterrahmen (21) einen planaren dritten Außenanschluss (213) aufweist, der mit dem weiteren Anschluss elektrisch verbunden ist und sowohl vom ersten Außenanschluss (211) als auch vom zweiten Außenanschluss (212) elektrisch isoliert ist; - der planare dritte Außenanschluss (213) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer dritten Kontaktfläche (33) ausgelegt ist; und - die erste Kontaktfläche (31), die zweite Kontaktfläche (32) und die dritte Kontaktfläche (33) jeweils mit dem eingeschlossenen Die (1) zumindest teilweise lateral überlappen.
  3. Package (2) nach Anspruch 1 oder 2, wobei das Package (2) ein Oberflächenmontage-Package ist.
  4. Package (2) nach einem der vorhergehenden Ansprüche, wobei das eingeschlossene Die (1) eine Leistungshalbleiter-Transistorkonfiguration aufweist, wobei der erste Lastanschluss (11) ein Source-Anschluss ist und der zweite Lastanschluss (12) ein Drain-Anschluss ist.
  5. Package (2) nach einem der vorhergehenden Ansprüche, wobei sowohl die erste Kontaktfläche (31) als auch die zweite Kontaktfläche (32) durch eine jeweilige zusammenhängende Fläche gebildet werden.
  6. Package (2) nach einem der vorhergehenden Ansprüche, wobei die elektrische Verbindung zwischen dem zweiten Außenanschluss (212) und dem zweiten Lastanschluss (12) einen Clip (23) umfasst, der über die Die-Rückseite (102) angeordnet ist und sich über einen Rand (15) des Dies (1) und davon beabstandet zu dem zweiten Außenanschluss (212) erstreckt.
  7. Package (2) nach einem der vorhergehenden Ansprüche, wobei: - sich mindestens 50% der ersten Kontaktfläche (31) mit dem eingeschlossenen Die (1) lateral überlappen; und/oder - sich mindestens 10% der zweiten Kontaktfläche (32) mit dem eingeschlossenen Die (1) lateral überlappen.
  8. Package (2) nach Anspruch 1, wobei der erste Außenanschluss (211) mit einem ersten Stromnennwert ausgelegt ist, und wobei der zweite Außenanschluss (212) mit einem zweiten Stromnennwert ausgelegt ist, wobei der zweite Stromnennwert innerhalb des Bereichs von 80% bis 120% des ersten Stromnennwerts liegt.
  9. Package (2) nach Anspruch 2 oder 8, wobei sich der erste Stromnennwert auf mindestens 20 A/mm2 beläuft.
  10. Package (2) nach Anspruch 2, wobei die zweite Kontaktfläche (32) eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% einer Größe der ersten Kontaktfläche (31) liegt.
  11. Package (2) nach einem der vorhergehenden Ansprüche, wobei das eingeschlossene Die (1) dazu ausgelegt ist: - einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) innerhalb des Bereichs von 1A bis 300A zu führen; und - eine Spannung zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) innerhalb des Bereichs von 10 V bis 500 V zu sperren.
  12. Package (2) nach einem der vorhergehenden Ansprüche, wobei sowohl die elektrische Verbindung zwischen dem ersten Lastanschluss (11) und dem ersten Außenanschluss (211) als auch die elektrische Verbindung zwischen dem zweiten Lastanschluss (12) und dem zweiten Außenanschluss (212) keine Bonddrähte und keine Bänder aufweisen.
  13. Package (2) nach einem der vorhergehenden Ansprüche, wobei die erste Kontaktfläche (31) und die zweite Kontaktfläche (32) symmetrisch zueinander angeordnet sind.
  14. Package (2) nach einem der vorhergehenden Ansprüche, wobei die dritte Kontaktfläche (33) eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% der Größe der ersten Kontaktfläche (31) liegt.
  15. Package (2) nach einem der vorhergehenden Ansprüche, wobei der weitere Anschluss des Dies (1) ein Steueranschluss oder ein Sensoranschluss ist.
  16. Package (2) nach einem der vorhergehenden Ansprüche, wobei der Leiterrahmen (21) zur Kopplung des Packages (2) mit dem Träger (3) derart ausgelegt ist, dass die Package-Unterseite (202) zu einer Fläche (30) des Trägers (3) weist.
  17. Package (2) nach einem der vorhergehenden Ansprüche, wobei das Package (2) eine Unterfläche aufweist, wobei sowohl die erste Kontaktfläche (31) als auch die zweite Kontaktfläche (32) eine Größe innerhalb von 10% bis 30% der Größe der Unterfläche aufweisen.
  18. Verfahren (4) zur Herstellung eines Packages (2) zum Umschließen eines Leistungshalbleiter-Dies (1), wobei das Package (2) eine Package-Oberseite (201) und eine Package-Unterseite (202) aufweist, wobei das Die (1) einen ersten Lastanschluss (11) auf einer der Package-Unterseite (201) zugewandten Die-Vorderseite (101) und einen zweiten Lastanschluss (12), der auf einer der Package-Oberseite (202) zugewandten Die-Rückseite (102) angeordnet ist, aufweist, wobei das Verfahren (4) Folgendes umfasst: - Bereitstellen (41) eines Leiterrahmens (21), der zur elektrischen und mechanischen Kopplung des Packages (2) mit einem Träger (3) ausgelegt ist, wobei der Leiterrahmen (21) einen planaren ersten Außenanschluss (211), der mit dem ersten Lastanschluss (11) elektrisch verbunden ist, und einen planaren zweiten Außenanschluss (212), der mit dem zweiten Lastanschluss (12) elektrisch verbunden ist, aufweist, wobei der planare erste Außenanschluss (211) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer ersten Kontaktfläche (31) ausgelegt ist und der planare zweite Außenanschluss (212) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer zweiten Kontaktfläche (32) ausgelegt ist, und - Auslegen (42) - der zweiten Kontaktfläche (32) derart, dass sie eine Größe aufweist, die innerhalb des Bereichs von 80% bis 120% einer Größe der ersten Kontaktfläche (31) liegt; und/oder - des ersten Außenanschlusses (211) derart, dass er einen ersten Stromnennwert aufweist, und des zweiten Außenanschlusses (212) derart, dass er einen zweiten Stromnennwert aufweist, wobei der zweite Stromnennwert innerhalb des Bereichs von 80% bis 120% des ersten Stromnennwerts liegt; und wobei - das eingeschlossene Die (1) einen weiteren Anschluss auf der Die-Vorderseite (101) aufweist; - der Leiterrahmen (21) einen planaren dritten Außenanschluss (213) aufweist, der mit dem weiteren Anschluss elektrisch verbunden ist und sowohl vom ersten Außenanschluss (211) als auch vom zweiten Außenanschluss (212) elektrisch isoliert ist; - der planare dritte Außenanschluss (213) zum Ausbilden einer Schnittstelle mit dem Träger (3) mittels einer dritten Kontaktfläche (33) ausgelegt ist; und - die erste Kontaktfläche (31), die zweite Kontaktfläche (32) und die dritte Kontaktfläche (33) jeweils mit dem eingeschlossenen Die (1) zumindest teilweise lateral überlappen.
DE102017108172.0A 2017-04-18 2017-04-18 SMD-Package und Verfahren zur Herstellung eines SMD-Packages Active DE102017108172B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017108172.0A DE102017108172B4 (de) 2017-04-18 2017-04-18 SMD-Package und Verfahren zur Herstellung eines SMD-Packages
US15/954,233 US10699987B2 (en) 2017-04-18 2018-04-16 SMD package with flat contacts to prevent bottleneck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017108172.0A DE102017108172B4 (de) 2017-04-18 2017-04-18 SMD-Package und Verfahren zur Herstellung eines SMD-Packages

Publications (2)

Publication Number Publication Date
DE102017108172A1 DE102017108172A1 (de) 2018-10-18
DE102017108172B4 true DE102017108172B4 (de) 2022-01-13

Family

ID=63679069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017108172.0A Active DE102017108172B4 (de) 2017-04-18 2017-04-18 SMD-Package und Verfahren zur Herstellung eines SMD-Packages

Country Status (2)

Country Link
US (1) US10699987B2 (de)
DE (1) DE102017108172B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7231382B2 (ja) * 2018-11-06 2023-03-01 ローム株式会社 半導体装置
CN109390127B (zh) * 2018-11-12 2024-01-30 矽力杰半导体技术(杭州)有限公司 可支撑式封装器件和封装组件
US11211373B1 (en) * 2021-02-22 2021-12-28 United Silicon Carbide, Inc. Double-sided chip stack assembly

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043613A1 (en) 2001-01-12 2006-03-02 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
US20070090523A1 (en) 2005-10-20 2007-04-26 Ralf Otremba Semiconductor component and methods to produce a semiconductor component
US20070096317A1 (en) 2005-10-28 2007-05-03 Nec Electronics Corporation Semiconductor device featuring electrode terminals forming superior heat-radiation system
US20070267729A1 (en) 2006-05-17 2007-11-22 Ralf Otremba Electronic Component Having a Semiconductor Power Device
DE102006047761A1 (de) 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
US6894376B1 (en) 2003-06-09 2005-05-17 National Semiconductor Corporation Leadless microelectronic package and a method to maximize the die size in the package
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
DE102005057401B4 (de) 2005-11-30 2009-10-08 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
US7365417B2 (en) 2006-01-06 2008-04-29 Stats Chippac Ltd. Overhang integrated circuit package system
US8373279B2 (en) * 2010-04-23 2013-02-12 Infineon Technologies Ag Die package
US8497574B2 (en) * 2011-01-03 2013-07-30 International Rectifier Corporation High power semiconductor package with conductive clips and flip chip driver IC
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
US10128173B2 (en) * 2016-10-06 2018-11-13 Infineon Technologies Americas Corp. Common contact leadframe for multiphase applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043613A1 (en) 2001-01-12 2006-03-02 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
US20070090523A1 (en) 2005-10-20 2007-04-26 Ralf Otremba Semiconductor component and methods to produce a semiconductor component
US20070096317A1 (en) 2005-10-28 2007-05-03 Nec Electronics Corporation Semiconductor device featuring electrode terminals forming superior heat-radiation system
US20070267729A1 (en) 2006-05-17 2007-11-22 Ralf Otremba Electronic Component Having a Semiconductor Power Device
DE102006047761A1 (de) 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE102017108172A1 (de) 2018-10-18
US10699987B2 (en) 2020-06-30
US20180301398A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102006012739B3 (de) Leistungstransistor und Leistungshalbleiterbauteil
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102017120753B4 (de) SMD-Package mit Oberseitenkühlung
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102015104990A1 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102014117523A1 (de) Elektronische Vorrichtung
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102017203030A1 (de) Leistungshalbleitergehäuse mit leistungshalbleiternacktchip in einem trägersubstrat mit stabförmigen durchkontaktierungen
DE102013106459A1 (de) Elektrothermische Kühlvorrichtungen und Verfahren zu ihrer Herstellung
DE102014104013A1 (de) Leistungshalbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative