DE102020109692A1 - Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips - Google Patents

Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips Download PDF

Info

Publication number
DE102020109692A1
DE102020109692A1 DE102020109692.5A DE102020109692A DE102020109692A1 DE 102020109692 A1 DE102020109692 A1 DE 102020109692A1 DE 102020109692 A DE102020109692 A DE 102020109692A DE 102020109692 A1 DE102020109692 A1 DE 102020109692A1
Authority
DE
Germany
Prior art keywords
clip
encapsulation body
conductive
semiconductor chip
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020109692.5A
Other languages
English (en)
Inventor
Sock Chien Tey
Chan Lam Cha
Hoe Jian Chong
Cher Hau Danny Koh
Kim Guan Tan
Mei Yong Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020109692A1 publication Critical patent/DE102020109692A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40105Connecting bonding areas at different heights
    • H01L2224/40106Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411Disposition
    • H01L2224/4112Layout
    • H01L2224/41175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • H01L2224/49173Radial fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine gehäuste Halbleitervorrichtung umfasst einen Träger mit einer Chipanbringungsfläche, einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist und erste und zweite leitende Anschlüsse aufweist, die auf einer Oberseite angeordnet sind, einen ersten Clip, der sich über den Halbleiterchip erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist, einen zweiten Clip, der sich über den Halbleiterchip erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist, und einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt. Ein externes Ende des ersten Clips ist vom Verkapselungskörper freiliegend und stellt einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss dar. Ein externes Ende des zweiten Clips liegt von der gleichen oder einer anderen Seitenfläche des Verkapselungskörpers wie der erste Clip frei und bildet einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen dieser Erfindung beziehen sich auf ein Halbleitergehäuse und ein Verfahren zur Herstellung eines Halbleitergehäuses.
  • HINTERGRUND
  • Halbleitergehäuse werden häufig verwendet, um die Verbindungskompatibilität zwischen einem Halbleiterchip und einem externen Gerät, wie z.B. einer Leiterplatte (PCB), zu gewährleisten. Zusätzlich schützen Halbleitergehäuse den Halbleiterchip vor potenziell schädlichen Umgebungsbedingungen wie Temperaturschwankungen, Feuchtigkeit, Staubpartikel usw.
  • Leistungsanwendungen, die hohes Spannungs- und/oder Stromschalten erfordern, stellen besondere Anforderungen an das Design des Halbleitergehäuses. Leistungshalbleitergehäuse sollten niederohmige elektrische Verbindungen zwischen dem Halbleiterchip und den externen Anschlüssen bereitstellen. Darüber hinaus sollten Leistungshalbleitergehäuse für den Betrieb bei hohen Temperaturen ausgelegt sein, was zu einer thermischen Ausdehnung der Gehäusematerialien führen kann. Konventionelle Lösungen zur Bewältigung dieser hohen Ströme und Temperaturen beinhalten die Verkürzung der Bonddrahtlängen und die Verwendung von Schmelzverbindungen. Diese Lösungen stoßen jedoch bei modernen Leistungsanwendungen an praktische Grenzen. Darüber hinaus reduzieren Designs mit Schmelzverbindungen die Anzahl der E/A (Eingangs-Ausgangssignale) bei einer bestimmten Gehäusegröße.
  • Daher besteht ein Bedarf an einem Leistungshalbleitergehäuse mit hoher Strombelastbarkeit, niedrigem thermischen Widerstand und hoher E/A-Zahl auf einer kleinen Gehäusefläche.
  • KURZFASSUNG
  • Ein gehäustes Halbleiterbauelement wird gezeigt. Gemäß einer Ausführungsform enthält die gehäuste Halbleitervorrichtung einen Träger, der eine Chipanbringungsfläche umfasst, einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist und erste und zweite leitende Anschlüsse umfasst, die auf einer dem Träger gegenüberliegenden Oberseite des Halbleiterchips angeordnet sind, einen ersten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist, einen zweiten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist, und einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt. Ein externes Ende des ersten Clips ist von einer Seitenfläche des Verkapselungskörpers aus freiliegend und stellt einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss dar. Ein externes Ende des zweiten Clips wird von der gleichen oder einer anderen Seitenfläche des Verkapselungskörpers freigelegt wie das externe Ende des ersten Clips und stellt einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss dar.
  • Einzeln oder in Kombination umfasst die gehäuste Halbleitervorrichtung ferner eine Vielzahl von ersten Leitern, die sich jeweils von einer ersten Seite des Trägers weg erstrecken, und der erste Clip ist quer zu den ersten Leitern ausgerichtet.
  • Einzeln oder in Kombination umfasst der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen, die auf der Oberseite angeordnet sind, die gehäuste Halbleitervorrichtung umfasst ferner leitende Verbinder, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden, und der erste Clip ist quer zu den leitenden Verbindern ausgerichtet.
  • Einzeln oder in Kombination umfasst der Verkapselungskörper eine obere Oberfläche, die sich über die Oberseite des Halbleiterchips erstreckt, eine untere Oberfläche gegenüber der oberen Oberfläche und eine erste und zweite Seitenfläche, die sich zwischen der oberen und unteren Oberfläche erstrecken, wobei die erste und zweite Seitenfläche eine winkligen Schnittlinie miteinander bilden, jeder der ersten Leiter aus der ersten Seitenfläche herausragt und der erste Clip aus der zweiten Seitenfläche herausragt.
  • Einzeln oder in Kombination ragt der zweite Clip aus der zweiten Seitenfläche des Verkapselungskörpers heraus.
  • Einzeln oder in Kombination umfasst der Verkapselungskörper eine dritte und eine vierte Seitenfläche, die sich jeweils zwischen der oberen und der unteren Oberfläche erstrecken, wobei die erste, die zweite, die dritte und die vierte Seitenfläche zusammen ein Rechteck bilden und der zweite Clip aus der dritten oder vierten Seitenfläche des Verkapselungskörpers herausragt.
  • Einzeln oder in Kombination enthält die gehäuste Halbleitervorrichtung ferner eine Vielzahl von zweiten Leitern, die sich jeweils von einer zweiten Seite des Trägers in einer entgegengesetzten Richtung wie die ersten Leitern weg erstrecken, wobei jeder der zweiten Leiter aus der dritten Seitenfläche des Verkapselungskörpers herausragt und der zweite Clip aus der vierten Seitenfläche des Verkapselungskörpers herausragt.
  • Einzeln oder in Kombination ragt der erste Clip aus der zweiten und vierten Seitenfläche des Verkapselungskörpers heraus, und der dritte Clip ragt aus der dritten Seitenfläche des Verkapselungskörpers heraus.
  • Einzeln oder in Kombination umfasst die gehäuste Halbleitervorrichtung ferner eine Vielzahl von dritten Leitern, die jeweils einer dritten Randseite des Trägers gegenüberliegen und sich von dieser weg erstrecken, wobei sich die dritten Leiter senkrecht zu den ersten Leitern erstrecken, jeder der dritten Leiter aus der vierten Seitenfläche des Verkapselungskörpers herausragt und der zweite Clip aus der dritten Seitenfläche des Verkapselungskörpers herausragt.
  • Einzeln oder in Kombination umfasst der Halbleiterchip ferner einen dritten leitenden Anschluss, der auf der Oberseite angeordnet ist, die gehäuste Halbleitervorrichtung umfasst ferner einen dritten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem dritten leitenden Anschluss verbunden ist, und der dritte Clip ragt aus der vierten Seitenfläche des Verkapselungskörpers heraus.
  • Einzeln oder in Kombination werden die oberen Oberflächen des ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, vollständig von Verkapselungsmaterial des Verkapselungskörpers bedeckt.
  • Einzeln oder in Kombination sind die von der Oberseite des Halbleiterchips abgewandten Oberflächen des ersten und zweiten Clips vom Verkapselungsmaterial des Verkapselungskörpers freigelegt.
  • Einzeln oder in Kombination umfasst der Halbleiterchip eine erste und eine zweite darin integrierte Schaltvorrichtung, jede der ersten und zweiten Schaltvorrichtungen umfasst einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss, der erste leitende Anschluss ist eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung und der zweite leitende Anschluss ist eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung.
  • Einzeln oder in Kombination sind der erste Ausgangsanschluss der ersten Schaltvorrichtung und der erste Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Drain-Anschlüsse, wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Source-Anschlüsse sind, und wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils direkt dem Träger gegenüberliegen und elektrisch mit ihm verbunden sind.
  • Nach einer anderen Ausführungsform enthält die gehäuste Halbleitervorrichtung einen Träger, der eine Chipanbringungsfläche, einen auf der Chipanbringungsfläche montierten Halbleiterchip, einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt, und einen ersten und einen zweiten Clip umfasst, die teilweise von dem elektrisch isolierenden Verkapselungskörper freiliegen und sich über eine dem Träger gegenüberliegende Oberseite des Halbleiterchips erstrecken. Der Halbleiterchip umfasst erste und zweite darin integrierte Schaltvorrichtungen. Jede der ersten und zweiten Schaltvorrichtungen umfasst einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss, wobei der erste Clip elektrisch mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung über eine Bondkontaktverbindung an der oberen Oberfläche verbunden ist. Der zweite Clip ist elektrisch mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung über eine Bondkontaktverbindung an der Oberseite verbunden.
  • Einzeln oder in Kombination umfasst die gehäuste Halbleitervorrichtung ferner eine Vielzahl von ersten Leitern, die aus einer anderen Seitenfläche des Verkapselungskörpers als der erste und der zweite Clip herausragen, und elektrische Verbinder, die die ersten Leitern mit zusätzlichen Anschlüssen verbinden, die auf der oberen Oberfläche des Halbleiterchips angeordnet sind, wobei die ersten Leiter getrennte externe elektrische Kontaktpunkte für die Steueranschlüsse der ersten und der zweiten Schaltvorrichtung bereitstellen, und wobei der erste Clip elektrisch mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung verbunden ist und zumindest der erste Clip ist quer zu den ersten Leitern und quer zu den elektrischen Verbindern ausgerichtet.
  • Ein Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung wird gezeigt. Gemäß einer Ausführungsform umfasst das Verfahren die Bereitstellung eines Trägers, der eine Chipanbringungsfläche umfasst, die Montage eines Halbleiterchips auf der Chipanbringungsfläche, sodass erste und zweite leitende Anschlüsse auf einer Oberseite des Halbleiterchips angeordnet sind, die dem Träger gegenüberliegt, die Bereitstellung eines ersten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist, die Bereitstellung eines zweiten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist, und die Bereitstellung eines elektrisch isolierenden Verkapselungskörpers, der den Halbleiterchip einkapselt. Die externen Enden des ersten und zweiten Clips sind vom Verkapselungskörper freiliegend.
  • Einzeln oder in Kombination umfasst das Verfahren ferner das Bereitstellen einer Vielzahl von ersten Leitern, die sich jeweils von einer ersten Randseite des Trägers weg erstrecken, und das Anbringen des ersten Clips an den ersten leitenden Anschluss, sodass der erste Clip quer zu den ersten Leitern ausgerichtet ist.
  • Einzeln oder in Kombination umfasst der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen, die auf der Oberseite angeordnet sind, und das Verfahren umfasst ferner die Bereitstellung von leitenden Verbindern, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden, und das Anbringen der ersten Clips an dem ersten leitenden Anschluss, sodass der erste Clip quer zu den leitenden Verbindern ausgerichtet ist.
  • Einzeln oder in Kombination umfasst das Bereitstellen des Verkapselungskörpers das vollständige Bedecken der oberen Oberflächen der ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, mit Verkapselungsmaterial des Verkapselungskörpers.
  • Einzeln oder in Kombination umfasst das Verfahren ferner, nach dem vollständigen Bedecken der oberen Oberflächen des ersten und zweiten Clips, das Entfernen von Verkapselungsmaterial von dem Verkapselungskörper, sodass die oberen Oberflächen des ersten und zweiten Clips freiliegen und komplanar mit einer oberen Oberfläche des Verkapselungskörpers sind.
  • Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der begleitenden Figuren zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Elemente der Figuren sind nicht unbedingt maßstabsgerecht zueinander. Gleiche Referenzzahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Ausführungsformen sind in den Figuren dargestellt und werden in der nachfolgenden Beschreibung detailliert beschrieben.
    • Die 1-2, die die 1A, 1B, 2A und 2B umfassen, zeigen ein Halbleitergehäuse entsprechend einer Ausführungsform.
    • 3 veranschaulicht ein schematisches Äquivalent eines Halbleiterchips, der in das Halbleitergehäuse der 1-2 integriert ist, entsprechend einer Ausführungsform.
    • 4, die die 4A und 4B enthält, veranschaulicht ein Halbleitergehäuse entsprechend einer anderen Ausführungsform.
    • 5, die die 5A und 5B enthält, zeigt ein Halbleitergehäuse entsprechend einer anderen Ausführungsform.
    • 6, die die 6A und 6B enthält, zeigt ein Halbleitergehäuse in einer anderen Ausführungsform.
    • 7, die die 7A und 7B enthält, zeigt ein Halbleitergehäuse in einer anderen Ausführungsform.
    • 8, die die 8A und 8B enthält, zeigt ein Halbleitergehäuse in einer anderen Ausführungsform.
    • 9, die die 9A, 9B, 9C und 9D enthält, veranschaulicht die Schritte in einem Verfahren zur Bildung eines Halbleitergehäuses gemäß einer anderen Ausführungsform.
    • 10, die die 10A, 10B, 10C und 10D enthält, veranschaulicht weitere Schritte bei der Methode zur Bildung eines Halbleitergehäuses gemäß einer anderen Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen stellen eine gehäuste Halbleitervorrichtung mit einer vorteilhaften Mehrkanal-Clip-Konfiguration bereit. In einer beispielhaften Ausführungsform enthält die gehäuste Halbleitervorrichtung einen Leistungshalbleiter-Chip (z.B. einen MOSFET mit 200 V oder mehr Nennleistung) und zwei oder mehr leitende Clips, die mit leitenden Anschlüssen auf der Oberseite des Leistungshalbleiter-Chips elektrisch verbunden sind. Diese Clips erstrecken sich kontinuierlich vom Halbleiterchip durch die Seitenflächen des Verkapselungskörpers, um einen externen elektrischen Kontaktpunkt für die leitenden Anschlüsse des Chips zu schaffen. Zusätzlich zu den Clips enthält die gehäuste Halbleitervorrichtung Leiter, die zusätzliche externe elektrische Kontaktpunkte für die Anschlüsse des Halbleiterchips bereitstellen. Die Clips sind quer zu den Leitern und den zugehörigen Drahtverbindungen zwischen dem Chip und den Leitern ausgerichtet. Als Ergebnis dieses Designs stellen die Clips dedizierte niederohmige Verbindungen für Hochstromkanäle (z.B. Drain-Ausgänge von MOSFET-Bausteinen) bereit und schaffen zusätzliche E/A-Kapazität für die Leiter.
  • Die 1A, 1B, 2A und 2D veranschaulichen eine Ausführungsform eines Halbleitergehäuses 100. 1A zeigt das fertige Halbleitergehäuse 100 aus einer Querschnittsperspektive. 1B zeigt das fertige Halbleitergehäuse 100 aus einer zweiten Querschnittsperspektive, die um 90 Grad gegenüber der Querschnittsperspektive von 1A gedreht ist. 2A zeigt eine Draufsicht auf das Halbleitergehäuse 100 während der Montage und ohne Verkapselungsmaterial. 2B zeigt eine Draufsicht auf das fertige Halbleitergehäuse 100.
  • Das Halbleitergehäuse 100 enthält eine Trägerstruktur. In dieser Ausführungsform ist die Trägerstruktur als Leadframe implementiert, das ein zentral angeordnetes Die-Paddle 102 und eine Vielzahl elektrisch leitender Leiter 104 enthält, die sich von dem Die-Paddle 102 weg erstrecken. Das Die-Paddle 102 enthält eine planare Chipanbringungsfläche 106, auf der ein oder mehrere Halbleiterchips montiert werden können. Im Allgemeinen kann die Trägerstruktur einschließlich des Die-Paddles 102 und der Leiter 104 leitende Metalle wie Kupfer, Aluminium usw. und deren Legierungen enthalten. In der abgebildeten Ausführungsform hat der Leadframe eine nach unten gerichtete Konfiguration, wobei der Die-Paddle 102 vertikal unter die Leiter 104 versetzt ist. In anderen Ausführungsformen sind das Die-Paddle 102 und die Leiter 104 komplanar oder nahezu komplanar zueinander.
  • Ein Halbleiterchip 108 ist auf die Chipanbringungsfläche 106 des Trägers montiert. Der Halbleiterchip 108 ist so montiert, dass eine Rückseite 110 des Halbleiterchips 108 der Chipanbringungsfläche 106 zugewandt und an dieser befestigt ist und eine Oberseite 112 des Halbleiterchips 108 vom Träger abgewandt ist. Wie in 1A gezeigt, enthält die Oberseite 112 des Halbleiterchips 108 erste und zweite leitende Anschlüsse 114, 116. Wie in 1 B gezeigt, enthält die Oberseite 112 des Halbleiterchips 108 zusätzliche leitende Anschlüsse 118. Diese zusätzlichen leitenden Anschlüsse 118 sind separate Anschlüsse für E/A-Anschlüsse der in den Halbleiterchip 108 eingebauten Bauelemente. Gemäß einer Ausführungsform ist jeder der leitenden Anschlüsse 114, 116, 118 ein elektrisch leitendes Bondpad.
  • Das Halbleitergehäuse 100 enthält erste und zweite leitende Clips 120, 122. Der erste und zweite leitende Clip 120, 122 erstrecken sich jeweils über die Oberseite 112 des Halbleiterchips 108. Daher sind die ersten und zweiten leitenden Clips 120, 122 auf einer gegenüberliegenden Seite des Halbleiterchips 108 als der Träger angeordnet. Der erste leitende Clip 120 ist an dem ersten leitenden Anschluss 114 befestigt und elektrisch mit ihm verbunden. Der zweite leitende Clip 122 ist an dem zweiten leitenden Anschluss 116 befestigt und elektrisch mit ihm verbunden. Diese Verbindung kann mit einem leitenden Klebstoff, z.B. Lot, Sinter, leitender Kleber, leitend, Klebeband usw. hergestellt sein. Optional können Zwischenstrukturen, z.B. Lotkugeln, Säulen usw. zwischen den Clips und den leitenden Anschlüssen vorgesehen sein.
  • Das Halbleitergehäuse 100 enthält einen elektrisch isolierenden Verkapselungskörper 124. Das Material des Verkapselungskörpers 124 ist so geformt, dass es den Halbleiterchip 108 und die zugehörigen elektrischen Verbindungen zu den Anschlüssen des Halbleiterchips 108 vollständig einkapselt, d.h. abdeckt und umgibt.
  • Der Verkapselungskörper 124 umfasst gegenüberliegende obere und untere Oberflächen 126, 128. In der abgebildeten Ausführungsform erstreckt sich die obere Oberfläche 126 des Verkapselungskörpers 124 über die oberen Oberflächen der ersten und zweiten leitenden Clip 120, 122 und ist von diesen beabstandet. Somit sind die Oberflächen der ersten und zweiten leitenden Clip 120, 122 vollständig mit Verkapselungsmaterial des Verkapselungskörpers 124 bedeckt. In der dargestellten Ausführungsform ist die untere Oberfläche 128 des Verkapselungskörpers 124 komplanar mit einer Unterseite des Trägers. Folglich ist die Unterseite des Trägers vom Verkapselungskörper 124 freiliegend und kann eine elektrische Anschluss- und/oder Kühlkörperschnittstelle darstellen. In anderen Ausführungsformen kann die Unterseite des Trägers mit Verkapselungsmaterial bedeckt sein.
  • Der Verkapselungskörper 124 umfasst Seitenflächen 130, die sich vertikal zwischen den oberen und unteren Oberflächen 126, 128 des Verkapselungskörpers 124 erstrecken. In den abgebildeten Ausführungen enthält jede Seitenfläche 130 zwei abgewinkelte Oberflächen, die nicht senkrecht zur Ober- bzw. Unterseite verlaufen. Das heißt, die Seitenfläche 130 hat in vertikaler Richtung eine leichte V-Form. Alternativ können die Seitenflächen 130 auch senkrecht zu den Ober- und Unterseiten 126, 128 stehen. Nach einer Ausführungsform enthält der Verkapselungskörper 124 erste und zweite Seitenflächen 132, 134 (wie in 2B gezeigt), die eine winklige Schnittlinie miteinander bilden. Das bedeutet, dass aus der Draufsicht auf den Kapselkörper 124 die ersten und zweiten Seitenflächen 132, 134 sich in verschiedene Richtungen erstrecken und sich an einer Ecke des Kapselkörpers 124 treffen. In jeder der dargestellten Ausführungsformen umfasst der Kapselkörper 124 beispielsweise die ersten, zweiten, dritten und vierten Seitenflächen 132, 134, 136 und 138, die zusammen ein Rechteck bilden. Das heißt, in der Draufsicht (z.B. wie in 2B) gesehen, schneidet die erste Seitenfläche 132 die zweite Seitenfläche 134 in einem Winkel von neunzig Grad, die zweite Seitenfläche 134 schneidet die dritte Seitenfläche 136 in einem Winkel von neunzig Grad usw. Allgemeiner gesagt, die Seitenflächen des Verkapselungskörpers 124 können in einer Vielzahl von geschlossenen Geometrien konfiguriert sein, einschließlich geschlossener Geometrien, die spitze und stumpfe Winkel einschließen.
  • Die externen Enden 140 der ersten und zweiten leitenden Clip 120, 122 sind vom Verkapselungskörper 124 freigelegt. Als Folge davon bietet ein externes Ende 140 des ersten leitenden Clips 120 einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss 114. Ebenso stellt ein externes Ende 140 des zweiten leitenden Clips 122 einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss 116 dar. Das externe Ende 140 des zweiten leitenden Clips 122 kann von der gleichen oder einer anderen Seitenfläche 130 des Verkapselungskörpers 124 aus freigelegt sein, wie das externe Ende 140 des ersten leitenden Clips 120. In der Ausführungsform von 1-2 ragt beispielsweise der erste leitende Clip 120 aus der zweiten Seitenfläche 134 des Verkapselungskörpers 124 heraus und der zweite leitende Clip 122 aus der vierten Seitenfläche 138 des Verkapselungskörpers 124. Daher ist das externe Ende 140 des zweiten leitenden Clips 122 von einer anderen Seitenfläche 130 (der vierten Seitenfläche 138) des Verkapselungskörpers 124 aus freigelegt als der Seitenfläche 130 des Verkapselungskörpers 124, von der aus das externe Ende 140 des zweiten leitenden Clips 122 (der zweiten Seitenfläche 134) freigelegt ist.
  • Wie gezeigt, sind die ersten und zweiten leitenden Clips 120, 122 an mehreren Stellen so gebogen, dass die externen Enden 140 dieser Clips komplanar mit der unteren Oberfläche 128 des Verkapselungskörpers 124 sind, wodurch eine ähnliche Geometrie wie bei einer so genannten Gull-Wing-artigen Leiterkonfiguration entsteht. Allgemeiner gesagt, die ersten und zweiten leitenden Clips 120, 122 können so konfiguriert sein, dass sie eine beliebige von einer Vielzahl von Gehäuseanschlusskonfigurationen bereitstellen, wie z.B. Oberflächenmontagekonfigurationen, Durchgangslochkonfigurationen, leiterfreie Konfigurationen usw.
  • Das Halbleitergehäuse 100 enthält mehrere erste Leiter 142, die sich jeweils von einer ersten Seite des Trägers weg erstrecken und aus der ersten Seitenfläche 132 des Verkapselungskörpers 124 herausragen. Zusätzlich enthält das Halbleitergehäuse 100 mehrere zweite Leiter 144, die sich jeweils von einer zweiten Seite des Trägers weg erstrecken und aus der dritten Seitenfläche 136 des Verkapselungskörpers 124 herausragen. Daher erstrecken sich die ersten und zweiten Leitern 142, 144 in entgegengesetzten Richtungen vom Träger weg. Die ersten und zweiten Leiter 142, 144 können als Teil einer Leiterrahmenstruktur vorgesehen sein. Ein Beispiel für eine nicht zugeschnittene Leiterrahmenstruktur ist in 2A dargestellt. Die ersten und zweiten Leiter 142, 144 sind elektrisch mit den zusätzlichen leitenden Anschlüssen 118 verbunden, die auf der Oberseite 112 des Halbleiterchips 108 angeordnet sind. Daher stellen die externen Enden der ersten und zweiten Leiter 142, 144 externe Zugangspunkte zu verschiedenen Anschlüssen des Halbleiterchips 108 in ähnlicher Weise bereit, wie die oben beschriebenen Clips. Das Halbleitergehäuse 100 enthält leitende Verbinder 146, die sich zwischen den zusätzlichen Anschlüssen und einzelnen der Leitern 104 erstrecken, um die notwendige elektrische Verbindung herzustellen. Wie gezeigt, werden diese leitenden Verbinder 146 durch elektrisch leitende Bonddrähte bereitgestellt. Allgemeiner gesagt, können diese leitenden Verbinder 146 eine Vielzahl von bekannten Verbindern, z.B. Clips, Bänder usw., enthalten.
  • Nach einer Ausführungsform ist mindestens der erste leitende Clip 120 quer zu den ersten Leitern 142 ausgerichtet. Wie hier verwendet, bezieht sich „orientiert“ auf eine Stromflussrichtung der Elemente. Zwei leitende Elemente, die „quer“ zueinander orientiert sind, leiten den Strom also in nicht parallelen, d.h. sich schneidenden Richtungen. In der dargestellten Ausführungsform fließt der Strom des ersten Clips 120 in einer Richtung, die parallel zur ersten Seitenfläche 132 und senkrecht zur zweiten Seitenfläche 134 verläuft. Umgekehrt fließt der Strom des ersten Leiters 142 in einer Richtung, die parallel zur zweiten Seitenfläche 134 und senkrecht zur ersten Seitenfläche 132 verläuft. Daher sind der erste Clip 120 und die ersten Leiter im Sinne der hier verwendeten Bedeutung von „orientiert“ senkrecht zueinander ausgerichtet.
  • Nach einer Ausführungsform ist mindestens der erste Clip 120 quer zu den leitenden Verbindern 146 ausgerichtet. Durch die Ausrichtung mindestens einiger der Clips quer zu mindestens einigen der Leiter 104 und den leitenden Verbindern 146 wird ein platzsparendes Design erreicht. Dies liegt daran, dass das Gehäusedesign jede verfügbare Richtung in der zweidimensionalen Ebene über dem Halbleiterchip 108 nutzt, um Strom von dem Halbleiterchip 108 zu ziehen und/oder Strom an den Halbleiterchip 108 zu liefern. Entsprechend einer Ausführungsform haben die ersten und zweiten leitenden Clips 120, 122 eine unterschiedliche Breite. Wie in 2A dargestellt, umfassen die ersten und zweiten leitenden Clips 120, 122 beispielsweise jeweils einen ersten Abschnitt 148, wobei ein zweiter Abschnitt 150 breiter ist als der erste Abschnitt 148. Die Breite dieser Abschnitte 148, 150 wird in einer Richtung gemessen, die senkrecht zur Stromflussrichtung der Clip verläuft. Der erste Abschnitt 148 jedes Clips erstreckt sich über den Halbleiterchip 108 und stellt den Kontakt mit diesem her. Der zweite Abschnitt 150 jedes Clips ist an dem Verkapselungskörper 124 freigelegt. Aufgrund dieses unterschiedlichen Breitenprofils ist an der Außenseite des Gehäuses eine große elektrische Kontaktfläche und innerhalb des Verkapselungskörpers 124 ist eine kleinere Clip-Oberfläche vorgesehen, um Platz zu sparen.
  • In 3 ist ein schematisches Äquivalent des Halbleiterchips 108 entsprechend einer Ausführungsform dargestellt. In dieser Konfiguration enthält der Halbleiterchip 108 eine erste Schaltvorrichtung 152 und eine zweite Schaltvorrichtung 154. Die erste und die zweite Schaltvorrichtung 152, 154 enthalten jeweils einen Steueranschluss 156, einen ersten Ausgangsanschluss 158 und einen zweiten Ausgangsanschluss 160. In dieser Ausführungsform sind die ersten und zweiten Schaltvorrichtungen 152, 154 N-Kanal-MOSFET-Vorrichtungen, wobei das Gate den Steueranschluss 156, der Drain den ersten Ausgangsanschluss 158 und die Source den zweiten Ausgangsanschluss 160 bereitstellt. In allgemein bekannter Weise sind diese Bauelemente so konfiguriert, dass sie einen zwischen den Source- und Drain-Anschlüssen fließenden Strom auf der Grundlage einer Gate-Source-Vorspannung steuern, die die Schwellenspannung des Bauelements übersteigt.
  • Das Ausgangssignal der ersten und zweiten Schaltvorrichtungen 152, 154 ist an dem ersten bzw. zweiten leitenden Anschluss 114, 116 zugänglich. Wie zu sehen ist, ist der erste Ausgangsanschluss 158 der ersten Schaltvorrichtung 152 unabhängig mit einem ersten Anschluss 162 verbunden, der über die Bondpad-Verbindung des ersten leitenden Anschlusses 114 elektrisch zugänglich ist. Ebenso ist der erste Ausgangsanschluss 158 der zweiten Schaltvorrichtung 154 unabhängig mit einem zweiten Anschluss 164 verbunden, der über die Bondpad-Verbindung des zweiten leitenden Anschlusses 116 elektrisch zugänglich ist. Der Steueranschluss 156 der ersten und zweiten Schaltvorrichtungen 152, 154 sind unabhängig voneinander mit zusätzlichen Anschlüssen 166 verbunden, die über die Bondpad-Anschlüsse der zusätzlichen leitenden Anschlüsse 118 elektrisch zugänglich sind. Die zweiten Ausgangsanschlüsse 160 der ersten und zweiten Schaltvorrichtungen 152, 154 können mit einem dritten Anschluss 168 verbunden sein. Dieser dritte Anschluss 168 ist elektrisch über eine Bondpad-Verbindung wie z.B. an der Rückseite 110 des Halbleiterchips 108 bei einer vertikalen Vorrichtung zugänglich.
  • Während die in 3 dargestellte Ausführungsform nur zwei Schaltvorrichtungen enthält, können die oben beschriebenen Konzepte mit zusätzlichen Schaltvorrichtungen, d.h. drei oder mehr Halbleiterbauelementen, und zusätzlichen Ausgangskanälen, d.h. drei oder mehr Ausgangskanälen, auf einen Halbleiterchip erweitert werden.
  • Der Halbleiterchip 108 ist nach einer Ausführungsform als Leistungsschaltvorrichtung konfiguriert, d.h. eine Vorrichtung, die zum Schalten großer Spannungen, z.B. 200V, 400V, 600V, etc. ausgelegt ist. Zu diesen Bauelementen können Leistungsschaltvorrichtungen wie Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), HEMTs (Transistor mit hoher Elektronenbeweglichkeit) gehören. Ganz allgemein kann der Halbleiterchip 108 eine Vielzahl von Bauelementkonfigurationen aufweisen. Zu diesen Bauelementkonfigurationen gehören diskrete Bauelemente wie Transistoren, Dioden, Thyristoren usw. Diese Bauelementkonfigurationen umfassen auch integrierte Bauelemente wie Controller, Verstärker usw. Zu diesen Bauelementkonfigurationen gehören vertikale Bauelementkonfigurationen, d.h. Bauelemente, die in einer Richtung senkrecht zur oberen und unteren Oberfläche 126, 128 des Chips leiten, und laterale Bauelementkonfigurationen, d.h. Bauelemente, die in einer Richtung parallel zur oberen und unteren Oberfläche 126, 128 des Chips leiten.
  • In 4 ist das Halbleitergehäuse 100 gemäß einer anderen Ausführungsform dargestellt. Bei dieser Ausführungsform ragt der zweite leitende Clip 122 aus der zweiten Seitenfläche 134 des Verkapselungskörpers 124 heraus. Das externe Ende 140 der zweiten Clip 122 liegt somit an derselben Seitenfläche 130 des Verkapselungskörpers 124 frei wie das externe Ende 140 der ersten Clip 120. In dieser Ausführungsform enthält das Halbleitergehäuse 100 eine Vielzahl dritter Leiter 170, die sich jeweils von einer dritten Seite des Trägers weg erstrecken. Die dritten Leiter 170 stehen senkrecht zu den ersten und zweiten Leitern 142, 144 und ragen aus der vierten Seitenfläche 138 des Verkapselungskörpers 124 heraus. Diese dritten Leiter 170 sind durch elektrische Verbindungen mit Anschlüssen auf der Oberseite 112 des Halbleiterchips 108 verbunden, in ähnlicher Weise wie zuvor beschrieben. Ein Vorteil der Gehäusekonfiguration von 4 ist eine erhöhte Anzahl von Leitern und damit eine erhöhte E/A-Zahl aufgrund der Bereitstellung von dicht beabstandeten Leitern an drei Seiten des Verkapselungskörpers 124.
  • In 5 ist das Halbleitergehäuse 100 entsprechend einer anderen Ausführungsform dargestellt. Bei dieser Ausführungsform ragt der zweite Clip 122 aus der dritten Seitenfläche 136 des Verkapselungskörpers 124 heraus. Das externe Ende 140 des zweiten Clips 122 ist also von einer anderen Seitenfläche des Verkapselungskörpers 124 aus freigelegt als das externe Ende 140 des ersten Clips 120. In dieser Ausführungsform enthält das Halbleitergehäuse 100 die Vielzahl der dritten Leitern 170, die auf die gleiche Weise konfiguriert sind, wie in 4 beschrieben. Somit bietet das Halbleitergehäuse 100 eine alternative Anordnung für die elektrischen Zugangspunkte zu den verschiedenen Anschlüssen des Halbleiterchips 108 im Vergleich zu der Ausführungsform in 1-2. Die Ausführungsform von 5 bietet den Vorteil, dass die Logikpins enger zusammen angeordnet werden können, was das Layout einer Leiterplatte, auf der das Halbleitergehäuse 100 montiert ist, vorteilhaft verbessern kann.
  • Unter Bezugnahme auf 6 ist das Halbleitergehäuse 100 nach einer anderen Ausführungsform dargestellt. Bei dieser Ausführungsform erstreckt sich der erste Clip 120 vollständig über den Halbleiterchip 108 und ist an zwei Seitenflächen des Verkapselungskörpers 124 freiliegend. Insbesondere ragt der erste leitende Clip 120 aus der zweiten und vierten Seitenfläche 134, 138 des Verkapselungskörpers 124 heraus. Der zweite leitende Clip 122 ragt aus der dritten Seitenfläche 136 des Verkapselungskörpers 124 in ähnlicher Weise heraus wie bei der Ausführungsform in 5. Somit ist das externe Ende 140 der zweiten Clips 122 von einer anderen Seitenfläche 130 des Verkapselungskörpers 124 freigelegt als die beiden externen Enden 140 des ersten Clips 120. Ein Vorteil der Gehäusekonfiguration von 6 ist eine größere Flexibilität in Bezug auf externe Verbindungen mit dem ersten Clip 120, da er an zwei Seiten des Halbleitergehäuses 100 zugänglich ist.
  • In 7 ist das Halbleitergehäuse 100 nach einer anderen Ausführungsform dargestellt. In dieser Ausführungsform umfasst der Halbleiterchip 108 ferner einen dritten leitenden Anschluss 172, der auf der Oberseite angeordnet ist. Der dritte leitende Anschluss 172 kann eine Bondpad-Verbindung zum Ausgangsanschluss einer weiteren, im Halbleiterchip 108 integrierten Schaltvorrichtung (z.B. Drain, Kollektor usw.) sein. Das Halbleitergehäuse 100 enthält zusätzlich einen dritten leitenden Clip 174. Der dritte leitende Clip 174 kann ähnlich oder identisch mit dem ersten und zweiten leitenden Clip 120, 122 sein, wie hier beschrieben. Der dritte leitende Clip 174 erstreckt sich über die Oberseite 112 des Halbleiterchips 108 und ist mit dem dritten leitenden Anschluss 172 in ähnlicher Weise elektrisch verbunden wie zuvor mit Bezug auf die ersten und zweiten leitenden Clips 120, 122 beschrieben. Der dritte leitende Clip 174 ragt aus der vierten Seitenfläche 138 des Verkapselungskörpers 124 heraus. Der zweite leitende Clip 122 ragt aus der dritten Seitenfläche 136 des Verkapselungskörpers 124 in ähnlicher Weise wie zuvor beschrieben heraus. Daher bietet das externe Ende 140 des dritten leitenden Clips 174 einen externen elektrischen Kontaktpunkt für den dritten leitenden Anschluss 172 an einer anderen Seitenfläche als die externen Enden 140 der ersten und zweiten leitenden Clips 120, 122.
  • Unter Bezugnahme auf 8 ist das Halbleitergehäuse 100 entsprechend einer anderen Ausführungsform dargestellt. In dieser Ausführungsform sind die oberen Oberflächen 176 der ersten und zweiten leitenden Clips 120, 122, die von der Oberseite 114 des Halbleiterchips 108 abgewandt sind, am Verkapselungskörper 124 freiliegend. Darüber hinaus sind die oberen Oberflächen 176 der ersten und zweiten leitenden Clips 120, 122 komplanar mit der oberen Oberfläche 126 des Verkapselungskörpers 124. Wie in der Draufsicht von 8B gezeigt, sind die oberen Oberflächen 176 der ersten und zweiten leitenden Clips 120, 122 an der Oberseite des Verkapselungskörpers 124 von dem Verkapselungsmaterial umgeben. Ein Vorteil der Konfiguration von 8 ist, dass die Wärme durch die freiliegenden oberen Oberflächen 176 der ersten und zweiten leitenden Clip 120, 122 während des Betriebs der Vorrichtung vom Gehäuse weg abgestrahlt werden kann. Dieser Effekt kann verstärkt werden, indem ein Kühlkörper auf den freiliegenden oberen Oberflächen der ersten und zweiten leitenden Clips 120, 122 angeordnet wird.
  • Unter Bezugnahme auf die 9-10 sind ausgewählte Verfahrensschritte zur Herstellung des Halbleitergehäuses 100 dargestellt.
  • In 9A wird ein Leadframe 178 bereitgestellt. Der Leadframe 178 enthält eine Vielzahl von Einheitsleiterrahmen, die jeweils ein Die-Pad 180 und eine Leiterkonfiguration für ein komplettes Bauelement enthalten, wie z.B. in 2A dargestellt. In 9B wird ein Klebstoff 182 auf der Chipanbringungsfläche 106 jedes Einheitsleiterrahmens gebildet. Dieser Klebstoff 182 kann ein elektrisch isolierendes Band oder ein Klebstoff sein. Alternativ kann der Klebstoff 182 ein elektrisch leitender Klebstoff sein, z.B. Leiterkleber, Lot, Sinter usw., wenn eine elektrische Verbindung zwischen der Unterseite des Chips 108 und dem Die-Paddel 102 erforderlich ist. In 9C werden die Halbleiterchips 108 auf den Klebstoff gelegt und somit an den jeweiligen Die-Paddle 102 jedes Leadframes 178 befestigt. In 9D wird ein leitender Klebstoff 184, z.B. Leiterkleber, Lot, Sinter usw. auf die Oberseite 112 der Halbleiterchips 108 aufgebracht. Insbesondere wird der leitende Klebstoff 182 auf die ersten und zweiten leitenden Anschlüsse 114, 116 aufgebracht, die in den vorhergehenden Figuren beschrieben und gezeigt sind.
  • In 10A wird der erste leitende Clip 120 angebracht und elektrisch mit dem Halbleiterchip 108 verbunden. Während ein Clip in dieser Figur zur Veranschaulichung gezeigt wird, kann diese Technik zur Befestigung eines beliebigen der ersten, zweiten und dritten Clips 120, 122, 174, wie hier beschrieben, verwendet werden. In 10B werden die leitenden Verbinder 146 an den zusätzlichen Anschlüssen 118 ausgebildet. Die Ansicht in 10B ist um 90 Grad gegenüber der Ansicht in 10A gedreht. Entsprechend einer Ausführungsform wird der Leadframe 178 zwischen der Clip-Befestigungsstufe von 10A und der Drahtbondstufe von 10B um 90 Grad gedreht. Auf diese Weise kann die zuvor beschriebene Querorientierung der Clips und elektrischen Verbinder erreicht werden. In 10C wird auf jedem Einheitsleiterrahmen Verkapselungsmaterial (z.B. Formmasse) gebildet, wodurch der Halbleiterchip 108 und die zugehörigen elektrischen Verbindungen eingekapselt werden. Dies kann nach einer Vielzahl bekannter Techniken erfolgen, wie z.B. Spritzgießen, Transfer-Formgießen, Formpressen usw. Vor dem Formen des Verkapselungsmaterials kann ein Schritt zum Trimmen der Leiter (nicht abgebildet) durchgeführt werden, um zumindest einige der Leiter von einander und/oder vom Die-Paddle 102 zu trennen. Optional kann das Verfahren nach der Formung des Verkapselungsmaterials auch die Entfernung des Verkapselungsmaterials vom Verkapselungskörper 124 umfassen, sodass die oberen Oberflächen der ersten und zweiten Clips 120, 122 freiliegen und komplanar mit einer oberen Oberfläche des Verkapselungskörper s 124 sind, wie z.B. in 8 dargestellt. Dies kann z.B. durch eine Schleiftechnik erfolgen. In 10D werden die Bauelemente z.B. durch mechanisches Schneiden vom Leadframe 178 getrennt, wodurch diskrete Halbleitergehäuse entstehen. Anschließend können Schritte zum Trimmen der Leiter durchgeführt werden, um die Leiter vom Leadframe 178 zu trennen. Zusätzlich können die Leiter und/oder die Clips gebogen werden, um die gewünschte Anschlusskonfiguration zu erhalten, die in diesem Fall eine Gull-Wing-Konfiguration ist.
  • Die hier verwendeten Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen sind offene Begriffe, die auf das Vorhandensein der angegebenen Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“ sollen sowohl den Plural als auch den Singular umfassen, sofern der Kontext nicht eindeutig etwas Anderes angibt.
  • Obwohl hier spezifische Ausführungsformen illustriert und beschrieben wurden, wird der vom Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen die spezifischen Ausführungsformen ersetzen können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier besprochenen spezifischen Ausführungsformen abdecken. Es ist daher beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (21)

  1. Gehäuste Halbleitervorrichtung, umfassend: einen Träger mit einer Chipanbringungsfläche; einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist und erste und zweite leitende Anschlüsse aufweist, die auf einer Oberseite des Halbleiterchips angeordnet sind, die dem Träger gegenüberliegt; einen ersten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist; einen zweiten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist; und einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt, wobei ein externes Ende des ersten Clips von einer Seitenfläche des Verkapselungskörpers freiliegt und einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss bildet, und wobei ein externes Ende des zweiten Clips von der gleichen oder einer anderen Seitenfläche des Verkapselungskörpers wie das externe Ende des ersten Clips freiliegt und einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss bildet.
  2. Gehäuste Halbleitervorrichtung nach Anspruch 1, weiter umfassend: eine Vielzahl von ersten Leitern, die sich jeweils von einer ersten Seite des Trägers weg erstrecken, wobei der erste Clip quer zu den ersten Leitern orientiert ist.
  3. Gehäuste Halbleitervorrichtung nach Anspruch 2, wobei der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen umfasst, die auf der Oberseite angeordnet sind, wobei die gehäuste Halbleitervorrichtung ferner leitende Verbinder umfasst, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden, und wobei der erste Clip quer zu den leitenden Verbindern ausgerichtet ist.
  4. Gehäuste Halbleitervorrichtung nach Anspruch 2 oder 3, wobei der Verkapselungskörper eine obere Oberfläche, die sich über die Oberseite des Halbleiterchips erstreckt, eine untere Oberfläche gegenüber der oberen Oberfläche und eine erste und zweite Seitenfläche, die sich zwischen der oberen und unteren Oberfläche erstrecken, aufweist, wobei die erste und zweite Seitenfläche eine winklige Schnittlinie miteinander bilden, wobei jeder der ersten Leiter aus der ersten Seitenfläche herausragt und wobei der erste Clip aus der zweiten Seitenfläche herausragt.
  5. Gehäuste Halbleitervorrichtung nach Anspruch 4, wobei der zweite Clip aus der zweiten Seitenfläche des Verkapselungskörpers herausragt.
  6. Gehäuste Halbleitervorrichtung nach Anspruch 4 oder 5, wobei der Verkapselungskörper eine dritte und eine vierte Seitenfläche aufweist, die sich jeweils zwischen der oberen und der unteren Oberfläche erstrecken, wobei die erste, die zweite, die dritte und die vierte Seitenfläche zusammen ein Rechteck bilden, und wobei der zweite Clip aus der dritten oder vierten Seitenfläche des Verkapselungskörpers herausragt.
  7. Gehäuste Halbleitervorrichtung nach Anspruch 6, weiterhin umfassend: eine Vielzahl von zweiten Leitern, die sich jeweils von einer zweiten Seite des Trägers in einer entgegengesetzten Richtung wie die ersten Leiter weg erstrecken, wobei jeder der zweiten leitenden Leiter aus der dritten Seitenfläche des Verkapselungskörpers herausragt, und wobei der zweite Clip aus der vierten Seitenfläche des Verkapselungskörpers herausragt.
  8. Gehäuste Halbleitervorrichtung nach Anspruch 6 oder 7, wobei der erste Clip aus der zweiten und vierten Seitenfläche des Verkapselungskörpers herausragt und wobei der dritte Clip aus der dritten Seitenfläche des Verkapselungskörpers herausragt.
  9. Gehäuste Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, weiterhin umfassend: eine Vielzahl von dritten Leitern, die jeweils einer dritten Randseite des Trägers gegenüberliegen und sich von dieser weg erstrecken, wobei sich die dritten Leiter senkrecht zu den ersten Leitern erstrecken, wobei jeder der dritten Leiter aus der vierten Seitenfläche des Verkapselungskörpers herausragt, und wobei der zweite Clip aus der dritten Seitenfläche des Verkapselungskörpers herausragt.
  10. Gehäuste Halbleitervorrichtung nach einem der Ansprüche 6 bis 9, wobei der Halbleiterchip ferner einen dritten leitenden Anschluss umfasst, der auf der Oberseite angeordnet ist, wobei die gehäuste Halbleitervorrichtung ferner einen dritten Clip umfasst, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem dritten leitenden Anschluss verbunden ist, und wobei der dritte Clip aus der vierten Seitenfläche des Verkapselungskörpers herausragt.
  11. Gehäuste Halbleitervorrichtung nach einem der Ansprüche 4 bis 10, wobei die Oberseiten der ersten und zweiten Clips, die von der Oberseite des Halbleiterchips wegweisen, vollständig mit Verkapselungsmaterial des Verkapselungskörpers bedeckt sind.
  12. Gehäuste Halbleitervorrichtung nach einem der Ansprüche 4 bis 10, wobei die oberen Oberflächen des ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, von Verkapselungsmaterial des Verkapselungskörpers freigelegt sind.
  13. Gehäuste Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip erste und zweite darin integrierte Schaltvorrichtungen aufweist, wobei jede der ersten und zweiten Schaltvorrichtungen einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss aufweist, wobei der erste leitende Anschluss eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung ist und wobei der zweite leitende Anschluss eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung ist.
  14. Gehäuste Halbleitervorrichtung nach Anspruch 13, wobei der erste Ausgangsanschluss der ersten Schaltvorrichtung und der erste Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Drain-Anschlüsse sind, wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Source-Anschlüsse sind und wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils direkt dem Träger gegenüberliegen und elektrisch mit diesem verbunden sind.
  15. Gehäuste Halbleitervorrichtung, umfassend: einen Träger mit einer Chipanbringungsfläche; einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist; einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt; und erste und zweite Clips, die sich über eine dem Träger gegenüberliegende Oberseite des Halbleiterchips erstrecken und aus Seitenflächen des Verkapselungskörpers herausragen, wobei der Halbleiterchip erste und zweite darin integrierte Schaltvorrichtungen umfasst, wobei jede der ersten und zweiten Schaltvorrichtungen einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss umfasst, wobei der erste Clip elektrisch mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung über eine Bondkontaktverbindung an der oberen Oberfläche verbunden ist, und wobei der zweite Clip elektrisch mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung über eine Bondkontaktfläche an der oberen Oberfläche verbunden ist.
  16. Gehäuste Halbleitervorrichtung nach Anspruch 15, ferner umfassend: eine Vielzahl von ersten Leitern, die aus einer anderen Seitenfläche des Verkapselungskörpers als der erste und der zweite Clip herausstehen; und elektrische Verbinder, die die ersten Leiter mit zusätzlichen Anschlüssen verbinden, die auf der Oberseite des Halbleiterchips angeordnet sind, wobei die ersten Leiter getrennte externe elektrische Kontaktpunkte für die Steueranschlüsse der ersten und zweiten Schaltvorrichtung bereitstellen, und wobei mindestens der erste Clip quer zu den ersten Leitern und quer zu den elektrischen Verbindern ausgerichtet ist.
  17. Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung, wobei das Verfahren umfasst: Bereitstellen eines Trägers mit einer Chipanbringungsfläche; Montieren eines Halbleiterchips auf der Chipanbringungsfläche, sodass erste und zweite leitende Anschlüsse auf einer Oberseite des Halbleiterchips angeordnet sind, die dem Träger gegenüberliegt; Bereitstellen eines ersten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist; Bereitstellen eines zweiten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist; und Bereitstellung eines elektrisch isolierenden Verkapselungskörpers, der den Halbleiterchip einkapselt, wobei die externen Enden des ersten und zweiten Clips vom Verkapselungskörper freiliegen.
  18. Das Verfahren nach Anspruch 17, weiter umfassend: Bereitstellen einer Vielzahl von ersten Leitern, die sich jeweils von einer ersten Randseite des Trägers weg erstrecken, und Anbringen des ersten Clips an dem ersten leitenden Anschluss, so dass der erste Clip quer zu den ersten Leitern ausgerichtet ist.
  19. Verfahren nach Anspruch 18, wobei der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen umfasst, die auf der Oberseite angeordnet sind, wobei das Verfahren ferner umfasst: Bereitstellen von leitenden Verbindern, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden; und Anbringen des ersten Clips an den ersten leitenden Anschluss, sodass der erste Clip quer zu den leitenden Anschlüssen ausgerichtet ist.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Bereitstellen des Verkapselungskörpers das vollständige Bedecken oberer Oberflächen des ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, mit Verkapselungsmaterial des Verkapselungskörpers umfasst.
  21. Verfahren nach Anspruch 20, ferner umfassend: nach dem vollständigen Bedecken der oberen Oberflächen des ersten und zweiten Clips, Entfernen von Verkapselungsmaterial von dem Verkapselungskörper, sodass die oberen Oberflächen des ersten und zweiten Clips freiliegen und komplanar mit einer oberen Oberfläche des Verkapselungskörpers sind.
DE102020109692.5A 2019-04-09 2020-04-07 Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips Pending DE102020109692A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/379,405 2019-04-09
US16/379,405 US11217511B2 (en) 2019-04-09 2019-04-09 Quad package with conductive clips connected to terminals at upper surface of semiconductor die

Publications (1)

Publication Number Publication Date
DE102020109692A1 true DE102020109692A1 (de) 2020-10-15

Family

ID=72613736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020109692.5A Pending DE102020109692A1 (de) 2019-04-09 2020-04-07 Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips

Country Status (3)

Country Link
US (1) US11217511B2 (de)
CN (1) CN111799233A (de)
DE (1) DE102020109692A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220221353A1 (en) * 2021-01-12 2022-07-14 Texas Instruments Incorporated Semiconductor force sensors
US11611170B2 (en) * 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
CN115956291A (zh) * 2022-10-20 2023-04-11 英诺赛科(珠海)科技有限公司 Iii族氮化物基半导体封装结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US7786558B2 (en) 2005-10-20 2010-08-31 Infineon Technologies Ag Semiconductor component and methods to produce a semiconductor component
US7786555B2 (en) * 2005-10-20 2010-08-31 Diodes, Incorporated Semiconductor devices with multiple heat sinks
US7619303B2 (en) 2007-12-20 2009-11-17 National Semiconductor Corporation Integrated circuit package
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
KR101706825B1 (ko) * 2014-11-13 2017-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10186498B2 (en) * 2015-07-27 2019-01-22 Semiconductor Components Industries, Llc Semiconductor leadframes and packages with solder dams and related methods
US10658276B2 (en) 2016-02-16 2020-05-19 Tesla, Inc. Device with top-side base plate
US20190103342A1 (en) * 2017-10-04 2019-04-04 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same

Also Published As

Publication number Publication date
CN111799233A (zh) 2020-10-20
US11217511B2 (en) 2022-01-04
US20200328140A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE112021001035B4 (de) Halbleiterbauteil
DE102016110235A1 (de) Halbleitervorrichtung mit Clipvorrichtung
DE102014100878A1 (de) Chipanordnung und Chipbaugruppe
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015103555B4 (de) Elektronisches Bauteil
DE102018126311B4 (de) Leistungshalbleitermodul
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102014114933B4 (de) Halbleiterbauelement
DE102020122542A1 (de) Verbindungsclip mit abgewinkelter kontaktfläche und erhöhter brücke
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication