DE102020109692A1 - Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips - Google Patents
Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips Download PDFInfo
- Publication number
- DE102020109692A1 DE102020109692A1 DE102020109692.5A DE102020109692A DE102020109692A1 DE 102020109692 A1 DE102020109692 A1 DE 102020109692A1 DE 102020109692 A DE102020109692 A DE 102020109692A DE 102020109692 A1 DE102020109692 A1 DE 102020109692A1
- Authority
- DE
- Germany
- Prior art keywords
- clip
- encapsulation body
- conductive
- semiconductor chip
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 171
- 238000005538 encapsulation Methods 0.000 claims abstract description 109
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000003292 glue Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000002775 capsule Substances 0.000 description 3
- 241000272168 Laridae Species 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- -1 conductive Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40105—Connecting bonding areas at different heights
- H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
- H01L2224/411—Disposition
- H01L2224/4112—Layout
- H01L2224/41175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
- H01L2224/49173—Radial fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Eine gehäuste Halbleitervorrichtung umfasst einen Träger mit einer Chipanbringungsfläche, einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist und erste und zweite leitende Anschlüsse aufweist, die auf einer Oberseite angeordnet sind, einen ersten Clip, der sich über den Halbleiterchip erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist, einen zweiten Clip, der sich über den Halbleiterchip erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist, und einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt. Ein externes Ende des ersten Clips ist vom Verkapselungskörper freiliegend und stellt einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss dar. Ein externes Ende des zweiten Clips liegt von der gleichen oder einer anderen Seitenfläche des Verkapselungskörpers wie der erste Clip frei und bildet einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss.
Description
- TECHNISCHES GEBIET
- Ausführungsformen dieser Erfindung beziehen sich auf ein Halbleitergehäuse und ein Verfahren zur Herstellung eines Halbleitergehäuses.
- HINTERGRUND
- Halbleitergehäuse werden häufig verwendet, um die Verbindungskompatibilität zwischen einem Halbleiterchip und einem externen Gerät, wie z.B. einer Leiterplatte (PCB), zu gewährleisten. Zusätzlich schützen Halbleitergehäuse den Halbleiterchip vor potenziell schädlichen Umgebungsbedingungen wie Temperaturschwankungen, Feuchtigkeit, Staubpartikel usw.
- Leistungsanwendungen, die hohes Spannungs- und/oder Stromschalten erfordern, stellen besondere Anforderungen an das Design des Halbleitergehäuses. Leistungshalbleitergehäuse sollten niederohmige elektrische Verbindungen zwischen dem Halbleiterchip und den externen Anschlüssen bereitstellen. Darüber hinaus sollten Leistungshalbleitergehäuse für den Betrieb bei hohen Temperaturen ausgelegt sein, was zu einer thermischen Ausdehnung der Gehäusematerialien führen kann. Konventionelle Lösungen zur Bewältigung dieser hohen Ströme und Temperaturen beinhalten die Verkürzung der Bonddrahtlängen und die Verwendung von Schmelzverbindungen. Diese Lösungen stoßen jedoch bei modernen Leistungsanwendungen an praktische Grenzen. Darüber hinaus reduzieren Designs mit Schmelzverbindungen die Anzahl der E/A (Eingangs-Ausgangssignale) bei einer bestimmten Gehäusegröße.
- Daher besteht ein Bedarf an einem Leistungshalbleitergehäuse mit hoher Strombelastbarkeit, niedrigem thermischen Widerstand und hoher E/A-Zahl auf einer kleinen Gehäusefläche.
- KURZFASSUNG
- Ein gehäustes Halbleiterbauelement wird gezeigt. Gemäß einer Ausführungsform enthält die gehäuste Halbleitervorrichtung einen Träger, der eine Chipanbringungsfläche umfasst, einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist und erste und zweite leitende Anschlüsse umfasst, die auf einer dem Träger gegenüberliegenden Oberseite des Halbleiterchips angeordnet sind, einen ersten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist, einen zweiten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist, und einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt. Ein externes Ende des ersten Clips ist von einer Seitenfläche des Verkapselungskörpers aus freiliegend und stellt einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss dar. Ein externes Ende des zweiten Clips wird von der gleichen oder einer anderen Seitenfläche des Verkapselungskörpers freigelegt wie das externe Ende des ersten Clips und stellt einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss dar.
- Einzeln oder in Kombination umfasst die gehäuste Halbleitervorrichtung ferner eine Vielzahl von ersten Leitern, die sich jeweils von einer ersten Seite des Trägers weg erstrecken, und der erste Clip ist quer zu den ersten Leitern ausgerichtet.
- Einzeln oder in Kombination umfasst der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen, die auf der Oberseite angeordnet sind, die gehäuste Halbleitervorrichtung umfasst ferner leitende Verbinder, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden, und der erste Clip ist quer zu den leitenden Verbindern ausgerichtet.
- Einzeln oder in Kombination umfasst der Verkapselungskörper eine obere Oberfläche, die sich über die Oberseite des Halbleiterchips erstreckt, eine untere Oberfläche gegenüber der oberen Oberfläche und eine erste und zweite Seitenfläche, die sich zwischen der oberen und unteren Oberfläche erstrecken, wobei die erste und zweite Seitenfläche eine winkligen Schnittlinie miteinander bilden, jeder der ersten Leiter aus der ersten Seitenfläche herausragt und der erste Clip aus der zweiten Seitenfläche herausragt.
- Einzeln oder in Kombination ragt der zweite Clip aus der zweiten Seitenfläche des Verkapselungskörpers heraus.
- Einzeln oder in Kombination umfasst der Verkapselungskörper eine dritte und eine vierte Seitenfläche, die sich jeweils zwischen der oberen und der unteren Oberfläche erstrecken, wobei die erste, die zweite, die dritte und die vierte Seitenfläche zusammen ein Rechteck bilden und der zweite Clip aus der dritten oder vierten Seitenfläche des Verkapselungskörpers herausragt.
- Einzeln oder in Kombination enthält die gehäuste Halbleitervorrichtung ferner eine Vielzahl von zweiten Leitern, die sich jeweils von einer zweiten Seite des Trägers in einer entgegengesetzten Richtung wie die ersten Leitern weg erstrecken, wobei jeder der zweiten Leiter aus der dritten Seitenfläche des Verkapselungskörpers herausragt und der zweite Clip aus der vierten Seitenfläche des Verkapselungskörpers herausragt.
- Einzeln oder in Kombination ragt der erste Clip aus der zweiten und vierten Seitenfläche des Verkapselungskörpers heraus, und der dritte Clip ragt aus der dritten Seitenfläche des Verkapselungskörpers heraus.
- Einzeln oder in Kombination umfasst die gehäuste Halbleitervorrichtung ferner eine Vielzahl von dritten Leitern, die jeweils einer dritten Randseite des Trägers gegenüberliegen und sich von dieser weg erstrecken, wobei sich die dritten Leiter senkrecht zu den ersten Leitern erstrecken, jeder der dritten Leiter aus der vierten Seitenfläche des Verkapselungskörpers herausragt und der zweite Clip aus der dritten Seitenfläche des Verkapselungskörpers herausragt.
- Einzeln oder in Kombination umfasst der Halbleiterchip ferner einen dritten leitenden Anschluss, der auf der Oberseite angeordnet ist, die gehäuste Halbleitervorrichtung umfasst ferner einen dritten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem dritten leitenden Anschluss verbunden ist, und der dritte Clip ragt aus der vierten Seitenfläche des Verkapselungskörpers heraus.
- Einzeln oder in Kombination werden die oberen Oberflächen des ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, vollständig von Verkapselungsmaterial des Verkapselungskörpers bedeckt.
- Einzeln oder in Kombination sind die von der Oberseite des Halbleiterchips abgewandten Oberflächen des ersten und zweiten Clips vom Verkapselungsmaterial des Verkapselungskörpers freigelegt.
- Einzeln oder in Kombination umfasst der Halbleiterchip eine erste und eine zweite darin integrierte Schaltvorrichtung, jede der ersten und zweiten Schaltvorrichtungen umfasst einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss, der erste leitende Anschluss ist eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung und der zweite leitende Anschluss ist eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung.
- Einzeln oder in Kombination sind der erste Ausgangsanschluss der ersten Schaltvorrichtung und der erste Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Drain-Anschlüsse, wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Source-Anschlüsse sind, und wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils direkt dem Träger gegenüberliegen und elektrisch mit ihm verbunden sind.
- Nach einer anderen Ausführungsform enthält die gehäuste Halbleitervorrichtung einen Träger, der eine Chipanbringungsfläche, einen auf der Chipanbringungsfläche montierten Halbleiterchip, einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt, und einen ersten und einen zweiten Clip umfasst, die teilweise von dem elektrisch isolierenden Verkapselungskörper freiliegen und sich über eine dem Träger gegenüberliegende Oberseite des Halbleiterchips erstrecken. Der Halbleiterchip umfasst erste und zweite darin integrierte Schaltvorrichtungen. Jede der ersten und zweiten Schaltvorrichtungen umfasst einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss, wobei der erste Clip elektrisch mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung über eine Bondkontaktverbindung an der oberen Oberfläche verbunden ist. Der zweite Clip ist elektrisch mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung über eine Bondkontaktverbindung an der Oberseite verbunden.
- Einzeln oder in Kombination umfasst die gehäuste Halbleitervorrichtung ferner eine Vielzahl von ersten Leitern, die aus einer anderen Seitenfläche des Verkapselungskörpers als der erste und der zweite Clip herausragen, und elektrische Verbinder, die die ersten Leitern mit zusätzlichen Anschlüssen verbinden, die auf der oberen Oberfläche des Halbleiterchips angeordnet sind, wobei die ersten Leiter getrennte externe elektrische Kontaktpunkte für die Steueranschlüsse der ersten und der zweiten Schaltvorrichtung bereitstellen, und wobei der erste Clip elektrisch mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung verbunden ist und zumindest der erste Clip ist quer zu den ersten Leitern und quer zu den elektrischen Verbindern ausgerichtet.
- Ein Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung wird gezeigt. Gemäß einer Ausführungsform umfasst das Verfahren die Bereitstellung eines Trägers, der eine Chipanbringungsfläche umfasst, die Montage eines Halbleiterchips auf der Chipanbringungsfläche, sodass erste und zweite leitende Anschlüsse auf einer Oberseite des Halbleiterchips angeordnet sind, die dem Träger gegenüberliegt, die Bereitstellung eines ersten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist, die Bereitstellung eines zweiten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist, und die Bereitstellung eines elektrisch isolierenden Verkapselungskörpers, der den Halbleiterchip einkapselt. Die externen Enden des ersten und zweiten Clips sind vom Verkapselungskörper freiliegend.
- Einzeln oder in Kombination umfasst das Verfahren ferner das Bereitstellen einer Vielzahl von ersten Leitern, die sich jeweils von einer ersten Randseite des Trägers weg erstrecken, und das Anbringen des ersten Clips an den ersten leitenden Anschluss, sodass der erste Clip quer zu den ersten Leitern ausgerichtet ist.
- Einzeln oder in Kombination umfasst der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen, die auf der Oberseite angeordnet sind, und das Verfahren umfasst ferner die Bereitstellung von leitenden Verbindern, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden, und das Anbringen der ersten Clips an dem ersten leitenden Anschluss, sodass der erste Clip quer zu den leitenden Verbindern ausgerichtet ist.
- Einzeln oder in Kombination umfasst das Bereitstellen des Verkapselungskörpers das vollständige Bedecken der oberen Oberflächen der ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, mit Verkapselungsmaterial des Verkapselungskörpers.
- Einzeln oder in Kombination umfasst das Verfahren ferner, nach dem vollständigen Bedecken der oberen Oberflächen des ersten und zweiten Clips, das Entfernen von Verkapselungsmaterial von dem Verkapselungskörper, sodass die oberen Oberflächen des ersten und zweiten Clips freiliegen und komplanar mit einer oberen Oberfläche des Verkapselungskörpers sind.
- Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der begleitenden Figuren zusätzliche Merkmale und Vorteile erkennen.
- Figurenliste
- Die Elemente der Figuren sind nicht unbedingt maßstabsgerecht zueinander. Gleiche Referenzzahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Ausführungsformen sind in den Figuren dargestellt und werden in der nachfolgenden Beschreibung detailliert beschrieben.
- Die
1-2 , die die1A ,1B ,2A und2B umfassen, zeigen ein Halbleitergehäuse entsprechend einer Ausführungsform. -
3 veranschaulicht ein schematisches Äquivalent eines Halbleiterchips, der in das Halbleitergehäuse der1-2 integriert ist, entsprechend einer Ausführungsform. -
4 , die die4A und4B enthält, veranschaulicht ein Halbleitergehäuse entsprechend einer anderen Ausführungsform. -
5 , die die5A und5B enthält, zeigt ein Halbleitergehäuse entsprechend einer anderen Ausführungsform. -
6 , die die6A und6B enthält, zeigt ein Halbleitergehäuse in einer anderen Ausführungsform. -
7 , die die7A und7B enthält, zeigt ein Halbleitergehäuse in einer anderen Ausführungsform. -
8 , die die8A und8B enthält, zeigt ein Halbleitergehäuse in einer anderen Ausführungsform. -
9 , die die9A ,9B ,9C und9D enthält, veranschaulicht die Schritte in einem Verfahren zur Bildung eines Halbleitergehäuses gemäß einer anderen Ausführungsform. -
10 , die die10A ,10B ,10C und10D enthält, veranschaulicht weitere Schritte bei der Methode zur Bildung eines Halbleitergehäuses gemäß einer anderen Ausführungsform. - DETAILLIERTE BESCHREIBUNG
- Die hier beschriebenen Ausführungsformen stellen eine gehäuste Halbleitervorrichtung mit einer vorteilhaften Mehrkanal-Clip-Konfiguration bereit. In einer beispielhaften Ausführungsform enthält die gehäuste Halbleitervorrichtung einen Leistungshalbleiter-Chip (z.B. einen MOSFET mit 200 V oder mehr Nennleistung) und zwei oder mehr leitende Clips, die mit leitenden Anschlüssen auf der Oberseite des Leistungshalbleiter-Chips elektrisch verbunden sind. Diese Clips erstrecken sich kontinuierlich vom Halbleiterchip durch die Seitenflächen des Verkapselungskörpers, um einen externen elektrischen Kontaktpunkt für die leitenden Anschlüsse des Chips zu schaffen. Zusätzlich zu den Clips enthält die gehäuste Halbleitervorrichtung Leiter, die zusätzliche externe elektrische Kontaktpunkte für die Anschlüsse des Halbleiterchips bereitstellen. Die Clips sind quer zu den Leitern und den zugehörigen Drahtverbindungen zwischen dem Chip und den Leitern ausgerichtet. Als Ergebnis dieses Designs stellen die Clips dedizierte niederohmige Verbindungen für Hochstromkanäle (z.B. Drain-Ausgänge von MOSFET-Bausteinen) bereit und schaffen zusätzliche E/A-Kapazität für die Leiter.
- Die
1A ,1B ,2A und2D veranschaulichen eine Ausführungsform eines Halbleitergehäuses100 .1A zeigt das fertige Halbleitergehäuse100 aus einer Querschnittsperspektive.1B zeigt das fertige Halbleitergehäuse100 aus einer zweiten Querschnittsperspektive, die um 90 Grad gegenüber der Querschnittsperspektive von1A gedreht ist.2A zeigt eine Draufsicht auf das Halbleitergehäuse100 während der Montage und ohne Verkapselungsmaterial.2B zeigt eine Draufsicht auf das fertige Halbleitergehäuse100 . - Das Halbleitergehäuse
100 enthält eine Trägerstruktur. In dieser Ausführungsform ist die Trägerstruktur als Leadframe implementiert, das ein zentral angeordnetes Die-Paddle102 und eine Vielzahl elektrisch leitender Leiter104 enthält, die sich von dem Die-Paddle102 weg erstrecken. Das Die-Paddle102 enthält eine planare Chipanbringungsfläche106 , auf der ein oder mehrere Halbleiterchips montiert werden können. Im Allgemeinen kann die Trägerstruktur einschließlich des Die-Paddles102 und der Leiter104 leitende Metalle wie Kupfer, Aluminium usw. und deren Legierungen enthalten. In der abgebildeten Ausführungsform hat der Leadframe eine nach unten gerichtete Konfiguration, wobei der Die-Paddle102 vertikal unter die Leiter104 versetzt ist. In anderen Ausführungsformen sind das Die-Paddle102 und die Leiter104 komplanar oder nahezu komplanar zueinander. - Ein Halbleiterchip
108 ist auf die Chipanbringungsfläche106 des Trägers montiert. Der Halbleiterchip108 ist so montiert, dass eine Rückseite110 des Halbleiterchips108 der Chipanbringungsfläche106 zugewandt und an dieser befestigt ist und eine Oberseite112 des Halbleiterchips108 vom Träger abgewandt ist. Wie in1A gezeigt, enthält die Oberseite112 des Halbleiterchips108 erste und zweite leitende Anschlüsse114 ,116 . Wie in1 B gezeigt, enthält die Oberseite112 des Halbleiterchips108 zusätzliche leitende Anschlüsse118 . Diese zusätzlichen leitenden Anschlüsse118 sind separate Anschlüsse für E/A-Anschlüsse der in den Halbleiterchip108 eingebauten Bauelemente. Gemäß einer Ausführungsform ist jeder der leitenden Anschlüsse114 ,116 ,118 ein elektrisch leitendes Bondpad. - Das Halbleitergehäuse
100 enthält erste und zweite leitende Clips120 ,122 . Der erste und zweite leitende Clip120 ,122 erstrecken sich jeweils über die Oberseite112 des Halbleiterchips108 . Daher sind die ersten und zweiten leitenden Clips120 ,122 auf einer gegenüberliegenden Seite des Halbleiterchips108 als der Träger angeordnet. Der erste leitende Clip120 ist an dem ersten leitenden Anschluss114 befestigt und elektrisch mit ihm verbunden. Der zweite leitende Clip122 ist an dem zweiten leitenden Anschluss116 befestigt und elektrisch mit ihm verbunden. Diese Verbindung kann mit einem leitenden Klebstoff, z.B. Lot, Sinter, leitender Kleber, leitend, Klebeband usw. hergestellt sein. Optional können Zwischenstrukturen, z.B. Lotkugeln, Säulen usw. zwischen den Clips und den leitenden Anschlüssen vorgesehen sein. - Das Halbleitergehäuse
100 enthält einen elektrisch isolierenden Verkapselungskörper124 . Das Material des Verkapselungskörpers124 ist so geformt, dass es den Halbleiterchip108 und die zugehörigen elektrischen Verbindungen zu den Anschlüssen des Halbleiterchips108 vollständig einkapselt, d.h. abdeckt und umgibt. - Der Verkapselungskörper
124 umfasst gegenüberliegende obere und untere Oberflächen126 ,128 . In der abgebildeten Ausführungsform erstreckt sich die obere Oberfläche126 des Verkapselungskörpers124 über die oberen Oberflächen der ersten und zweiten leitenden Clip120 ,122 und ist von diesen beabstandet. Somit sind die Oberflächen der ersten und zweiten leitenden Clip120 ,122 vollständig mit Verkapselungsmaterial des Verkapselungskörpers124 bedeckt. In der dargestellten Ausführungsform ist die untere Oberfläche128 des Verkapselungskörpers124 komplanar mit einer Unterseite des Trägers. Folglich ist die Unterseite des Trägers vom Verkapselungskörper124 freiliegend und kann eine elektrische Anschluss- und/oder Kühlkörperschnittstelle darstellen. In anderen Ausführungsformen kann die Unterseite des Trägers mit Verkapselungsmaterial bedeckt sein. - Der Verkapselungskörper
124 umfasst Seitenflächen130 , die sich vertikal zwischen den oberen und unteren Oberflächen126 ,128 des Verkapselungskörpers124 erstrecken. In den abgebildeten Ausführungen enthält jede Seitenfläche130 zwei abgewinkelte Oberflächen, die nicht senkrecht zur Ober- bzw. Unterseite verlaufen. Das heißt, die Seitenfläche130 hat in vertikaler Richtung eine leichte V-Form. Alternativ können die Seitenflächen130 auch senkrecht zu den Ober- und Unterseiten126 ,128 stehen. Nach einer Ausführungsform enthält der Verkapselungskörper124 erste und zweite Seitenflächen132 ,134 (wie in2B gezeigt), die eine winklige Schnittlinie miteinander bilden. Das bedeutet, dass aus der Draufsicht auf den Kapselkörper124 die ersten und zweiten Seitenflächen132 ,134 sich in verschiedene Richtungen erstrecken und sich an einer Ecke des Kapselkörpers124 treffen. In jeder der dargestellten Ausführungsformen umfasst der Kapselkörper124 beispielsweise die ersten, zweiten, dritten und vierten Seitenflächen132 ,134 ,136 und138 , die zusammen ein Rechteck bilden. Das heißt, in der Draufsicht (z.B. wie in2B) gesehen, schneidet die erste Seitenfläche132 die zweite Seitenfläche134 in einem Winkel von neunzig Grad, die zweite Seitenfläche134 schneidet die dritte Seitenfläche136 in einem Winkel von neunzig Grad usw. Allgemeiner gesagt, die Seitenflächen des Verkapselungskörpers124 können in einer Vielzahl von geschlossenen Geometrien konfiguriert sein, einschließlich geschlossener Geometrien, die spitze und stumpfe Winkel einschließen. - Die externen Enden
140 der ersten und zweiten leitenden Clip120 ,122 sind vom Verkapselungskörper124 freigelegt. Als Folge davon bietet ein externes Ende140 des ersten leitenden Clips120 einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss114 . Ebenso stellt ein externes Ende140 des zweiten leitenden Clips122 einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss116 dar. Das externe Ende140 des zweiten leitenden Clips122 kann von der gleichen oder einer anderen Seitenfläche130 des Verkapselungskörpers124 aus freigelegt sein, wie das externe Ende140 des ersten leitenden Clips120 . In der Ausführungsform von1-2 ragt beispielsweise der erste leitende Clip120 aus der zweiten Seitenfläche134 des Verkapselungskörpers124 heraus und der zweite leitende Clip122 aus der vierten Seitenfläche138 des Verkapselungskörpers124 . Daher ist das externe Ende140 des zweiten leitenden Clips122 von einer anderen Seitenfläche130 (der vierten Seitenfläche138 ) des Verkapselungskörpers124 aus freigelegt als der Seitenfläche130 des Verkapselungskörpers124 , von der aus das externe Ende140 des zweiten leitenden Clips122 (der zweiten Seitenfläche134 ) freigelegt ist. - Wie gezeigt, sind die ersten und zweiten leitenden Clips
120 ,122 an mehreren Stellen so gebogen, dass die externen Enden140 dieser Clips komplanar mit der unteren Oberfläche128 des Verkapselungskörpers124 sind, wodurch eine ähnliche Geometrie wie bei einer so genannten Gull-Wing-artigen Leiterkonfiguration entsteht. Allgemeiner gesagt, die ersten und zweiten leitenden Clips120 ,122 können so konfiguriert sein, dass sie eine beliebige von einer Vielzahl von Gehäuseanschlusskonfigurationen bereitstellen, wie z.B. Oberflächenmontagekonfigurationen, Durchgangslochkonfigurationen, leiterfreie Konfigurationen usw. - Das Halbleitergehäuse
100 enthält mehrere erste Leiter142 , die sich jeweils von einer ersten Seite des Trägers weg erstrecken und aus der ersten Seitenfläche132 des Verkapselungskörpers124 herausragen. Zusätzlich enthält das Halbleitergehäuse100 mehrere zweite Leiter144 , die sich jeweils von einer zweiten Seite des Trägers weg erstrecken und aus der dritten Seitenfläche136 des Verkapselungskörpers124 herausragen. Daher erstrecken sich die ersten und zweiten Leitern142 ,144 in entgegengesetzten Richtungen vom Träger weg. Die ersten und zweiten Leiter142 ,144 können als Teil einer Leiterrahmenstruktur vorgesehen sein. Ein Beispiel für eine nicht zugeschnittene Leiterrahmenstruktur ist in2A dargestellt. Die ersten und zweiten Leiter142 ,144 sind elektrisch mit den zusätzlichen leitenden Anschlüssen118 verbunden, die auf der Oberseite112 des Halbleiterchips108 angeordnet sind. Daher stellen die externen Enden der ersten und zweiten Leiter142 ,144 externe Zugangspunkte zu verschiedenen Anschlüssen des Halbleiterchips108 in ähnlicher Weise bereit, wie die oben beschriebenen Clips. Das Halbleitergehäuse100 enthält leitende Verbinder146 , die sich zwischen den zusätzlichen Anschlüssen und einzelnen der Leitern104 erstrecken, um die notwendige elektrische Verbindung herzustellen. Wie gezeigt, werden diese leitenden Verbinder146 durch elektrisch leitende Bonddrähte bereitgestellt. Allgemeiner gesagt, können diese leitenden Verbinder146 eine Vielzahl von bekannten Verbindern, z.B. Clips, Bänder usw., enthalten. - Nach einer Ausführungsform ist mindestens der erste leitende Clip
120 quer zu den ersten Leitern142 ausgerichtet. Wie hier verwendet, bezieht sich „orientiert“ auf eine Stromflussrichtung der Elemente. Zwei leitende Elemente, die „quer“ zueinander orientiert sind, leiten den Strom also in nicht parallelen, d.h. sich schneidenden Richtungen. In der dargestellten Ausführungsform fließt der Strom des ersten Clips120 in einer Richtung, die parallel zur ersten Seitenfläche132 und senkrecht zur zweiten Seitenfläche134 verläuft. Umgekehrt fließt der Strom des ersten Leiters142 in einer Richtung, die parallel zur zweiten Seitenfläche134 und senkrecht zur ersten Seitenfläche132 verläuft. Daher sind der erste Clip120 und die ersten Leiter im Sinne der hier verwendeten Bedeutung von „orientiert“ senkrecht zueinander ausgerichtet. - Nach einer Ausführungsform ist mindestens der erste Clip
120 quer zu den leitenden Verbindern146 ausgerichtet. Durch die Ausrichtung mindestens einiger der Clips quer zu mindestens einigen der Leiter104 und den leitenden Verbindern146 wird ein platzsparendes Design erreicht. Dies liegt daran, dass das Gehäusedesign jede verfügbare Richtung in der zweidimensionalen Ebene über dem Halbleiterchip108 nutzt, um Strom von dem Halbleiterchip108 zu ziehen und/oder Strom an den Halbleiterchip108 zu liefern. Entsprechend einer Ausführungsform haben die ersten und zweiten leitenden Clips120 ,122 eine unterschiedliche Breite. Wie in2A dargestellt, umfassen die ersten und zweiten leitenden Clips120 ,122 beispielsweise jeweils einen ersten Abschnitt148 , wobei ein zweiter Abschnitt150 breiter ist als der erste Abschnitt148 . Die Breite dieser Abschnitte148 ,150 wird in einer Richtung gemessen, die senkrecht zur Stromflussrichtung der Clip verläuft. Der erste Abschnitt148 jedes Clips erstreckt sich über den Halbleiterchip108 und stellt den Kontakt mit diesem her. Der zweite Abschnitt150 jedes Clips ist an dem Verkapselungskörper124 freigelegt. Aufgrund dieses unterschiedlichen Breitenprofils ist an der Außenseite des Gehäuses eine große elektrische Kontaktfläche und innerhalb des Verkapselungskörpers124 ist eine kleinere Clip-Oberfläche vorgesehen, um Platz zu sparen. - In
3 ist ein schematisches Äquivalent des Halbleiterchips108 entsprechend einer Ausführungsform dargestellt. In dieser Konfiguration enthält der Halbleiterchip108 eine erste Schaltvorrichtung152 und eine zweite Schaltvorrichtung154 . Die erste und die zweite Schaltvorrichtung152 ,154 enthalten jeweils einen Steueranschluss156 , einen ersten Ausgangsanschluss158 und einen zweiten Ausgangsanschluss160 . In dieser Ausführungsform sind die ersten und zweiten Schaltvorrichtungen152 ,154 N-Kanal-MOSFET-Vorrichtungen, wobei das Gate den Steueranschluss156 , der Drain den ersten Ausgangsanschluss158 und die Source den zweiten Ausgangsanschluss160 bereitstellt. In allgemein bekannter Weise sind diese Bauelemente so konfiguriert, dass sie einen zwischen den Source- und Drain-Anschlüssen fließenden Strom auf der Grundlage einer Gate-Source-Vorspannung steuern, die die Schwellenspannung des Bauelements übersteigt. - Das Ausgangssignal der ersten und zweiten Schaltvorrichtungen
152 ,154 ist an dem ersten bzw. zweiten leitenden Anschluss114 ,116 zugänglich. Wie zu sehen ist, ist der erste Ausgangsanschluss158 der ersten Schaltvorrichtung152 unabhängig mit einem ersten Anschluss162 verbunden, der über die Bondpad-Verbindung des ersten leitenden Anschlusses114 elektrisch zugänglich ist. Ebenso ist der erste Ausgangsanschluss158 der zweiten Schaltvorrichtung154 unabhängig mit einem zweiten Anschluss164 verbunden, der über die Bondpad-Verbindung des zweiten leitenden Anschlusses116 elektrisch zugänglich ist. Der Steueranschluss156 der ersten und zweiten Schaltvorrichtungen152 ,154 sind unabhängig voneinander mit zusätzlichen Anschlüssen166 verbunden, die über die Bondpad-Anschlüsse der zusätzlichen leitenden Anschlüsse118 elektrisch zugänglich sind. Die zweiten Ausgangsanschlüsse160 der ersten und zweiten Schaltvorrichtungen152 ,154 können mit einem dritten Anschluss168 verbunden sein. Dieser dritte Anschluss168 ist elektrisch über eine Bondpad-Verbindung wie z.B. an der Rückseite110 des Halbleiterchips108 bei einer vertikalen Vorrichtung zugänglich. - Während die in
3 dargestellte Ausführungsform nur zwei Schaltvorrichtungen enthält, können die oben beschriebenen Konzepte mit zusätzlichen Schaltvorrichtungen, d.h. drei oder mehr Halbleiterbauelementen, und zusätzlichen Ausgangskanälen, d.h. drei oder mehr Ausgangskanälen, auf einen Halbleiterchip erweitert werden. - Der Halbleiterchip
108 ist nach einer Ausführungsform als Leistungsschaltvorrichtung konfiguriert, d.h. eine Vorrichtung, die zum Schalten großer Spannungen, z.B. 200V, 400V, 600V, etc. ausgelegt ist. Zu diesen Bauelementen können Leistungsschaltvorrichtungen wie Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), HEMTs (Transistor mit hoher Elektronenbeweglichkeit) gehören. Ganz allgemein kann der Halbleiterchip108 eine Vielzahl von Bauelementkonfigurationen aufweisen. Zu diesen Bauelementkonfigurationen gehören diskrete Bauelemente wie Transistoren, Dioden, Thyristoren usw. Diese Bauelementkonfigurationen umfassen auch integrierte Bauelemente wie Controller, Verstärker usw. Zu diesen Bauelementkonfigurationen gehören vertikale Bauelementkonfigurationen, d.h. Bauelemente, die in einer Richtung senkrecht zur oberen und unteren Oberfläche126 ,128 des Chips leiten, und laterale Bauelementkonfigurationen, d.h. Bauelemente, die in einer Richtung parallel zur oberen und unteren Oberfläche126 ,128 des Chips leiten. - In
4 ist das Halbleitergehäuse100 gemäß einer anderen Ausführungsform dargestellt. Bei dieser Ausführungsform ragt der zweite leitende Clip122 aus der zweiten Seitenfläche134 des Verkapselungskörpers124 heraus. Das externe Ende140 der zweiten Clip122 liegt somit an derselben Seitenfläche130 des Verkapselungskörpers124 frei wie das externe Ende140 der ersten Clip120 . In dieser Ausführungsform enthält das Halbleitergehäuse100 eine Vielzahl dritter Leiter170 , die sich jeweils von einer dritten Seite des Trägers weg erstrecken. Die dritten Leiter170 stehen senkrecht zu den ersten und zweiten Leitern142 ,144 und ragen aus der vierten Seitenfläche138 des Verkapselungskörpers124 heraus. Diese dritten Leiter170 sind durch elektrische Verbindungen mit Anschlüssen auf der Oberseite112 des Halbleiterchips108 verbunden, in ähnlicher Weise wie zuvor beschrieben. Ein Vorteil der Gehäusekonfiguration von4 ist eine erhöhte Anzahl von Leitern und damit eine erhöhte E/A-Zahl aufgrund der Bereitstellung von dicht beabstandeten Leitern an drei Seiten des Verkapselungskörpers124 . - In
5 ist das Halbleitergehäuse100 entsprechend einer anderen Ausführungsform dargestellt. Bei dieser Ausführungsform ragt der zweite Clip122 aus der dritten Seitenfläche136 des Verkapselungskörpers124 heraus. Das externe Ende140 des zweiten Clips122 ist also von einer anderen Seitenfläche des Verkapselungskörpers124 aus freigelegt als das externe Ende140 des ersten Clips120 . In dieser Ausführungsform enthält das Halbleitergehäuse100 die Vielzahl der dritten Leitern170 , die auf die gleiche Weise konfiguriert sind, wie in4 beschrieben. Somit bietet das Halbleitergehäuse100 eine alternative Anordnung für die elektrischen Zugangspunkte zu den verschiedenen Anschlüssen des Halbleiterchips108 im Vergleich zu der Ausführungsform in1-2 . Die Ausführungsform von5 bietet den Vorteil, dass die Logikpins enger zusammen angeordnet werden können, was das Layout einer Leiterplatte, auf der das Halbleitergehäuse100 montiert ist, vorteilhaft verbessern kann. - Unter Bezugnahme auf
6 ist das Halbleitergehäuse100 nach einer anderen Ausführungsform dargestellt. Bei dieser Ausführungsform erstreckt sich der erste Clip120 vollständig über den Halbleiterchip108 und ist an zwei Seitenflächen des Verkapselungskörpers124 freiliegend. Insbesondere ragt der erste leitende Clip120 aus der zweiten und vierten Seitenfläche134 ,138 des Verkapselungskörpers124 heraus. Der zweite leitende Clip122 ragt aus der dritten Seitenfläche136 des Verkapselungskörpers124 in ähnlicher Weise heraus wie bei der Ausführungsform in5 . Somit ist das externe Ende140 der zweiten Clips122 von einer anderen Seitenfläche130 des Verkapselungskörpers124 freigelegt als die beiden externen Enden140 des ersten Clips120 . Ein Vorteil der Gehäusekonfiguration von6 ist eine größere Flexibilität in Bezug auf externe Verbindungen mit dem ersten Clip120 , da er an zwei Seiten des Halbleitergehäuses100 zugänglich ist. - In
7 ist das Halbleitergehäuse100 nach einer anderen Ausführungsform dargestellt. In dieser Ausführungsform umfasst der Halbleiterchip108 ferner einen dritten leitenden Anschluss172 , der auf der Oberseite angeordnet ist. Der dritte leitende Anschluss172 kann eine Bondpad-Verbindung zum Ausgangsanschluss einer weiteren, im Halbleiterchip108 integrierten Schaltvorrichtung (z.B. Drain, Kollektor usw.) sein. Das Halbleitergehäuse100 enthält zusätzlich einen dritten leitenden Clip174 . Der dritte leitende Clip174 kann ähnlich oder identisch mit dem ersten und zweiten leitenden Clip120 ,122 sein, wie hier beschrieben. Der dritte leitende Clip174 erstreckt sich über die Oberseite112 des Halbleiterchips108 und ist mit dem dritten leitenden Anschluss172 in ähnlicher Weise elektrisch verbunden wie zuvor mit Bezug auf die ersten und zweiten leitenden Clips120 ,122 beschrieben. Der dritte leitende Clip174 ragt aus der vierten Seitenfläche138 des Verkapselungskörpers124 heraus. Der zweite leitende Clip122 ragt aus der dritten Seitenfläche136 des Verkapselungskörpers124 in ähnlicher Weise wie zuvor beschrieben heraus. Daher bietet das externe Ende140 des dritten leitenden Clips174 einen externen elektrischen Kontaktpunkt für den dritten leitenden Anschluss172 an einer anderen Seitenfläche als die externen Enden140 der ersten und zweiten leitenden Clips120 ,122 . - Unter Bezugnahme auf
8 ist das Halbleitergehäuse100 entsprechend einer anderen Ausführungsform dargestellt. In dieser Ausführungsform sind die oberen Oberflächen176 der ersten und zweiten leitenden Clips120 ,122 , die von der Oberseite114 des Halbleiterchips108 abgewandt sind, am Verkapselungskörper124 freiliegend. Darüber hinaus sind die oberen Oberflächen176 der ersten und zweiten leitenden Clips120 ,122 komplanar mit der oberen Oberfläche126 des Verkapselungskörpers124 . Wie in der Draufsicht von8B gezeigt, sind die oberen Oberflächen176 der ersten und zweiten leitenden Clips120 ,122 an der Oberseite des Verkapselungskörpers124 von dem Verkapselungsmaterial umgeben. Ein Vorteil der Konfiguration von8 ist, dass die Wärme durch die freiliegenden oberen Oberflächen176 der ersten und zweiten leitenden Clip120 ,122 während des Betriebs der Vorrichtung vom Gehäuse weg abgestrahlt werden kann. Dieser Effekt kann verstärkt werden, indem ein Kühlkörper auf den freiliegenden oberen Oberflächen der ersten und zweiten leitenden Clips120 ,122 angeordnet wird. - Unter Bezugnahme auf die
9-10 sind ausgewählte Verfahrensschritte zur Herstellung des Halbleitergehäuses100 dargestellt. - In
9A wird ein Leadframe178 bereitgestellt. Der Leadframe178 enthält eine Vielzahl von Einheitsleiterrahmen, die jeweils ein Die-Pad180 und eine Leiterkonfiguration für ein komplettes Bauelement enthalten, wie z.B. in2A dargestellt. In9B wird ein Klebstoff182 auf der Chipanbringungsfläche106 jedes Einheitsleiterrahmens gebildet. Dieser Klebstoff182 kann ein elektrisch isolierendes Band oder ein Klebstoff sein. Alternativ kann der Klebstoff182 ein elektrisch leitender Klebstoff sein, z.B. Leiterkleber, Lot, Sinter usw., wenn eine elektrische Verbindung zwischen der Unterseite des Chips108 und dem Die-Paddel102 erforderlich ist. In9C werden die Halbleiterchips108 auf den Klebstoff gelegt und somit an den jeweiligen Die-Paddle102 jedes Leadframes178 befestigt. In9D wird ein leitender Klebstoff184 , z.B. Leiterkleber, Lot, Sinter usw. auf die Oberseite112 der Halbleiterchips108 aufgebracht. Insbesondere wird der leitende Klebstoff182 auf die ersten und zweiten leitenden Anschlüsse114 ,116 aufgebracht, die in den vorhergehenden Figuren beschrieben und gezeigt sind. - In
10A wird der erste leitende Clip120 angebracht und elektrisch mit dem Halbleiterchip108 verbunden. Während ein Clip in dieser Figur zur Veranschaulichung gezeigt wird, kann diese Technik zur Befestigung eines beliebigen der ersten, zweiten und dritten Clips120 ,122 ,174 , wie hier beschrieben, verwendet werden. In10B werden die leitenden Verbinder146 an den zusätzlichen Anschlüssen118 ausgebildet. Die Ansicht in10B ist um 90 Grad gegenüber der Ansicht in10A gedreht. Entsprechend einer Ausführungsform wird der Leadframe178 zwischen der Clip-Befestigungsstufe von10A und der Drahtbondstufe von10B um 90 Grad gedreht. Auf diese Weise kann die zuvor beschriebene Querorientierung der Clips und elektrischen Verbinder erreicht werden. In10C wird auf jedem Einheitsleiterrahmen Verkapselungsmaterial (z.B. Formmasse) gebildet, wodurch der Halbleiterchip108 und die zugehörigen elektrischen Verbindungen eingekapselt werden. Dies kann nach einer Vielzahl bekannter Techniken erfolgen, wie z.B. Spritzgießen, Transfer-Formgießen, Formpressen usw. Vor dem Formen des Verkapselungsmaterials kann ein Schritt zum Trimmen der Leiter (nicht abgebildet) durchgeführt werden, um zumindest einige der Leiter von einander und/oder vom Die-Paddle102 zu trennen. Optional kann das Verfahren nach der Formung des Verkapselungsmaterials auch die Entfernung des Verkapselungsmaterials vom Verkapselungskörper124 umfassen, sodass die oberen Oberflächen der ersten und zweiten Clips120 ,122 freiliegen und komplanar mit einer oberen Oberfläche des Verkapselungskörper s 124 sind, wie z.B. in8 dargestellt. Dies kann z.B. durch eine Schleiftechnik erfolgen. In10D werden die Bauelemente z.B. durch mechanisches Schneiden vom Leadframe178 getrennt, wodurch diskrete Halbleitergehäuse entstehen. Anschließend können Schritte zum Trimmen der Leiter durchgeführt werden, um die Leiter vom Leadframe178 zu trennen. Zusätzlich können die Leiter und/oder die Clips gebogen werden, um die gewünschte Anschlusskonfiguration zu erhalten, die in diesem Fall eine Gull-Wing-Konfiguration ist. - Die hier verwendeten Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen sind offene Begriffe, die auf das Vorhandensein der angegebenen Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“ sollen sowohl den Plural als auch den Singular umfassen, sofern der Kontext nicht eindeutig etwas Anderes angibt.
- Obwohl hier spezifische Ausführungsformen illustriert und beschrieben wurden, wird der vom Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen die spezifischen Ausführungsformen ersetzen können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier besprochenen spezifischen Ausführungsformen abdecken. Es ist daher beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.
Claims (21)
- Gehäuste Halbleitervorrichtung, umfassend: einen Träger mit einer Chipanbringungsfläche; einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist und erste und zweite leitende Anschlüsse aufweist, die auf einer Oberseite des Halbleiterchips angeordnet sind, die dem Träger gegenüberliegt; einen ersten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist; einen zweiten Clip, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist; und einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt, wobei ein externes Ende des ersten Clips von einer Seitenfläche des Verkapselungskörpers freiliegt und einen externen elektrischen Kontaktpunkt für den ersten leitenden Anschluss bildet, und wobei ein externes Ende des zweiten Clips von der gleichen oder einer anderen Seitenfläche des Verkapselungskörpers wie das externe Ende des ersten Clips freiliegt und einen externen elektrischen Kontaktpunkt für den zweiten leitenden Anschluss bildet.
- Gehäuste Halbleitervorrichtung nach
Anspruch 1 , weiter umfassend: eine Vielzahl von ersten Leitern, die sich jeweils von einer ersten Seite des Trägers weg erstrecken, wobei der erste Clip quer zu den ersten Leitern orientiert ist. - Gehäuste Halbleitervorrichtung nach
Anspruch 2 , wobei der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen umfasst, die auf der Oberseite angeordnet sind, wobei die gehäuste Halbleitervorrichtung ferner leitende Verbinder umfasst, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden, und wobei der erste Clip quer zu den leitenden Verbindern ausgerichtet ist. - Gehäuste Halbleitervorrichtung nach
Anspruch 2 oder3 , wobei der Verkapselungskörper eine obere Oberfläche, die sich über die Oberseite des Halbleiterchips erstreckt, eine untere Oberfläche gegenüber der oberen Oberfläche und eine erste und zweite Seitenfläche, die sich zwischen der oberen und unteren Oberfläche erstrecken, aufweist, wobei die erste und zweite Seitenfläche eine winklige Schnittlinie miteinander bilden, wobei jeder der ersten Leiter aus der ersten Seitenfläche herausragt und wobei der erste Clip aus der zweiten Seitenfläche herausragt. - Gehäuste Halbleitervorrichtung nach
Anspruch 4 , wobei der zweite Clip aus der zweiten Seitenfläche des Verkapselungskörpers herausragt. - Gehäuste Halbleitervorrichtung nach
Anspruch 4 oder5 , wobei der Verkapselungskörper eine dritte und eine vierte Seitenfläche aufweist, die sich jeweils zwischen der oberen und der unteren Oberfläche erstrecken, wobei die erste, die zweite, die dritte und die vierte Seitenfläche zusammen ein Rechteck bilden, und wobei der zweite Clip aus der dritten oder vierten Seitenfläche des Verkapselungskörpers herausragt. - Gehäuste Halbleitervorrichtung nach
Anspruch 6 , weiterhin umfassend: eine Vielzahl von zweiten Leitern, die sich jeweils von einer zweiten Seite des Trägers in einer entgegengesetzten Richtung wie die ersten Leiter weg erstrecken, wobei jeder der zweiten leitenden Leiter aus der dritten Seitenfläche des Verkapselungskörpers herausragt, und wobei der zweite Clip aus der vierten Seitenfläche des Verkapselungskörpers herausragt. - Gehäuste Halbleitervorrichtung nach
Anspruch 6 oder7 , wobei der erste Clip aus der zweiten und vierten Seitenfläche des Verkapselungskörpers herausragt und wobei der dritte Clip aus der dritten Seitenfläche des Verkapselungskörpers herausragt. - Gehäuste Halbleitervorrichtung nach einem der
Ansprüche 6 bis8 , weiterhin umfassend: eine Vielzahl von dritten Leitern, die jeweils einer dritten Randseite des Trägers gegenüberliegen und sich von dieser weg erstrecken, wobei sich die dritten Leiter senkrecht zu den ersten Leitern erstrecken, wobei jeder der dritten Leiter aus der vierten Seitenfläche des Verkapselungskörpers herausragt, und wobei der zweite Clip aus der dritten Seitenfläche des Verkapselungskörpers herausragt. - Gehäuste Halbleitervorrichtung nach einem der
Ansprüche 6 bis9 , wobei der Halbleiterchip ferner einen dritten leitenden Anschluss umfasst, der auf der Oberseite angeordnet ist, wobei die gehäuste Halbleitervorrichtung ferner einen dritten Clip umfasst, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem dritten leitenden Anschluss verbunden ist, und wobei der dritte Clip aus der vierten Seitenfläche des Verkapselungskörpers herausragt. - Gehäuste Halbleitervorrichtung nach einem der
Ansprüche 4 bis10 , wobei die Oberseiten der ersten und zweiten Clips, die von der Oberseite des Halbleiterchips wegweisen, vollständig mit Verkapselungsmaterial des Verkapselungskörpers bedeckt sind. - Gehäuste Halbleitervorrichtung nach einem der
Ansprüche 4 bis10 , wobei die oberen Oberflächen des ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, von Verkapselungsmaterial des Verkapselungskörpers freigelegt sind. - Gehäuste Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip erste und zweite darin integrierte Schaltvorrichtungen aufweist, wobei jede der ersten und zweiten Schaltvorrichtungen einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss aufweist, wobei der erste leitende Anschluss eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung ist und wobei der zweite leitende Anschluss eine Bondkontaktverbindung mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung ist.
- Gehäuste Halbleitervorrichtung nach
Anspruch 13 , wobei der erste Ausgangsanschluss der ersten Schaltvorrichtung und der erste Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Drain-Anschlüsse sind, wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils Source-Anschlüsse sind und wobei der zweite Ausgangsanschluss der ersten Schaltvorrichtung und der zweite Ausgangsanschluss der zweiten Schaltvorrichtung jeweils direkt dem Träger gegenüberliegen und elektrisch mit diesem verbunden sind. - Gehäuste Halbleitervorrichtung, umfassend: einen Träger mit einer Chipanbringungsfläche; einen Halbleiterchip, der auf der Chipanbringungsfläche montiert ist; einen elektrisch isolierenden Verkapselungskörper, der den Halbleiterchip einkapselt; und erste und zweite Clips, die sich über eine dem Träger gegenüberliegende Oberseite des Halbleiterchips erstrecken und aus Seitenflächen des Verkapselungskörpers herausragen, wobei der Halbleiterchip erste und zweite darin integrierte Schaltvorrichtungen umfasst, wobei jede der ersten und zweiten Schaltvorrichtungen einen Steueranschluss, einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss umfasst, wobei der erste Clip elektrisch mit dem ersten Ausgangsanschluss der ersten Schaltvorrichtung über eine Bondkontaktverbindung an der oberen Oberfläche verbunden ist, und wobei der zweite Clip elektrisch mit dem ersten Ausgangsanschluss der zweiten Schaltvorrichtung über eine Bondkontaktfläche an der oberen Oberfläche verbunden ist.
- Gehäuste Halbleitervorrichtung nach
Anspruch 15 , ferner umfassend: eine Vielzahl von ersten Leitern, die aus einer anderen Seitenfläche des Verkapselungskörpers als der erste und der zweite Clip herausstehen; und elektrische Verbinder, die die ersten Leiter mit zusätzlichen Anschlüssen verbinden, die auf der Oberseite des Halbleiterchips angeordnet sind, wobei die ersten Leiter getrennte externe elektrische Kontaktpunkte für die Steueranschlüsse der ersten und zweiten Schaltvorrichtung bereitstellen, und wobei mindestens der erste Clip quer zu den ersten Leitern und quer zu den elektrischen Verbindern ausgerichtet ist. - Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung, wobei das Verfahren umfasst: Bereitstellen eines Trägers mit einer Chipanbringungsfläche; Montieren eines Halbleiterchips auf der Chipanbringungsfläche, sodass erste und zweite leitende Anschlüsse auf einer Oberseite des Halbleiterchips angeordnet sind, die dem Träger gegenüberliegt; Bereitstellen eines ersten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem ersten leitenden Anschluss verbunden ist; Bereitstellen eines zweiten Clips, der sich über die Oberseite des Halbleiterchips erstreckt und elektrisch mit dem zweiten leitenden Anschluss verbunden ist; und Bereitstellung eines elektrisch isolierenden Verkapselungskörpers, der den Halbleiterchip einkapselt, wobei die externen Enden des ersten und zweiten Clips vom Verkapselungskörper freiliegen.
- Das Verfahren nach
Anspruch 17 , weiter umfassend: Bereitstellen einer Vielzahl von ersten Leitern, die sich jeweils von einer ersten Randseite des Trägers weg erstrecken, und Anbringen des ersten Clips an dem ersten leitenden Anschluss, so dass der erste Clip quer zu den ersten Leitern ausgerichtet ist. - Verfahren nach
Anspruch 18 , wobei der Halbleiterchip ferner eine Vielzahl von zusätzlichen leitenden Anschlüssen umfasst, die auf der Oberseite angeordnet sind, wobei das Verfahren ferner umfasst: Bereitstellen von leitenden Verbindern, die jeden der zusätzlichen leitenden Anschlüsse jeweils mit einem der ersten Leiter elektrisch verbinden; und Anbringen des ersten Clips an den ersten leitenden Anschluss, sodass der erste Clip quer zu den leitenden Anschlüssen ausgerichtet ist. - Verfahren nach einem der
Ansprüche 17 bis19 , wobei das Bereitstellen des Verkapselungskörpers das vollständige Bedecken oberer Oberflächen des ersten und zweiten Clips, die von der oberen Oberfläche des Halbleiterchips wegweisen, mit Verkapselungsmaterial des Verkapselungskörpers umfasst. - Verfahren nach
Anspruch 20 , ferner umfassend: nach dem vollständigen Bedecken der oberen Oberflächen des ersten und zweiten Clips, Entfernen von Verkapselungsmaterial von dem Verkapselungskörper, sodass die oberen Oberflächen des ersten und zweiten Clips freiliegen und komplanar mit einer oberen Oberfläche des Verkapselungskörpers sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/379,405 | 2019-04-09 | ||
US16/379,405 US11217511B2 (en) | 2019-04-09 | 2019-04-09 | Quad package with conductive clips connected to terminals at upper surface of semiconductor die |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020109692A1 true DE102020109692A1 (de) | 2020-10-15 |
Family
ID=72613736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020109692.5A Pending DE102020109692A1 (de) | 2019-04-09 | 2020-04-07 | Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips |
Country Status (3)
Country | Link |
---|---|
US (1) | US11217511B2 (de) |
CN (1) | CN111799233A (de) |
DE (1) | DE102020109692A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220221353A1 (en) * | 2021-01-12 | 2022-07-14 | Texas Instruments Incorporated | Semiconductor force sensors |
US11611170B2 (en) * | 2021-03-23 | 2023-03-21 | Amkor Technology Singapore Holding Pte. Ltd | Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices |
CN115956291A (zh) * | 2022-10-20 | 2023-04-11 | 英诺赛科(珠海)科技有限公司 | Iii族氮化物基半导体封装结构及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891256B2 (en) | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
US7786558B2 (en) | 2005-10-20 | 2010-08-31 | Infineon Technologies Ag | Semiconductor component and methods to produce a semiconductor component |
US7786555B2 (en) * | 2005-10-20 | 2010-08-31 | Diodes, Incorporated | Semiconductor devices with multiple heat sinks |
US7619303B2 (en) | 2007-12-20 | 2009-11-17 | National Semiconductor Corporation | Integrated circuit package |
US8581376B2 (en) * | 2010-03-18 | 2013-11-12 | Alpha & Omega Semiconductor Incorporated | Stacked dual chip package and method of fabrication |
KR101706825B1 (ko) * | 2014-11-13 | 2017-02-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US10186498B2 (en) * | 2015-07-27 | 2019-01-22 | Semiconductor Components Industries, Llc | Semiconductor leadframes and packages with solder dams and related methods |
US10658276B2 (en) | 2016-02-16 | 2020-05-19 | Tesla, Inc. | Device with top-side base plate |
US20190103342A1 (en) * | 2017-10-04 | 2019-04-04 | Infineon Technologies Ag | Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same |
-
2019
- 2019-04-09 US US16/379,405 patent/US11217511B2/en active Active
-
2020
- 2020-04-07 DE DE102020109692.5A patent/DE102020109692A1/de active Pending
- 2020-04-09 CN CN202010273675.9A patent/CN111799233A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN111799233A (zh) | 2020-10-20 |
US11217511B2 (en) | 2022-01-04 |
US20200328140A1 (en) | 2020-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE112006002488B4 (de) | Halbleiter-Baueinheit | |
DE102014118836B4 (de) | Halbleiter-packaging-anordnung und halbleiter-package | |
DE102014111252B4 (de) | Elektronisches Bauteil und Verfahren | |
DE102008025705B4 (de) | Leistungshalbleitervorrichtung | |
DE102005057401B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102015122259B4 (de) | Halbleitervorrichtungen mit einer porösen Isolationsschicht | |
DE102020109692A1 (de) | Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips | |
DE112021001035B4 (de) | Halbleiterbauteil | |
DE102016110235A1 (de) | Halbleitervorrichtung mit Clipvorrichtung | |
DE102014100878A1 (de) | Chipanordnung und Chipbaugruppe | |
DE102020000169A1 (de) | Leistungshalbleitervorrichtungsgehäuse | |
DE102014101591A1 (de) | Leistungstransistoranordnung und damit versehene Baugruppe | |
DE102015103897B4 (de) | Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102018212436A1 (de) | Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung | |
DE102014104497B4 (de) | Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung | |
DE102017120747A1 (de) | SMD-Gehäuse mit Oberseitenkühlung | |
DE102015103555B4 (de) | Elektronisches Bauteil | |
DE102018126311B4 (de) | Leistungshalbleitermodul | |
DE102021005969A1 (de) | Leadframe-gehäuse mit einstellbarem clip | |
DE102017108172B4 (de) | SMD-Package und Verfahren zur Herstellung eines SMD-Packages | |
DE102014114933B4 (de) | Halbleiterbauelement | |
DE102020122542A1 (de) | Verbindungsclip mit abgewinkelter kontaktfläche und erhöhter brücke | |
DE102020106247A1 (de) | Leadframe-stabilisator für verbesserte leiterplanarität | |
DE102019121229A1 (de) | Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |