CN115956291A - Iii族氮化物基半导体封装结构及其制造方法 - Google Patents

Iii族氮化物基半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN115956291A
CN115956291A CN202280004796.0A CN202280004796A CN115956291A CN 115956291 A CN115956291 A CN 115956291A CN 202280004796 A CN202280004796 A CN 202280004796A CN 115956291 A CN115956291 A CN 115956291A
Authority
CN
China
Prior art keywords
conductive trace
nitride
group iii
semiconductor package
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280004796.0A
Other languages
English (en)
Inventor
姚卫刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Publication of CN115956291A publication Critical patent/CN115956291A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种III族氮化物基半导体封装结构，包括引线框架、第一粘合剂层、III族氮化物基晶粒、第二粘合剂层和第一导电迹线。所述引线框架包括晶粒座和引线。第一粘合剂层设置在晶粒座上。所述III族氮化物基晶粒设置在所述第一粘合剂层上。所述第二粘合剂层设置在所述III氮化物基晶粒上。所述第一导电迹线将所述III族氮化物基晶粒电性连接到所述引线，其中所述第一导电迹线从所述III族氮化物基晶粒上方的位置延伸到所述引线上方的位置，并且具有两次转向的延伸路径。

Description

III族氮化物基半导体封装结构及其制造方法
技术领域
本发明总体上涉及半导体封装结构。更具体地说，本发明涉及具有用于电气连接的预制导电迹线的III族氮化物基(III-nitride-based)半导体封装结构。
背景技术
近年来，人们对高电子迁移率晶体管(HEMTs)进行了大量的研究，特别是在大功率开关和高频应用中。III族氮化物基HEMT利用具有不同带隙(bandgaps)的两种材料之间的异质结界面(heterojunction interface)形成量子阱结构(quantum well-likestructure)，所述结构容纳二维电子气体(2DEG)区域，从而满足高功率/频率装置的需求。除了HEMT之外，具有异质结构的装置的实例进一步包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。
发明内容
根据本公开的一个方面，提供了一种III族氮化物基半导体封装结构。所述III族氮化物基半导体封装结构包括引线框架，包括晶粒座(die paddle)和引线；第一粘合剂层，其设置在所述晶粒座上；III族氮化物基晶粒，其设置在所述第一粘合剂层上；第二粘合剂层，其设置在所述III族氮化物基晶粒上；和第一导电迹线，其将所述III族氮化物基晶粒电性连接到所述引线，其中所述第一导电迹线从所述III族氮化物基晶粒上方的位置延伸到所述引线上方的位置，并且具有两次转向的延伸路径。
根据本公开的一个方面，提供一种III族氮化物基半导体封装结构的制作方法。所述III族氮化物基半导体封装结构的制作方法包括：形成彼此分离的第一导电迹线与第二导电迹线；将所述第一导电迹线的第一部分和所述第二导电迹线的第一部分分别放置在盖体的凹部中，使得所述第一导电迹线的第二部分和所述第二导电迹线的第二部分在所述盖体的凹部之外；弯曲所述第一导电迹线的所述第二部分和所述第二导电迹线的所述第二部分，使得所述第一导电迹线和所述第二导电迹线各自具有两个转角；和将所述第一导电迹线和所述第二导电迹线定位在III族氮化物基晶粒上，使得所述第一导电迹线和所述第二导电迹线电性连接到所述III族氮化物基晶粒。
根据本公开的一个方面，提供一种III族氮化物基半导体封装结构。所述III族氮化物基半导体封装结构包括：引线框架，包括晶粒座和引线；III族氮化物基晶粒，设置在所述晶粒座上；第一导电迹线，将III族氮化物基晶粒电性连接到所述引线；第二导电迹线，将III族氮化物基晶粒电性连接到所述引线；和盖体，设置在所述III族氮化物基晶粒、所述第一导电迹线和所述第二导电迹线上，其中所述盖体具有凹部以容纳所述第一导电迹线和所述第二导电迹线。
通过应用上述配置，导电迹线可以具有足以抵抗干扰的结构强度，因此可以固定导电迹线的轮廓。固定的导电迹线轮廓、形状或边线可以确保导电迹线所提供的电性连接被良好地维持。
附图说明
当结合附图阅读时，从以下详细描述容易地理解本公开的各方面。应注意，各种特征可不按比例绘制。也就是说，为了论述的清楚起见，各种特征的尺寸可任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1A是根据本公开的一些实施例的III族氮化物基半导体封装结构的俯视图；
图1B是图1A中的III族氮化物基半导体装置沿I-I’线的横截面图；和
图2A、图2B、图2C、图2D和图2E示出了根据本公开的一些实施例的用于制造III族氮化物基半导体封装结构的方法的不同阶段。
具体实施方式
在所有附图和详细描述中使用共同参考标号来指示相同或类似组件。根据结合附图作出的以下详细描述将容易理解本公开的实施例。
相对于某一组件或组件群组，或者组件或组件群组的某一平面，为相关联图中所展示的组件的定向指定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可任何定向或方式在空间上布置，前提为本公开的实施例的优点是不会因此类布置而有所偏差。
此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，半导体器件/裸片/封装、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出修改，包含添加和/或替代。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1A是根据本公开的一些实施例的III族氮化物基半导体封装结构1A的俯视图。图1B是图1A中的III族氮化物基半导体装置1A沿I-I’线的横截面图。III族氮化物基半导体封装结构1A包括引线框架10、III族氮化物基晶粒12、粘合剂层14、16、32、导电迹线20和22、盖30、封装剂40。如本文所用，术语“III族氮化物”是指GaN、AlN、InN及其各种混合物，例如AlGaN、InAlGaN和InAlN，氮化物中金属1元素的比例不同。
引线框架10包括晶粒座(die paddle)102以及引线104和106。引线(lead)104和106可以布置在晶粒座102的两个相对侧。引线104、106中的每一个都可以包括用作电性连接的导电垫，该导电垫可以电性连接两个位置。晶粒座102可以由金属制成。晶粒座102具有被配置以支撑晶粒或芯片的上表面。引线104和106可以由金属制成。
粘合剂层14设置在晶粒座102的上表面上。粘合剂层14放置在晶粒座102的上表面上。III族氮化物基晶粒12设置在粘合剂层14上。III族氮化物基晶粒12放置在粘合层14上，以使III族氮化合物基晶粒12可以固定在晶粒座102的上表面上。粘合剂层16设置在III族氮化物基晶粒12上。在一些实施例中，粘合剂层16是导电的，因此外部电信号可以通过粘合剂层16输入到III族氮化合物基晶粒12中。粘合剂层32设置在引线104和106的上表面上，粘合剂层32是导电的，因此外部电信号可以从引线104和106输入到粘合剂层32中。
在一些实施例中，III族氮化物基晶粒12可包括至少一个III族氮化物基晶体管于其中。在此，III族氮化物基晶体管可以包括两个可以用作沟道层和阻挡层的氮化物基半导体层、两个或更多个源极或漏极以及至少一个栅极。氮化物基半导体层的示例性材料可以包括，例如但不限于，氮化物或III族氮化物，例如GaN,AlN,InN,InxAlyGa(1–x–y)N，其中x+y≤1；AlyGa(1–y)N，其中y≤1。氮化物基半导体层的示例性材料被选择为使得上部氮化物基半导体膜的带隙(即，禁带宽度，forbidden band width)大于下部氮化物基半导体膜的带隙，这导致其电子亲和势彼此不同并在其间形成异质结(heterojunction)。举例来说，当下部氮化物半导体层是具有约3.4eV的带隙的未掺杂GaN层时，上部氮化物半导体层可选择为具有约4.0eV的带隙的AlGaN层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中积聚，从而产生邻近于异质结的二维电子气体(2DEG)区。源极或漏极以及栅极可以设置在2DEG上方。因此，III族氮化物基晶粒12可用于包括至少一个GaN基高电子迁移率晶体管(HEMT)。
导电迹线20设置在引线框架10和III族氮化物基晶粒12上方。导电迹线20的材料可以包括金属或合金。导电迹线20可以经由粘合剂层16与III族氮化物基晶粒12电耦合，导电迹线20可以将III族氮化物基晶粒12电性连接到引线104，使得III族氮化物基晶粒可以从引线104接收外部电信号。
导电迹线20可以从III族氮化物基晶粒12上方的位置延伸到引线104上方的位置。导电迹线20可以形成两次转向的延伸路径。在这点上，导电迹线20是预成型导体。这里的“预成型导体”是指导电迹线20的轮廓、形状或边线可以在配置之前被定义和固定。此外，导电迹线20可以具有足以抵抗干扰的结构强度。这有利于配置之后来固定导电迹线20的轮廓、形状或边线。例如，在布置导电迹线20之后，可以基本上确保导电迹线20与III族氮化物基晶粒12的相对位置。导电迹线20可以在III族氮化物基晶粒12上方水平延伸。固定的轮廓(profile)、形状或边线(outline)可以确保导电迹线提供的电性连接被良好地维持。
在一些实施例中，导电迹线20在延伸路径的转角处具有两个圆角。圆角可以很好地分布应力，这点是优于直角的。在一些实施例中，延伸路径的转角由80度至90度范围内的角度所形成。使角度小于90度，可以避免断裂发生于转角处。
如图1A的示例性图示所示，导电迹线20包括位于III族氮化物基晶粒12正上方的指状焊垫(pad)202。导电迹线的指状焊垫202可电耦合至III族氮化物基晶粒12的源极。
导电迹线22设置在引线框架10和III族氮化物基晶粒12上方，其可以具有与导电迹线20相同的材料。导电迹线22可以经由粘合剂层16与III族氮化物基晶粒12电耦合，导电迹线22可以将III族氮化物基晶粒12电性连接到引线106，使得III族氮化物基晶粒可以从引线106接收外部电信号。
导电迹线22可从III族氮化物基晶粒12上方的位置延伸至引线106上方的位置。导电迹线22可形成两次转向的延伸路径。在这点上，导电迹线22是预成型导体。导电迹线22可以具有足以抵抗干扰的结构强度。导电迹线22可以在III族氮化物基晶粒12上方水平延伸。固定的轮廓、形状或边线可以确保导电迹线22提供的电性连接被良好地维持。
在一些实施例中，导电迹线22在延伸路径的转角处具有两个圆角。圆角可以很好地分布应力，这点是优于直角的。在一些实施例中，延伸路径的转角由80度至90度范围内的角度所形成。使角度小于90度，可以避免断裂发生于转角处。
如图1A的示例性图示所示，导电迹线22包括位于III族氮化物基晶粒12正上方的指状焊垫222。导电迹线20的指状焊垫222可以电耦合到III族氮化物基晶粒12的漏极。导电迹线20的指状焊垫202和导电迹线22的指状焊垫222彼此隔离。
III族氮化物基半导体封装结构1A可进一步包括栅极导电迹线24。栅极导电迹线24与III族氮化物基晶粒12电性连接。栅极导电迹线24的材料可包括金属或合金，其可以具有与导电迹线20的相同的材料。栅极导电迹线24可以电耦合到III族氮化物基晶粒12的栅极，并且与导电迹线20的指状焊垫202和导电迹线22的指状焊垫222隔离。栅极导电迹线24是预成型导体。类似地，栅极导电迹线24可以延伸以形成具有两次转向的延伸路径。
盖体30覆盖导电迹线20和22的指状焊垫202和222。封装剂40封装引线框架10、III族氮化物基晶粒12、导电迹线22和盖体30。在一些实施例中，封装剂40可包括环氧树脂、填料、颗粒及其组合。在实际情况中，封装剂40可以选自模塑化合物(molding compound)。
在确定导电迹线20和22的轮廓时，盖子30可作为辅助工具。在规划导电迹线20和22的轮廓时，可通过弯曲两次来完成。以下结合图2A、图2B、图2C、图2D和图2E来阐述更详细的阶段，图2A、图2B、图2C、图2D和图2E示出了根据本公开的一些实施例的用于制造III族氮化物基半导体封装结构1A的方法的不同阶段。
参考图2A，提供了导电板50。导电板50包括第一部分502、第二部分504和栅极部分506。彼此相邻的第一部分502和第二部分502的端部是指状的。第一部分502和第二部分504具有彼此相邻的指状焊垫。导电板50的不同部分可以通过图案化导电板50来形成。图案化导电板50的阶段包括蚀刻导电板50。例如，在图案化之后，会形成指状轮廓。
参考图2B和图2C，导电板50的第一部分502、第二部分504和栅极部分506的一部分被定位在盖体30中，盖体30具有凹部302以容纳或接收第一部分502和第二部分504的指状焊垫。栅极部分506的端部也由盖体30容纳或接收。盖体30还具有分隔壁304，分隔壁304位于第一部分502和第二部分504的指状焊垫之间，藉此以隔离它们。分隔壁304是锯齿状(zig-zag shaped)的。栅极部分506的端部通过分隔壁304与第一部分502和第二部分504的指状焊垫隔离。
参考图2D，第一部分502、第二部分504和栅极部分506暴露在盖体30之外的部分被弯曲。弯曲可被执行两次，使得第一部分502、第二部分504和栅极部分506的暴露部分弯曲成具有两个转角，如上所述。盖体30可以保护第一部分502、第二部分504和栅极部分506的被覆盖部分不弯曲，从而使它们可以保持其“水平质量(level quality)”。被覆盖部分的水平质量与装置可靠性有关。被覆盖部分将被配置以覆盖晶粒的表面。一旦这些被覆盖部分受到弯曲，在这些部分和晶粒之间会形成至少一个间隙，其降低了装置的可靠性。
参考图2E，导电板50的第一部分和第二部分可以用作导电迹线20和22。导电迹线22和20位于III族氮化物基晶粒12上，粘合剂层16配置III族氮化物基晶粒12上。被定位的导电迹线20和22可以固定在III类氮化物基晶粒12上，并通过粘合剂层16电性连接到III族氮化合物基晶粒12。
之后，形成封装剂以封装引线框架10、III族氮化物基晶粒12、导电迹线20和22以及盖体30。在一些实施例中，可以通过驱动封装剂化合物来使其流动，然后固化(即固化、硬化或加热)封装剂化合物，从而形成封装剂。
选择和描述实施例是为了最佳地解释本公开的原理及其实际应用，使得所属领域的其他技术人员能够理解各种实施例的公开内容，并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“基本上”、“大体上”、“近似”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在一些实施例的描述中，提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述且说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可作出各种改变且可取代等效物。所述说明可能未必按比例绘制。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应了解，实际装置和层可能相对于图式的矩形层描绘存在偏差，且可能由于例如共形沉积、蚀刻等等制造工艺而包含角表面或边缘、圆角等等。可存在未特别说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适应本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。

Claims (25)

1.一种III族氮化物基半导体封装结构，其特征在于，包括:
引线框架，包括晶粒座和引线；
第一粘合剂层，其设置在所述晶粒座上；
III族氮化物基晶粒，其设置在所述第一粘合剂层上；
第二粘合剂层，其设置在所述III族氮化物基晶粒上；和
第一导电迹线，其将所述III族氮化物基晶粒电性连接到所述引线，其中所述第一导电迹线从所述III族氮化物基晶粒上方的位置延伸到所述引线上方的位置，并且具有两次转向的延伸路径。
2.根据前述权利要求的任一项所述的III型氮化物基半导体封装结构，其特征在于，其中所述第一导电迹线在所述延伸路径的转角具有两个圆角。
3.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述延伸路径的所述转角是由范围为80度至90度的角度所形成。
4.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述第一导电迹线包括位于所述III族氮化物基晶粒正上方的指状焊垫。
5.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，还包括:
盖体，其覆盖在所述第一导电迹线的所述指状焊垫。
6.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述盖体具有凹部以容纳所述第一导电迹线的所述指状焊垫。
7.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，还包括：
封装剂，其封装引线框架、所述III族氮化物基晶粒、所述第一导电迹线和所述盖。
8.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，还包括：
第二导电迹线，其将所述III族氮化物基晶粒管芯电性连接到所述引线，其中所述第二导电迹线从所述III族氮化物基晶粒上方的位置延伸到所述引线上方的位置并朝向远离所述第一导电迹线的方向延伸，并且所述第二导电迹线具有两次转向的延伸路径。
9.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述第二导电迹线包括位于所述III族氮化物基晶粒正上方的指状焊垫。
10.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述第一导电迹线的所述指状焊垫与所述第二导电迹线的所述指状焊垫相互隔离。
11.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，还包括：
盖体，其覆盖所述第一导电迹线的所述指状焊垫与所述第二导电迹线的所述指状焊垫。
12.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述盖体包括分隔壁，其位于所述第一导电迹线的所述指状焊垫和所述第二导电迹线的所述指状焊垫之间。
13.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述分隔壁呈锯齿状。
14.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述第一导电迹线在所述III族氮化物基晶粒上方水平延伸。
15.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，还包括：
栅极导电迹线，其电性连接到所述III族氮化物基晶粒，其中所述栅极导电迹线延伸以形成具有两次转向的延伸路径。
16.一种III族氮化物基半导体封装结构的制作方法，其特征在于，包括：
形成彼此分离的第一导电迹线与第二导电迹线；
将所述第一导电迹线的第一部分和所述第二导电迹线的第一部分分别放置在盖体的凹部中，使得所述第一导电迹线的第二部分和所述第二导电迹线的第二部分在所述盖体的凹部之外；
弯曲所述第一导电迹线的所述第二部分和所述第二导电迹线的所述第二部分，使得所述第一导电迹线和所述第二导电迹线各自具有两个转角；和
将所述第一导电迹线和所述第二导电迹线定位在III族氮化物基晶粒上，使得所述第一导电迹线和所述第二导电迹线电性连接到所述III族氮化物基晶粒。
17.根据前述权利要求的任一项所述的方法，其特征在于，其中形成所述第一导电迹线和所述第二导电迹线包括蚀刻导电板以将所述导电板图案化。
18.根据前述权利要求的任一项所述的方法，其特征在于，还包括：
形成封装剂，其封装所述第一导电迹线、所述第二导电迹线与所述盖板。
19.根据前述权利要求的任一项所述的方法，其特征在于，还包括：
在将所述第一导电迹线和所述第二导电迹线定位在所述III族氮化物基晶粒上之前，在所述III族氮化物基晶粒上设置粘合剂层。
20.根据前述权利要求的任一项所述的方法，其特征在于，其中所述盖体包括：以将所述第一导电迹线和所述第二导电迹线隔离的在所述第一导电迹线和所述第二导电迹线之间的分隔壁。
21.一种III族氮化物基半导体封装结构，其特征在于，包括：
引线框架，包括晶粒座和引线；
III族氮化物基晶粒，设置在所述晶粒座上；
第一导电迹线，将III族氮化物基晶粒电性连接到所述引线；
第二导电迹线，将III族氮化物基晶粒电性连接到所述引线；和
盖体，设置在所述III族氮化物基晶粒、所述第一导电迹线和所述第二导电迹线上，其中所述盖体具有凹部以容纳所述第一导电迹线和所述第二导电迹线。
22.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述第一导电迹线和所述第二导电迹线各自包括被所述盖体接收的指状焊垫。
23.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述盖体包括在所述第一导电迹线的所述指状焊垫和所述第二导电迹线的所述指状焊垫之间的分隔壁。
24.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述分隔壁是锯齿状的。
25.根据前述权利要求的任一项所述的III族氮化物基半导体封装结构，其特征在于，其中所述第一导电迹线的所述指状焊垫和所述第二导电迹线的所述指状焊垫在所述III族氮化物基晶粒上方水平延伸。
CN202280004796.0A 2022-10-20 2022-10-20 Iii族氮化物基半导体封装结构及其制造方法 Pending CN115956291A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/126502 WO2024082224A1 (en) 2022-10-20 2022-10-20 Iii-nitride-based semiconductor packaged structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN115956291A true CN115956291A (zh) 2023-04-11

Family

ID=87288025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280004796.0A Pending CN115956291A (zh) 2022-10-20 2022-10-20 Iii族氮化物基半导体封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN115956291A (zh)
WO (1) WO2024082224A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9810721B2 (en) * 2015-12-23 2017-11-07 Melexis Technologies Sa Method of making a current sensor and current sensor
CN107492528A (zh) * 2016-06-13 2017-12-19 恩智浦美国有限公司 具有石墨烯条带的柔性半导体装置
DE102018114426A1 (de) * 2018-06-15 2019-12-19 Infineon Technologies Ag Stromsensorpackage mit kontinuierlicher Isolation
US11217511B2 (en) * 2019-04-09 2022-01-04 Infineon Technologies Ag Quad package with conductive clips connected to terminals at upper surface of semiconductor die
US11796572B2 (en) * 2020-10-31 2023-10-24 Melexis Technologies Sa Current sensing system

Also Published As

Publication number Publication date
WO2024082224A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
US7242076B2 (en) Packaged integrated circuit with MLP leadframe and method of making same
US11929406B2 (en) Semiconductor device and method for manufacturing the same
US20130234207A1 (en) High electron mobility transistor and method of manufacturing the same
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN220121840U (zh) 一种半导体器件、Cascode器件及驱动合封功率器件
CN115956291A (zh) Iii族氮化物基半导体封装结构及其制造方法
US10068780B2 (en) Lead frame connected with heterojunction semiconductor body
WO2023082204A1 (en) Semiconductor device and method for manufacturing the same
US11581859B2 (en) Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations
US11967519B2 (en) Integrated semiconductor device and method for manufacturing the same
US20230031259A1 (en) Nitride semiconductor device and method for manufacturing the same
US20220157671A1 (en) Packaged rf power device with pcb routing
WO2024092612A1 (en) Semiconductor packaged structure and method for manufacturing thereof
US8629537B2 (en) Padless die support integrated circuit package system
WO2024108369A1 (en) Semiconductor packaged device and method for manufacturing the same
US20230036009A1 (en) Iii-nitride-based semiconductor packaged structure and method for manufacturing the same
WO2024113108A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
US20240030156A1 (en) Semiconductor device and method for manufacturing the same
US11621322B2 (en) Die-to-die isolation structures for packaged transistor devices
WO2024011439A1 (en) Semiconductor packaged device and method for manufacturing the same
CN115440811B (zh) 半导体器件及其制造方法
WO2024098355A1 (en) Nitride-based semiconductor circuit and method for manufacturing the same
WO2023201697A1 (en) Semiconductor packaged device and method for manufacturing the same
WO2024011623A1 (en) Nitride-based semiconductor circuit and method for manufacturing the same
CN118160098A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination