KR101706825B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101706825B1
KR101706825B1 KR1020140158009A KR20140158009A KR101706825B1 KR 101706825 B1 KR101706825 B1 KR 101706825B1 KR 1020140158009 A KR1020140158009 A KR 1020140158009A KR 20140158009 A KR20140158009 A KR 20140158009A KR 101706825 B1 KR101706825 B1 KR 101706825B1
Authority
KR
South Korea
Prior art keywords
lead frame
pad
semiconductor die
lead
die
Prior art date
Application number
KR1020140158009A
Other languages
English (en)
Other versions
KR20160057152A (ko
Inventor
박두현
백종식
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140158009A priority Critical patent/KR101706825B1/ko
Priority to US14/725,156 priority patent/US9711484B2/en
Priority to TW104119962A priority patent/TWI566359B/zh
Publication of KR20160057152A publication Critical patent/KR20160057152A/ko
Application granted granted Critical
Publication of KR101706825B1 publication Critical patent/KR101706825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/132 - H01L2224/13291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24997—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8234—Bonding interfaces of the connector
    • H01L2224/82355—Bonding interfaces of the connector having an external coating, e.g. protective bond-through coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 해결하고자 하는 기술적 과제는 고비용이 요구되는 와이어 본딩 또는 도전성 범프를 구비하지 않고, 반도체 다이의 도전성 패드와 리드프레임 사이를 도전성 패드 및 리드프레임과 동일한 금속인 전해 도금층 또는 도전성 접착층을 통해 직접 접속시킴으로써, 상호 접속이 용이하고 비용 절감할 수 있으며, 고전류에 의한 손상을 방지하는데 있다.
이를 위해 본 발명은 다수의 도전성 패드가 구비된 반도체 다이 및, 다수의 도전성 패드와 각각 전기적으로 접속된 다수의 리드를 갖는 리드프레임을 포함하고, 리드프레임은 리드에 형성된 전해 도금층을 더 포함하며 리드는 전해도금층을 통해 도전성 패드와 전기적으로 접속을 개시한다.

Description

반도체 패키지{Semiconductor Package}
본 발명은 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지에 적용되는 리드프레임은 금속 스트립을 기계적 스탬핑 또는 화학적 에칭에 의해 제조한 것으로, 그 역할은 반도체 다이와 외부 회로를 연결해 주는 전선 역할과, 반도체 패키지를 외부 장치에 고정 시켜주는 프레임 역할을 동시에 수행한다.
이러한 리드프레임은 반도체 다이의 고밀도화, 고집적화 및 부품 실장의 방법 등에 따라 다양한 형상을 가질 수 있다. 이와 같은 반도체 패키지는 기억소자나 중앙처리장치 등과 같은 반도체 다이와 리드프레임을 전기적으로 접속시키기 위해서, 반도체 다이의 본드패드와 리드프레임 사이를 와이어 본딩을 통해 연결하거나, 도전성 범프를 통해 연결하는 구조를 갖는다.
그리고 이와 같은 구조를 갖는 리드프레임은 반도체 다이와 전기적으로 접속된 후, 인캡슐란트에 의해서 인캡슐레이션 되어 반도체 패키지가 된다.
본 발명의 목적은 고비용이 요구되는 와이어 본딩 또는 도전성 범프를 구비하지 않고, 반도체 다이의 도전성 패드와 리드프레임 사이를 도전성 패드 및 리드프레임과 동일한 금속인 전해 도금층 또는 도전성 접착층을 통해 직접 접속시킴으로써, 상호 접속이 용이하고 비용 절감할 수 있으며, 고전류에 의한 손상을 방지할 수 있는 반도체 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 다수의 도전성 패드가 구비된 반도체 다이 및 상기 다수의 도전성 패드와 각각 전기적으로 접속된 다수의 리드를 갖는 리드프레임을 포함하고, 상기 리드프레임은 상기 리드에 형성된 전해 도금층을 더 포함하며 상기 리드는 상기 전해도금층을 통해 상기 다수의 도전성 패드와 전기적으로 접속될 수 있다.
상기 다수의 리드는 상기 도전성 패드와 대응되는 영역에, 상기 도전성 패드 방향으로 돌출된 돌출부를 더 구비할 수 있다.
상기 전해 도금층은 상기 돌출부를 덮도록, 상기 리드와 상기 도전성 패드 사이에 개재될 수 있다.
상기 다수의 리드는 상기 도전성 패드와 대응되는 영역에, 상기 리드의 제1면과 제1면의 반대면인 제2면 사이를 관통하도록 형성된 관통홀을 포함하며, 상기 관통홀이 상기 전해도금층에 의해 채워질 수 있다.
상기 다수의 도전성 패드는 각각 상기 리드프레임 방향으로 돌출되도록 형성된 스터드 범프를 더 구비할 수 있다.
상기 전해 도금층은 상기 도전성 패드의 스터드 범프를 덮도록, 상기 리드와 상기 도전성 패드의 스터드 범프 사이에 개재될 수 있다.
상기 리드프레임의 다수의 리드는 상기 반도체 다이의 다수의 도전성 패드와 대응되는 영역에는 각각 상기 전해도금층이 형성되고, 그이외의 영역에는 절연층이 형성될 수 있다.
상기 리드프레임은 사각 판형상의 다이패드 및, 상기 다이패드의 각 변으로부터 이격되어 배열된 상기 다수의 리드를 포함하며, 상기 다이패드는 상기 전해도금층을 통해 상기 도전성 패드와 전기적으로 접속될 수 있다.
상기 반도체 다이가 안착된 상기 리드프레임의 제1면과, 상기 반도체 다이를 덮도록 형성된 인캡슐란트를 더 포함할 수 있다.
상기 인캡슐란트는 상기 리드프레임의 상기 다수의 리드중 일부 영역을 외부로 노출시킬 수 있다.
상기 리드프레임, 상기 다수의 도전성 패드 및 상기 전해도금층은 동일한 금속인 것을 특징으로 하는 반도체 패키지.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 제1면과 제1면의 반대면인 제2면을 갖고, 상기 제1면에 형성된 제1도전성 패드를 포함하는 반도체 다이 및, 상기 반도체 다이의 제2면과 전기적으로 접속된 다이패드와, 상기 다이패드로부터 이격되어 외부 방향으로 연장되며 상기 반도체 다이의 제1도전성 패드와 전기적으로 접속된 제1리드를 갖는 리드프레임을 포함하고, 상기 리드프레임은 상기 제1리드에 형성된 전해 도금층을 더 포함하며, 상기 제1리드는 상기 전해도금층을 통해 상기 제1도전성 패드와 전기적으로 접속될 수 있다.
상기 반도체 다이는 전력 반도체 소자인 IGBT 또는 FET일 수 있다.
상기 반도체 다이의 제2면과 상기 다이패드 사이에 개재된 다이패드 전해도금층을 더 포함할 수 있다.
상기 반도체 다이와, 상기 반도체 다이가 안착된 상기 다이패드 제1면과, 상기 도전성 패드와 접속된 상기 제1리드의 일측을 덮도록 형성된 인캡슐란트를 더 포함할 수 있다.
상기 제1리드의 타측은 상기 인캡슐란트의 외측으로 노출될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 제1면과 제1면의 반대면인 제2면을 갖고, 상기 제1면에 형성된 제1도전성 패드를 포함하는 반도체 다이와, 상기 반도체 다이의 제2면과 접촉된 다이패드와, 상기 다이패드로부터 이격되어 외부 방향으로 연장되며 상기 반도체 다이의 제1도전성 패드와 전기적으로 접속된 리드를 갖는 리드프레임 및 상기 리드프레임의 상기 리드와 상기 제1도전성 패드 사이에 개재된 도전성 접착층을 더 포함할 수 있다.
상기 반도체 다이는 전력 반도체 소자인 IGBT 또는 FET일 수 있다.
상기 반도체 다이와, 상기 반도체 다이가 안착된 상기 다이패드 제1면과, 상기 도전성 패드와 접속된 상기 리드의 일측을 덮도록 형성된 인캡슐란트를 더 포함할 수 있다.
상기 도전성 접착층은 열처리에 의해서 경화될 수 있다.
본 발명에 의한 반도체 패키지는 고비용이 요구되는 와이어 본딩 또는 도전성 범프를 구비하지 않고, 반도체 다이의 도전성 패드와 리드프레임 사이를 도전성 패드 및 리드프레임과 동일한 금속인 전해 도금층 또는 도전성 접착층을 통해 직접 접속시킴으로써, 상호 접속이 용이하고 비용 절감할 수 있으며, 고전류에 의한 손상을 방지할 수 있게 된다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도 및 확대 단면도이다.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 패키지들을 각각 도시한 확대 단면도이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도 및 투과 사시도 이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도가 도시되어 있다.
도 1에서 도시된 바와 같이 반도체 패키지는 리드프레임(110), 반도체 다이(120) 및 인캡슐란트(130)을 포함한다.
상기 리드프레임(110)은 다이패드(111), 타이바(미도시), 다수의 리드(112) 및 전해도금층(113)을 포함한다. 상기 리드프레임(110)은 제1면(110a)와 제1면(110a)의 반대면인 제2면(110b)을 가지며, 구리로 이루어질 수 있다.
상기 다이패드(111)는 대략 사각 판 형태로, 네 개의 변과 네 개의 모서리를 갖는다. 상기 다이패드(111)는 전해 도금에 의해서 형성된 전해도금층(113)이 제1면과 제1면의 반대면인 제2면을 덮도록 형성되어 있다. 상기 다이패드(111)의 제1면은 리드프레임(110)의 제1면(110a)과 동일한 면이고, 제2면은 리드프레임(110)의 제2면(110b)와 동일한 면이다. 상기 다이패드(111)는 전해도금층(113)을 통해 반도체 다이(120)와 전기적으로 접속될 수 있다.
상기 타이바(미도시)는 상기 다이패드(111)의 네모서리로부터 외부 방향으로 일정 길이 돌출될 수 있다. 상기 타이바는 상기 다이패드(111)의 모서리로부터 외부방향인 동시에 가상의 대각선 방향으로 연장되어 있다. 이러한 타이바는 리드 프레임(100)의 편평도를 유지하는 역할을 한다.
상기 다수의 리드(112)는 다이패드(111)의 네변에서 이격되어, 각 변과 수직한 방향으로 배열되도록 배치될 수 있다. 즉, 상기 다수의 리드(112)는 상기 다이패드(111)에서 이격되어, 상기 다이패드(111)의 외주연에 서로 이격되도록 배열될 수 있다. 상기 다수의 리드(112)는 서로 이격되어, 서로 전기적으로 분리되어 있다. 상기 다수의 리드(112)의 제1면은 다이패드(111)의 제1면과 동일한 방향을 향하는 면이며, 리드프레임(110)의 제1면(110a)과 동일한 면이다. 또한 다수의 리드(112)의 제2면은 다이패드(111)의 제2면과 동일한 방향을 향하는 면이며, 리드프레임(110)의 제2면(110b)과 동일한 면이다. 상기 다수의 리드(112)는 전해 도금에 의해서 형성된 전해도금층(113)이 제1면(110a)과 제2면(110b)을 덮도록 형성되어 있다. 상기 다수의 리드(112)는 전해도금층(113)을 통해 반도체 다이(120)와 전기적으로 접속될 수 있다.
상기 리드프레임(110)은 반도체 다이(120)가 제1면(110a)에 안착된 이후에, 전해 도금에 의해서 리드프레임(110)의 외면을 모두 덮도록 전해도금층(113)이 형성될 수 있다.
상기 반도체 다이(120)는 대략 판형상으로, 제1면(120a)과 상기 제1면(120a)의 반대면인 제2면(120b)을 갖는다. 상기 반도체 다이(120)는 제1면(120a)에 형성된 다수의 도전성 패드(121)와, 상기 다수의 도전성 패드(121)를 외부에 노출시키도록 반도체 다이(120)의 제1면(120a)을 모두 덮도록 형성된 보호층(122)을 포함한다. 상기 보호층(122)은 절연 물질로 이루어질 수 있다. 상기 다수의 도전성 패드(121)는 구리로 이루어질 수 있다.
상기 반도체 다이(120)는 제1면(120a)이 리드프레임(110)의 제1면(110a)과 마주보도록, 리드프레임(110)에 안착된다. 상기 반도체 다이(120)는 평면 크기가 상기 다이패드(111) 보다 더 클 수 있다.
상기 반도체 다이(120)는 다수의 도전성 패드(121)가 리드프레임(110)의 다수의 리드(112)와 다이패드(111)가 마주보도록 안착된 후에, 전해도금에 의해서 리드프레임(110)에 전해도금층(113)을 형성하여 다수의 도전성 패드(121)와 리드프레임(110) 사이를 전기적으로 접속시킬 수 있다. 이때 반도체 다이(120)의 다수의 도전성 패드(121)는 전해도금층(113)을 통해 다수의 리드(112)의 일측에 각각 전기적으로 접속될 수 있다.
즉, 상기 전해도금층(113)은 리드프레임(110)으로 부터, 다수의 도전성 패드(121)와 접속될 때까지 성장될 수 있다. 이때 다수의 도전성 패드(121)가 형성되지 않은 반도체 다이(120)의 제1면(120a)은 보호층(122)에 의해서 전해도금층(113)과 전기적으로 분리될 수 있다.
상기 리드프레임(110)의 다수의 리드(112)와 반도체 다이(120)의 다수의 도전성 패드(121) 사이에는 전해도금층(113)이 형성되어, 다수의 리드(112)와 다수의 도전성 패드(121)가 전해도금층(113)을 통해 전기적으로 접속될 수 있다. 또한 리드프레임(110)의 다이패드(111)와 반도체 다이(120)의 다수의 도전성 패드(121) 사이에는 전해도금층(113)이 형성되어, 다이패드(111)와 다수의 도전성 패드(121)가 전해도금층(113)을 통해 전기적으로 접속될 수 있다.
즉, 리드프레임(110)의 다수의 리드(112)와 반도체 다이(120)의 다수의 도전성 패드(121) 사이, 리드프레임(110)의 다이패드(111)와 반도체 다이(120)의 다수의 도전성 패드(121)사이에는 각각 전해도금층(113)이 개재되어 리드프레임(110)과 반도체 다이(120)를 전기적으로 접속된다. 상기 전해도금층(113)은 리드프레임(110) 및 반도체 다이(120)의 다수의 도전성 패드(121)와 동일한 구리(Cu)로 이루어질 수 있다.
상기 인캡슐란트(130)는 상기 리드프레임(110) 및 반도체 다이(120)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션 한다. 좀더 자세하게 인캡슐란트(130)는 반도체 다이(120)가 안착된 리드프레임(110)의 제1면(110a)과, 반도체 다이(120)를 모두 덮는다. 여기서, 리드프레임(110)의 다수의 리드(112)에서 다수의 도전성 패드(121)와 접속된 일측은 인캡슐란트(130)의 내측에 위치하고, 타측(112a)은 인캡슐란트(130)의 외부로 노출될 수 있다. 즉, 다수의 리드(112)의 타측(112a)의 제2면은 인캡슐란트(130)의 외부로 노출될 수 있다. 외부로 노출된 다수의 리드(112)의 타측(112a)은 전해도금층(113)이 덮여 있을 수 있다.
이와 같은 반도체 패키지(100)는 고비용이 요구되는 와이어 본딩 또는 도전성 범프를 구비하지 않고, 반도체 다이(120)의 다수의 도전성 패드(121)와 리드프레임(110) 사이를 다수의 도전성 패드(121) 및 리드프레임(110)과 동일한 금속인 전해도금층(113)을 통해 직접 접속시킴으로써, 상호 접속이 용이하고 비용 절감이 가능할 수 있다.
도 2a 내지 도 2d를 참조하면, 도 1a의 1b를 확대 도시한 단면도들의 다른 예들이 도시되어 있다.
도 2a 내지 도 2d에 도시된 반도체 패키지(200, 300, 400, 500)는 도 1a에 도시된 반도체 패키지(100)의 리드프레임(110), 반도체 다이(120) 및 인캡슐란트(130)이외에 추가적인 구성이 더 포함한다. 이하에서는 도 1a에 도시된 반도체 패키지와 상이한 부분을 위주로 설명하고자 한다.
도 2a에 도시된 반도체 패키지(200)는 반도체 다이(120)의 다수의 도전성 패드(121)와 마주보는 리드프레임(110)의 제1면(110a)에, 반도체 다이(120) 방향으로 돌출된 돌출부(212b)를 더 포함할 수 있다. 즉, 돌출부(212d)는 리드프레임(110)의 제1면(110)에서 반도체 다이(120)의 다수의 도전성 패드(121)와 대응되는 위치에 구비될 수 있다. 이와 같은 돌출부(212b)는 상기 리드프레임(110)에서 상기 다수의 도전성 패드(121)와 전기적으로 접속되기 위한 다이패드(111)와 다수의 리드(112)에 구비되어 있다. 상기 돌출부(212b)는 리드프레임(110)과 일체형으로, 리드프레임(110) 제조시 함께 형성될 수 있다.
상기 돌출부(212b)는 리드프레임(110)과 도전성 패드(121) 사이에 개재된 전해도금층(113)에 의해서 덮여질 수 있다. 이와 같은 반도체 패키지(200)의 돌출부(212b)는 다수의 도전성 패드(121)와 리드프레임(110) 사이를 전기적으로 접속시키기 위한 전해도금층(113)의 형성 두께를 감소시킬 수 있다. 즉, 도 2a에 도시된 반도체 패키지(200)는 돌출부(212b)를 구비하여, 전해도금층(113)을 도 1a에 도시된 반도체 패키지에 비해서 더 얇은 두께 형성하여도 반도체 다이(120)의 다수의 도전성 패드(121)와 리드프레임(110)의 전기적 접속이 더 용이할 수 있다.
도 2b에 도시된 반도체 패키지(300)는 반도체 다이(120)의 다수의 도전성 패드(121)에 구비된 스터드 범프(311a)를 더 포함할 수 있다. 상기 스터드 범프(311a)는 도전성 재질로 이루어지며, 상기 반도체 다이(120)의 다수의 도전성 패드(121)에 각각 형성된다. 상기 스터드 범프(311a)는 다수의 도전성 패드(121)로부터 다수의 리드프레임(110) 방향으로 돌출된다.
상기 스터드 범프(311a)는 리드프레임(110)과 도전성 패드(121) 사이에 개재된 전해도금층(113)에 의해서 덮여질 수 있다. 상기 이와 같은 반도체 패키지(300)의 스터드 범프(311a)는 다수의 도전성 패드(121)와 리드프레임(110) 사이를 전기적으로 접속시키기 위한 전해도금층(113)의 형성 두께를 감소시킬 수 있다. 즉, 도 2b에 도시된 반도체 패키지(300)는 스터드 범프(311a)를 구비하여, 전해도금층(113)을 도 1a에 도시된 반도체 패키지에 비해서 더 얇은 두께 형성하여도 반도체 다이(120)의 다수의 도전성 패드(121)와 리드프레임(110) 사이의 전기적 접속이 더 용이할 수 있다.
도 2c에 도시된 반도체 패키지(400)는 리드프레임(110)에서 반도체 다이(120)의 다수의 도전성 패드(121)와 대응되는 영역 이외의 영역을 덮도록 형성된 절연층(414)을 더 포함한다. 상기 절연층(414)은 리드프레임(110)의 제1면(110a)에서 다수의 도전성 패드(121)와 대응되는 영역만 외부로 노출시키도록, 리드프레임(110)에 형성될 수 있다.
이와 같은 리드프레임(110)은 반도체 다이(120)이 안착후, 전해 도금에 의해서 전해도금층(113)을 형성하여도 리드프레임(110)에서 절연층(414)을 통해 외부로 노출된 영역에만 전해도금층(113)이 형성될 수 있다. 즉, 반도체 패키지(400)는 절연층(414)이 구비되어, 리드프레임(110)에서, 반도체 다이(120)의 다수의 도전성 패드(121)와 대응되는 영역에만 전해도금층(113)을 형성하여 전해도금층(113)의 불필요한 형성을 방지할 수 있다.
도 2d에 도시된 반도체 패키지(500)는 반도체 다이(120)의 다수의 도전성 패드(121)와 대응되는 영역의 리드프레임(110)의 제1면(110a)과 제2면(110b)사이를 관통하는 관통홀(512c)이 형성되어 있으며, 상기 관통홀(512c)의 내부는 전해도금층(113)이 채워져 있다. 즉, 리드프레임(110)은 다이패드(111)와, 다수의 리드(112)에 다수의 관통홀(512e)이 형성될 수 있으며, 상기 관통홀(512c)의 내부는 전해도금층(113)에 의해서 채워져 있다.
상기 리드프레임(110)은 전해도금층(113)을 형성시 관통홀(512c) 내부에서도 전해도금층(113) 형성되므로, 평평한 다른 영역에 비해서 전해도금층(113)의 형성이 보다 용이할 수 있다.
따라서 반도체 패키지(500)는 다수의 도전성 패드(121)가 구비된 영역과 대응되는 영역에 관통홀(512c)이 형성되어, 도 1a에 도시된 반도체 패키지(100)보다 얇은 두께로 전해도금층(113)을 형성하여도, 관통홀(512c)이 형성된 영역에 전해도금층(113)의 형성이 증가하여, 도 1a의 반도체 패키지(100)에 비해서 전해도금층(113)의 두께를 더 얇게 형성하여도 리드프레임(110)과 다수의 도전성 패드(121) 사이의 접속이 보다 용이할 수 있다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도 및 투과 사시도가 도시되어 있다.
도 3a 및 도 3b에 도시된 바와 같이, 반도체 패키지(600)은 리드프레임(610), 반도체 다이(620) 및 인캡슐란트(630)을 포함한다.
상기 리드프레임(610)은 다이패드(611), 타이바(미도시), 다수의 리드(612) 및 전해도금층(613)을 포함한다. 상기 리드프레임(610)은 제1면(610a)와 제1면(610a)의 반대면인 제2면(610b)을 가지며, 구리로 이루어질 수 있다.
상기 다이패드(611)는 대략 사각 판 형태로, 네 개의 변과 네 개의 모서리를 갖는다. 상기 다이패드(611)의 제1면은 리드프레임(610)의 제1면(610a)과 동일한 면이고, 제2면은 리드프레임(610)의 제2면(610b)와 동일한 면이다.
상기 타이바(613)는 상기 다이패드(611)의 네모서리로부터 외부 방향으로 일정 길이 돌출될 수 있다. 상기 타이바(613)는 상기 다이패드(611)의 모서리로부터 외부방향인 동시에 가상의 대각선 방향으로 연장되어 있다. 이러한 타이바(613)는 리드 프레임(600)의 편평도를 유지하는 역할을 한다.
상기 다수의 리드(612)는 다이패드(611)의 제1면(610)과 평행하도록 일측이 이격된 제1리드(612a)와, 상기 다이패드(611)에서 연장된 제2리드(612b) 및 다이패드(611)의 일변으로부터 이격된 제3리드(612c)를 포함할 수 있다. 상기 제1리드(612a), 제2리드(612b) 및 제3리드(612c)는 서로 이격되어, 서로 전기적으로 분리되어 있다. 상기 다수의 제1리드(612a)는 전해도금층(613)을 통해 반도체 다이(620)와 전기적으로 접속될 수 있다.
상기 리드프레임(610)은 반도체 다이(620)가 제1면(610a)에 안착된 이후에, 전해 도금에 의해서 리드프레임(610)의 외면을 모두 덮도록 전해도금층(613)이 형성될 수 있다.
상기 반도체 다이(620)는 대략 판형상으로, 제1면(620a)과 상기 제1면(620a)의 반대면인 제2면(620b)을 갖는다. 상기 반도체 다이(620)는 제1면(620a)에 형성된 제1도전성 패드(621)와, 상기 다수의 도전성 패드(621)를 외부에 노출시키도록 반도체 다이(620)의 제1면(620a)을 모두 덮도록 형성된 보호층(미도시)을 포함할 수 있다. 상기 제1도전성 패드(621)는 구리로 이루어질 수 있다.
상기 반도체 다이(620)는 고전력 반도체 소자인 IGBT(Insulate Gate Bipolar Transistor) 또는 FET(Field Effect Trsnsistor)일 수 있다. 이와 같은 고전력 반도체 소자인 반도체 다이(620)는 제1전극, 제2전극 및 제어전극을 포함한다. 이와 같은 고전력 반도체 소자인 반도체 다이(620)는 제1전극과 제2전극 사이에는, 제어전극으로 인가되는 전압에 의해서 고전류가 흐를 수 있다.
상기 고전력 반도체 소자인 반도체 다이(620)의 제1면(620a)에 형성된 제1도전성 패드(621)는 제1전극일 수 있고, 반도체 다이(620)의 제2면(620b)에는 제2도전성 패드(미도시)인 제2전극이 구비될 수 있다. 또한 추가적으로 반도체 다이(620)의 제1면(620a)에는 제1도전성 패드(621)와 전기적으로 분리된 제2도전성 패드(622)를 더 구비한다. 상기 제3도전성 패드(623)는 제어전극일 수 있다.
상기 반도체 다이(620)는 다이패드(611)의 제1면(610a)에 안착된다. 또한 상기 반도체 다이(620)의 제2면(620b)은 다이패드(611)의 제1면(610a)와 솔더(623)를 통해서 전기적으로 접속될 수 있다. 이와같은 반도체 다이(620)와 다이패드(611) 사이는 솔더(623) 대신에, 전해도금층(613)을 통해서 전기적으로 접속될 수도 있다. 이때, 반도체 다이(620)와 다이패드(611) 사이에 전해도금층(613)의 개재가 용이하도록, 다이패드(611)의 제1면과 제2면 사이를 관통하는 다수의 관통홀이 형성될 수도 있다.
이와같이 반도체 다이(620)의 제2도전성 패드는 다이패드(611)와 전기적으로 접속된다. 또한 다이패드(611)로부터 연장된 제2리드(612b)는 일측이 다이패드(611)와 연결되고, 타측이 인캡슐란트(630)의 외측으로 노출될 수 있다.
그리고 반도체 다이(620)의 제1도전성 패드(621)는 상기 리드프레임(610)의 제1리드(612a)와 전기적으로 접속된다. 상기 제1리드(612a)와 제1도전성 패드(621) 사이에는 전해도금층(613)이 더 개재될 수 있다.
상기 전해도금층(613)은 반도체 다이(620)가 다이패드(611)에 안착된 이후에, 전해도금에 의해서 성장되어 제1리드(612a)와 제1도전성 패드(621)사이의 이격공간에 개재되어, 제1리드(612a)와 제1도전성 패드(621)를 전기적으로 접속시킨다. 즉, 상기 전해도금층(613)은 제1리드(612a)가 제1도전성 패드(621)와 접속될 때까지 성장될 수 있다. 도 3a 및 도 3b에서 전해도금층(613)은 제1리드(612a)에만 형성된 것을 도시하였으나, 리드프레임(610) 전체적으로 일정 두께로 도금될 수 있다. 상기 전해도금층(613)은 도전성 패드(621)와 동일한 구리(Cu)로 이루어질 수 있다.
상기 반도체 다이(620)의 제1면(620a)의 제1도전성 패드(621)와 일측이 접속된 제1리드(612a)와 반도체 다이(620)의 제2면(620b)의 제2도전성 패드(미도시)에 다이패드(611)를 통해 일측이 연결된 제2리드(612b)는 타측이 동일평면상에 위치할 수 있다. 즉, 제1리드(612a)는 타측이 제2리드(612b) 방향으로 절곡되고, 제2리드(612b)는 타측이 제1리드(612a)방향으로 절곡되어 서로 동일평면상에 위치할 수 있다.
또한 반도체 다이(620)의 제3도전성 패드(623)는 제3리드(612c)에 도전성 와이어(615)를 통해 전기적으로 연결될 수 있다. 도 3a 및 도 3b에서 제3도전성 패드(623)가 도전성 와이어(615)를 통해 연결될 것으로 도시하였으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 반도체 다이(620)의 제3도전성 패드(623)와 제3리드(612c)가 전해도금층(613)을 통해 접속될 수 있다. 상기 반도체 다이(620)의 제3도전성 패드(623)와 제3리드(612c)가 전해도금층(613)을 통해 접속되기 위해서는, 제3리드(612c)는 제1리드(612a)와 동일한 형상을 가질 수 있다.
도 3a 및 도 3b에 도시된 상기 제3리드(612c)는 제2리드(612b)와 동일한 형상을 가지며, 다만 일측이 다이패드(611)로 이격되어 다이패드(611)와 전기적으로 분리된다. 상기 제3리드(612c)의 타측도 인캡슐란트(630)의 외측으로 돌출될 수 있다. 또한 인캡슐란트(630)의 외측으로 노출된 제1리드(612a), 제2리드(612b) 및 제3리드(612c)의 타측은 동일평면상에 위치할 수 있다.
상기 인캡슐란트(630)는 상기 리드프레임(610) 및 반도체 다이(620)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션 한다. 좀더 자세하게 인캡슐란트(630)는 반도체 다이(620)가 안착된 리드프레임(610)과, 반도체 다이(620)를 모두 덮는다. 여기서, 리드프레임(610)의 리드(612)에서 반도체 다이(620)와 접속된 일측은 인캡슐란트(630)의 내측에 위치하고, 타측은 인캡슐란트(630)의 외부로 돌출될 수 있다. 즉, 제1리드(612a), 제2리드(612b) 및 제3리드(612c)의 타측은 인캡슐란트(630)의 외측으로 돌출될 수 있으며, 동일평면상에 위치할 수 있다.
이와 같은 반도체 패키지(600)는 반도체 다이(620)가 고전력 반도체 소자일 경우, 전해도금층(613)을 통해 리드프레임(610)과 직접 접속시킴으로써 고전류에 의한 와이어 손상을 방지할 수 있으며, 고비용이 요구되는 와이어 본딩 또는 도전성 범프를 구비하지 않고, 도전성 패드(621) 및 리드프레임(610)과 동일한 금속인 전해도금층(613)으로 접속시킴으로써, 상호 접속이 용이하고 비용 절감이 가능할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도가 도시되어 있다.
도 4에 도시된 바와 같이, 반도체 패키지(700)은 리드프레임(610), 반도체 다이(620) 및 인캡슐란트(630)을 포함한다. 도 4에 도시된 반도체 패키지(700)는 리드프레임(610)과 반도체 다이(620)의 접속관계를 제외하고는 도 3a 및 도 3b에 도시된 반도체 패키지(700)와 그 구성이 동일하다.
그리고 반도체 다이(620)의 제1도전성 패드(621)는 상기 리드프레임(610)의 제1리드(612a)와 도전성 접착층(713)을 통해 전기적으로 접속될 수 있다. 상기 도전성 접착층(713)은 도전성 패드(621)와 동일한 구리(Cu)와 접착제로 이루어질 수 있다.
상기 도전성 접착층(713)은 상기 반도체 다이(620)의 제1도전성 패드(621)와 상기 리드프레임(610)의 제1리드(612a)사이에, 개재된 이후에 열처리(sintering)에 접착제가 경화되어 상기 반도체 다이(620)와 리드프레임(610)사이를 접착시킬 수 있다.
이와 같은 반도체 패키지(700)는 반도체 다이(620)가 고전력 반도체 소자일 경우, 전해도금층(613)을 통해 리드프레임(610)과 직접 접속시킴으로써 고전류에 의한 와이어 손상을 방지할 수 있으며, 고비용이 요구되는 와이어 본딩 또는 도전성 범프를 구비하지 않고, 도전성 패드(621) 및 리드프레임(610)과 동일한 금속인 도전성 접착층(713)을 통해 접속시킴으로써, 상호 접속이 용이하고 비용 절감이 가능할 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 패키지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 200, 300, 400, 500, 600, 700; 반도체 패키지
110, 610; 리드프레임 120, 620; 반도체 다이
130, 630; 인캡슐란트

Claims (20)

  1. 다수의 도전성 패드가 구비된 반도체 다이; 및
    상기 다수의 도전성 패드와 각각 전기적으로 접속된 다수의 리드를 갖는 리드프레임을 포함하고,
    상기 리드프레임의 제1면에 상기 반도체 다이가 안착된 이후에, 전해 도금에 의해서 상기 리드프레임의 상기 다수의 리드의 외면을 덮도록 전해도금층이 형성되어, 상기 반도체 다이의 다수의 도전성 패드와 상기 다수의 리드에 형성된 상기 전해 도금층이 직접 접촉된 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 다수의 리드는 상기 다수의 도전성 패드와 대응되는 영역에, 상기 다수의 도전성 패드 방향으로 각각 돌출된 돌출부를 더 구비하는 것을 특징으로 하는 반도체 패키지.
  3. 청구항 2에 있어서,
    상기 전해 도금층은 상기 돌출부를 덮도록, 상기 리드와 상기 도전성 패드 사이에 개재된 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 다수의 리드는 상기 도전성 패드와 대응되는 영역에, 상기 리드의 제1면과 제1면의 반대면인 제2면 사이를 관통하도록 형성된 관통홀을 포함하며, 상기 관통홀이 상기 전해도금층에 의해 채워진 것을 특징으로 하는 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 다수의 도전성 패드는 각각 상기 리드프레임 방향으로 돌출되도록 형성된 스터드 범프를 더 구비하는 것을 특징으로 하는 반도체 패키지.
  6. 청구항 5에 있어서,
    상기 전해 도금층은 상기 도전성 패드의 상기 스터드 범프를 덮도록, 상기 리드와 상기 도전성 패드의 상기 스터드 범프 사이에도 개재된 것을 특징으로 하는 반도체 패키지.
  7. 청구항 1에 있어서,
    상기 리드프레임의 다수의 리드는
    상기 반도체 다이의 다수의 도전성 패드와 대응되는 영역에는 각각 상기 전해 도금층이 형성되고, 그 이외의 영역에는 절연층이 형성된 것을 특징으로 하는 반도체 패키지.
  8. 청구항 1에 있어서,
    상기 리드프레임은 사각 판형상의 다이패드; 및
    상기 다이패드의 각 변으로부터 이격되어 배열된 상기 다수의 리드를 포함하며,
    상기 다이패드는 상기 전해 도금층을 통해 상기 도전성 패드와 전기적으로 접속된 것을 특징으로 하는 반도체 패키지.
  9. 청구항 1에 있어서,
    상기 반도체 다이가 안착된 상기 리드프레임의 제1면과, 상기 반도체 다이를 덮도록 형성된 인캡슐란트를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 청구항 9에 있어서,
    상기 인캡슐란트는 상기 리드프레임의 상기 다수의 리드중 일부 영역을 외부로 노출시키는 것을 특징으로 하는 반도체 패키지.
  11. 청구항 1에 있어서,
    상기 리드프레임, 상기 다수의 도전성 패드 및 상기 전해도금층은 동일한 금속인 것을 특징으로 하는 반도체 패키지.
  12. 제1면과 제1면의 반대면인 제2면을 갖고, 상기 제1면에 형성된 제1도전성 패드를 포함하는 반도체 다이; 및
    상기 반도체 다이의 제2면과 전기적으로 접속된 다이패드와, 상기 다이패드로부터 이격되어 외부 방향으로 연장되며 상기 반도체 다이의 제1도전성 패드와 전기적으로 접속된 제1리드를 갖는 리드프레임을 포함하고,
    상기 리드프레임의 상기 다이패드의 제1면에 상기 반도체 다이가 안착된 이후에, 전해 도금에 의해서 상기 리드프레임의 상기 제1리드의 외면을 모두 덮도록 전해도금층이 형성되어, 상기 반도체 다이의 상기 제1도전성 패드와 상기 제1리드에 형성된 상기 전해 도금층이 직접 접촉된 것을 특징으로 하는 반도체 패키지.
  13. 청구항 12에 있어서,
    상기 반도체 다이는 전력 반도체 소자인 IGBT 또는 FET인 것을 특징으로 하는 반도체 패키지.
  14. 청구항 12에 있어서,
    상기 반도체 다이의 제2면과 상기 다이패드 사이에 개재된 다이패드 전해도금층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  15. 청구항 12에 있어서,
    상기 반도체 다이와, 상기 반도체 다이가 안착된 상기 다이패드 제1면과, 상기 제1도전성 패드와 접속된 상기 제1리드의 일측을 덮도록 형성된 인캡슐란트를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  16. 청구항 15에 있어서,
    상기 제1리드의 타측은 상기 인캡슐란트의 외측으로 노출된 것을 특징으로 하는 반도체 패키지.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140158009A 2014-11-13 2014-11-13 반도체 패키지 KR101706825B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140158009A KR101706825B1 (ko) 2014-11-13 2014-11-13 반도체 패키지
US14/725,156 US9711484B2 (en) 2014-11-13 2015-05-29 Semiconductor package with semiconductor die directly attached to lead frame and method
TW104119962A TWI566359B (zh) 2014-11-13 2015-06-22 具有直接附接至引線架的半導體晶粒的半導體封裝及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140158009A KR101706825B1 (ko) 2014-11-13 2014-11-13 반도체 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170016734A Division KR101824725B1 (ko) 2017-02-07 2017-02-07 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160057152A KR20160057152A (ko) 2016-05-23
KR101706825B1 true KR101706825B1 (ko) 2017-02-27

Family

ID=55962358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140158009A KR101706825B1 (ko) 2014-11-13 2014-11-13 반도체 패키지

Country Status (3)

Country Link
US (1) US9711484B2 (ko)
KR (1) KR101706825B1 (ko)
TW (1) TWI566359B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738020B2 (ja) * 2016-12-09 2020-08-12 豊田合成株式会社 電子装置
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
US11049817B2 (en) * 2019-02-25 2021-06-29 Nxp B.V. Semiconductor device with integral EMI shield
US11217511B2 (en) * 2019-04-09 2022-01-04 Infineon Technologies Ag Quad package with conductive clips connected to terminals at upper surface of semiconductor die
EP3872855A1 (de) * 2020-02-27 2021-09-01 Siemens Aktiengesellschaft Substrathalbzeug für eine leistungselektronische baugruppe mit einer leitstruktur mit ausformungen und entsprechendes herstellungsverfahren
US20230245997A1 (en) * 2022-01-31 2023-08-03 International Business Machines Corporation Double resist structure for electrodeposition bonding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171271A (ja) 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141782A (en) * 1978-01-30 1979-02-27 General Dynamics Corporation Bump circuits on tape utilizing chemical milling
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
JPH10303231A (ja) * 1997-04-24 1998-11-13 Hitachi Cable Ltd 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
JP2001237267A (ja) * 2000-02-24 2001-08-31 Sharp Corp 半導体装置
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
FR2812969B1 (fr) * 2000-08-11 2003-08-01 Thomson Csf Capteur micro-usine avec soudure electrolytique et procede de fabrication
FR2812968B1 (fr) * 2000-08-11 2003-08-01 Thomson Csf Capteur micro-usine avec protection isolante des connexions
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
KR100861511B1 (ko) * 2002-07-24 2008-10-02 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US8124459B2 (en) * 2005-04-23 2012-02-28 Stats Chippac Ltd. Bump chip carrier semiconductor package system
WO2007034893A1 (ja) 2005-09-22 2007-03-29 Nihon Handa Co., Ltd. ペースト状金属粒子組成物、ペースト状金属粒子組成物の固化方法、金属製部材の接合方法およびプリント配線板の製造方法
US20070117475A1 (en) * 2005-11-23 2007-05-24 Regents Of The University Of California Prevention of Sn whisker growth for high reliability electronic devices
DE102006022254B4 (de) * 2006-05-11 2008-12-11 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
US20110115069A1 (en) 2009-11-13 2011-05-19 Serene Seoh Hian Teh Electronic device including a packaging substrate and an electrical conductor within a via and a process of forming the same
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US8361899B2 (en) * 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
US8803333B2 (en) * 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171271A (ja) 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Science Direct 논문(제목: Trends in automotive power semiconductor packaging), 논문발표 2013년*

Also Published As

Publication number Publication date
US20160141229A1 (en) 2016-05-19
KR20160057152A (ko) 2016-05-23
TW201630144A (zh) 2016-08-16
TWI566359B (zh) 2017-01-11
US9711484B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
US10056319B2 (en) Power module package having patterned insulation metal substrate
KR101706825B1 (ko) 반도체 패키지
US6737750B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6566164B1 (en) Exposed copper strap in a semiconductor package
US8466548B2 (en) Semiconductor device including excess solder
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US9685397B2 (en) Semiconductor package with clip structure
US20080029875A1 (en) Hermetically sealed semiconductor device module
JP2017055043A (ja) 半導体装置および電子装置
US20170179009A1 (en) Semiconductor devices with improved thermal and electrical performance
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
US20140103505A1 (en) Die down integrated circuit package with integrated heat spreader and leads
KR20160038784A (ko) 반도체 장치
US11272618B2 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
JP2019071412A (ja) チップパッケージ
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
CN108155172B (zh) 集成电路封装
US10685909B2 (en) Power package having multiple mold compounds
CN111799233A (zh) 具有连接至半导体管芯的上表面处的端子的导电夹的四边封装
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
KR101824725B1 (ko) 반도체 패키지
US20060145312A1 (en) Dual flat non-leaded semiconductor package
CN114203659A (zh) 多层互连带

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 4