CN114823597A - 半导体器件封装和制造半导体器件封装的方法 - Google Patents

半导体器件封装和制造半导体器件封装的方法 Download PDF

Info

Publication number
CN114823597A
CN114823597A CN202210080013.9A CN202210080013A CN114823597A CN 114823597 A CN114823597 A CN 114823597A CN 202210080013 A CN202210080013 A CN 202210080013A CN 114823597 A CN114823597 A CN 114823597A
Authority
CN
China
Prior art keywords
source
drain
leadframe
extension
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210080013.9A
Other languages
English (en)
Inventor
玛丽亚·克莱门斯·伊皮尔·基诺内斯
比基尔迪斯·多斯多斯
J·特耶塞耶雷
欧文·伊恩·瓦门塔·阿尔马格罗
R·N·玛纳泰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN114823597A publication Critical patent/CN114823597A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本申请涉及半导体器件封装和制造半导体器件封装的方法。半导体器件封装可以包括具有第一部分和第二部分的引线框，该第一部分具有第一延伸部分，该第二部分具有第二延伸部分。模制材料可以对引线框的一部分和安装到引线框的半导体管芯的一部分进行包封。半导体管芯的第一组接触部可以连接到第一延伸部分的第一表面，而第二组接触部可以连接到第二延伸部分的第一表面。具有包括模制材料在内的锁模腔可以设置为接触与第一延伸部分的第一表面相对的第一延伸部分的第二表面、与第二延伸部分的第一表面相对的第二延伸部分的第二表面、引线框的第一部分和引线框的第二部分。

Description

半导体器件封装和制造半导体器件封装的方法
技术领域
本说明涉及用于宽带隙半导体器件的半导体封装技术，特别地涉及半导体器件封装和制造半导体器件封装的方法。
背景技术
宽带隙(wide band gap,WBG)半导体器件相比于传统(例如硅)半导体器件具有许多优点。例如，WBG半导体器件相较于传统半导体器件，通常能够在更高的电压、频率和温度下工作，并且通常提供更高的功率效率。
然而，WBG器件的各个方面可能使其难以完全实现上面提到的优势类型。例如，WBG器件往往比传统半导体器件更脆或易碎。因此，WBG器件比传统半导体器件更容易发生故障。
发明内容
根据一个一般方面，一种半导体器件封装可以包括引线框，该引线框具有第一部分和第二部分，该第一部分具有第一延伸部分，该第二部分具有第二延伸部分，第一延伸部分与第二延伸部分相互交叉。半导体器件封装可以包括模制材料，该模制材料对引线框的至少一部分和电安装到引线框的半导体管芯的至少一部分进行包封，半导体管芯具有与第二组接触部交错的第一组接触部，其中，第一组接触部连接到第一延伸部分的第一表面，第二组接触部连接到第二延伸部分的第一表面。半导体器件封装可以包括锁模腔，该锁模腔具有包括在其中的模制材料，并且该模制材料接触与第一延伸部分的第一表面相对的第一延伸部分的第二表面、与第二延伸部分的第一表面相对的第二延伸部分的第二表面、引线框的第一部分和引线框的第二部分。
根据另一一般方面，半导体器件封装可以包括引线框，该引线框具有源极部分和漏极部分，源极部分具有向漏极部分延伸并具有源极接触焊盘的源极延伸部分，漏极部分具有向源极部分延伸并具有漏极接触焊盘的漏极延伸部分。半导体器件封装可以包括半导体管芯，该半导体管芯上设置有交错的源极接触部和漏极接触部，源极接触部连接到源极接触焊盘，漏极接触部连接到漏极接触焊盘。半导体器件封装可以包括：锁模腔，该锁模腔由源极延伸部分和漏极延伸部分的与源极接触焊盘和漏极接触焊盘相对的表面限定；以及模制材料，该模制材料对引线框的至少一部分和半导体管芯的至少一部分进行包封，并且填充锁模腔，包括接触源极延伸部分和漏极延伸部分的表面。
根据另一一般方面，制作半导体器件封装的方法可以包括提供半导体管芯，该半导体管芯在引线框上具有交错的源极接触部和漏极接触部，引线框具有源极部分和漏极部分，源极部分具有向漏极部分延伸并具有源极接触焊盘的源极延伸部分，漏极部分具有向源极部分延伸并具有漏极接触焊盘的漏极延伸部分。该方法可以包括将源极接触部连接到源极接触焊盘，和将漏极接触部连接到漏极接触焊盘，以及用模制材料包封引线框的至少一部分和半导体管芯的至少一部分，包括填充由源极延伸部分和漏极延伸部分的与源极接触焊盘和漏极接触焊盘相对的表面限定的锁模腔，其中，模制材料接触源极延伸部分和漏极延伸部分的表面。
一个或多个具体实施方式的细节在下列附图和描述中阐述。从说明书和附图以及权利要求书中，其他特征将是显而易见的。
附图说明
图1是用于宽带隙半导体器件的模制封装的简化的部分分解图。
图2是用于图1所示的宽带隙半导体器件的模制封装的示例的部分组装实施方式的三维俯视图。
图3是图2所示的示例的全部组装的三维俯视图。
图4是图2所示的示例的全部组装的三维仰视图。
图5是图2-图4所示的示例实施方式的第一横截面侧视图。
图6是图2-图4所示的示例实施方式的第二横截面侧视图。
图7是图2-图4所示的示例实施方式的第三横截面侧视图。
图8示出了用于构造图2-图7所示的示例实施方式的示例工艺流程。
图9示出了图2-图8所示的实施方式的替代示例实施方式的三维俯视图。
图10是图9所示的示例实施方式的横截面侧视图。
图11示出了图9-图11所示的实施方式的另一替代示例实施方式的三维俯视图。
图12示出了图11所示的示例实施方式的第一示例实施方式的横截面侧视图。
图13示出了图11所示的示例实施方式的第二示例实施方式的横截面侧视图。
图14是图1所示的具有顶置的接触部分的封装的示例实施方式的透视俯视图。
图15A是图14所示的示例实施方式的第一横截面侧视图。
图15B是图14所示的示例实施方式的第二横截面侧视图。
图15C是图14所示的示例实施方式的第三横截面侧视图。
图16是图14所示的示例实施方式的仰视图。
图17是图1所示的采用再分配层的封装的示例实施方式的透视俯视图。
图18是图17所示的示例实施方式的横截面侧视图。
图19是图17所示的示例实施方式的三维俯视图。
图20是图17所示的示例实施方式的分解图。
图21A是用于WBG管芯的示例封装布局的俯视图，所述WBG管芯包括共面接地接触部和交错的漏极端子和源极端子。
图21B是图21A所示的示例实施方式的第一横截面侧视图。
图21C是图21A所示的示例实施方式的第二横截面侧视图。
图21D是图21A所示的示例实施方式的封装仰视图。
图22是图21A-图21D所示的示例实施方式的三维俯视图。
图23是图21A-图21D所示的示例实施方式的分解图。
图24A是用于WBG管芯的示例封装布局的俯视图，所述WBG管芯包括共面接地接触部和相对侧上的漏极端子和源极端子。
图24B是图24A所示的示例实施方式的横截面侧视图。
图24C是图24A所示的示例实施方式的封装仰视图。
图25是图24A-图24C所示的示例实施方式的三维俯视图。
图26是图24A-图24C所示的示例实施方式的分解图。
具体实施方式
宽带隙(WBG)半导体器件具有许多理想的性能，但难以以可靠、低成本、高吞吐量的方式封装。本文所描述的技术可以用于使用例如在具有交错的延伸部分(例如，交叉部分)并提供锁模腔的引线框上翻转安装WBG管芯来为WB半导体器件提供这种可靠、低成本、高吞吐量的封装。然后，可以使用合适的模制材料来包封引线框和WBG管芯的所需部分，包括填充由交错的延伸部分形成的锁模腔。因此，即使当WBG管芯是脆的或以其他方式易受机械应力影响时，所得到的封装也是机械稳定的，并且能够在高功率和其他特殊设置中使用WBG管芯，而不会牺牲WBG管芯的电学或热力学性能方面。
示例实施方式可以符合各种类型的WBG管芯的其他封装要求。特别地，可以使用所述技术封装不同尺寸和维度的WBG管芯。此外，可以满足所有此类WBG管芯的爬电距离要求。另外，可以使用标准焊料连接和其他廉价的可用技术来实现所述技术。
在一些实施方式中，延伸的交错部分具有将WBG翻转安装到其上的第一表面和限定锁模腔的第二相对表面。例如，锁模腔可以被设置为在延伸的交错部分的第二表面和由从延伸的交错部分延伸的引线框部分的表面限定的平面之间的空间。在一些实施方式中，可以通过顶置引线框的延伸的交错部分来提供锁模腔。在其他实施方式中，可以通过使用相对厚的半蚀刻的引线框来提供锁模腔。
图1是用于WBG半导体器件的模制封装的简化的部分分解图。图1示出了引线框102的横截面侧视图和WBG管芯104的一部分的仰视图，其中WBG管芯部分104包括源极接触部106和漏极接触部108。更一般地，如下所示和所描述的，本文使用的WBG管芯可以包括多个交错的源极接触部和漏极接触部(包括源极接触部106和漏极接触部108)以及栅极接触部。在一些实施方式中，也可以包括开尔文(Kelvin)感测接触部和接地接触部。
引线框102包括第一部分110和第二部分112。第二部分112图示为包括延伸部分113，该延伸部分113具有WBG管芯104可以附接到其上的第一表面113a和部分限定锁模腔114的第二相对表面113b。如图所示，锁模腔114至少限定在延伸部分113的第二表面113b和由引线框部分110、112各自的表面110a、112a限定的平面之间。锁模腔114包括在引线框部分110和引线框部分112之间的开口114a，通过该开口114a，模制材料115可以填充锁模腔114。图1中未示出，但下面详细描述的是，除了填充锁模腔114之外，模制材料115还可以包封引线框102和WBG管芯104的部分或全部。锁模腔114可通过对引线框102的半蚀刻形成。
仍如图1所示，在引线框部分112中形成的通道116可以提供焊料溢出保护，其防止焊料层118溢出或沿引线框部分112延伸到比通道116更远的地方。因此，焊料层118可以精确地形成在延伸部分113上，从而源极接触部106可以焊接到延伸部分113上，如图1中的在源极接触部106和焊料层118之间的虚线所示。
图1中不可见，但如下，例如，参考图2详细示出和描述了，延伸部分113只是引线框102(即引线框部分110、112)的多个交错的延伸部分中的一个，其与WBG管芯104的交错的源极接触部106和漏极接触部108对齐。即，在图1的简化示例中，引线框部分110应理解为包括会与漏极接触部108对齐的至少两个延伸部分。更一般地，引线框部分112(也可称为源极引线框部分112)包括多个延伸部分(包括延伸部分113)，所有这些延伸部分都与WBG管芯104的对应源极接触部(包括源极接触部106)(对应源极接触部的至少部分)电接触。类似地，引线框部分110(也可称为漏极引线框部分110)包括多个延伸部分，所有这些延伸部分都与WBG管芯104的对应漏极接触部(包括漏极接触部108)(对应漏极接触部的至少部分)电接触。
所得到的封装结构及其各种示例实施方式提供机械稳定性，同时能够充分实现WBG管芯104的电学和热力学性能。所描述的设计可以以许多不同的方式来实现，下面提供这些方式的示例。例如，引线框102的交错的延伸部分，例如延伸部分113，可以是悬臂式的，或者可以是顶置的。交错的延伸部分可以是相互交叉的。交错的延伸部分可保持与相对的引线框部分不接触(不由其支撑)(例如，延伸部分113不由引线框部分110支撑)，或者可以附接到其上。交错的延伸部分可以使用再分配层(RDL)连接到WBG管芯104(以及连接到源极接触部106和漏极接触部108)上。利用图1的示例的实施方式的这些和其他变体，可以适应各种WBG管芯的多种不同类型、尺寸和维度。
图2是用于图1所示的宽带隙半导体器件的模制封装的示例的部分组装实施方式的三维俯视图。在图2中，引线框202用于安装WBG管芯204，其包括如所示的多个交错的源极接触部和漏极接触部中的源极接触部206和漏极接触部208。
引线框202包括要连接到一个(多个)漏极接触部208的漏极引线框部分210和要连接到一个(多个)源极接触部206的源极引线框部分212。作为具体示例，漏极引线框部分210的延伸部分214(例如，包括漏极接触焊盘)可以焊接到漏极接触部208，而源极引线框部分212的延伸部分216(例如，包括源极接触焊盘)可以焊接到源极接触部206。因此，延伸部分214可以称为漏极延伸部分214，而延伸部分216可以称为源极延伸部分216。
更一般地，漏极延伸部分214和源极延伸部分216可以理解为被包括在多个交错的延伸引线框部分或表示多个交错的延伸引线框部分，其在图2的示例中可以称为相互交叉的接触焊盘218。如所示和所描述的，相互交叉的接触焊盘218对应于WBG管芯204的一个(多个)源极接触部206和一个(多个)漏极接触部208，并使得能够实现WBG管芯的翻转芯片(flip-chip)安装。此外，相互交叉的接触焊盘218为WBG管芯204提供高度的机械支撑，同时使得能够使用广泛可用且廉价的组件和连接技术。
进一步在图2中，引线框202包括蚀刻的通道220。例如，引线框202可以由相对厚的材料形成，例如足够厚以能够形成半蚀刻通道220、222。如图所示，半蚀刻通道220、222可以分别围绕源极延伸部分216和漏极延伸部分214形成。半蚀刻通道220、222实现焊料溢出保护，这使得能够将一个(多个)源极接触部206和一个(多个)漏极接触部208精确地焊接到一个(多个)源极延伸部分216和一个(多个)漏极延伸部分214，同时避免WBG管芯204到引线框202的潜在短路。此外，半蚀刻通道220、222提供用于包封模制材料的路径，以填充引线框202的锁模腔，并大致包封引线框202和WBG管芯204。这种模制材料和锁模腔的示例在图2中没有列举或明确说明，但是可以类比于图1的模制材料115和锁模腔114，并在下面例如参考图3和图4更详细地描述。
在图2中，引线框202的引线框部分223提供栅极接触焊盘224。类似于前述的源极接触部和漏极接触部，栅极接触焊盘224可以焊接到WBG管芯204的栅极接触部225，并且可以使用半蚀刻通道226附接到引线框部分223。
对准基准227、228可用于对引线框202和WBG管芯204进行精确对准。使用对准基准227、228提供了一个(多个)参考点，用于确保WBG管芯204的正确放置，如图8的示例组装工艺中更详细地说明。
同样如参考图8更详细地说明，焊料230可以适当地放置在各种相互交叉的源极/漏极接触焊盘218、以及栅极接触焊盘224和引线框部分212上。因此，焊料230可以实现WBG管芯204的所需连接，以及其他所需连接(例如，在下面描述的示例中，接地夹和/或散热器材料)。
图3是图2所示的示例的全部组装的三维俯视图。图4是图2所示的示例的全部组装的三维仰视图。图3还示出了夹持式(clipbond)散热器302，该夹持式散热器302可以出于锁定和隔离目的而被半蚀刻，如参考图5更详细地示出的。图3示出了用模制材料304包封引线框202和WBG管芯204。图3还示出了类似于图1的锁模腔114的锁模腔306，其在图5、图6和图7的横截面侧视图中更容易看到(并参考图5、图6和图7的横截面侧视图更详细地解释)。
图3示出了当WBG管芯204在附接到引线框202的WBG管芯204的表面上不提供接地连接或端子时的适当示例实施方式。在这种情况下，如果源极接触部206将通过源极引线框部分212接地，那么夹持式散热器302可以焊接到源极引线框部分212，并且因此可以连接到源极接触部206并且例如通过图3的封装连接到的电路板接地。夹持式散热器302还有助于散热。
模制材料304可以是任何合适的模制材料，例如，环氧树脂膜塑料(EMC)模制材料。特别地，模制材料304可选择为低应力模制材料，该低应力模制材料也提供良好的散热和高介电值。
图4示出了内部爬电距离402和外部爬电距离404。一般来说，爬电距离是指沿两个导电元件(例如源极和漏极)之间的绝缘体的最短距离，因此爬电与器件失效或故障有关，应该避免。在图4中，内部爬电距离402是指一对源极接触部206和漏极接触部208之间的所示最短距离。外部爬电距离404是指漏极引线框部分210和源极引线框部分212之间的所示距离。
为引线框202限定的爬电距离402、404可基于与正在封装的WBG 204实施方式相关的因素来确定。例如，一般而言，爬电距离402、404可以与WBG管芯204和所需应用的额定电压成正比地选择和设计，使得越高的额定电压需要越大的爬电距离。
此外，在图3和图4的示例中，由于夹持式散热器302与源极接触部206接地，因此在夹持式散热器302和漏极接触部208之间存在交叉封装爬电距离406(例如，在图6的横截面视图中的垂直方向上，并且沿着所示封装的一侧)。结果，在图3和图4中，可能需要限制夹持式散热器302的尺寸以确保保持指定的最小爬电距离。
图4还示出了开尔文端子408，被包括以运行开尔文感测以提高开关效率。还示出了暴露的漏极焊盘410、暴露的源极焊盘412和暴露的栅极焊盘414。
因此，锁模腔306形成在一个(多个)漏极延伸部分214和一个(多个)源极延伸部分216的面向暴露的焊盘410、412、414的表面与暴露的焊盘410、412、414的暴露表面之间，如图5-图7中更易观察到的。锁模腔306结合引线框202的延伸的交错部分，例如，图2-图4所示的半蚀刻悬臂式的接触焊盘214、216，使得模制材料304与引线框202大面积接触，并由此增加所得到的封装的整体机械稳定性。
可以选择引线框202的厚度以优化锁模腔306的深度。例如，根据各种因素，例如WBG管芯204的尺寸和额定电压以及相关爬电距离402、404、406和其他设计要求，可以将引线框202选择为例如10mm、15mm、20mm或更大，导致更深的锁模腔306并且增强与在其中使用更大量的模制材料304相关的稳定性。
例如，在图2-图8中的具体实施方式中，其中，引线框202的半蚀刻用于提供焊料溢出通道220、222，可选择相关蚀刻深度的设计参数以优化相对于爬电距离402、404、406，以及相对于封装的总体尺寸要求/约束的封装机械稳定性。更一般的，图4示出了延伸部分(相互交叉的、半蚀刻的、悬臂式接触焊盘)214、216的绝对和相对尺寸可以被容易地选择并且被配置为以在WBG管芯尺寸和应用范围内满足这样的设计要求。
图5是图2-图4所示的示例实施方式的第一横截面侧视图。图6是图2图-4所示的示例实施方式的第二横截面侧视图。图7是图2-图4所示的示例实施方式的第三横截面侧视图。
图5-图6更详细地示出了锁模腔306的示例。例如，类似于图1的开口114a，图5中的开口502和图6中的开口602有助于用模制材料304填充锁模腔306，以及有助于在模制材料304和WBG管芯204之间增加用于模制锁定的面积。类似地，图7中的开口或空间702有助于模制材料304和WBG管芯204之间的模制锁定。
图5-图7还示出了焊料溢出通道220、222的性质和操作。如图所示，并如下面更详细地描述，参考图8，焊料溢出通道220、222确保施加到引线框202上的任何多余焊料230将不会在WBG管芯204和引线框202之间建立电连接，从而不会产生潜在的短路。
图8示出了用于构造图2-图7所示的示例实施方式的示例工艺流程。在图8中，示例性工艺流程开始(802)于将引线框202作为具有上面参考图2-图7所描述和所示出的各种特征的裸金属引线框，例如铜(Cu)引线框。然后可以进行焊料230的印刷(804)或其他分配。如所述的，可通过使用通道220、222来防止焊料溢出。
然后可以进行WBG管芯204的翻转附接(806)，接着进一步分配焊料809，以及使用焊料809和焊料230的剩余暴露部分对夹持式散热器302进行相应的附接(808)。引线框部分212上的对准基准227和228提供用于在附接到引线框202上时正确放置WBG管芯204和夹持式散热器302的可视参考点。然后焊料回流和清洗(例如，熔剂浸没清洗)(810)可以有助于进行用于施加模制材料304同时仍然暴露夹持式散热器302的多个包封选项(812)中的一个。
例如，可以使用具有模制后固化(post-mold curing，PMC)(814)的膜辅助模制工艺。在膜辅助模制工艺中，使用脱模膜来暴露夹持式散热器302。同时，PMC利用增加的温度来减少固化工艺所需的时间并优化模制材料304的所需物理性能。或者，可以使用与PMC相结合的模制工艺(816)，接着封装研磨(818)，以暴露夹持式散热器302。
在图8的示例中，封装分割(singulation)(820)可以结合对任何多余的模制材料飞边的修边以及锡(Sn)后镀处理进行。在其他示例实施方式中，可以使用NiPdAu(镍钯金)预镀引线框202和夹持式散热器302，在这种情况下，可以排除修边和Sn后镀工艺。最后在图8中，电测试(822)可以完成封装工艺。
图9示出了图2-图8所示的实施方式的替代示例实施方式的三维俯视图。图10是图9所示的示例实施方式的沿A-A线的横截面侧视图。
在图9和图10中，WBG管芯904包括接地端子1002，如图10中可见。因此，不需要像图3-图8的实施方式中那样包括夹持式散热器302。结果，可采用多个选项针对模制材料908和/或WBG管芯904的提供热屏蔽和/或提供包封模制材料908。
图9和图10示出了双冷却、屏蔽暴露的管芯实施方式的示例，其中屏蔽器906设置在WBG管芯904上。屏蔽器906可以使用例如合适的陶瓷材料或铜来形成。例如，对于较大的爬电距离，可以使用诸如陶瓷的非导电屏蔽器(使得不会损害垂直爬电距离)，但是如果可用的爬电距离允许，则可以使用诸如铜的导电金属。
在图9-图10的示例中，如图所示，模制材料908被形成为屏蔽器906的薄外模(overmold)。在图10中，高熔点焊点1004用于将WBG管芯904安装到引线框202。模制材料908可以选择为具有相对高的热效率。
图11示出了图9-图11所示的实施方式的另一替代示例实施方式的三维俯视图。图12示出了图11所示的示例实施方式的第一示例实施方式的沿A-A线的横截面侧视图。图13示出了图11所示的示例实施方式的第二示例实施方式的沿A-A线的横截面侧视图。
图11-图13示出了可用于形成包封模制材料1102以及因此可用于实现冷却图11的封装的不同方法的多个选项。例如，图12示出了具有顶部暴露芯片904的双重冷却选项，因为，如图12所示，WBG管芯904通过如模制材料1102a所示的包封选项部分暴露。这种选项提供了对WBG管芯904的直接冷却，但是更有可能使WBG管芯904暴露于潜在的损坏。
图13示出了单个冷却、包覆成形(overmolded)选项，其中WBG管芯904由模制材料1102b例如，如图9-10中的高热效率模制材料包覆成形。与图12的示例实施方式相反，图13的实施方式可能提供较少的冷却，但具有对WBG管芯904的额外保护。图10和图13的包覆成形选项可以例如使用膜辅助模制或通过在包覆成形之后的研磨来实现。
与图3-图8的夹持式散热器302用于提供接地并且与源极连接的示例相反，图9-图13的实施方式使得图9、图10中的散热屏蔽器906的尺寸相对较大，并且通常使得能够相较于图3-图8在图9-图13中使用较大的芯片尺寸。
这里描述的各种实施方式中，包括图1-13中的那些，WBG管芯204、904的翻转安装或翻转芯片安装(flip-chip mounting)实现了低电阻、低电感封装配置，该低电阻、低电感封装配置实现了封装的有效电学性能(例如，提供从管芯到面板的减小的电流路径)。特别地，通过厚引线框202提供的电连接使得能够进行对WBG管芯204、904的高性能地安装，同时各种顶部半蚀刻通道防止焊料溢出导致短路事件。此外，所述引线框布局提供了足够的介电材料厚度，以防止由于可能出现在包封模制材料中的表面裂纹而可能出现的高压电弧。
在各种实施方式中，源极延伸部分和漏极延伸部分可以延伸源极引线框部分和漏极引线框部分之间的距离的至少大部分，并且，如图所示，可以相互交叉。或者，如下面所示和所描述的，源极延伸部分和漏极延伸部分可以延伸小于源极引线框部分和漏极引线框部分之间的距离的大部分。
提供接触焊盘的细长的、相互交叉的源极/漏极部分可以显著增加模制材料和引线框之间的接触面积，而厚的蚀刻引线框在半蚀刻的接触焊盘下提供额外的模制卷筒。此外，例如，通过上述厚引线框布局使用长半蚀刻区域，或通过如上边提及的且下文关于图14-图16所描述的顶置的引线框，能够实现高额定电压。
具体地，图14是图1所示的封装的具有顶置的接触部分的示例实施方式的透视俯视图。图15A是图14所示的示例实施方式的第一横截面侧视图。图15B是图14所示的示例实施方式的第二横截面侧视图。图15C是图14所示的示例实施方式的第三横截面侧视图。图16是图14所示的示例实施方式的仰视图。
在图14的示例中，引线框1402具有翻转安装在其上的WBG管芯1404。透视地示出，WBG管芯1404包括交替的源极接触部1406和漏极接触部1408。漏极引线框部分1410位于引线框1402的漏极侧，而源极引线框部分1412位于引线框1402的源极侧。
如进一步所示，源极引线框部分1412包括提供引线框源极接触焊盘的源极延伸部分1414，而漏极引线框部分1410包括提供引线框漏极接触焊盘的漏极延伸部分1416。如上所述，焊料溢出通道1420能够准确地放置和使用用于将漏极延伸部分1416附接到漏极接触部1408，以及将源极延伸部分1414附接到源极接触部1406的焊料。
栅极引线框部分1423包括连接到WBG管芯1404的栅极接触部1425的栅极接触焊盘1424。引线框1402还包括对准基准1428。
类似于图3的夹持式散热器302，附接夹持式散热器1430以提供到源极引线框部分1412的接地连接。模制材料1432提供对封装(package)的包封(encapsulation)。引线框部分1434提供开尔文感测端子1436。在具有类似印记(footprint)的另一封装配置中，开尔文感测端子1434可以与源极引线框部分1412隔离，但仍然通过相同的焊接工艺连接到同一接地夹持式散热器1430。
图15A的S-D处的源漏横截面示出了源极延伸部分1414和漏极延伸部分1416被顶置，从而形成锁模腔1502。如所示，顶置是指源极延伸部分1414和漏极延伸部分1416的表面分别相对于引线框源极部分1412和引线框漏极部分1410升高。图15B中K-D处的开尔文漏极横截面进一步示出了锁模腔1502。
图14(使用虚线)、图15A和图15B还示出了提供封装印记的一个(多个)底部半蚀刻部分1602(源极)、1604(漏极)、1606(栅极)和1608(开尔文)，如图16所示。外部爬电距离1504可见于图15A和图16。
当外部爬电距离大于待封装的WBG管芯的芯片宽度时，可以使用图14-图16中的顶置实施方式，从而适应较小的芯片尺寸。相反，图2-图13的示例实施方式可用于大于外部爬电距离的WBG管芯，从而适应更大的芯片尺寸。
图17是图1所示的封装的采用再分配层(redistribution layer，RDL)，例如铜RDL的示例实施方式的透视俯视图。图18是图17所示的示例实施方式的横截面侧视图。图19是图17所示的示例实施方式的三维俯视图。图20是图17所示的示例实施方式的分解图。
如下所示和所描述，图1的WBG管芯104的一些实例可以具有交错的源极接触部106和漏极接触部108，交错的源极接触部106和漏极接触部108间隔太近而不能有效地将接触焊盘的相应交错延伸部分焊接到其上。此外，大的管芯与封装比可能会阻止半蚀刻通道的雕刻。另外，对于具有低额定电压至中额定电压的器件，外部爬电距离不必很宽。
在这些和类似的实施方式中，例如，铜RDL的两个部分可以附接到WBG管芯104，其中第一源极部分连接到WBG管芯104的一侧上的所有源极接触部以产生组合源极接触部，第二漏极部分连接到WBG管芯104的第二侧上的所有漏极接触部以产生组合漏极接触部。如进一步示出和描述的，RDL实施方式确保RDL的源极部分不与WBG管芯104的第一侧上的任何漏极接触部电接触，而RDL的漏极部分不与WBG管芯104的第二侧上的任何源极接触部电接触。换句话说，RDL将第一组(例如源极)接触部的每一交错接触部的一部分连接到第一(例如，源极)引线框部分，并且将第二组(例如，漏极)接触部的每一交错接触部的一部分连接到第二(例如，漏极)引线框部分。因此，即使可焊接顶部金属(STM)焊盘没有完全覆盖芯片顶部金属化层，这种RDL实施方式也能够使WBG管芯104导电，如下所示和所描述的。
在图17的示例中，引线框1702具有翻转安装在其上的WBG管芯1704。透视地示出，WBG 1704包括交替的源极接触部1706和漏极接触部1708。漏极引线框部分1710位于引线框1702的漏极侧，而源极引线框部分1712位于引线框1702的源极侧。
在图18的横截面图中，沿图17中A-A线，RDL 1800示为包括四层。第一层(图20中的2002)包括漏极部分1714和源极部分1716。第二层(图20中的2004)包括聚酰亚胺(PI)层1802，在图17中不可见。第三层(图20中的2006)包括铜层1804，在图17中不可见。第四层(图20中的2008)包括PI层1718。
RDL 1800的第一层的漏极部分1714设置在漏极引线框部分1710上，而RDL 1800的第一层的源极部分1716设置在源极引线框部分1712上。漏极部分1714和源极部分1716可以使用焊料层1806分别焊接到漏极引线框部分1710和源极引线框部分1712。
如图17和图18所示，RDL 1800使得RDL 1800的第一层的源极部分1716与源极接触部1706之间能够沿着源极接触部1706的部分1706a电接触，因此该部分1706a电连接以定义WBG管芯1704的第一侧1704a为源极侧。同时，PI层1802、1718沿着WBG管芯1704的第二侧1704b上的源极接触部1706的部分1706b阻止RDL 1800的第一层的漏极部分1714与源极接触部1706之间的电接触，该第二侧1704b因此被定义为漏极侧。然后，相反地，RDL 1800使得RDL 1800的第一层的漏极部分1714和漏极接触部1708之间沿着漏极接触部1708的部分1708b电接触，因此该部分1708b电连接以定义WBG管芯1704的第二侧1704b为漏极侧。同时，PI层1802、1718沿着WBG管芯1704的第一侧1704a上的漏极接触部1708的部分1708a阻止RDL1800的第一层的源极部分1714与漏极接触部1708之间的电接触，该第一侧1704a被定义为源极侧。
换句话说，PI层1802、1718提供开口，通过该开口可以使用中间的铜层1804来形成源极/漏极接触部，同时以其他方式阻挡源极/漏极接触。以此方式，可以在RDL 1800的第一层的源极部分1716和RDL 1800的第一层的漏极部分1714之间定义外部爬电距离ECD 1719。
进一步在图17中，栅极接触部1720电连接到引线框1702的栅极部分1723。WBG管芯1704的开尔文接触部1722连接到引线框1704的开尔文端子1724。栅极和开尔文连接在图19的俯视图和图20的分解侧视图中更详细地说明。
此外，图19示出了引线框1702可以包括上述焊料溢出半蚀刻通道1904的类型，同时被包封在模制材料1902中。如本文所述，模制材料1902填充锁模腔1808，以为封装提供额外的稳定性。
此外，图20的分解图示出了焊料层1806的整体。图20还示出源极部分1714和漏极部分1716是RDL 1800的第一层2002的一部分，其进一步包括用于WBG管芯1704的栅极接触部1720和开尔文接触部1722的接触部分。图20还更全面地示出了PI层2004中的开口的性质，其使得源极和漏极连接能够形成在WBG管芯1704的所需侧1704a、1704b。
在某些情况下，当管芯与封装比大(例如80-90％)时，可能难以提供半蚀刻通道1904。在这些情况下，RDL 1800仍然能够防止焊料与WBG管芯1704的边缘短路。对于具有低额定电压至中额定电压的器件，可以相应地调整ECD1719。在各种示例实施方式中，RDL1800使得漏极和源极的电传导能够被优化，即使当RDL的第一层2002没有完全覆盖WBG管芯1704的金属化层2010时，如参考图17-图20所示和所描述。
在图17-图20的实施方式中及其变型中，WBG管芯1704可以不具有共面的集成接地接触部，类似于图2-图8的实施方式。在这种情况下，可包括类似于图3的夹持式散热器302的夹持式散热器。
当包括共面集成接地接触部时，可以使用其他实施方式。例如，图21A-图23示出了用于WBG管芯的示例封装布局的俯视图，所述WBG管芯包括共面接地接触部和交错的漏极端子和源极端子。具体的，图21A是用于包括共面接地接触部和交错的漏极端子和源极端子的WBG管芯的示例封装布局的俯视图。图21B是图21A所示的示例实施方式的第一横截面侧视图。图21C是图21A所示的示例实施方式的第二横截面侧视图。图21D是图21A所示的示例实施方式的封装仰视图。图22是图21A-图21D所示的示例实施方式的三维俯视图。图23是图21A-图21D所示的示例实施方式的分解图。
在图21A的示例中，引线框2102具有安装在其上的WBG管芯2104，该WBG管芯2104具有源极接触部2106和漏极接触部2108。引线框2102包括漏极部分2110和源极部分2112，在该示例中，漏极部分2110和源极部分2112交错以匹配源极接触部2106和漏极接触部2108，并且其上提供有的漏极接触焊盘2114和源极接触焊盘2116。漏极凸块阵列2117和源极凸块阵列2118是指用于在引线框2102和WBG管芯2104之间建立连接的导电凸块，如下面更详细地说明和描述。进一步示出了栅极2120和接地端子2122。
在图21B中，沿图21A的A-A线截取的横截面图，半蚀刻通道2124提供了本文描述的防止焊料溢出的类型和其他优点，而锁模腔2126提供了改进的封装稳定性。在图21C中，沿图21A的B-B线截取的横截面图中示出了引线框漏极部分2110和源极部分2112的交错性质。图21D示出了封装仰视图，包括ECD2129。
进一步可见于图22中，模制材料2202包封封装，而PI层2204提供钝化并使得能够实现针对凸块阵列2117、2118的所需的漏极/源极连接，如图23中更详细所示。
具体来说，图23示出了焊料凸块阵列2302可用于将诸如Cu凸块阵列2117、2118附接到引线框2102。因此，可以通过PI层2204建立到源极接触部2106和漏极接触部2108的电连接。
在各种实施方式中，Cu凸块阵列2117、2118可以包括圆形或椭圆形凸块。如所示，漏极接触焊盘和源极接触焊盘可以与作为一个细长焊盘的凸块阵列2117、2118匹配，该细长焊盘延伸到封装的相对端。可以通过最小化焊盘到焊盘的间距来最大化接触焊盘宽度。封装印记可以遵循管芯的交错的漏极和源极连接，但在比WBG管芯2104略大的轮廓中。
在与图21A-图23类似的封装配置中，图24A-图26示出了可适用于具有相对较小接触焊盘间距的WBG管芯的封装配置。如所示和所描述的，相同的端子焊盘类型(即，所有漏极和所有源极端子焊盘)放置在相对侧上。此外，交错的接触焊盘可以通过半蚀刻来隐藏。因此，可以针对相对更坚固的焊点而最大化端子宽度。
具体的，图24A是用于WBG管芯的示例封装布局的俯视图，所述WBG管芯包括具有相对侧上的漏极端子和源极端子的共面接地接触部。图24B是图24A的示例实施方式的横截面侧视图。图24C是图24A的示例实施方式的封装仰视图。图25是图24A-24C的示例实施方式的三维俯视图。图26是图24A-24C的示例实施方式的分解图。
在图24A的示例中，引线框2402具有安装在其上的WBG管芯2404，该WBG管芯2404具有源极接触部2406和漏极接触部2408。引线框2402包括漏极部分2410和源极部分2412，在该示例中，漏极部分2410和源极部分2412交错以匹配源极接触部2406和漏极接触部2408，并且具有提供在其上的漏极接触焊盘2414和源极接触焊盘2416。漏极凸块阵列2417和源极凸块阵列2418是指用于在引线框2402和WBG管芯2404之间建立连接的导电凸块，如下面更详细地说明和描述的，并且类似于上面的凸块阵列2117、2118。进一步示出了栅极2420。
在图24B中，沿图24A的A-A线截取的横截面图中，半蚀刻通道2424提供了本文描述的防止焊料溢出的类型和其他优点，而锁模腔2426提供了改进的封装稳定性。图24C示出了封装仰视图，包括ECD 2429。
进一步可见于图25中，模制材料2502对封装进行包封，而PI层2504提供钝化并使能够实现最对凸块阵列2417、2418的所需的漏极/源极连接，如图26中更详细所示。
具体来说，图26示出了焊料凸块阵列2602可用于将例如Cu凸块阵列2417、2418附接到引线框2402。因此，可以通过PI层2504建立到源极接触部2406和漏极接触部2408的电连接。
在各种实施方式中，Cu凸块阵列2417、2418可以包括圆形或椭圆形凸块。如所示，漏极接触焊盘和源极接触焊盘可以与作为一个细长焊盘的凸块阵列2417、2418匹配，该细长焊盘延伸到封装的相对端。
因此，所描述的实施方式提供了由源极延伸部分和漏极延伸部分的表面限定的锁模腔，所述源极延伸部分和漏极延伸部分是引线框的源极延伸部分和漏极延伸部分的相对的源极接触焊盘和漏极接触焊盘。因此，半导体器件封装可以设置有对引线框的至少一部分和翻转安装在其上的半导体管芯的至少一部分进行包封的模制材料，并且该模制材料填充锁模腔，包括接触源极延伸部分和漏极延伸部分的表面。
在示例实施方式中，一种半导体器件封装可以包括具有第一部分和第二部分的引线框，该第一部分具有第一延伸部分，该第二部分具有第二延伸部分，所述第一延伸部分与所述第二延伸部分相互交叉。半导体器件封装可以包括对引线框的至少一部分和电安装到引线框的半导体管芯的至少一部分进行包封的模制材料，半导体管芯具有与第二组接触部交错的第一组接触部，其中，第一组接触部连接到第一延伸部分的第一表面，第二组接触部连接到第二延伸部分的第一表面。半导体器件封装可以包括锁模腔，该锁模腔具有包括在其中的模制材料，并接触与第一延伸部分的第一表面相对的第一延伸部分的第二表面、与第二延伸部分的第一表面相对的第二延伸部分的第二表面、引线框的第一部分和引线框的第二部分。
在附加或替代示例实施例中，半导体管芯可以是宽带隙(WBG)半导体管芯。第一延伸部分可以是源极延伸部分且第一组接触部可以是源极接触部，第二延伸部分可以是漏极延伸部分且第二组接触部可以是漏极接触部。第一延伸部分和第二延伸部分可以延伸第一部分和第二部分之间的距离的至少大部分。第一延伸部分和第二延伸部分可以延伸小于第一部分和第二部分之间距离的大部分。半导体器件封装可以包括夹持式散热器，该夹持式散热器安装在半导体管芯的与第一组接触部和第二组接触部的表面相对的表面上，并且电连接到第一引线框部分。半导体管芯可以包括在其具有第一组接触部和第二组接触部的第一表面上的接地连接，并且其中半导体器件封装可以包括安装在半导体管芯的与第一表面相对的第二表面上的散热器。第一延伸部分和第二延伸部分可以相对于第一部分和第二部分顶置。半导体器件封装可以包括蚀刻到第一引线框部分和第二引线框部分中并围绕第一延伸部分和第二延伸部分的焊料溢出通道。半导体器件封装可以包括再分配层(RDL)，该再分配层将第一组接触部中每个交错接触部的一部分连接到第一引线框部分，并将第二组接触部中每个交错接触部的一部分连接到所述第二引线框部分。
在示例实施方式中，半导体器件封装可以包括引线框，该引线框具有源极部分和漏极部分，源极部分具有向漏极部分延伸并具有源极接触焊盘的源极延伸部分，漏极部分具有向源极部分延伸并具有漏极接触焊盘的漏极延伸部分。半导体器件封装可以包括半导体管芯，其上具有交错的源极接触部和漏极接触部，源极接触部连接到源极接触焊盘，漏极接触部连接到漏极接触焊盘。半导体器件封装可以包括由源极延伸部分和漏极延伸部分的与源极接触焊盘和漏极接触焊盘相对的表面限定的锁模腔，以及对引线框的至少一部分和半导体管芯的至少一部分进行包封并且填充锁模腔的模制材料，包括接触源极延伸部分和漏极延伸部分的表面。
在附加或替代示例实施例中，半导体管芯可以是宽带隙(WBG)半导体管芯。源极延伸部分可以与漏极延伸部分相互交叉。源极延伸部分和漏极延伸部分可以分别相对于源极部分和漏极部分顶置。源极接触部和漏极接触部可以彼此共面，并且与栅极接触部共面。所述半导体器件封装可以包括再分配层(RDL)，所述再分配层将源极接触部中的每一交错的源极接触部的一部分连接到源极引线框部分，并将漏极接触部中的每一交错的漏极接触部的一部分连接到漏极引线框部分。
在示例实施方式中，制作半导体器件封装的方法可以包括在引线框上提供具有交错的源极接触部和漏极接触部的半导体管芯，引线框具有源极部分和漏极部分，源极部分具有向漏极部分延伸并具有源极接触焊盘的源极延伸部分，漏极部分具有向源极部分延伸并具有漏极接触焊盘的漏极延伸部分。该方法可以包括将源极接触部连接到源极接触焊盘以及将漏极接触部连接到漏极接触焊盘。所述方法可以包括用模制材料包封引线框的至少一部分和半导体管芯的至少一部分，包括填充由源极延伸部分和漏极延伸部分的与源极接触焊盘和漏极接触焊盘相对的表面限定的锁模腔，模制材料接触源极延伸部分和漏极延伸部分的表面。
在附加的或替代的示例实施例中，引线框可以包括蚀刻到源极部分和漏极部分中并且围绕源极延伸部分和漏极延伸部分的焊料溢出通道。该方法可以包括将焊料施加到源极延伸部分和漏极延伸部分，以及使用焊料将源极接触部连接到源极接触焊盘，并且将漏极接触部连接到漏极接触焊盘。将源极接触部连接到源极接触焊盘以及将漏极接触部连接到漏极接触焊盘可以包括使用再分配层(RDL)将源极接触部中的每一交错的源极接触部的一部分连接到源极引线框部分，以及将漏极接触部中的每一交错的漏极接触部的一部分连接到漏极引线框部分。半导体管芯可以是宽带隙(WBG)半导体管芯。
可以理解的是，在前述描述中，当诸如层、区域、衬底或组件的元件被称为在另一个元件上、连接到另一个元件、电连接到另一个元件、耦合到或电耦合到另一个元件上时，它可以直接在另一个元件上、连接或耦合到另一个元件上，或者可以存在一个或多个中间元件。相反，当一个元件被称为直接在另一个元件或层上、直接连接或直接耦合到另一个元件或层时，不存在中间元件或层。尽管术语“直接在…上”、“直接连接到”或“直接耦接到”在整个详细描述中可以不使用，但是表示为“直接在…之上”、“直接连接到”或“直接耦接”的元件可以如此表示。本申请的权利要求书，如果有的话，可以修改以列举在说明书中描述的或在附图中示出的示例性关系。
如在说明书和权利要求书中所使用的，单数形式可以包括复数形式，除非根据上下文明确指示特定情况。空间相对术语(例如，在…上(over)、在…之上(above)、上面的(upper)、在…下面(under)、在…之下(beneath)、在…下(below)、下面的(lower)等)旨在包括除图中所示的方位之外的器件在使用或工作中的不同方位。在一些实施方式中，相对的术语“在…之上”和“在…下”可以分别包括垂直上面和垂直下面。在一些实施方式中，术语“相邻”可以包括横向相邻或水平相邻。
可以使用各种半导体工艺和/或封装技术来实现一些实施方式。可以使用与半导体衬底相关联的各种类型的半导体工艺技术来实现一些实施方式，所述半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)和/或等等。
尽管已如本文所述示出了所述实施方式的某些特征，但本领域技术人员将可以进行许多修改、替换、改变和等同。因此，应当理解，所附权利要求书旨在涵盖落入实施方式范围内的所有此类修改和改变。应当理解的是，它们只是作为示例而不是限制来提出的，并且可以在形式和细节上进行各种改变。除了互斥组合之外，本文所描述的设备和/或方法的任何部分可以以任何组合来组合。这里描述的实施方式可以包括所描述的不同实施方式的功能、组件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种半导体器件封装，其特征在于，所述半导体器件封装包括：
引线框，所述引线框具有第一部分和第二部分，所述第一部分具有第一延伸部分，所述第二部分具有第二延伸部分，所述第一延伸部分与所述第二延伸部分相互交叉；
模制材料，所述模制材料对所述引线框的至少一部分和电安装到所述引线框的半导体管芯的至少一部分进行包封，所述半导体管芯具有与第二组接触部交错的第一组接触部，其中，所述第一组接触部连接到所述第一延伸部分的第一表面，所述第二组接触部连接到所述第二延伸部分的第一表面；
锁模腔，所述锁模腔具有包括在其中的所述模制材料，并且所述模制材料接触与所述第一延伸部分的第一表面相对的所述第一延伸部分的第二表面、与所述第二延伸部分的第一表面相对的所述第二延伸部分的第二表面、所述引线框的第一部分和所述引线框的第二部分。
2.根据权利要求1所述的半导体器件封装，其中，所述半导体管芯是宽带隙WBG半导体管芯。
3.根据权利要求1所述的半导体器件封装，其中，所述第一延伸部分是源极延伸部分且所述第一组接触部是源极接触部，并且进一步地，其中，所述第二延伸部分是漏极延伸部分且所述第二组接触部是漏极接触部。
4.根据权利要求1所述的半导体器件封装，其中，所述半导体器件封装还包括焊料溢出通道，所述焊料溢出通道蚀刻到所述第一引线框部分和所述第二引线框部分中并围绕所述第一延伸部分和所述第二延伸部分。
5.根据权利要求1所述的半导体器件封装，其中，所述半导体器件封装还包括再分配层RDL，所述再分配层将所述第一组接触部中的每一交错接触部的一部分连接到所述第一引线框部分，并将所述第二组接触部中的每一交错接触部的一部分连接到所述第二引线框部分。
6.一种半导体器件封装，其特征在于，所述半导体器件封装包括：
引线框，所述引线框具有源极部分和漏极部分，所述源极部分具有向所述漏极部分延伸并具有源极触点焊盘的源极延伸部分，且所述漏极部分具有向所述源极部分延伸并具有漏极接触焊盘的漏极延伸部分；
半导体管芯，所述半导体管芯上设置有交错的源极接触部和漏极接触部，所述源极接触部连接到所述源极接触焊盘，且所述漏极接触部连接到所述漏极接触焊盘；
锁模腔，所述锁模腔由所述源极延伸部分和所述漏极延伸部分的与所述源极接触焊盘和所述漏极接触焊盘相对的表面限定；和
模制材料，所述模制材料对所述引线框的至少一部分和所述半导体管芯的至少一部分进行包封，并填充所述锁模腔，包括接触所述源极延伸部分和所述漏极延伸部分的表面。
7.根据权利要求6所述的半导体器件封装，其中，所述源极延伸部分与所述漏极延伸部分相互交叉。
8.根据权利要求6所述的半导体器件封装，其中，所述源极接触部和所述漏极接触部彼此共面，并与栅极接触部共面。
9.根据权利要求6所述的半导体器件封装，其中，所述半导体器件封装还包括再分配层RDL，所述再分配层将所述源极接触部中的每一交错的源极接触部的一部分连接到所述源极引线框部分，并将所述漏极接触部中的每一交错的漏极接触部的一部分连接到所述漏极引线框部分。
10.一种制造半导体器件封装的方法，其特征在于，所述方法包括：
提供半导体管芯，所述半导体管芯在引线框上具有交错的源极接触部和漏极接触部，所述引线框具有源极部分和漏极部分，所述源极部分具有向漏极部分延伸并具有源极接触焊盘的源极延伸部分，所述漏极部分具有向源极部分延伸并具有漏极接触焊盘的漏极延伸部分；
将所述源极接触部连接到所述源极接触焊盘，并将所述漏极接触部连接到所述漏极接触焊盘；和
用模制材料包封所述引线框的至少一部分和所述半导体管芯的至少一部分，包括填充由所述源极延伸部分和所述漏极延伸部分的与所述源极接触焊盘和所述漏极接触焊盘相对的表面限定的锁模腔，其中，所述模制材料接触所述源极延伸部分和所述漏极延伸部分的所述表面。
11.根据权利要求10所述的方法，其中，所述引线框包括焊料溢出通道，所述焊料溢出通道蚀刻到所述源极部分和所述漏极部分中，并且围绕所述源极延伸部分和所述漏极延伸部分，并且其中，所述方法还包括：
将焊料施加到所述源极延伸部分和所述漏极延伸部分；和
使用所述焊料将所述源极接触部连接到所述源极接触焊盘，并将所述漏极接触部连接到所述漏极接触焊盘。
12.根据权利要求10所述的方法，其中，将所述源极接触部连接到所述源极接触焊盘并将所述漏极接触部连接到所述漏极接触焊盘包括：
使用再分配层RDL将所述源极接触部中的每一交错的源极接触部的一部分连接到所述源极引线框部分，并将所述漏极接触部中的每一交错的漏极接触部的一部分连接到所述漏极引线框部分。
CN202210080013.9A 2021-01-22 2022-01-24 半导体器件封装和制造半导体器件封装的方法 Pending CN114823597A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/248,382 2021-01-22
US17/248,382 US20220238421A1 (en) 2021-01-22 2021-01-22 Molded packaging for wide band gap semiconductor devices

Publications (1)

Publication Number Publication Date
CN114823597A true CN114823597A (zh) 2022-07-29

Family

ID=82320575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210080013.9A Pending CN114823597A (zh) 2021-01-22 2022-01-24 半导体器件封装和制造半导体器件封装的方法

Country Status (3)

Country Link
US (1) US20220238421A1 (zh)
CN (1) CN114823597A (zh)
DE (1) DE102022000194A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115074045A (zh) * 2022-08-19 2022-09-20 苏州恒悦新材料有限公司 一种用于芯片封装的封装支撑膜及其封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908826B2 (en) * 2022-04-12 2024-02-20 Semiconductor Components Industries, Llc Flexible clip with aligner structure
WO2024057876A1 (ja) * 2022-09-16 2024-03-21 ローム株式会社 半導体装置
CN116884923A (zh) * 2023-09-07 2023-10-13 广州先艺电子科技有限公司 一种盖板封装结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI317991B (en) * 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
US9613891B2 (en) * 2015-02-24 2017-04-04 Navitas Semiconductor, Inc. Electronic packages for flip chip devices
US9824949B2 (en) * 2015-03-11 2017-11-21 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115074045A (zh) * 2022-08-19 2022-09-20 苏州恒悦新材料有限公司 一种用于芯片封装的封装支撑膜及其封装结构

Also Published As

Publication number Publication date
US20220238421A1 (en) 2022-07-28
DE102022000194A1 (de) 2022-07-28

Similar Documents

Publication Publication Date Title
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7242076B2 (en) Packaged integrated circuit with MLP leadframe and method of making same
US7466012B2 (en) Power semiconductor package
US7663212B2 (en) Electronic component having exposed surfaces
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
TWI395277B (zh) 晶圓水準的晶片級封裝
KR101561684B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
US10373897B2 (en) Semiconductor devices with improved thermal and electrical performance
US8314489B2 (en) Semiconductor module and method for production thereof
US8129225B2 (en) Method of manufacturing an integrated circuit module
KR101519062B1 (ko) 반도체 소자 패키지
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US20020070441A1 (en) Chip array with two-sided cooling
EP3577684B1 (en) Power semiconductor module
US20040099940A1 (en) Semiconductor device having clips for connecting to external elements
KR101706825B1 (ko) 반도체 패키지
US20210351099A1 (en) Semiconductor device package with clip interconnect and dual side cooling
US11721654B2 (en) Ultra-thin multichip power devices
JP3685659B2 (ja) 半導体装置の製造方法
JP4190250B2 (ja) 半導体装置
CN108987352B (zh) 具有连接在载体层级处的部件的封装
US9245837B1 (en) Radio frequency power device
US20240030208A1 (en) Heterogeneous embedded power device package using dam and fill

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination