KR101561684B1 - 반도체 다이 패키지 및 그의 제조 방법 - Google Patents

반도체 다이 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR101561684B1
KR101561684B1 KR1020117020454A KR20117020454A KR101561684B1 KR 101561684 B1 KR101561684 B1 KR 101561684B1 KR 1020117020454 A KR1020117020454 A KR 1020117020454A KR 20117020454 A KR20117020454 A KR 20117020454A KR 101561684 B1 KR101561684 B1 KR 101561684B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
molding material
lead frame
conductive adhesive
clip structure
Prior art date
Application number
KR1020117020454A
Other languages
English (en)
Other versions
KR20110117211A (ko
Inventor
아르만드 빈센트 씨. 제레자
파울 아르만드 칼로
에르윈 빅토르 알. 크루즈
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20110117211A publication Critical patent/KR20110117211A/ko
Application granted granted Critical
Publication of KR101561684B1 publication Critical patent/KR101561684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

반도체 다이 패키지. 상기 반도체 다이 패키지는 클립 구조물, 상기 클립 구조물에 부착된 반도체 다이, 및 상기 반도체 다이와 상기 클립 구조물의 적어도 일부분을 덮는 제 1 몰딩 물질을 포함하는 예비몰딩된 클립 구조물 조립체를 포함한다. 또한, 상기 반도체 다이 패키지는 다이 부착 패드를 포함하는 리드프레임 구조물을 포함하고, 상기 리드프레임 구조물은 상기 예비몰딩된 클립 구조물 조립체에 부착된다.

Description

반도체 다이 패키지 및 그의 제조 방법{Semiconductor die package and method for making the same}
본 발명은 반도체 다이 패키지 및 그의 제조 방법에 관한 것이다.
<관련 출원의 상호 참조>
없음
반도체 산업에 반도체 다이 패키지들이 알려져 있지만, 더 개선될 수 있다. 예를 들면, 무선 전화 등과 갈은 전자 장치들은 점점 더 작아지고 있다. 이러한 전자 장치들에 반도체 다이 패키지들이 통합될 수 있도록 더 작은 반도체 다이 패키지들을 제조하는 것이 바람직하다. 그러나, 더 작은 패키지들은 종종 반도체 다이들이 더 작아질 것을 요구한다. 이것은 성능에 큰 영향을 미칠 수 있으며 콘택 저항을 증가시킬 수 있다. 또한 종래의 반도체 다이 패키지들의 열적 소산(thermal dissipation) 성질도 개선되는 것이 바람직할 것이다. 예를 들면 전력 트랜지스터들을 포함하는 반도체 다이 패키지들에는 상당한 양의 열이 발생한다. 또한, 그러한 반도체 다이 패키지들의 최종 사용자들에게 강건한(robust) 상호 연결 선택권을 부여하는 것도 바람직할 것이다.
일부 반도체 다이 패키지들은 예비몰딩된(premolded) 클립 구조를 갖는다. 예비몰딩된 클립 구조는 몰딩 물질과 클립 구조를 포함할 수 있다. 이와 같은 예비 몰딩된 클립 구조는 제 1 솔더 물질을 이용하여 반도체 다이에 부착될 수 있고, 상기 반도체 다이는 제 2 솔더 물질을 이용하여 리드프레임 구조물에 부착될 수 있다. 상기 제 1 솔더 물질과 상기 제 2 솔더 물질이 상기 반도체 다이 패키지의 제조 공정 동안에 리플로우될 때, 이들은 서로에 대하여 움직일 수 있다. 이것은 도 8a에 나타낸 바와 같이 상기 예비몰딩된 클립 구조물(60)이 상기 리드 프레임 구조물 및/또는 상기 반도체 다이(62)에 대하여 회전하는 것을 유발할 수 있기 때문에 바람직하지 않다. 또한, 도 8b에서 보는 바와 같이 예비몰딩된 클립 구조물을 갖는 반도체 다이 패키지를 제조하기 위한 종래의 방법에서, 작은 게이트 패드 위에 솔더를 위치시킬 때 솔더 페이스트의 부피를 제어하기가 어렵고, 그 결과 게이트 솔더가 상기 반도체 다이의 코너로 오버플로우하는 원인이 된다. 도 8b는 상기 반도체 다이(62)의 가장자리 위로 오버플로우되는 솔더(80)를 보여준다. 상기 솔더(80)는 상기 예비몰딩된 클립 구조물(60) 내의 게이트 클립 구조물(60(g))의 일부와 접촉한다. 도 8b에 나타낸 바와 같이, 상기 리드프레임 구조물(61)이 보여지고 상기 반도체 다이(62)를 지지한다.
본 발명의 실시예들은 이러한 문제들과 다른 문제들을 개별적으로 또는 종합적으로 해결한다.
본 발명의 실시예들은 반도체 다이 패키지들과 그의 제조 방법들에 관한 것이다.
본 발명의 일 실시예는 예비몰딩된 클립 구조물의 조립체(assembly)를 포함하는 반도체 다이 패키지에 관한 것이다. 상기 예비몰딩된 클립 구조물의 조립체는 클립 구조물, 상기 클립 구조물에 부착된 반도체 다이, 및 상기 클립 구조물과 상기 반도체 다이의 적어도 일부분을 덮는 제 1 몰딩 물질을 포함한다. 또한 상기 반도체 다이 패키지는 다이 부착 패드를 갖는 리드프레임 구조물도 포함한다. 상기 리드프레임 구조물은 상기 다이 부착 패드에서 상기 예비몰딩된 클립 구조물의 조립체에 부착된다.
본 발명의 또 다른 실시예는 리드프레임 구조물을 얻는 단계; 및 클립 구조물, 상기 클립 구조물에 부착된 반도체 다이, 및 상기 클립 구조물 및 상기 반도체 다이의 적어도 일부분을 덮는 제 1 몰딩 물질을 포함하는 예비몰딩된 클립 구조물의 조립체를 상기 리드프레임 구조물에 부착하는 단계를 포함하는 방법에 관한 것이다.
본 발명의 또 다른 실시예는 리드프레임 구조물 표면을 포함하는 리드프레임 구조물; 상기 리드프레임 구조물에 부착되고, 입력 영역을 포함하는 제 1 표면과 출력 영역을 포함하는 제 2 표면을 포함하는 반도체 다이; 상기 리드프레임 구조물과 상기 반도체 다이의 적어도 일부분을 덮고, 상기 반도체 다이의 제 2 표면과 상기 리드프레임 구조물 표면을 노출시키는 몰딩 물질; 몸체부(major portion), 상기 몸체부로부터 연장되는 제 1 다리부, 및 상기 몸체부로부터 상기 제 1 다리부와 반대쪽으로 연장되는 제 2 다리부를 포함하고, 상기 반도체 다이의 상기 제 2 표면에 있는 출력 영역과 전기적으로 및 기계적으로 결합된 금속 하우징 구조물; 및 상기 금속 하우징 구조물의 몸체부와 상기 반도체 다이의 제 2 표면을 결합하는 전도성 접착제를 포함하는 반도체 다이 패키지에 관한 것이다.
본 발명의 또 다른 실시예는 리드프레임 구조물 표면을 포함하는 리드 프레임 구조물에, 입력 영역을 포함하는 제 1 표면 및 출력 영역을 포함하는 제 2 표면을 포함하는 반도체 다이를 부착하는 단계; 상기 리드프레임 구조물 및 상기 반도체 다이의 적어도 일부분 주위에, 상기 반도체 다이의 제 2 표면과 상기 리드프레임 구조물 표면을 노출하는 몰딩 물질을 몰딩하는 단계; 및 상기 반도체 다이에, 몸체부(major portion), 상기 몸체부로부터 연장되는 제 1 다리부, 및 상기 몸체부로부터 상기 제 1 다리부와 반대쪽으로 연장되는 제 2 다리부를 포함하고 상기 제 2 표면에 있는 출력 영역과 전기적으로 및 기계적으로 결합된 금속 하우징 구조물을 부착하는 단계를 포함하는 방법에 관한 것이다.
본 발명의 다른 실시예들은 본 발명의 실시예들에 따른 반도체 다이 패키지를 포함할 수 있는 전기적 조립체들 및 시스템들에 관한 것이다.
반도체 다이 패키지의 조립에 있어서 부품들의 정렬이 용이하고 정렬이 잘못되거나 솔더가 부적절한 형태로 변형되는 현상을 효과적으로 방지할 수 있는 효과가 있다. 그에 따라 반도체 다이 패키지의 수율이 개선된다. 또한, 열 소산과 관련한 성질도 개선되는 효과가 있다. 또한, 반도체 다이를 주위 환경으로부터 더 잘 보호할 수 있는 효과가 있다.
본 발명의 이들 및 다른 실시예들이 도면을 참조하여 발명의 상세한 설명에서 상세하게 설명된다. 도면에서, 동일한 참조번호는 동일한 요소를 참조할 수 있고 일부 요소들의 설명은 반복되지 않을 수 있다. 또한, 도면에서 일부 요소들은 크기에 비례하게 도시되지 않을 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 다이 패키지의 측단면도이다.
도 2는 본 발명의 일 실시예에 따른 예비몰딩된 클립 구조물 조립체의 측단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 다이 패키지의 측단면도이다.
도 4는 본 발명의 다른 실시예에 따른 예비몰딩된 클립 구조물 조립체의 측단면도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 다이 패키지의 측단면도이다.
도 6은 본 발명의 다른 실시예에 따른 예비몰딩된 클립 구조물 조립체의 측단면도이다.
도 7a 내지 도 7g는 본 발명의 일 실시예에 따라 반도체 다이 패키지를 형성하는 동안 형성되는 다양한 중간 형태들을 나타낸다.
도 7h는 본 발명의 일 실시예에 따른 반도체 다이 패키지의 사시도를 나타낸다.
도 8a 및 도 8b는 종래의 방법을 이용하여 반도체 다이 상에 실장된 예비몰딩된 클립들의 이미지들을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 반도체 다이 패키지의 측단면도이다.
도 10a 및 도 10b는 다른 반도체 다이 패키지 실시예의 각 상부 및 하부 사시도들이다.
도 11은 도 10a 및 도 10b에 나타낸 반도체 다이 패키지 실시예의 몰딩 물질의 일부분이 제거된 하부 사시도이다.
도 12a 내지 도 12e는 반도체 다이 패키지를 형성하는 동안 형성되는 중간 형태들과 반도체 다이 패키지의 한 예를 나타낸다.
도 12f는 본 발명의 일실시예에 따른 반도체 다이 패키지의 한 예를 나타낸다.
도 13a 내지 도 13e는 본 발명의 다른 실시예에 따른 반도체 다이 패키지를 형성하는 동안 형성되는 중간 형태들을 나타낸다.
도 13f는 본 발명의 다른 실시예에 따른 반도체 다이 패키지의 한 예를 나타낸다.
도 14a는 두 개의 금속 하우징 구조물을 갖는 반도체 다이 패키지의 하부 사시도이다.
도 14b는 두 개의 금속 하우징 구조물을 갖는 반도체 다이 패키지의 상부 사시도이다.
도 15는 본 발명의 실시예들에 따른 반도체 다이 패키지들에 사용될 수 있는 수직형 전력 MOSFET의 단면도를 나타낸다.
도면에서, 동일한 참조번호는 동일한 요소를 가리키고 유사한 요소들의 설명은 반복되지 않을 수 있다. 본 발명의 실시예들의 더욱 상세한 내용은 도면들을 참조하여 발명의 상세한 설명에서 제공된다.
I. 예비몰딩된 클립 조립체들을 포함하는 반도체 다이 패키지들
도 1은 본 발명의 실시예에 따른 반도체 다이 패키지(100)의 측단면도를 나타낸다. 도 2는 본 발명의 실시예에 따른 예비몰딩된 클립 구조물 조립체의 측단면도를 나타낸다.
상기 반도체 다이 패키지(100)는 클립 구조물(160(a))을 포함하는 예비몰딩된 클립 구조물 조립체(160)와 제 1 전도성 접착제(180(a))를 이용하여 상기 클립 구조물(160(a))에 부착된 반도체 다이(150)를 포함한다. 상기 반도체 다이(150)는 제 1 주표면(150-1) 및 상기 제 1 주표면(150-1)의 반대면인 제 2 주표면(150-2)을 포함한다. 상기 제 1 전도성 접착제(180(a))는 상기 반도체 다이(150)의 제 2 표면(150-2)과 접촉한다. 상기 제 1 표면(150-1)은 드레인 영역과 같은 출력 영역을 포함할 수 있는 한편, 상기 제 2 주표면(150-2)은 소스 영역 및 게이트 영역과 같은 입력 영역을 포함할 수 있다.
상기 클립 구조물(160(a)) 및 상기 반도체 다이(150)의 적어도 일부분을 에폭시 몰딩 물질과 같은 제 1 몰딩 물질(160(b))이 덮는다. 도 2에 도시된 바와 같이, 상기 제 1 몰딩 물질(160(b))은 상기 반도체 다이(150)의 제 1 표면(150-1)과 실질적으로 동일한 평면에 있는 제 1 표면(160(b)-1)을 갖는다. 상기 제 1 몰딩 물질(160(b))의 제 2 표면(160(b)-2)은 상기 클립 구조물(160(a))의 상부 표면(160(a)-1)과 실질적으로 동일한 평면에 있을 수도 있다. 상기 클립 구조물(160(a))의 상부 표면(160(a)-1)과 상기 제 1 몰딩 물질(160(b))의 제 2 표면(160(b)-2)은 상기 예비몰딩된 클립 구조물 조립체(160)의 제 1 표면(160-1)을 형성할 수 있다. 상기 예비몰딩된 클립 구조물 조립체(160)의 제 2 표면(160-2)은 상기 제 1 표면(160-1)의 반대면이다. 상기 예비몰딩된 클립 구조물 조립체(160)의 제 2 표면(160-2)은 적어도 제 1 몰딩 물질 표면(160(b)-1)과 상기 반도체 다이(150)의 제 1 표면(150-1)을 포함한다.
도 1을 참조하면, 상기 반도체 다이 패키지(100)는 다이 부착 패드를 포함하는 리드프레임 구조물(190)을 포함한다. 상기 리드프레임 구조물(190)은 제 2 전도성 접착제(180(b))와 제 3 전도성 접착제(180(c))를 이용하여 예비몰딩된 클립 구조물 조립체(160)에 부착된다.
상기 리드프레임 구조물(190)은 드레인 리드 구조물(190(d))을 포함하는 수많은 상이한 부분들을 포함할 수 있다. 상기 드레인 리드 구조물(190(d))은 다이 부착 패드뿐만 아니라 상기 다이 부착 패드로부터 연장되는 수많은 리드들을 포함할 수 있다. 상기 리드프레임 구조물(190)은 소스 리드 구조물(190(s)) 및 상기 소스 리드 구조물(190(s))과 전기적으로 절연될 수 있는 게이트 리드 구조물(도 1에는 미도시)을 포함할 수도 있다.
위에서 설명된 제 1 전도성 접착제(180(a)), 제 2 전도성 접착제(180(b)), 및 제 3 전도성 접착제(180(c))는 임의의 적절한 전도성 접착 물질을 포함할 수 있다. 예를 들면, 전도성 에폭시류뿐만 아니라 솔더(예를 들면, Pb계 또는 무연 솔더)도 포함된다. 일부 실시예들에 있어서, 상기 예비몰딩된 클립 구조물 조립체(160)는 형성된 다음에 상기 리드프레임 구조물(190)에 부착되기 때문에 제 1 전도성 접착제(180(a))는 제 2 전도성 접착제(180(b)) 및 제 3 전도성 접착제(180(c))에 비하여 더 높은 녹는점을 가질 수 있다.
점선으로 나타낸 제 2 몰딩 물질(170)(예를 들면, 에폭시 몰딩 물질)은 상기 리드프레임 구조물(190)의 일부뿐만 아니라 상기 예비몰딩된 클립 구조물 조립체(160)의 적어도 일부를 덮는다. 도 1에 나타낸 바와 같이, 상기 제 2 몰딩 물질(170)의 바닥의 외측 표면은 소스 리드 구조물 표면(190(s)-1) 및 드레인 리드 구조물 표면(190(d)-1)을 포함하는 리드프레임 구조물(190)의 외측 표면과 실질적으로 동일 평면상에 있을 수 있다. 상기 소스 리드 구조물 표면(190(s)-1) 및 드레인 리드 구조물 표면(190(d)-1)은 하부에 놓인 회로 기판(미도시) 등에 실장될 때 또 다른 전도성 접착제와 접촉할 수도 있다.
상기 제 2 몰딩 물질(170)은 상기 제 1 몰딩 물질(160(b))과 동일할 수도 있고 상이할 수도 있다. 이들은 상이한 시기에 형성되므로, 상기 반도체 다이 패키지(100) 내의 제 1 몰딩 물질(160(b))과 제 2 몰딩 물질(170) 사이에는 계면이 있을 수 있다.
본 실시예 및 본 명세서에 설명된 다른 실시예들의 반도체 다이(150)는 (p-채널 MOSFET 다이 또는 n-채널 MOSFET 다이와 같은) 임의의 적절한 반도체 소자를 포함할 수 있으며, 수직형 소자일 수도 있다. 수직형 소자들은 상기 다이를 통해 전류가 수직 방향으로 흐를 수 있도록 적어도 다이의 한 쪽 면에 입력부를, 다이의 다른 쪽 면에 출력부를 갖는다.
수직형 소자들의 일부 예들은 특정한 적용예에 있어서 수직형 전력 MOSFET류, 수직형 다이오드류, VDMOS 트랜지스터류, 수직형 바이폴라 트랜지스터류 등을 포함한다. 적절한 반도체들은 실리콘, 갈륨-비소화물, 및 다른 소위 "III-V족", 및 "II-VI족" 반도체 물질들을 포함한다. VDMOS 트랜지스터는 확산에 의하여 형성된 반도체 영역들을 둘 이상 갖는 MOSFET이다. 이것은 소스 영역, 드레인 영역, 및 게이트를 갖는다. 이 소자는 소스 영역과 드레인 영역이 반도체 다이의 대향하는 표면들에 있다는 점에서 수직형이다. 상기 게이트는 트렌치형 게이트 구조일 수도 있고 또는 평면형 게이트 구조일 수도 있으며, 상기 소스 영역과 동일한 표면에 형성된다. 평면형 게이트 구조에 비하여 트렌치형 게이트 구조들은 더 좁을 수 있고, 더 작은 공간을 차지할 수 있다. VDMOS 소자에 있어서, 동작하는 동안 소스 영역으로부터 드레인 영역으로 흐르는 전류 흐름은 다이 표면들에 대하여 실질적으로 수직이다. 수직형 전력 MOSFET의 예는 도 15에 도시된다.
도 3은 본 발명의 다른 실시예에 따른 반도체 다이 패키지(100)의 측단면도를 나타낸다. 도 4는 본 발명의 다른 실시예에 따른 예비몰딩된 클립 구조물 조립체의 측단면도를 나타낸다.
도 3의 반도체 다이 패키지는 도 1에 나타낸 반도체 다이 패키지와 유사하다. 또한, 도 4의 예비몰딩된 클립 구조물 조립체(160)는 도 2에 나타낸 클립 구조물 조립체와 유사하다. 그러나, 도 3 및 도 4에 나타낸 실시예들에 있어서, 제 1 몰딩 물질(160(b))은 클립 구조물(160(a))의 표면(160(a)-1)을 덮는다.
도 5는 본 발명의 다른 실시예에 따른 다른 반도체 다이 패키지(100)의 측단면도를 나타낸다. 도 6은 본 발명의 다른 실시예에 따른 예비몰딩된 클립 조립체 구조물의 측단면도를 나타낸다.
도 5에 나타낸 반도체 다이 패키지는 도 1에 나타낸 반도체 다이 패키지와 유사하다. 또한, 도 6의 예비몰딩된 클립 구조물 조립체(160)은 도 2에 나타낸 예비몰딩된 클립 구조물 조립체와 유사하다. 그러나, 도 5 및 도 6에 나타낸 실시예들에 있어서, 상기 예비몰딩된 클립 구조물 조립체(160)는 제 1 반도체 다이(150)에 부착된 제 1 클립 구조물(160(a)) 및 제 2 반도체 다이(151)에 부착된 제 2 클립 구조물(160(d))을 포함한다. 따라서, 상기 반도체 다이 패키지(100)와 상기 예비몰딩된 클립 구조물 조립체(160)는 각각 두 개의 클립 구조물들 및 두 개의 반도체 다이들을 포함한다. 이들은 네 개의 반도체 다이들과 두 개의 클립 구조물들을 포함하지만, 본 발명의 실시예들은 더 많거나 더 적은 수의 반도체 다이들 및 클립 구조물들을 갖는 패키지들과 조립체들도 포함할 수 있다.
상기 반도체 다이 패키지(100)에 있어서, 몰딩 물질 영역(160(b)-1)은 상기 반도체 다이 패키지(100)에서 제 1 클립 구조물(160(a))과 제 2 클립 구조물(160(d))을 분리한다. 또한, 상기 몰딩 물질(160(b))의 바닥 표면은 반도체 다이 표면들(150-1, 151-1)과 실질적으로 동일한 평면에 있을 수 있다.
본 발명의 다른 실시예들은 반도체 다이 패키지들을 형성하기 위한 방법들에 관한 것이다. 본 발명의 일 실시예에서, 상기 방법은 리드프레임 구조물을 얻는 단계 및 상기 리드프레임 구조물에 예비몰딩된 클립 구조물 조립체를 부착하는 단계를 포함한다. 상기 예비몰딩된 클립 구조물 조립체는 클립 구조물, 상이 클립 구조물에 부착된 반도체 다이, 및 상기 반도체 다이와 상기 클립 구조물의 적어도 일부분을 덮는 제 1 몰딩 물질을 포함한다. 본 발명의 실시예들에 따라 반도체 다이 패키지를 형성하기 위한 예시적 방법들은 도 7a 내지 도 7h를 참조하여 설명될 수 있다.
본 발명의 실시예들은 예비몰딩된 클립 구조물 조립체를 형성하는 단계를 포함할 수 있다. 상기 예비몰딩된 클립 구조물 조립체를 형성하기 위한 공정은 클립 구조물을 얻는 단계, 전도성 접착제를 이용하여 반도체 다이를 상기 클립 구조물에 부착하는 단계, 및 상기 반도체 다이와 상기 클립 구조물의 적어도 일부분의 주위에 상기 제 1 몰딩 물질을 몰딩하는 단계를 포함할 수 있다.
예비몰딩된 클립 구조물 조립체를 형성하는 단계에 있어서, 우선 도 7a에 나타낸 클립 구조물(160(a))과 같은 클립 구조물이 얻어질 수 있다. 도 7a에서, 두 개의 클립 구조물들(160(a), 161)이 도시되고, 이들은 프레임(192)에 함께 결합된다. 이들 두 클립 구조물들(160(a), 161)은 두 개의 클립 구조물 및 클립 구조물들(160(a), 161) 각각의 위에 실장된 두 개의 반도체 다이들을 포함하는 반도체 다이 패키지를 형성하기 위하여 사용될 수 있다.
상기 클립 구조물들(160(a), 161)은 임의의 적절한 구성 또는 두께(예를 들면, 1 mm 또는 그 미만)를 가질 수 있다. 본 실시예에서, 클립 구조물(160(a))은 몸체부(major portion)(160(s))를 포함한다. 상기 몸체부(160(s))는 슬럿(160(s)-1)을 포함하는 소스부일 수 있다. 상기 슬럿(160(s)-1)은 몰드 고정 구조(mold locking feature)로서 사용될 수 있다. 또한 상기 클립 구조물(160(a)) 내에는 게이트부(160(g))가 존재하고, 제조되는 반도체 다이 패키지 내의 상기 몸체부(160(s))로부터 전기적으로 분리될 수 있다. 상기 클립 구조물(161)도 (소스 단자로서의 역할도 할 수 있는) 슬럿(161(s)-1)을 포함하는 몸체부(161(s))를 포함한다. 또한 상기 클립 구조물(161) 내에는 게이트부(161(g))가 존재하고, 제조되는 반도체 다이 패키지 내의 상기 몸체부(161(s))로부터 전기적으로 분리될 수 있다. 또한, 상기 클립 구조물들(160(a), 161)은 상기 몸체부(160(s), 161(s)) 및 상기 게이트부(160(g), 161(g))의 각각에 대하여 솟아오른 발부(foot portion)(예를 들면, 160(f), 161(f), 160(h), 161(h))들도 가질 수 있다.
상기 클립 구조물들(160(a), 161)은 임의의 적절한 물질을 포함할 수 있다. 예를 들면, 구리, 알루미늄, 및 귀금속(및 이들의 합금들)과 같은 전도성 물질들이 상기 클립 구조물들(160(a), 161)에 사용될 수 있다. 상기 클립 구조물들(160(a), 161)은, 만일 원한다면, 납땜 가능한(solderable) 층들로 도금될 수도 있다.
상기 클립 구조물들(160(a), 161)은 식각, 스탬핑 등을 포함하는 임의의 적절한 방법으로 형성될 수도 있다.
도 7b에 보인 바와 같이, 상기 클립 구조물들(160(a), 161)을 얻은 후, 상기 클립 구조물들(160(a), 161)의 몸체부들(160(s), 161(s))과 게이트부들(160(g), 161(g))의 부분들 위에 솔더와 같은 제 1 전도성 접착제(180(a))가 퇴적될 수 있다. 이 때 상기 클립 구조물들(160(a), 161)의 솟아오른 발부(160(f), 161(f), 160(h), 161(h))들은 퇴적되지 않은 채 남겨질 수 있다. 적절한 솔더 퇴적 방법이면 무엇이든 사용될 수 있다.
도 7c에 보인 바와 같이, 제 1 클립 구조물(160(a)) 위에 제 1 반도체 다이(150) 및 제 2 반도체 다이(151)가 실장되는 한편, 제 2 클립 구조물(161) 위에 제 3 반도체 다이(152) 및 제 4 반도체 다이(153)가 실장된다. 본 실시예에 있어서, 상기 반도체 다이들(150, 151, 152, 153)은 각각 수직형 전력 MOSFET들을 포함할 수 있다.
도 7d에 보인 바와 같이, 상기 클립 구조물들(160(a), 161) 위에 상기 반도체 다이들(150, 151, 152, 153)이 실장된 후, 예비몰딩된 클립 구조물 조립체(160)를 형성하기 위하여 상기 반도체 다이들(150, 151, 152, 153)과 상기 클립 구조물들(160(a), 161)의 적어도 부분들 주위에 제 1 몰딩 물질(160(b))이 형성된다. 도시된 바와 같이 상기 반도체 다이들(150, 151, 152, 153)의 제 1 표면들(150-1, 151-1, 152-1, 153-1)은 상기 제 1 몰딩 물질(160(b))을 통하여 노출되고, 이들은 제 2 몰딩 물질(160(b))의 외측 표면과 실질적으로 동일한 평면에 있을 수 있다.
적절한 몰딩 방법이면 무엇이든 사용될 수 있다. 적절한 몰딩 방법들은 테이프 조력 몰딩 공정(tape assisted molding processes) 또는 사출 몰딩 공정들을 포함할 수 있다. 적절한 공정인지에 관한 고려는 당 기술 분야에서 통상의 지식을 가진 자에 의하여 결정될 수 있다.
몰딩 후, 싱귤레이션 공정이 수행될 수 있다. 도 7e는 앞서 설명한 프레임(192) 없이 예비몰딩된 클립 구조물 조립체(160)를 나타낸다.
도 7f를 참조하면, 상기 예비몰딩된 클립 구조물 조립체(160)가 형성되기 전 또는 후에 리드프레임 구조물(190)이 얻어진다. 상기 리드프레임 구조물은 임의의 적절한 방식으로 얻어질 수 있다. 예를 들면, 상기 리드프레임 구조물(190)은 상기 리드프레임 구조물의 리드들 또는 다른 부분들을 성형하기 위하여 통상의 방법들을 이용하여 스탬프되거나, 식각되거나, 및/또는 패터닝될 수 있다. 예를 들면, 상기 리드프레임 구조물(190)은 소정 패턴을 형성하기 위하여 연속적인 전도성 시트를 식각함으로써 형성될 수 있다.
만일 스탬핑이 사용된다면, 상기 리드프레임 구조물은 타이-바(tie-bar)들에 의하여 연결되는 리드프레임 구조물들의 어레이 내의 많은 리드프레임 구조물들 중의 하나일 수 있다. 또한, 상기 리드프레임 구조물들의 어레이는 리드프레임 구조물들을 다른 리드프레임 구조물들과 분리하기 위하여 절단될 수 있다. 상기 리드프레임 구조물(190)은 연속적인 금속 구조물 또는 불연속적인 금속 구조물일 수 있다.
용어 "리드프레임 구조물"은 리드프레임으로부터 유도된 구조물을 가리킬 수도 있고 리드프레임과 동일한 것일 수도 있다. 각 리드프레임 구조물은 리드 표면들을 갖는 하나 이상의 리드들과 다이 부착 영역을 포함할 수 있다. 상기 리드들은 상기 다이 부착 영역으로부터 측방향으로 연장된다.
상기 리드프레임 구조물(190)은 임의의 적절한 물질을 포함할 수 있으며 임의의 적절한 특성을 지닐 수 있다. 리드프레임 구조물의 물질의 예는 구리, 알루미늄, 금 등과 같은 금속과 이들의 합금을 포함한다. 상기 리드프레임 구조물들은 금, 크롬, 은, 팔라듐, 니켈 등의 도금층과 같은 도금층들을 포함할 수도 있다. 또한, 상기 리드프레임 구조물은 당 기술분야에서 통상의 지식을 가진 자들에게 알려진 적절한 임의의 두께를 가질 수 있다. 상기 리드프레임 구조물(190)은 약 1 mm 미만의 (예를 들면, 약 0.5 mm 미만의) 두께를 포함하여 임의의 적절한 두께를 가질 수 있다.
도 7f에서, 상기 리드프레임 구조물(190)은 많은 게이트 리드 구조물들(190(g)), 소스 리드 구조물들(190(s)), 및 드레인 리드 구조물들(190(d))을 포함한다. 이들은 형성된 반도체 다이 패키지 내의 하나 이상의 반도체 다이의 게이트, 소스 및 드레인 영역들에 전기적으로 연결될 수 있다. 도 7f에 도시된 바와 같이, 상기 드레인 리드 구조물(190(d)) 위에 제 2 전도성 접착제(180(b))가 퇴적되고, 상기 소스 리드 구조물(190(s)) 위에 제 3 전도성 접착제(180(c))가 퇴적된다.
도 7g에 도시된 바와 같이, 상기 리드프레임 구조물(190)이 솔더로 코팅된 후, 이전에 형성된 예비몰딩된 클립 구조물 조립체(160)를 뒤집혀져서 상기 리드프레임 구조물(190) 위에 실장되고, 적어도 제 2 전도성 접착제(180(b)) 및 제 3 전도성 접착제(180(c))를 이용하여 상기 리드프레임 구조물(190) 위에 전기적으로 결합된다.
도 7h를 참조하면, 그런 다음 제 2 몰딩 물질(170)이 상기 예비몰딩된 클립 구조물 조립체(160) 및 상기 리드프레임 구조물(190)의 주위에 형성되어 반도체 다이 패키지(100)를 형성한다. 임의의 적절한 몰딩 공정과 후속의 싱귤레이션 공정이 사용될 수 있다.
도 7a 내지 도 7h에 하나의 반도체 다이 패키지의 형성 과정이 도시되었지만, 본 발명의 실시예들에서 반도체 다이 패키지들의 어레이가 동시에 형성될 수 있음은 이해될 것이다.
본 발명의 실시예들은 전력 쿼드플랫 노 리드(power quad flat no lead, PQFN), 마이크로 리드프레임 패키지(micro leadframe package, MLP), 및 다른 타입의 패키지들을 형성하기 위하여 사용될 수 있다.
본 발명의 실시예들은 수많은 장점들을 제공한다. 예를 들면, 예비몰딩된 클립 구조물 조립체가 반도체 다이를 포함하기 때문에 반도체 다이가 리드프레임 구조물에 실장되기 전에 클립 구조물과 정렬된다. 그런 다음, 상기 예비몰딩된 클립 구조물 조립체가 상기 리드프레임 구조물에 부착될 때 상기 예비몰딩된 클립 구조물 조립체가 상기 리드프레임 구조물에 대하여 정렬될 수 있다. 상기 반도체 다이를 상기 클립 구조물에 연결하는 솔더 물질과 상기 리드프레임 구조물을 상기 반도체 다이에 연결하는 솔더 물질이 동시에 리플로우되지 않기 때문에, 도 8a 및 도 8b에 도시된 바와 같은 클립의 회전 및 솔더의 오버행(overhang) 문제가 일어날 가능성이 적다. 또한, 반도체 다이 패키지의 최종 조립에서 결함이 발생할 가능성이 낮기 때문에 재작업되는 반도체 다이 패키지의 수도 감소한다. 또한, 형성된 반도체 다이 패키지는 컴팩트할 뿐만 아니라 우수한 열 소산 성질을 갖는다.
II. 금속 하우징들을 포함하는 반도체 다이 패키지들
본 발명의 다른 실시예들은 개선된 열 소산 능력을 갖는 반도체 다이 패키지에 관한 것이다. 본 발명의 실시예들은 통상의 반도체 패키지들에 대한 통상의 랜드 패턴들에 대하여 사용될 수 있고, 반도체 다이에 대한 우수한 보호를 제공하면서, 우수한 상부 및 하부 냉각 성질을 가질 수 있다.
본 발명의 일 실시예는 실리콘 다이와 같은 반도체 다이를 갖는 반도체 다이 패키지에 관한 것이다. 상기 반도체 다이는 게이트부 및 소스부를 갖는 리드프레임 구조물에 부착된다. 상기 리드프레임 구조물에 대한 상기 반도체 다이의 부착은 상기 리드프레임 구조물의 게이트부 및 소스부 위에 있는 솔더에 의하여 제공된다. 상기 실리콘 다이와 리드프레임 구조물은 상기 리드프레임 구조물의 게이트부 및 소스부의 표면들이 몰딩 물질을 통하여 노출되도록 몰딩된다. 상기 반도체 다이의 배면도 상기 몰딩 물질을 통하여 노출된다. 그런 다음, 몰딩된 상기 리드프레임 구조물 및 실리콘 다이는 구리 하우징과 같은 금속 하우징에 부착된다. 상기 몰딩된 리드프레임 구조물 및 실리콘 다이에 상기 구리 하우징을 부착하는 것은 노출된 실리콘 배면 위에 제공된 솔더에 의하여 이루어질 수 있다. 상기 구리 하우징은 상기 반도체 다이 패키지에 대한 드레인 연결을 제공하고, 상기 반도체 다이 패키지의 상부를 통한 패키지의 냉각을 가능하게 한다.
도 9는 리드프레임 구조물 표면(9-1)을 포함하는 리드프레임 구조물(9) 및 상기 리드프레임 구조물(9)에 부착된 반도체 다이(16)를 포함하는 반도체 다이 패키지(10)를 나타낸다. 상기 반도체 다이(16)는 입력 영역(예를 들면 소스 영역)을 포함하는 제 1 표면(16-1)과 출력 영역(예를 들면, 드레인 영역)을 포함하는 제 2 표면(16-2)을 포함한다. 몰딩 물질(14)은 상기 반도체 다이(16)와 상기 리드프레임 구조물(9)의 적어도 일부분을 덮는다. 상기 몰딩 물질(14)은 상기 반도체 다이(16)의 제 2 표면(16-2)을 노출하고, 상기 리드프레임 구조물 표면(9-1)도 노출한다. 상기 몰딩 물질(14)의 외측 표면(14-1)은 상기 반도체 다이(16)의 제 2 표면(16-2)과 실질적으로 동일한 평면에 있을 수 있다.
또한, 상기 반도체 다이 패키지(10)는 금속 하우징 구조물(11)을 포함한다. 상기 금속 하우징 구조물(11)은 몸체부(major portion)(11(a)), 상기 몸체부(11(a))로부터 연장되는 제 1 다리부(11(b)), 및 상기 몸체부(11(a))로부터 연장되는 제 2 다리부(11(c))를 포함한다. 상기 제 1 다리부(11(b)) 및 상기 제 2 다리부(11(c))는 상기 몸체부(11(a))를 중심으로 반대쪽 면들에 있을 수 있다. 도 9에 도시된 바와 같이, 상기 몰딩 물질(14)의 바닥 표면(14-2), 상기 리드프레임 구조물(9)의 바닥 표면(9-1), 및 상기 다리부들(11(b), 11(c))의 바닥 표면들은 실질적으로 동일한 평면에 있을 수 있다.
상기 금속 하우징(11)은 상기 반도체 다이(16)의 제 2 표면(16-2)에 있는 출력 영역과 전기적으로 그리고 기계적으로 결합된다. 상기 금속 하우징 구조물(11)의 몸체부(11(a))와 상기 반도체 다이(16)의 제 2 표면(16-2)은 제 1 전도성 접착제(15)에 의하여 결합된다. 제 2 전도성 접착제(17)와 제 3 전도성 접착제(18)는 상기 반도체 다이(16)의 제 1 표면(16-1)에 있는 게이트 영역 및 소스 영역을 상기 리드프레임 구조물(9)의 소스 구조물(13) 및 게이트 구조물(12)에 전기적으로 연결한다. 상기 리드프레임 구조물(9)의 상기 소스 구조물(13) 및 게이트 구조물(12)은 부분 식각 공정에 의하여 정의되는 소스 리드 구조물 표면(13-1) 및 게이트 리드 구조물 표면(12-1)을 각각 가질 수 있다.
각 다리부들(11(b), 11(c))은 (견실할(solid) 수 있고, 적어도 상기 몰딩 물질(14)의 측면만큼 길게 연장될 수 있는) 측벽과, 상기 측벽에 수직하고 회로 기판(4)의 전도성 랜드(4(d))와 결합될 수 있는 기저부(base portion)를 포함한다. 게이트 리드 구조물 표면(12-1)과 소스 리드 구조물 표면(13-1)은 대응하는 패드(4(s), 4(g))들 위에 실장될 수 있다. 이와 함께, 상기 반도체 다이 패키지(10)와 상기 회로 기판(4)은 전기적 조립체룰 형성할 수 있다.
상기 금속 하우징 구조물은 두 개의 다리부들을 포함하지만, 본 발명의 다른 실시예들에서는 셋 또는 네 개의 다리부들을 포함할 수 있다. 또한, 상기 금속 하우징 구조물은 (예를 들면 약 1 mm 미만의) 임의의 적절한 두께를 가질 수 있다.
도 9에 나타낸 바와 같이, 상기 몰딩 물질(14-1)의 측벽은 상기 다리부(11(b), 11(c))의 일부인 벽들과 이격되어 있고, 그에 의하여 상기 다리부(11(b), 11(c))에 더 큰 열 소산 표면적이 제공된다.
도 10a 및 도 10b는 각각 다른 반도체 다이 패키지 실시예의 상부 사시도 및 하부 사시도를 나타낸다.
도 11은 도 10a 및 도 10b에 나타낸 다른 반도체 다이 패키지 실시예의 하부 사시도를 나타낸다. 몰딩 물질의 일부분은 제거되었다. 도 11에 나타낸 바와 같이, 상기 소스 구조물(12)은 연장부(12-1)와 수직부(12(b))를 포함한다. 상기 수직부(12(b))는 상기 연장부(12-1)와 약간 상이한 평면인 표면을 갖는다. 상기 수직부(12(b))는 몰딩 물질(14)에 의하여 덮여진다. 또한, 상기 드레인 구조물은 부분 식각에 의하여 정의되는 표면(13-1)을 갖는다. 또한, 도 11은 상기 소스 구조물(13) 내에 연장된 개구부(18)를 보여준다. 상기 개구부(18)는 몰드 고정 구조 및 솔더의 오버플로우(overflow)를 위한 공간으로서의 역할을 할 수 있다.
도 12a 내지 도 12e는 반도체 다이 패키지를 형성하는 동안 형성되는 중간 구조들을 나타낸다.
도 12a는 웨이퍼 소(saw)로 소잉(sawing)된 후의 리드프레임 구조물(9)을 나타낸다. 하나의 리드프레임 구조물(9)이 도시되었지만, 다른 실시예들에서 상기 리드프레임 구조물(9)은 공정이 진행되는 동안 리드프레임 구조물들의 어레이일 수 있다.
상기 리드프레임 구조물(9)이 얻어진 후, 상기 리드프레임 구조물(9) 위에 전도성 접착제가 퇴적된다. 도 12b는 상기 리드프레임 구조물(9) 위에 제 2 전도성 접착제(17) 및 제 3 전도성 접착제(18)가 퇴적된 후의 리드프레임 구조물(9)을 도시한다.
상기 리드프레임 구조물(9) 위에 전도성 접착제가 퇴적된 후, 도 12c에 나타낸 바와 같이, 픽 앤 플레이스 (pick and place) 공정, 플립칩 다이 부착 공정 등을 이용하여 상기 리드프레임 구조물(9) 위에 반도체 다이(16)가 실장된다. 또한 통상의 솔더 리플로우 공정도 이 때 수행될 수 있다.
상기 반도체 다이(16)가 상기 리드프레임 구조물(9) 위에 배치된 후, 도 12d에 도시된 바와 같이, 상기 반도체 다이(16)의 부분들과 상기 리드프레임 구조물(9)의 주위에 몰딩 물질(14)이 형성된다. 상기 몰딩 물질(14)은 상기 반도체 다이(16)의 표면(16-1)을 노출시킨다. 상기 몰딩 물질(14)을 몰딩하기 위하여 테이프 조력 몰딩 공정과 같은 몰딩 공정이 사용될 수 있다. 그런 다음, 만일 원한다면, 패키지 소잉 공정이 수행될 수 있다.
몰딩 물질(14)이 몰딩된 후, 도 12e에 도시된 바와 같이, 제 1 전도성 접착제(15)가 상기 반도체 다이(16)의 노출된 표면(16-1) 위에 퇴적된다. 상기 제 1 전도성 접착제(15)는 제 2 전도성 접착제(17) 및 제 3 전도성 접착제(18)보다 낮은 리플로우 온도를 가질 수 있다. 상기 제 1 전도성 접착제가 상기 노출된 표면(16-1) 위에 퇴적된 후, 리플로우 공정이 수행될 수 있다.
상기 제 1 전도성 접착제(15)가 상기 다이 표면(16-1) 위에 퇴적된 후, 도 12f에 도시된 바와 같이, 상기 반도체 다이(16)를 보호하도록 금속 하우징 구조물(11)이 상기 제 1 전도성 접착제(15)의 위에 배치된다. 또한, 펀치 싱귤레이션 공정도 수행될 수 있다.
도 13a 내지 도 13e는 반도체 다이 패키지를 형성하는 동안 형성되는 중간 구조들을 나타낸다.
도 13a는 웨이퍼 소오로 소잉된 후의 금속 하우징 구조물(11)을 나타낸다.
도 13b는 제 1 전도성 접착제(15)로 상기 금속 하우징 구조물(11)에 실장된 반도체 다이(16)를 나타낸다.
도 13c는 소잉된 후의 리드프레임 구조물(9)를 나타낸다. 위에서 언급된 바와 같이, 선택적으로 상기 리드프레임 구조물(9)은 공정이 진행되는 동안 어레이 형태로 있을 수 있다.
도 13d는 상기 리드프레임 구조물(9) 주위에 형성된 몰딩 물질(14)을 나타낸다. 도시된 바와 같이, 상기 몰딩 물질(14)의 표면(14-1)과 상기 게이트 구조물의 표면(12-1)과 상기 소스 구조물의 표면(13-1)은 실질적으로 동일한 평면에 있다. 몰딩 후에, 예비몰딩된 기판이 형성된다.
도 13e는 상기 반도체 다이(16) 위에 제 2 전도성 접착제(17) 및 제 3 전도성 접착제(18)가 퇴적되는 것을 도시한다.
도 13f를 참조하면, 전도성 접착제들(17, 18)이 상기 반도체 다이(16) 위에 퇴적된 후, 상기 반도체 다이(16) 위에 예비몰딩된 기판이 배치되어 반도체 다이 패키지(2)를 형성한다. 상기 반도체 다이 패키지(2)는 도 12f에 도시된 반도체 다이 패키지(10)와 상이하다. 도 13f의 반도체 다이 패키지(2)에서는 몰딩 물질(14)이 반도체 다이(16)의 가장자리를 둘러싸지 않는 반면, 도 12f의 반도체 다이 패키지(10)에서는 몰딩 물질(14)이 반도체 다이(16)의 가장자리를 둘러싼다.
도 14a는 두 개의 금속 하우징들을 갖는 반도체 다이 패키지(6)의 하부 사시도를 나타낸다.
도 14b는 두 개의 금속 하우징들을 갖는 반도체 다이 패키지(6)의 상부 사시도를 나타낸다.
금속 하우징 구조물을 포함하는 실시예들은 수많은 장점들을 갖는다. 예를 들면, 이들은 우수한 상부 및 하부 냉각 성질을 갖고, 회로 기판 위의 산업 표준 랜드 패턴도 만족시킬 수 있다. 몰딩 물질을 이용하는 것을 통해서도 주위 환경으로부터 반도체 다이들이 보호될 수 있다.
위에서 설명된 모든 반도체 다이 패키지들은 그 위에 패키지들이 실장되는 회로 기판을 포함하는 전기 조립체에 사용될 수 있다. 또한 이들은 전화, 컴퓨터 등과 같은 시스템들에 사용될 수 있다.
"일", "상기" 등의 한정은 구체적으로 반대로 적시되지 않는 한 "하나 이상"을 의미하도록 의도된다.
여기에 채용된 용어들과 표현들은 설명의 용어로서 사용된 것이며 한정의 용어로서 사용된 것이 아니다. 또한, 이러한 용어들과 표현들의 사용에 있어서 도시되고 설명된 특정들의 균등물들을 배제할 의도가 없다. 청구된 본 발명의 범위 내에서 다양한 변용이 가능함은 이해될 것이다.
나아가, 본 발명의 하나 이상의 실시예들의 하나 이상의 특징들은 본 발명의 범위에서 벗어남이 없이 본 발명의 다른 실시예들의 하나 이상의 특징들과 결합될 수 있다. 예를 들면, 리드프레임 구조물들, 전도성 접착제들, 및 앞서 설명된 예비몰딩된 클립 구조물 조립체를 포함하는 반도체 다이 패키지와 관련된 공정 조건들에 관련된 구체적인 세부 내용들은 금속 하우징 구조물을 포함하는 반도체 다이 패키지에도 사용될 수 있다.
예시된 실시예들과 관련하여 본 발명이 구체적으로 설명되었지만 다양한 변경, 변용, 적응, 및 균등한 배열들이 본 개시에 기초하여 이루어질 수 있음은 이해될 것이다. 또한, 이들은 첨부된 청구항들과 본 발명의 범위 내에 있는 것으로 의도된다.

Claims (33)

  1. 클립 구조물, 상기 클립 구조물에 부착된 반도체 다이, 및 상기 반도체 다이의 가장자리의 적어도 일부분을 덮으면서 상기 클립 구조물의 적어도 일부분을 덮는 제 1 몰딩 물질을 포함하는 예비몰딩된 클립 구조물 조립체(premolded clip structure assembly);
    다이 부착 패드를 포함하고, 상기 예비몰딩된 클립 구조물 조립체에 부착된 리드프레임 구조물; 및
    상기 예비몰딩된 클립 구조물 조립체와 상기 리드프레임 구조물의 적어도 일부를 덮는 제 2 몰딩 물질;
    을 포함하고,
    상기 제 1 몰딩 물질은 상기 제 2 몰딩 물질과 접촉하고, 상기 제 1 몰딩 물질과 상기 제 2 몰딩 물질 사이에 계면이 존재하는 반도체 다이 패키지.
  2. 제 1 항에 있어서,
    상기 리드프레임 구조물과 상기 예비몰딩된 클립 구조물 조립체 사이에 전도성 접착제를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  3. 제 2 항에 있어서,
    상기 전도성 접착제는 제 1 전도성 접착제이고,
    상기 예비몰딩된 클립 구조물 조립체가 상기 클립 구조물과 상기 반도체 다이 사이에 제 2 전도성 접착제를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  4. 제 3 항에 있어서,
    상기 반도체 다이는 전력 MOSFET을 포함하는 전력 반도체 다이를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  5. 제 3 항에 있어서,
    상기 제 1 전도성 접착제는 제 1 녹는점을 갖는 제 1 솔더를 포함하고,
    상기 제 2 전도성 접착제는 상기 제 1 녹는점보다 높은 제 2 녹는점을 갖는 제 2 솔더를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  6. 제 1 항에 있어서,
    상기 예비몰딩된 클립 구조물 조립체가 제 1 표면 및 상기 제 1 표면의 반대면인 제 2 표면을 포함하고, 상기 제 1 표면이 제 1 몰딩 물질 표면 및 반도체 다이의 표면을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  7. 제 1 항에 있어서,
    상기 제 1 몰딩 물질은 상기 반도체 다이의 모든 가장자리들을 덮는 것을 특징으로 하는 반도체 다이 패키지.
  8. 제 1 항에 있어서,
    상기 반도체 다이는 제 1 반도체 다이이고, 상기 반도체 다이 패키지는 제 2 반도체 다이를 포함하고, 상기 제 2 반도체 다이의 모든 가장자리들은 상기 제 1 몰딩 물질에 의하여 덮인 것을 특징으로 하는 반도체 다이 패키지.
  9. 제 1 항에 있어서,
    상기 반도체 다이는 드레인 영역을 포함하고, 상기 클립 구조물은 상기 반도체 다이의 드레인 영역과 전기적으로 결합된 것을 특징으로 하는 반도체 다이 패키지.
  10. 리드프레임 구조물 표면을 포함하는 리드프레임 구조물;
    상기 리드프레임 구조물에 부착되고, 입력 영역을 포함하는 제 1 표면과 출력 영역을 포함하는 제 2 표면을 포함하는 반도체 다이;
    상기 리드프레임 구조물의 적어도 일부분을 덮으며 상기 반도체 다이의 가장자리의 적어도 일부분을 덮고, 상기 반도체 다이의 제 2 표면과 상기 리드프레임 구조물 표면을 노출시키는 몰딩 물질;
    몸체부(major portion), 상기 몸체부로부터 연장되는 제 1 다리부, 및 상기 몸체부로부터 상기 제 1 다리부와 반대쪽으로 연장되는 제 2 다리부를 포함하고, 상기 반도체 다이의 상기 제 2 표면에 있는 출력 영역과 전기적으로 및 기계적으로 결합된 금속 하우징 구조물로서, 상기 제 1 다리부 및 상기 제 2 다리부는 각각 상기 몰딩 물질로부터 이격되는 금속 하우징 구조물; 및
    상기 금속 하우징 구조물의 몸체부와 상기 반도체 다이의 제 2 표면을 결합하는 전도성 접착제;
    를 포함하는 반도체 다이 패키지.
  11. 제 10 항에 있어서,
    상기 금속 하우징 구조물이 구리를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  12. 제 10 항에 있어서,
    상기 반도체 다이가 전력 MOSFET을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  13. 삭제
  14. 제 10 항에 있어서,
    상기 금속 하우징 구조물이 단일한 일체인 것을 특징으로 하는 반도체 다이 패키지.
  15. 제 10 항에 있어서,
    상기 몸체부, 상기 제 1 다리부, 및 상기 제 2 다리부가 구리를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  16. 제 10 항에 있어서,
    전도성 접착제를 더 포함하고, 상기 전도성 접착제를 이용하여 상기 몸체부가 상기 출력 영역과 결합되는 것을 특징으로 하는 반도체 다이 패키지.
  17. 클립 구조물을 얻는 단계;
    적어도 하나의 반도체 다이를 상기 클립 구조물에 부착하는 단계;
    예비몰딩된 클립 구조물 조립체를 제공하기 위하여 상기 클립 구조물의 적어도 일부분을 제 1 몰딩 물질로 덮고, 상기 반도체 다이의 가장자리의 적어도 일부분을 덮는 단계;
    다이 부착 패드를 포함하는 리드프레임 구조물을 얻는 단계;
    상기 예비몰딩된 클립 구조물 조립체를 상기 리드프레임에 부착하는 단계;
    상기 클립 구조물과 상기 반도체 다이의 적어도 일부분을 덮기 위하여 상기 예비몰딩된 클립과 리드프레임에 제 1 몰딩 물질을 적용하는 단계; 및
    상기 예비몰딩된 클립 구조물 조립체와 상기 리드프레임 구조물의 적어도 일부분을 덮기 위하여 제 2 몰딩 물질을 적용하는 단계;
    를 포함하고, 상기 제 1 몰딩 물질은 상기 제 2 몰딩 물질과 접촉하고, 상기 제 1 몰딩 물질과 상기 제 2 몰딩 물질 사이에 계면이 존재하는 반도체 다이 패키징 방법.
  18. 제 17 항에 있어서,
    상기 반도체 다이를 상기 클립 구조물에 부착하는 단계는 상기 다이 또는 상기 클립 구조물의 표면에 전도성 접착제를 사용하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  19. 제 18 항에 있어서,
    상기 전도성 접착제가 제 1 전도성 접착제이고, 상기 예비몰딩된 클립 구조물 조립체는 상기 클립 구조물과 상기 반도체 다이 사이에 제 2 전도성 접착제를 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  20. 제 19 항에 있어서,
    상기 제 1 전도성 접착제는 제 1 녹는점을 갖는 제 1 솔더를 포함하고, 상기 제 2 전도성 접착제는 상기 제 1 녹는점보다 더 높은 제 2 녹는점을 갖는 제 2 솔더를 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  21. 제 17 항에 있어서,
    상기 반도체 다이가 전력 MOSFET을 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  22. 제 17 항에 있어서,
    상기 리드프레임 구조물이 구리를 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  23. 제 17 항에 있어서,
    상기 제 1 몰딩 물질은 상기 반도체 다이의 모든 가장자리들을 덮는 것을 특징으로 하는 반도체 다이 패키징 방법.
  24. 제 17 항에 있어서,
    상기 클립 구조물에 제 2 반도체 다이를 부착하는 단계를 더 포함하고, 상기 제 2 반도체 다이의 모든 가장자리들은 제 1 몰딩 물질에 의하여 덮인 것을 특징으로 하는 반도체 다이 패키징 방법.
  25. 제 17 항에 있어서,
    상기 반도체 다이는 드레인 영역을 포함하고, 상기 클립 구조물은 상기 반도체 다이의 드레인 영역과 전기적으로 결합되는 것을 특징으로 하는 반도체 다이 패키징 방법.
  26. 삭제
  27. 리드 프레임 구조물에, 입력 영역을 포함하는 제 1 표면 및 출력 영역을 포함하는 제 2 표면을 포함하는 반도체 다이를 부착하는 단계;
    상기 반도체 다이의 제 2 표면과 상기 리드프레임 구조물 표면을 노출시키며 상기 반도체 다이의 가장자리의 적어도 일부분을 둘러싸는 몰딩 물질을 몰딩하고 상기 리드프레임 구조물의 적어도 일부분을 덮는 단계;
    상기 반도체 다이의 가장자리의 적어도 일부분을 둘러싸는 몰딩 물질을 몰딩하는 단계 이후에, 몸체부(major portion), 상기 몸체부로부터 연장되는 제 1 다리부, 및 상기 몸체부로부터 상기 제 1 다리부와 반대쪽으로 연장되는 제 2 다리부를 포함하고 상기 반도체 다이의 상기 제 2 표면에 있는 출력 영역과 전기적으로 및 기계적으로 결합된 금속 하우징 구조물로서, 상기 제 1 다리부 및 상기 제 2 다리부는 각각 상기 몰딩 물질로부터 이격되는 금속 하우징 구조물을 제공하는 단계; 및
    상기 금속 하우징 구조물을 상기 반도체 다이의 제 2 표면에 부착하기 위하여 상기 금속 하우징 구조물의 몸체부와 상기 반도체 다이의 노출된 제 2 표면 사이에 전도성 접착제를 적용하는 단계;
    를 포함하는 반도체 다이 패키징 방법.
  28. 제 27 항에 있어서,
    상기 금속 하우징 구조물은 구리를 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  29. 제 27 항에 있어서,
    상기 반도체 다이가 전력 MOSFET을 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  30. 삭제
  31. 제 27 항에 있어서,
    상기 금속 하우징 구조물이 단일한 일체인 것을 특징으로 하는 반도체 다이 패키징 방법.
  32. 제 27 항에 있어서,
    상기 몸체부, 상기 제 1 다리부 및 상기 제 2 다리부가 구리를 포함하는 것을 특징으로 하는 반도체 다이 패키징 방법.
  33. 제 27 항에 있어서,
    상기 하우징의 주면(major surface)이 상기 반도체 다이의 상기 제 2 표면의 출력 영역 위에 있는 것을 특징으로 하는 반도체 다이 패키징 방법.
KR1020117020454A 2009-02-05 2010-01-20 반도체 다이 패키지 및 그의 제조 방법 KR101561684B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/366,039 US8222718B2 (en) 2009-02-05 2009-02-05 Semiconductor die package and method for making the same
US12/366,039 2009-02-05

Publications (2)

Publication Number Publication Date
KR20110117211A KR20110117211A (ko) 2011-10-26
KR101561684B1 true KR101561684B1 (ko) 2015-10-20

Family

ID=42397003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020454A KR101561684B1 (ko) 2009-02-05 2010-01-20 반도체 다이 패키지 및 그의 제조 방법

Country Status (5)

Country Link
US (2) US8222718B2 (ko)
KR (1) KR101561684B1 (ko)
CN (2) CN102308383B (ko)
TW (1) TWI495055B (ko)
WO (1) WO2010090827A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US9275976B2 (en) * 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
JP6287341B2 (ja) * 2014-03-03 2018-03-07 セイコーエプソン株式会社 液体吐出装置および液体吐出装置の制御方法
CN104900623B (zh) 2014-03-06 2018-11-30 恩智浦美国有限公司 露出管芯的功率半导体装置
JP6303623B2 (ja) * 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP6384080B2 (ja) * 2014-03-25 2018-09-05 セイコーエプソン株式会社 液体吐出装置および液体吐出装置の制御方法
KR20160033870A (ko) 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
DE102014114933B4 (de) 2014-10-15 2021-08-12 Infineon Technologies Austria Ag Halbleiterbauelement
CN108472585B (zh) * 2015-11-05 2021-10-26 韩国机械研究院 具有污染氧化催化剂的再生装置的工艺排气污染材料去除设备
KR102050130B1 (ko) * 2016-11-30 2019-11-29 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
CN110612604A (zh) 2017-05-19 2019-12-24 新电元工业株式会社 电子模块
JP6511584B2 (ja) * 2017-05-19 2019-05-15 新電元工業株式会社 チップモジュールの製造方法
US11189591B2 (en) * 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US11088046B2 (en) 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
US11621203B2 (en) * 2018-09-20 2023-04-04 Semiconductor Components Industries, Llc SiC MOSFET semiconductor packages and related methods
JP7180385B2 (ja) * 2019-01-08 2022-11-30 株式会社デンソー 半導体装置
EP3761359A1 (en) * 2019-07-03 2021-01-06 Nexperia B.V. A lead frame assembly for a semiconductor device
TWI716075B (zh) * 2019-08-19 2021-01-11 尼克森微電子股份有限公司 功率模組
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules
TWI727861B (zh) * 2020-07-23 2021-05-11 朋程科技股份有限公司 晶片封裝結構及其製造方法
CN112701094A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率器件封装结构及电力电子设备
CN112701095B (zh) * 2020-12-15 2022-10-14 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构
US20240145355A1 (en) * 2022-11-02 2024-05-02 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding component, semiconductor device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277168A (ja) * 2004-03-25 2005-10-06 Nec Electronics Corp 半導体装置、その組立方法及び半導体装置用導電性接着剤

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60217649A (ja) 1984-04-12 1985-10-31 Nec Corp 集積回路装置
US5327325A (en) 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6556750B2 (en) 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
KR100374629B1 (ko) 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6867489B1 (en) 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
DE10392377T5 (de) 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
KR100460063B1 (ko) * 2002-05-03 2004-12-04 주식회사 하이닉스반도체 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
KR100843737B1 (ko) 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7315077B2 (en) 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
TWI242850B (en) * 2003-12-31 2005-11-01 Advanced Semiconductor Eng Chip package structure
US7196313B2 (en) 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7242076B2 (en) 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
US7501702B2 (en) 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7256479B2 (en) 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US7285849B2 (en) 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
TWI315565B (en) * 2006-07-13 2009-10-01 Powertech Technology Inc Map type semiconductor package
US20090057869A1 (en) * 2007-08-31 2009-03-05 Alpha & Omega Semiconductor, Ltd. Co-packaged high-side and low-side nmosfets for efficient dc-dc power conversion
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277168A (ja) * 2004-03-25 2005-10-06 Nec Electronics Corp 半導体装置、その組立方法及び半導体装置用導電性接着剤

Also Published As

Publication number Publication date
CN104485321A (zh) 2015-04-01
CN102308383A (zh) 2012-01-04
US20100193921A1 (en) 2010-08-05
CN102308383B (zh) 2014-12-03
KR20110117211A (ko) 2011-10-26
TW201036119A (en) 2010-10-01
CN104485321B (zh) 2017-12-26
US20120329214A1 (en) 2012-12-27
WO2010090827A2 (en) 2010-08-12
WO2010090827A3 (en) 2010-09-30
TWI495055B (zh) 2015-08-01
US8222718B2 (en) 2012-07-17
US8497164B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
KR101561684B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
KR101539250B1 (ko) 열적으로 강화된 박형 반도체 패키지
KR101298225B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US7972906B2 (en) Semiconductor die package including exposed connections
US8008759B2 (en) Pre-molded clip structure
US7390698B2 (en) Packaged semiconductor device and method of manufacture using shaped die
US8188587B2 (en) Semiconductor die package including lead with end portion
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US11562949B2 (en) Semiconductor package including undermounted die with exposed backside metal
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5