DE102015103897B4 - Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102015103897B4
DE102015103897B4 DE102015103897.8A DE102015103897A DE102015103897B4 DE 102015103897 B4 DE102015103897 B4 DE 102015103897B4 DE 102015103897 A DE102015103897 A DE 102015103897A DE 102015103897 B4 DE102015103897 B4 DE 102015103897B4
Authority
DE
Germany
Prior art keywords
lead frame
hole
plate
surface side
cooler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102015103897.8A
Other languages
English (en)
Other versions
DE102015103897A1 (de
Inventor
c/o TOYOTA JIDOSHA KABUSHI Kuroda Tomohiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102015103897A1 publication Critical patent/DE102015103897A1/de
Application granted granted Critical
Publication of DE102015103897B4 publication Critical patent/DE102015103897B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Leitungsrahmen (40) mit einer Kühlerplatte (30), bei dem ein Halbleiterchip (50) anzubringen ist, wobei der Leitungsrahmen (40) mit der Kühlerplatte (30) aufweist:
eine Kühlerplatte (30); und
einen Leitungsrahmen (40), der eine Oberfläche (41) und eine andere Oberfläche (42), die zu der einen Oberfläche (41) entgegengesetzt ist, aufweist,
wobei der Leitungsrahmen (40) die Kühlerplatte (30) mit der anderen Oberfläche (42), die einen Kontakt mit der Kühlerplatte (30) herstellt, überlappt und fixiert,
ein Durchgangsloch (43), das den Leitungsrahmen (40) von der einen Oberfläche (41) zu der anderen Oberfläche (42) durchdringt, bei einer Position ausgebildet ist, bei der der Leitungsrahmen (40) die Kühlerplatte (30) überlappt, wobei die Öffnungsfläche des Durchgangsloches (43) bei der anderen Oberfläche (42) größer als die Öffnungsfläche des Durchgangsloches (43) bei der einen Oberfläche (41) ist, und
ein Grundierungsharz (62) an eine innere Oberfläche des Durchgangsloches (43), das in dem Leitungsrahmen (40) ausgebildet ist, aufgebracht ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft einen Leitungsrahmen bzw. ein Stanzgitter bzw. einen Lead-Frame mit einer Kühlerplatte, ein Verfahren zur Herstellung eines Leitungsrahmens bzw. eines Stanzgitters bzw. eines Lead-Frames mit einer Kühlerplatte, einer Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • BESCHREIBUNG DES VERWANDTEN STANDES DER TECHNIK
  • Bisher ist ein Leitungsrahmen bzw. Lead-Frame mit einer Kühlerplatte bekannt gewesen, bei dem die Kühlerplatte und der Leitungsrahmen aneinander fixiert sind. Ferner ist eine Halbleitervorrichtung bekannt gewesen, bei der ein Halbleiterchip auf dem Leitungsrahmen mit der Kühlerplatte angebracht ist. Ein derartiger Leitungsrahmen mit einer Kühlerplatte und einer Halbleitervorrichtung sind in der japanischen Patenoffenlegungsschrift JP 2009- 10 208 A offenbart. Der Leitungsrahmen mit der Kühlerplatte, der in der japanischen Patenoffenlegungsschrift JP 2009- 10 208 A offenbart ist, umfasst: eine Kühlerplatte; und einen sich auf einer unteren Oberflächenseite befindlicher Leitungsrahmen, der die Kühlerplatte überlappt und fixiert. Ein Halbleiterchip ist auf der Kühlerplatte angebracht. Der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen weist ein Loch auf, das den sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen von der oberen Oberfläche zu der unteren Oberfläche durchdringt. Der Leitungsrahmen mit der Kühlerplatte und der Halbleiterchip werden durch ein Versiegelungsharz versiegelt bzw. abgedichtet. Somit wird eine Halbleitervorrichtung bereitgestellt, in der der Halbleiterchip versiegelt ist.
  • In der Halbleitervorrichtung, die in der vorstehend genannten Druckschrift offenbart ist, wird der Leitungsrahmen mit der Kühlerplatte durch das Versiegelungsharz versiegelt. In diesem Fall ist eine Verbesserung der Adhäsion bzw. Anhaftung zwischen dem Versiegelungsharz und dem Leitungsrahmen mit der Kühlerplatte gewünscht worden. Ferner ist eine Verbesserung bezüglich des Loches, das in dem Leitungsrahmen ausgebildet wird, hinsichtlich einer zugehörigen Abmessungsgenauigkeit gewünscht worden, um die Adhäsion bzw. Anhaftung zu verbessern.
  • Die Druckschrift JP 2011 - 151 102 A offenbart einen Leitungsrahmen sowie ein Verfahren zu dessen Herstellung.
  • Die Druckschrift US 2010 / 0 123 156 A1 offenbart eine lichtemittierende Vorrichtung.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist somit eine Aufgabe der vorliegenden Offenbarung, eine Technik bereitzustellen, in der ein Durchgangsloch mit hoher Genauigkeit ausgebildet werden kann.
  • Diese Aufgabe wird durch einen Leitungsrahmen gemäß Patentanspruch 1 oder 2, eine Halbleitervorrichtung gemäß Patentanspruch 3, ein Verfahren zum Herstellen eines Leitungsrahmens gemäß Patentanspruch 4 oder 5 und ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Patentanspruch 6 gelöst.
  • Eine Ausgestaltung der vorliegenden Offenbarung stellt einen Leitungsrahmen mit einer Kühlerplatte bereit, bei dem ein Halbleiterchip anzubringen ist. Der Leitungsrahmen mit der Kühlerplatte umfasst eine Kühlerplatte und einen Leitungsrahmen, der eine Oberfläche und eine andere Oberfläche, die zu der einen Oberfläche entgegengesetzt ist, umfasst. Der Leitungsrahmen überlappt und fixiert die Kühlerplatte, wobei die andere Oberfläche einen Kontakt mit der Kühlerplatte herstellt. Ein Durchgangsloch, das den Leitungsrahmen von der einen Oberfläche zu der anderen Oberfläche durchdringt, ist bei einer Position ausgebildet, bei der der Leitungsrahmen die Kühlerplatte überlappt. Eine Öffnungsfläche des Durchgangsloches bei der anderen Oberfläche ist größer als eine Öffnungsfläche des Durchgangsloches bei der einen Oberfläche.
  • In dieser Konfiguration sind der Leitungsrahmen und die Kühlerplatte als getrennte Elemente ausgebildet. Folglich kann das Durchgangsloch, das eine konische Form aufweist, bei der die Öffnungsfläche bei der anderen Oberfläche des Leitungsrahmens größer als die Öffnungsfläche bei der einen zugehörigen Oberfläche ist, genau ausgebildet werden.
  • Die vorliegende Offenbarung stellt ebenso ein Verfahren zum Herstellen eines Leitungsrahmens mit einer Kühlerplatte bereit, bei dem ein Halbleiterchip anzubringen ist. Das Verfahren umfasst ein Ausbilden eines Durchgangsloches, das den Leitungsrahmen von einer Oberfläche zu einer anderen Oberfläche des Leitungsrahmens durchdringt, sodass eine Öffnungsfläche des Durchgangsloches bei der anderen Oberfläche größer als eine Öffnungsfläche des Durchgangsloches bei der einen Oberfläche ist, wobei die andere Oberfläche zu der einen Oberfläche entgegengesetzt ist. Das Verfahren umfasst ferner ein Fixieren des Leitungsrahmens, bei dem das Durchgangsloch ausgebildet ist, an die Kühlerplatte, indem der Leitungsrahmen und die Kühlerplatte derart überlappt werden, dass die andere Oberfläche einen Kontakt mit der Kühlerplatte herstellt und das Durchgangsloch durch die Kühlerplatte bei der anderen Oberfläche verschlossen wird.
  • In dieser Konfiguration wird, da das Durchgangsloch in dem Leitungsrahmen ausgebildet wird, bevor der Leitungsrahmen und die Kühlerplatte aneinander fixiert werden, das Ausbilden des Durchgangsloches nicht kompliziert, wodurch eine einfache Ausbildung des Durchgangsloches vereinfacht wird. Ferner kann, da das Durchgangsloch in einem Zustand ausgebildet wird, bei dem der Leitungsrahmen nicht an der Kühlerplatte fixiert ist, das heißt, wenn der Leitungsrahmen ein einzelnes Element ist, das Durchgangsloch direkt in einer Verarbeitung ausgebildet werden, wodurch eine Abmessungsgenauigkeit verbessert wird. Dementsprechend kann auf einfache Weise ein Leitungsrahmen mit einer Kühlerplatte hergestellt werden, bei dem eine Adhäsion bzw. Anhaftung an ein Versiegelungsharz hoch ist und eine Abmessungsgenauigkeit hoch ist.
  • Figurenliste
    • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel;
    • 2 zeigt eine Querschnittsansicht eines Leitungsrahmens mit einer Kühlerplatte gemäß dem Ausführungsbeispiel;
    • 3 zeigt eine Draufsicht eines sich auf einer unteren Oberflächenseite befindlichen Leitungsrahmens;
    • 4 zeigt eine vergrößerte Querschnittsansicht, die einen Abschnitt des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens veranschaulicht;
    • 5 veranschaulicht ein Verfahren (1) zur Herstellung der Halbleitervorrichtung;
    • 6 veranschaulicht das Verfahren (2) zur Herstellung der Halbleitervorrichtung;
    • 7 veranschaulicht ein Verfahren zur Ausbildung von Durchgangslöchern;
    • 8 veranschaulicht das Verfahren (3) zur Herstellung der Halbleitervorrichtung;
    • 9 veranschaulicht das Verfahren (4) zur Herstellung der Halbleitervorrichtung;
    • 10 veranschaulicht das Verfahren (5) zur Herstellung der Halbleitervorrichtung;
    • 11 veranschaulicht das Verfahren (6) zur Herstellung der Halbleitervorrichtung;
    • 12 zeigt eine Querschnittsansicht eines Leitungsrahmens mit einer Kühlerplatte gemäß einem anderen Ausführungsbeispiel;
    • 13 veranschaulicht ein Verfahren zur Ausbildung von Durchgangslöchern gemäß noch einem anderen Ausführungsbeispiel;
    • 14 zeigt eine Draufsicht, die einen Abschnitt des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens gemäß noch einem anderen Ausführungsbeispiel veranschaulicht; und
    • 15 zeigt eine Draufsicht, die einen Abschnitt eines sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens gemäß noch einem weiteren Ausführungsbeispiel veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Nachstehend werden Ausführungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Eine Halbleitervorrichtung 10 gemäß einem Ausführungsbeispiel umfasst einen Halbleiterchip 50 und einen Leitungsrahmen bzw. eine Stanzplatte bzw. einen Lead-Frame 20 mit einer Kühlerplatte, bei dem der Halbleiterchip 50 angebracht ist, wie es in 1 gezeigt ist. Ferner umfasst die Halbleitervorrichtung 10 einen sich auf der oberen Oberflächenseite befindlichen Leitungsrahmen 80, der an dem Halbleiterchip 50 fixiert ist. Ferner umfasst die Halbleitervorrichtung 10 ein Versiegelungsharz 60, das den Halbleiterchip 50, den Leitungsrahmen 20 mit der Kühlerplatte und den sich auf der oberen Oberflächenseite befindlichen Leitungsrahmen 80 abdichtet bzw. versiegelt.
  • Der Halbleiterchip 50 umfasst eine obere Oberflächenelektrode und eine Signalelektrode, die auf einer oberen Oberflächenseite ausgebildet sind, und eine untere Oberflächenelektrode, die auf einer unteren Oberflächenseite ausgebildet ist (keine hiervon ist gezeigt). Beispielsweise kann ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode), ein MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) und dergleichen als der Halbleiterchip 50 verwendet werden. In einem Fall, bei dem der Halbleiterchip 50 ein IGBT ist, sind ein Trench-Gate, ein Emitterbereich, ein Kollektorbereich und dergleichen (die nicht gezeigt sind) in dem Halbleiterchip 50 ausgebildet. Die Signalelektrode wird für eine Eingabe und Ausgabe von Signalen zu und von dem Halbleiterchip 50 verwendet. Der sich auf der oberen Oberflächenseite befindliche Leitungsrahmen 80 ist bei der oberen Oberfläche des Halbleiterchips 50 fixiert. Der Leitungsrahmen 20 mit der Kühlerplatte ist bei der unteren Oberfläche des Halbleiterchips 50 fixiert. Der Halbleiterchip 50 und der sich auf der oberen Oberflächenseite befindliche Leitungsrahmen 80 sind durch ein Verbindungselement bzw. Bondelement 61 fixiert. Der Halbleiterchip 50 und der Leitungsrahmen 20 mit der Kühlerplatte sind durch das Verbindungselement 61 fixiert.
  • Der sich auf der oberen Oberflächenseite befindliche Leitungsrahmen 80 ist in einer flachen Plattenform ausgebildet, die eine obere Oberfläche (ein Beispiel vom „eine Oberfläche“) und eine untere Oberfläche (ein Beispiel von „eine andere Oberfläche“) aufweist, die zu der oberen Oberfläche entgegengesetzt ist. Der Halbleiterchip 50 ist bei der unteren Oberfläche des sich auf der oberen Oberflächenseite befindlichen Leitungsrahmens 80 über das Verbindungselement 61 fixiert. Ein Lötmittel kann als das Verbindungselement 61 verwendet werden. Der sich auf der oberen Oberflächenseite befindliche Leitungsrahmen 80 weist eine Stromschiene 87 auf, die darin ausgebildet ist. Die Stromschiene 87 erstreckt sich seitwärts. Die Stromschiene 87 wird für eine Zufuhr von Elektrizität zu dem Halbleiterchip 50 verwendet.
  • Der Leitungsrahmen 20 mit der Kühlerplatte umfasst eine Kühlerplatte 30 und einen sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40, der die Kühlerplatte 30 überlappt und fixiert, wie es in 2 gezeigt ist. Es ist anzumerken, dass der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 einem in Patentansprüchen genannten Leitungsrahmen entspricht. Die Kühlerplatte 30 ist in einer Plattenform ausgebildet, die eine obere Oberfläche 31 und eine untere Oberfläche 32 aufweist. Der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 ist in einer Plattenform ausgebildet, die eine obere Oberfläche 41 und eine untere Oberfläche 42 aufweist. Die obere Oberfläche 31 der Kühlerplatte 30 ist in Kontakt mit der unteren Oberfläche 42 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40.
  • Die Kühlerplatte 30 weist eine elektrische Leitfähigkeit und eine thermische Leitfähigkeit auf. Beispielsweise kann ein Metall, wie beispielsweise Kupfer und Aluminium, als ein Material der Kühlerplatte 30 verwendet werden. Wie es in 1 gezeigt ist, ist der Halbleiterchip 50 an der Kühlerplatte 30 angebracht. Die Kühlerplatte 30 kann Wärme, die von dem Halbleiterchip 50 emittiert wird, nach außen abstrahlen. Ferner ist es möglich, einen Strom über die Kühlerplatte 30 zuzuführen. Der Halbleiterchip 50 ist an der oberen Oberfläche 31 der Kühlerplatte 30 über das Verbindungselement 61 fixiert. Ein Lötmittel kann als das Verbindungsmaterial 61 verwendet werden.
  • Wie es in 1 gezeigt ist, ist eine Kühleinrichtung 71 an der unteren Oberfläche 32 der Kühlerplatte 30 fixiert. Die Kühleinrichtung 71 ist in Kontakt mit der unteren Oberfläche 32 der Kühlerplatte 30 über ein (nicht gezeigtes) isolierendes Schmiermittel. Die Kühleinrichtung 71 weist ein Kühlmittel auf, das darin zirkuliert, wobei sie ein Objekt in Kontakt mit der Kühleinrichtung kühlen kann. Eine allgemein bekannte Kühleinrichtung eines wassergekühlten oder eines luftgekühlten Typs kann als die Kühleinrichtung 71 implementiert werden. Der Halbleiterchip 50 kann durch die Kühleinrichtung 71 über die Kühlerplatte 30 gekühlt werden.
  • Konkave Abschnitte 33 sind auf der unteren Oberfläche 32 der Kühlerplatte 30 ausgebildet. Verstemmungslöcher 22 sind in der Kühlerplatte 30 und dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 ausgebildet. Verstemmungselemente 21 sind in die Verstemmungslöcher 22 eingefügt. Die Verstemmungselemente 21 sind in den konkaven Abschnitten 33 und den Verstemmungslöchern 22 angeordnet. Die Kühlerplatte 30 und der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 werden durch die Verstemmungselemente 21 mit Druck beaufschlagt und fixiert. Somit werden die Kühlerplatte 30 und der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 miteinander integriert. Ein Fixieren durch Verstemmen ist ein Verfahren für ein Druckbeaufschlagen und Fixieren eines zu fixierenden Objekts, indem ein Verstemmungselement, wie beispielsweise eine Niete, mit Druck beaufschlagt wird.
  • Der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 weist eine elektrische Leitfähigkeit und eine thermische Leitfähigkeit auf. Ein Metall, wie beispielsweise Kupfer oder Aluminium, kann als ein Material des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 verwendet werden. Wie es in 3 gezeigt ist, weist der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 eine Vielzahl von Öffnungen 45 auf. Die Vielzahl (in dem vorliegenden Ausführungsbeispiel zwei) von Öffnungen 45 ist in einem mittleren Abschnitt des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ausgebildet. Die Öffnungen 45 sind benachbart zueinander ausgerichtet. Jede Öffnung 45 durchdringt den sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 von der oberen Oberfläche zu der unteren Oberfläche. Wie es in 2 gezeigt ist, sind die Öffnungen 45 in dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 bei einer Position ausgebildet, bei der sich der auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 und die Kühlerplatte 30 einander überlappen. Die Öffnungen 45 sind so ausgebildet, dass sie über der oberen Oberfläche 31 der Kühlerplatte 30 positioniert sind. Wie es in 1 gezeigt ist, ist das Verbindungselement 61 in den Öffnungen 45 angeordnet. Das heißt, der Halbleiterchip 50 ist mit der Kühlerplatte 30 über das Verbindungselement 61 in den Öffnungen 45 verbunden.
  • Ferner weist, wie es in 3 gezeigt ist, der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 eine Vielzahl von Durchgangslöchern 43 (oder Vertiefungen) auf. Die Größe jeder der vielen Durchgangslöcher 43 ist nicht auf eine spezifische Größe begrenzt. Die Vielzahl von Durchgangslöchern 43 kann die gleiche Größe aufweisen oder kann unterschiedliche Größen aufweisen. Die Durchgangslöcher 43 sind alle in einer kreisförmigen Form in einer Draufsicht ausgebildet. Die Durchgangslöcher 43 sind um die Öffnungen 45 herum ausgebildet. Die Durchgangslöcher 43 sind voneinander beabstandet. Die Durchgangslöcher 43 durchdringen den sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 von der oberen Oberfläche zu der unteren Oberfläche. Wie es in 2 gezeigt ist, sind die Durchgangslöcher 43 in dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 bei Positionen ausgebildet, bei denen sich der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 und die Kühlerplatte 30 einander überlappen. Die Durchgangslöcher 43 sind so ausgebildet, dass sie über der oberen Oberfläche 31 der Kühlerplatte 30 positioniert sind. Wie es in 4 gezeigt ist, ist jedes Durchgangsloch 43 derart ausgebildet, dass eine Öffnungsfläche (ein Durchmesser in dem vorliegenden Ausführungsbeispiel) entlang einer Dickenrichtung (z-Richtung) des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 variiert wird. Eine Öffnungsfläche S1 jedes Durchgangsloches 43 bei der oberen Oberfläche 41 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ist kleiner als eine Öffnungsfläche S2 des Durchgangsloches 43 bei der zugehörigen unteren Oberfläche 42 (die Öffnungsfläche S2 jedes Durchgangsloches 43 bei der unteren Oberfläche 42 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ist größer als eine Öffnungsfläche S1 des Durchgangsloches 43 bei der zugehörigen oberen Oberfläche 41). Die Öffnungsfläche jedes Durchgangsloches 43 stellt eine Querschnittsfläche dar, die erhalten wird, indem das Durchgangsloch 43 in einer Richtung parallel zu den oberen und den unteren Oberflächen des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 geschnitten wird. Eine innere Oberfläche jedes Durchgangsloches 43 ist derart ausgebildet, dass sie konisch ist. Ferner weist der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 Stromschienen 47 auf, die darin ausgebildet sind. Die Stromschienen 47 erstrecken sich seitwärts. Die Stromschienen 47 werden für eine Zufuhr von Elektrizität zu dem Halbleiterchip 50 verwendet. Das Versiegelungsharz 60 ist in jedes Durchgangsloch 43 eingefüllt. Eine Adhäsion bzw. Anhaftung zwischen dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 und dem Versiegelungsharz 60 kann aufgrund einer Differenz zwischen Öffnungsflächen jedes Durchgangsloches 43 auf einer Seite der oberen Oberfläche 41 und einer Seite der unteren Oberfläche 42 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 verbessert werden.
  • Ferner wird der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 einer Grundierungsbehandlung unterzogen. Die Grundierungsbehandlung wird über die Gesamtheit des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ausgeführt. Ein Grundierungsharz 62 wird auf die innere Oberfläche jedes Durchgangloches 43 aufgebracht. Das Grundierungsharz 62 verbessert eine Adhäsion bzw. Anhaftung zwischen dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 und dem Versiegelungsharz 60.
  • Ferner umfasst, wie es in 1 gezeigt ist, die Halbleitervorrichtung 10 Signalanschlüsse 46. Es ist anzumerken, dass in 1 die Anzahl von Signalanschlüssen 46, die darin gezeigt ist, eins beträgt, wobei jedoch die Anzahl von Signalanschlüssen 46, die in der Halbleitervorrichtung 10 bereitgestellt sind, mehrere beträgt. Die Signalanschlüsse 46 erstrecken sich seitwärts. Die Signalanschlüsse 46 werden für ein Eingeben und Ausgeben von Signalen für den Halbleiterchip 50 verwendet. Wie es in 1 gezeigt ist, sind die Signalanschlüsse 46 mit der Signalelektrode des Halbleiterchips 50 durch Bonddrähte 72 verbunden. Die einen Enden der Bonddrähte 72 sind an die Signalanschlüsse 46 fixiert. Die anderen Enden der Bonddrähte 72 sind an die Signalelektrode des Halbleiterchips 50 fixiert. Die Bonddrähte 72 verbinden die Signalanschlüsse 46 elektrisch mit der Signalelektrode.
  • Das Versiegelungsharz 60 deckt den Halbleiterchip 50, den Leitungsrahmen 20 mit der Kühlerplatte und den sich auf der oberen Oberflächenseite befindlichen Leitungsrahmen 80 ab. Das Versiegelungsharz 60 wird in die Öffnungen 45 und die Durchgangslöcher 43 gefüllt. Ein allgemein bekanntes Harz für eine Versiegelung, wie beispielsweise ein Epoxidharz, kann als das Versiegelungsharz 60 verwendet werden.
  • Als Nächstes wird ein Verfahren zum Herstellen einer Halbleitervorrichtung, die die vorstehend beschriebene Struktur aufweist, beschrieben. Zuerst wird ein Verfahren zum Herstellen eines Leitungsrahmens mit einer Kühlerplatte, der in der Halbleitervorrichtung verwendet wird, beschrieben. In einer Herstellungsverarbeitung des Leitungsrahmens mit der Kühlerplatte wird zuerst, wie es in 5 gezeigt ist, ein plattenartiges Metallelement 91 vorbereitet, wobei die Vielzahl von Öffnungen 45 in dem Metallelement ausgebildet werden (Öffnungsausbildungsverarbeitung). Die Öffnungen 45 werden beispielsweise durch ein Formpressen unter Verwendung einer nicht veranschaulichten Pressform ausgebildet.
  • Als Nächstes wird, wie es in 6 gezeigt ist, die Vielzahl von Durchgangslöchern 43 in dem Metallelement 91 ausgebildet (Durchgangslochausbildungsverarbeitung). Die Vielzahl von Durchgangslöchern 43 wird um die Öffnungen 45 herum ausgebildet. Ferner werden die Durchgangslöcher 43 derart ausgebildet, dass, wie es in 4 gezeigt ist, die Öffnungsfläche S1 jedes Durchgangsloches 43 auf der Seite der oberen Oberfläche 41 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 kleiner als die Öffnungsfläche S2 des Durchgangsloches 43 auf der zugehörigen Seite der unteren Oberfläche 42 ist (die Öffnungsfläche S2 jedes Durchgangsloches 43 auf der Seite der unteren Oberfläche 42 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ist größer als die Öffnungsfläche S1 des Durchgangsloches 43 auf der zugehörigen Seite der oberen Oberfläche 41). Die Durchgangslöcher 43 können ausgebildet werden, bevor die Öffnungen 45 ausgebildet werden.
  • Ein Verfahren zum Ausbilden der Durchgangslöcher 43 ist nicht auf ein spezifisches Verfahren begrenzt. In dem vorliegenden Ausführungsbeispiel wird, wie es in 7 gezeigt ist, eine Pressform 92 zur Ausbildung der Durchgangslöcher 43 verwendet. Die Pressform 92 umfasst eine untere Pressform 191 und eine obere Pressform 192. Die obere Pressform 192 umfasst eine Vielzahl von Vorsprüngen 193, die nach unten herausragen. Das Metallelement 91 wird unter Verwendung der Pressform 92 gepresst, wodurch die Durchgangslöcher 43 durch die Vorsprünge 193 ausgebildet werden.
  • Als Nächstes werden, wie es in 8 gezeigt ist, die Verstemmungslöcher 22, die Signalanschlüsse 46 und die Stromschienen 47 in dem Metallelement 91 ausgebildet. Die Verstemmungslöcher 22, die Signalanschlüsse 46 und die Stromschienen 47 werden beispielsweise durch ein Formpressen unter Verwendung einer nicht veranschaulichten Pressform ausgebildet. Somit wird der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 ausgebildet. Bei dieser Stufe werden der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 und jeder Signalanschluss 46 miteinander verbunden.
  • Als Nächstes wird der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40, der ausgebildet worden ist, einer Grundierungsbehandlung unterzogen (Grundierungsverarbeitung). Die Grundierungsbehandlung wird über die Gesamtheit des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ausgeführt. Wie es in 4 gezeigt ist, wird das Grundierungsharz 62 auf die obere Oberfläche 41, die untere Oberfläche 42, eine innere Oberfläche jeder Öffnung 45 und eine innere Oberfläche jedes Durchgangsloches 43 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 durch die Grundierungsbehandlung aufgebracht. Das Grundierungsharz 62 wird durch ein Rotationsbeschichtungsverfahren aufgebracht. Das Grundierungsharz 62 verbessert eine Adhäsion bzw. Anhaftung zwischen dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 und dem Versiegelungsharz 60.
  • Als Nächstes werden der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 und die Kühlerplatte 30 so überlappt, dass sie aneinander durch Verstemmen fixiert werden (Fixierungsverarbeitung). Der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 und die Kühlerplatte 30 werden derart überlappt, dass die Öffnungen 45 und die Durchgangslöcher 43 bei Positionen positioniert sind, bei denen sich sowohl der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 als auch die Kühlerplatte 30 einander überlappen. Somit wird, wie es in 2 gezeigt ist, der Leitungsrahmen 20 mit der Kühlerplatte ausgebildet. In der Fixierungsverarbeitung werden die Durchgangslöcher 43 auf der unteren Oberfläche 42 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 durch die Kühlerplatte 30 verschlossen.
  • Nachfolgend wird, wie es in 9 gezeigt ist, der Halbleiterchip 50 auf dem Leitungsrahmen 20 mit der Kühlerplatte angebracht (Anbringverarbeitung). Der Halbleiterchip 50 ist in den Öffnungen 45 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 angeordnet, wenn er von oben betrachtet wird. Ferner ist die untere Oberflächenelektrode des Halbleiterchips 50 an die obere Oberfläche 31 der Kühlerplatte 30 durch das Verbindungselement 61 fixiert.
  • Als Nächstes wird, wie es in 10 gezeigt ist, der sich auf der oberen Oberflächenseite befindliche Leitungsrahmen 80 an den Halbleiterchip 50 fixiert. Der sich auf der oberen Oberflächenseite befindliche Leitungsrahmen 80 wird an die obere Oberflächenelektrode des Halbleiterchips 50 über das Verbindungselement 61 fixiert. Als Nächstes werden, wie es in 11 gezeigt ist, die Bonddrähte 72 an die Signalelektrode des Halbleiterchips 50 und die Signalanschlüsse 46 fixiert.
  • Als Nächstes werden der Halbleiterchip 50 und der Leitungsrahmen 20 mit der Kühlerplatte durch das Versiegelungsharz 60 versiegelt bzw. abgedichtet (Versiegelungsverarbeitung). Bei dieser Gelegenheit wird das Versiegelungsharz 60 in jedes Durchgangsloch 43 eingefüllt. Die Öffnungsfläche jedes Durchgangsloches 43 auf der Seite der unteren Oberfläche 42 ist größer als die auf der Seite der oberen Oberfläche 41. Folglich fließt das Versiegelungsharz 60 nicht einfach aus den Durchgangslöchern 43 auf der Seite der oberen Oberfläche 41. Ferner wird eine Adhäsion bzw. Anhaftung an das Versiegelungsharz 60 ebenso durch das Grundierungsharz 62 verbessert, das auf der oberen Oberfläche 41 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 und den inneren Oberflächen der zugehörigen Durchgangslöcher 43 ausgebildet ist. Folglich ist es weniger wahrscheinlich, dass das Versiegelungsharz 60, das in der Versiegelungsverarbeitung gebildet wird, von dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 abgetrennt wird.
  • Als Nächstes wird ein Teil des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 so geschnitten, dass die Signalanschlüsse 46 von dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 trennen. Abschließend wird die Kühleinrichtung 71 an der unteren Oberfläche 32 der Kühlerplatte 30 fixiert, wodurch die in 1 gezeigte Struktur erhalten wird. Die Halbleitervorrichtung 10 ist wie vorstehend beschrieben hergestellt.
  • Wie es aus der vorstehenden Beschreibung ersichtlich ist, ist die Öffnungsfläche jedes Durchgangsloches 43 auf der Seite der unteren Oberfläche 42 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 größer als die Öffnungsfläche des Durchgangsloches 43 auf der zugehörigen Seite der oberen Oberfläche 41 in dem Leitungsrahmen 20 mit der Kühlerplatte, der den vorstehend beschriebenen Aufbau aufweist. Somit ist es weniger wahrscheinlich, dass, wenn der Leitungsrahmen 20 mit der Kühlerplatte durch das Versiegelungsharz 60 versiegelt wird und das Versiegelungsharz 60 in jedes Durchgangsloch 43 gefüllt wird, das Versiegelungsharz 60 aus jedem Durchgangsloch 43 heraus fließt. Folglich wird eine Adhäsion bzw. Anhaftung zwischen dem Leitungsrahmen 20 mit der Kühlerplatte und dem Versiegelungsharz 60 verbessert. Dementsprechend können der Leitungsrahmen 20 mit der Kühlerplatte, bei dem eine Adhäsion bzw. Anhaftung an das Versiegelungsharz 60 verbessert ist, und die Halbleitervorrichtung 10, die den Leitungsrahmen 20 mit der Kühlerplatte aufweist, erhalten werden. Ferner werden in dem vorstehend beschriebenen Herstellungsverfahren die Durchgangslöcher 43 zuerst in dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 ausgebildet, und danach werden die Kühlerplatte 30 und der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40, der die Durchgangslöcher 43 aufweist, miteinander überlappt und fixiert. Somit werden die Durchgangslöcher 43 in dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 ausgebildet, bevor der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 und die Kühlerplatte 30 aneinander fixiert werden. Folglich wird eine Verarbeitung zur Ausbildung der Durchgangslöcher 43 nicht kompliziert, wodurch ein einfaches Ausbilden der Durchgangslöcher 43 vereinfacht wird. Ferner werden die Durchgangslöcher 43 in einem Zustand ausgebildet, bei dem der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 nicht an die Kühlerplatte 30 fixiert ist, das heißt, wenn der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 ein einzelnes Element ist. Folglich können die Durchgangslöcher 43 direkt in einer Verarbeitung ausgebildet werden, wodurch eine Abmessungsgenauigkeit verbessert wird. Folglich können der Leitungsrahmen 20 mit der Kühlerplatte, bei dem eine Adhäsion bzw. Anhaftung an das Versiegelungsharz 60 hoch ist und die Abmessungsgenauigkeit hoch ist, und die Halbleitervorrichtung 10, die den Leitungsrahmen 20 mit der Kühlerplatte umfasst, auf einfache Weise hergestellt werden. Ferner ist es, wenn der sich auf der oberen Oberflächenseite befindliche Leitungsrahmen 40 der Grundierungsbehandlung unterzogen wird, weniger wahrscheinlich, dass die Durchgangslöcher 43 mit dem Grundierungsharz 62 verstopft werden. Folglich kann verhindert werden, dass die Durchgangslöcher 43 mit dem Grundierungsharz 62 verstopft werden. Ferner sind die Kühlerplatte 30 und der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 getrennte Elemente, bevor die Kühlerplatte 30 und der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 aneinander fixiert werden. Folglich wird eine Metallisierung oder dergleichen für sowohl die Kühlerplatte 30 als auch den sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 vereinfacht. Ferner kann die Metallisierung oder dergleichen lediglich für einen gewünschten Abschnitt ausgeführt werden, wodurch Kosten verringert werden.
  • Obwohl ein Ausführungsbeispiel vorstehend beschrieben worden ist, ist eine spezifische Ausführungsform nicht auf das vorstehend beschriebene Ausführungsbeispiel begrenzt. Es ist anzumerken, dass in der nachstehenden Beschreibung die gleichen Bauteile wie die, die vorstehend beschrieben sind, durch die gleichen Bezugszeichen bezeichnet sind, wobei die zugehörige Beschreibung nicht angegeben ist. In einem anderen Ausführungsbeispiel können, wie es in 12 gezeigt ist, konkave Abschnitte 44 auf der unteren Oberfläche 42 des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ausgebildet werden. Jeder der konkaven Abschnitte 44 ist unter der entsprechenden Vielzahl von Durchgangslöchern 43 ausgebildet. Der konkave Abschnitt 44 ist mit der entsprechenden Vielzahl von Durchgangslöchern 43 in Verbindung. Die konkaven Abschnitte 44 sind bei dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 bei Positionen ausgebildet, bei denen sich der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 44 und die Kühlerplatte 30 einander überlappen. Die konkaven Abschnitte 44 liegen der oberen Oberfläche 31 der Kühlerplatte 30 gegenüber. In einem derartigen Aufbau kann eine Adhäsion bzw. Anhaftung zwischen dem sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 und dem Versiegelungsharz 60 weiter verbessert werden, indem das Versiegelungsharz 60 in die konkaven Abschnitte 44 gefüllt wird.
  • Ferner sind in dem vorstehend beschriebenen Ausführungsbeispiel die Durchgangslöcher 43 durch ein Formpressen unter Verwendung der Pressform 92 ausgebildet. Ein Verfahren zum Ausbilden der Durchgangslöcher 43 ist jedoch nicht auf dieses Verfahren begrenzt. Beispielsweise können die Durchgangslöcher 43 durch ein Ätzen des Metallelements 91 ausgebildet werden. Genauer gesagt wird, wenn die Durchgangslöcher 43 ausgebildet werden, eine Maske 93, die Öffnungen 94 aufweist, auf einer oberen Oberfläche des Metallelements 91 gebildet, wie es in 13 gezeigt ist, wobei ein Ätzen auf der oberen Oberfläche des Metallelements 91 ausgeführt wird, um die Durchgangslöcher 43 auszubilden. Die Öffnungen 94 der Maske 93 sind bei Positionen ausgebildet, die den Durchgangslöchern 43 entsprechen.
  • Ferner ist in dem vorstehend beschriebenen Ausführungsbeispiel jedes Durchgangsloch 43 in einer kreisförmigen Form in einer Draufsicht ausgebildet. Eine Form jedes Durchgangsloches 43 ist jedoch nicht auf irgendeine spezifische Form begrenzt. In einem anderen Ausführungsbeispiel kann jedes Durchgangsloch 43 in einer polygonalen Form, wie beispielsweise einer dreieckigen Form oder einer quadratischen Form, in einer Draufsicht ausgebildet sein, wie es in 14 gezeigt ist. Ferner können die Durchgangslöcher 43 in einer Form ausgebildet sein, wie es in 15 gezeigt ist. Das Durchgangsloch 43, das in 15 gezeigt ist, weist einen Mittelabschnitt 141 und eine Vielzahl von Vorsprüngen 142 auf, die seitwärts von dem Mittelabschnitt 141 herausragen. Der Mittelabschnitt 141 ist in einer grob rechteckigen Form ausgebildet. Die Vielzahl von Vorsprüngen 142 ist mit einem Platz dazwischen ausgerichtet. Der Mittelabschnitt 141 und die Vorsprünge 142 sind miteinander in Verbindung.
  • Ferner sind in den vorstehend beschriebenen Ausführungsbeispielen die Kühlerplatte 30 und der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 miteinander durch Verstemmen fixiert. Ein Verfahren zum Fixieren der Kühlerplatte 30 und des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 aneinander ist jedoch nicht auf dieses Verfahren begrenzt. Beispielsweise können die Kühlerplatte 30 und der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 aneinander durch Löten oder ein Verbindungselement, wie beispielsweise Wachs, fixiert werden.
  • Ferner wird in den vorstehend beschriebenen Ausführungsbeispielen der sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 der Grundierungsbehandlung unterzogen. Die Grundierungsbehandlung kann jedoch weggelassen werden. Des Weiteren kann, wenn der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 der Grundierungsbehandlung unterzogen wird, ein Bereich, in dem keine Grundierungsbehandlung erforderlich ist, derart maskiert werden, dass das Grundierungsharz 62 nicht daran aufgebracht wird.
  • Außerdem weist in den vorstehend beschriebenen Ausführungsbeispielen der sich auf der unteren Oberflächeseite befindliche Leitungsrahmen 40 eine Plattenform auf. Eine Form des sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ist jedoch nicht auf die vorstehend genannte Form begrenzt. Der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 kann eine Balkenform aufweisen. Der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40, der eine Balkenform aufweist, ist mit den Durchgangslöchern 43 versehen. Eine Öffnungsfläche jedes Durchgangsloches 43 bei einer Unterseitenoberfläche (ein anderes Beispiel einer anderen Oberfläche) des balkenförmigen sich auf der unteren Oberflächenseite befindlichen Leitungsrahmens 40 ist größer als eine Öffnungsfläche des Durchgangsloches 43 bei einer zugehörigen Oberseitenoberfläche (ein anderes Beispiel einer Oberfläche).
  • Einige andere Merkmale der vorliegenden Offenbarung werden nachstehend aufgelistet. Es ist anzumerken, dass jedes der nachstehend aufgelisteten Merkmale unabhängig nützlich ist.
    1. 1. Eine Halbleitervorrichtung kann den vorstehend genannten Leitungsrahmen mit der Kühlerplatte umfassen. Die Halbleitervorrichtung kann einen Halbleiterchip umfassen, der an dem Leitungsrahmen mit der Kühlerplatte angebracht ist. Die Halbleitervorrichtung kann ein Versiegelungsharz umfassen, das den Halbleiterchip und den Leitungsrahmen versiegelt. Das Versiegelungsharz kann in das Durchgangsloch eingefüllt sein.
    2. 2. In der Halbleitervorrichtung kann ein Grundierungsharz bei einer inneren Oberfläche des Durchgangsloches, das bei dem Leitungsrahmen ausgebildet ist, aufgebracht werden.
    3. 3. Ein konkaver Abschnitt kann bei der anderen Oberfläche bei der Position ausgebildet sein, bei der der Leitungsrahmen die Kühlerplatte überlappt. Das Durchgangsloch kann bei einer Bodenoberfläche des konkaven Abschnitts geöffnet sein.
    4. 4. Ein Verfahren zum Herstellen einer Halbleitervorrichtung kann ein Anbringen eines Halbleiterchips bei dem Leitungsrahmen mit der Kühlerplatte umfassen, der durch das vorstehend beschriebene Verfahren zum Herstellen eines Leitungsrahmens mit einer Kühlerplatte hergestellt wird.
    5. 5. Das Verfahren zum Herstellen der Halbleitervorrichtung kann eine Versiegelung des Halbleiterchips und des Leitungsrahmens durch ein Versiegelungsharz umfassen. Das Versiegelungsharz kann in das Durchgangsloch bei der Versiegelung eingefüllt werden.
    6. 6. Das Verfahren zum Herstellen einer Halbleitervorrichtung kann ein Aufbringen eines Grundierungsharzes bei einer inneren Oberfläche des Durchgangsloches vor dem Fixieren umfassen.
  • Wie es vorstehend beschrieben ist, ist ein Leitungsrahmen mit einer Kühlerplatte, bei dem ein Halbleiterchip 50 angebracht wird, mit einer Kühlerplatte 30 und einem sich auf einer unteren Oberflächenseite befindlichen Leitungsrahmen 40 versehen, der eine obere Oberfläche 41 und eine untere Oberfläche 42 umfasst. Der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 überlappt und fixiert die Kühlerplatte 30, wobei die untere Oberfläche 42 in Kontakt mit der Kühlerplatte 30 kommt. Ein Durchgangsloch 43, das den sich auf der unteren Oberflächenseite befindlichen Leitungsrahmen 40 von der oberen Oberfläche 41 zu der unteren Oberfläche 42 durchdringt, ist bei einer Position ausgebildet, bei der der sich auf der unteren Oberflächenseite befindliche Leitungsrahmen 40 die Kühlerplatte 30 überlappt, wobei eine Öffnungsfläche des Durchgangsloches 43 bei der unteren Oberfläche 42 größer ist als eine Öffnungsfläche des Durchgangsloches 43 bei der oberen Oberfläche 41.

Claims (7)

  1. Leitungsrahmen (40) mit einer Kühlerplatte (30), bei dem ein Halbleiterchip (50) anzubringen ist, wobei der Leitungsrahmen (40) mit der Kühlerplatte (30) aufweist: eine Kühlerplatte (30); und einen Leitungsrahmen (40), der eine Oberfläche (41) und eine andere Oberfläche (42), die zu der einen Oberfläche (41) entgegengesetzt ist, aufweist, wobei der Leitungsrahmen (40) die Kühlerplatte (30) mit der anderen Oberfläche (42), die einen Kontakt mit der Kühlerplatte (30) herstellt, überlappt und fixiert, ein Durchgangsloch (43), das den Leitungsrahmen (40) von der einen Oberfläche (41) zu der anderen Oberfläche (42) durchdringt, bei einer Position ausgebildet ist, bei der der Leitungsrahmen (40) die Kühlerplatte (30) überlappt, wobei die Öffnungsfläche des Durchgangsloches (43) bei der anderen Oberfläche (42) größer als die Öffnungsfläche des Durchgangsloches (43) bei der einen Oberfläche (41) ist, und ein Grundierungsharz (62) an eine innere Oberfläche des Durchgangsloches (43), das in dem Leitungsrahmen (40) ausgebildet ist, aufgebracht ist.
  2. Leitungsrahmen (40) mit einer Kühlerplatte (30), bei dem ein Halbleiterchip (50) anzubringen ist, wobei der Leitungsrahmen (40) mit der Kühlerplatte (30) aufweist: eine Kühlerplatte (30); und einen Leitungsrahmen (40), der eine Oberfläche (41) und eine andere Oberfläche (42), die zu der einen Oberfläche (41) entgegengesetzt ist, aufweist, wobei der Leitungsrahmen (40) die Kühlerplatte (30) mit der anderen Oberfläche (42), die einen Kontakt mit der Kühlerplatte (30) herstellt, überlappt und fixiert, ein Durchgangsloch (43), das den Leitungsrahmen (40) von der einen Oberfläche (41) zu der anderen Oberfläche (42) durchdringt, bei einer Position ausgebildet ist, bei der der Leitungsrahmen (40) die Kühlerplatte (30) überlappt, wobei die Öffnungsfläche des Durchgangsloches (43) bei der anderen Oberfläche (42) größer als die Öffnungsfläche des Durchgangsloches (43) bei der einen Oberfläche (41) ist, ein konkaver Abschnitt (44) auf der anderen Oberfläche (42) bei der Position ausgebildet ist, bei der der Leitungsrahmen (40) die Kühlerplatte (30) überlappt, und das Durchgangsloch (43) bei einer Bodenoberfläche des konkaven Abschnitts (44) geöffnet ist.
  3. Halbleitervorrichtung (10) mit: dem Leitungsrahmen (40) mit der Kühlerplatte (30) nach Anspruch 1 oder 2; einem Halbleiterchip (50), der bei dem Leitungsrahmen (40) mit der Kühlerplatte (30) angebracht ist; und einem Versiegelungsharz (60), das den Halbleiterchip (50) und den Leitungsrahmen (40) versiegelt, wobei das Versiegelungsharz (60) in das Durchgangsloch (43) eingefüllt ist.
  4. Verfahren zum Herstellen eines Leitungsrahmens (40) mit einer Kühlerplatte (30), bei dem ein Halbleiterchip (50) anzubringen ist, wobei das Verfahren umfasst: Ausbilden eines Durchgangsloches (43), das den Leitungsrahmen (40) von einer Oberfläche (41) zu einer anderen Oberfläche (42) des Leitungsrahmens (40) durchdringt, sodass die Öffnungsfläche des Durchgangsloches (43) bei der anderen Oberfläche (42) größer als die Öffnungsfläche des Durchgangsloches (43) bei der einen Oberfläche (41) ist, wobei die andere Oberfläche (42) zu der einen Oberfläche (41) entgegengesetzt ist; Aufbringen eines Grundierungsharzes (62) bei einer inneren Oberfläche des Durchgangsloches (43), das in dem Leitungsrahmen (40) ausgebildet ist; und Fixieren des Leitungsrahmens (40), in dem das Durchgangsloch (43) ausgebildet ist, an die Kühlerplatte (30), indem der Leitungsrahmen (40) und die Kühlerplatte (30) derart überlappt werden, dass die andere Oberfläche (42) in Kontakt mit der Kühlerplatte (30) kommt und das Durchgangsloch (43) durch die Kühlerplatte (30) bei der anderen Oberfläche (42) geschlossen wird.
  5. Verfahren zum Herstellen eines Leitungsrahmens (40) mit einer Kühlerplatte (30), bei dem ein Halbleiterchip (50) anzubringen ist, wobei das Verfahren umfasst: Ausbilden eines Durchgangsloches (43), das den Leitungsrahmen (40) von einer Oberfläche (41) zu einer anderen Oberfläche (42) des Leitungsrahmens (40) durchdringt, sodass die Öffnungsfläche des Durchgangsloches (43) bei der anderen Oberfläche (42) größer als die Öffnungsfläche des Durchgangsloches (43) bei der einen Oberfläche (41) ist, wobei die andere Oberfläche (42) zu der einen Oberfläche (41) entgegengesetzt ist, wobei das Ausbilden des Durchgangsloches (43) ein Ausbilden eines konkaven Abschnitts (44) auf der anderen Oberfläche (42) bei einer Position, bei der der Leitungsrahmen (40) die Kühlerplatte (30) zu überlappen hat, und ein Ausbilden des Durchgangsloches (43) bei einer Bodenoberfläche des konkaven Abschnitts (44) umfasst; und Fixieren des Leitungsrahmens (40), in dem das Durchgangsloch (43) ausgebildet ist, an die Kühlerplatte (30), indem der Leitungsrahmen (40) und die Kühlerplatte (30) derart überlappt werden, dass die andere Oberfläche (42) in Kontakt mit der Kühlerplatte (30) kommt und das Durchgangsloch (43) durch die Kühlerplatte (30) bei der anderen Oberfläche (42) geschlossen wird.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung (10), wobei das Verfahren umfasst: Anbringen eines Halbleiterchips (50) an den Leitungsrahmen (40) mit der Kühlerplatte (30), der durch das Verfahren gemäß Anspruch 4 oder 5 hergestellt wird.
  7. Verfahren zum Herstellen der Halbleitervorrichtung (10) nach Anspruch 6, wobei das Verfahren ferner umfasst: Versiegeln des Halbleiterchips (50) und des Leitungsrahmens (40) durch ein Versiegelungsharz (60), wobei das Versiegelungsharz (60) in das Durchgangsloch (43) bei der Versiegelung eingefüllt wird.
DE102015103897.8A 2014-03-18 2015-03-17 Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE102015103897B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014054403A JP5910653B2 (ja) 2014-03-18 2014-03-18 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
JP2014-054403 2014-03-18

Publications (2)

Publication Number Publication Date
DE102015103897A1 DE102015103897A1 (de) 2015-09-24
DE102015103897B4 true DE102015103897B4 (de) 2020-01-09

Family

ID=54053771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015103897.8A Expired - Fee Related DE102015103897B4 (de) 2014-03-18 2015-03-17 Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9214418B2 (de)
JP (1) JP5910653B2 (de)
CN (1) CN105047635B (de)
DE (1) DE102015103897B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565542B2 (ja) * 2015-09-25 2019-08-28 トヨタ自動車株式会社 半導体装置
US10083899B2 (en) 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
CN107180799A (zh) * 2017-04-26 2017-09-19 东莞市柏尔电子科技有限公司 一种大功率三极管的封装基板
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7388912B2 (ja) 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010208A (ja) 2007-06-28 2009-01-15 Mitsui High Tec Inc 複合リードフレーム及びこの複合リードフレームを用いた半導体装置
US20100123156A1 (en) 2008-11-18 2010-05-20 Seoul Semiconductor Co., Ltd. Light emitting device
JP2011151102A (ja) 2010-01-20 2011-08-04 Apic Yamada Corp リードフレーム及びリードフレームの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
EP1652227A2 (de) * 2003-06-25 2006-05-03 Advanced Interconnect Technologies Limited Anschlusskamm-geroutete chip-kontaktstellen für halbleiter-kapselungen
JP4450031B2 (ja) 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
JP5286948B2 (ja) * 2008-06-04 2013-09-11 株式会社デンソー 基板および電子装置の製造方法
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
CN103515340B (zh) * 2012-06-29 2016-09-07 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
JP2014054403A (ja) 2012-09-13 2014-03-27 Panasonic Corp 洗濯機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010208A (ja) 2007-06-28 2009-01-15 Mitsui High Tec Inc 複合リードフレーム及びこの複合リードフレームを用いた半導体装置
US20100123156A1 (en) 2008-11-18 2010-05-20 Seoul Semiconductor Co., Ltd. Light emitting device
JP2011151102A (ja) 2010-01-20 2011-08-04 Apic Yamada Corp リードフレーム及びリードフレームの製造方法

Also Published As

Publication number Publication date
US9214418B2 (en) 2015-12-15
US20150270204A1 (en) 2015-09-24
CN105047635A (zh) 2015-11-11
CN105047635B (zh) 2018-01-12
JP5910653B2 (ja) 2016-04-27
JP2015177149A (ja) 2015-10-05
DE102015103897A1 (de) 2015-09-24

Similar Documents

Publication Publication Date Title
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE102011077543B4 (de) Halbleitervorrichtung
DE102012206596B4 (de) Halbleitervorrichtung
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102015210603B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102011003205B4 (de) Halbleitervorrichtungsmodul
DE102015115999B4 (de) Elektronische Komponente
DE112012005920T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112016005508B4 (de) Halbleitereinrichtung
DE112015007169T5 (de) Halbleitermodul
DE102011053519A1 (de) Elektronisches Bauelement
DE102017207192A1 (de) Halbleitervorrichtung, Herstellungsverfahren und leitfähiges Säulenelement
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013225135A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102013215392A1 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102015223300B4 (de) Halbleitervorrichtung
DE102015216779B4 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R020 Patent grant now final
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee