JP5286948B2 - 基板および電子装置の製造方法 - Google Patents
基板および電子装置の製造方法 Download PDFInfo
- Publication number
- JP5286948B2 JP5286948B2 JP2008146558A JP2008146558A JP5286948B2 JP 5286948 B2 JP5286948 B2 JP 5286948B2 JP 2008146558 A JP2008146558 A JP 2008146558A JP 2008146558 A JP2008146558 A JP 2008146558A JP 5286948 B2 JP5286948 B2 JP 5286948B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- primer
- mold resin
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
ここで、請求項4に記載の発明のように、溝(2)の開口形状は、十字形状の溝が1方向に配列されて連なったものにでき、また、請求項5に記載の発明のように、溝(2)は、同方向に沿って並列する2本以上の溝の集合体よりなるものにできる。
図1は、本発明の第1実施形態に係る電子装置100を示す図であり、(a)は概略断面図、(b)は(a)中の下方から見たときの概略平面図であり、(c)は(b)中のA部拡大図である。
図3は、本発明の第2実施形態に係る溝2の開口形状のバリエーションを示す概略平面図である。上記第1実施形態との相違点を中心に述べる。上記第1実施形態では、溝2の開口形状すなわちリードフレーム50の一面50aの上方から見た溝2の平面形状は、1本の線状の溝であった。
図4は、本発明の第3実施形態に係る電子装置を示す概略断面図である。本実施形態は、上記第1実施形態に示した電子装置を一部変形したところが相違するものであり、その相違点を中心に述べる。
なお、上記図1や図4に示される電子装置は、リードフレーム50の両面50a、50bにてモールド樹脂70で封止される部位が存在するものであるため、当該両面50a、50bにプライマー90を配置していた。しかし、このリードフレームとしては、一面が電子部品を搭載する部品搭載面であり当該部品搭載面がモールド樹脂で封止されるものであればよい。
2 溝
20 第1の電子部品
30 第2の電子部品
50 基板としてのリードフレーム
50a リードフレームの一面
50b リードフレームの他面
70 モールド樹脂
90 プライマー
Claims (9)
- 一面(50a)に電子部品(20、30)が搭載され、前記一面(50a)がモールド樹脂(70)で封止される基板であって、
前記一面(50a)とは反対側の他面(50b)から前記一面(50a)に貫通する貫通穴(1)が設けられており、
前記一面(50a)のうち前記モールド樹脂(70)で封止される部位には、溝(2)が設けられており、
この溝(2)は、前記一面(50a)にて前記一面(50a)における前記貫通穴(1)の開口部まで延びて当該開口部に連通しており、
前記モールド樹脂(70)と当該基板との密着性を確保するためのプライマー(90)が前記他面(50b)に設けられており、
さらに、前記プライマー(90)は、前記貫通穴(1)および前記溝(2)内に行き渡って存在していることを特徴とする基板。 - 前記一面(50a)における前記モールド樹脂(70)で封止される部位のうち前記溝(2)以外の部位に、ワイヤ(60)が接続されていることを特徴とする請求項1に記載の基板。
- 前記一面(50a)における前記モールド樹脂(70)で封止される部位のうち前記ワイヤ(60)が跨いでいる部位に、前記溝(2)が設けられていることを特徴とする請求項2に記載の基板。
- 前記溝(2)の開口形状は、十字形状の溝が1方向に配列されて連なったものであることを特徴とする請求項1ないし3のいずれか1つに記載の基板。
- 前記溝(2)は、同方向に沿って並列する2本以上の溝の集合体よりなることを特徴とする請求項1ないし3のいずれか1つに記載の基板。
- 基板(50)の一面(50a)に電子部品(20、30)を搭載した後、前記電子部品(20、30)とともに前記基板(50)の前記一面(50a)をモールド樹脂(70)で封止してなる電子装置の製造方法において、
前記基板(50)の前記一面(50a)とは反対側の他面(50b)に、当該他面(50b)から前記一面(50a)に貫通する貫通穴(1)を設け、
前記基板(50)の前記一面(50a)のうち前記モールド樹脂(70)で封止される部位に溝(2)を設けるとともに、前記溝(2)を、前記一面(50a)における前記貫通穴(1)の開口部まで延びて当該開口部に連通したものとして形成し、
次に、前記モールド樹脂(70)と前記基板(50)との密着性を確保するためのプライマー(90)を、前記基板(50)の前記他面(50b)側から前記貫通穴(1)に供給することにより、前記プライマー(90)を、前記貫通穴(1)を介して前記基板(50)の前記一面(50a)側へ移し、前記プライマー(90)の表面張力によって前記溝(2)内に行き渡らせ、
その後、前記基板(50)の前記一面(50a)を前記モールド樹脂(70)で封止することを特徴とする電子装置の製造方法。 - 前記溝(2)の開口形状を、十字形状の溝が1方向に配列されて連なったものとして形成することを特徴とする請求項6に記載の電子装置の製造方法。
- 前記溝(2)を、同方向に沿って並列する2本以上の溝の集合体よりなるものとして形成することを特徴とする請求項6に記載の電子装置の製造方法。
- 前記モールド樹脂(70)による封止工程では、前記基板(50)の前記他面(50b)も前記モールド樹脂(70)によって封止するものであり、
前記プライマー(90)を、前記基板(50)の前記他面(50b)側から当該他面(50b)のうち前記モールド樹脂(70)で封止される部位および前記貫通穴(1)に供給することを特徴とする請求項6ないし8のいずれか1つに記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146558A JP5286948B2 (ja) | 2008-06-04 | 2008-06-04 | 基板および電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146558A JP5286948B2 (ja) | 2008-06-04 | 2008-06-04 | 基板および電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295712A JP2009295712A (ja) | 2009-12-17 |
JP5286948B2 true JP5286948B2 (ja) | 2013-09-11 |
Family
ID=41543655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008146558A Expired - Fee Related JP5286948B2 (ja) | 2008-06-04 | 2008-06-04 | 基板および電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5286948B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5910653B2 (ja) * | 2014-03-18 | 2016-04-27 | トヨタ自動車株式会社 | 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5854658A (ja) * | 1981-09-28 | 1983-03-31 | Nec Corp | 半導体装置 |
JPS59219947A (ja) * | 1983-05-30 | 1984-12-11 | Sumitomo Electric Ind Ltd | プラスチツク封止型半導体装置用リ−ドフレ−ム |
JPS6354733A (ja) * | 1986-08-26 | 1988-03-09 | Oki Electric Ind Co Ltd | 半導体装置の樹脂封止方法 |
JPS63239967A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
JPH01120343U (ja) * | 1988-02-09 | 1989-08-15 | ||
JPH05291467A (ja) * | 1992-04-08 | 1993-11-05 | Hitachi Ltd | リードフレームおよび半導体装置 |
JPH07153896A (ja) * | 1993-11-29 | 1995-06-16 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
JPH08153738A (ja) * | 1994-11-29 | 1996-06-11 | Toshiba Corp | 半導体装置の製造方法 |
JP2000183237A (ja) * | 1998-12-10 | 2000-06-30 | Sony Corp | 半導体装置、プリント配線板及びその製造方法 |
JP3062691B1 (ja) * | 1999-02-26 | 2000-07-12 | 株式会社三井ハイテック | 半導体装置 |
JP3895570B2 (ja) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2007123571A (ja) * | 2005-10-28 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置用リードフレームおよび半導体装置用パッケージならびに半導体装置用パッケージの製造方法 |
JP5224665B2 (ja) * | 2006-08-25 | 2013-07-03 | パナソニック株式会社 | リードフレームおよびパッケージ部品および半導体装置およびパッケージ部品の製造方法 |
JP2008085135A (ja) * | 2006-09-28 | 2008-04-10 | Epson Imaging Devices Corp | 実装構造体、電気光学装置及び電子機器。 |
-
2008
- 2008-06-04 JP JP2008146558A patent/JP5286948B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009295712A (ja) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6444707B2 (ja) | 電子部品、その製造方法及び製造装置 | |
US20120025375A1 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JP2005277356A (ja) | 回路装置 | |
US20160043024A1 (en) | Printed wiring board and semiconductor package | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JP2010272556A (ja) | モールドパッケージおよびその製造方法 | |
US8513786B2 (en) | Pre-bonded substrate for integrated circuit package and method of making the same | |
US9426887B2 (en) | Wiring board and electronic device using the same | |
JP2016039302A (ja) | プリント配線板とその製造方法および半導体パッケージ | |
JP5286948B2 (ja) | 基板および電子装置の製造方法 | |
KR20150031029A (ko) | 반도체 패키지 및 그 제조 방법 | |
WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP3691335B2 (ja) | 回路装置の製造方法 | |
JP5556007B2 (ja) | 電子装置 | |
JP2006191143A (ja) | 半導体装置 | |
US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
US9401345B2 (en) | Semiconductor device package with organic interposer | |
JP2011003818A (ja) | モールドパッケージ | |
JP2015018934A (ja) | プリント基板およびその製造方法 | |
JP7477154B2 (ja) | 回路装置 | |
TWI491001B (zh) | 積體電路總成 | |
JP2007250675A (ja) | 回路基板及び半導体装置 | |
JP4863836B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5286948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |