JP2000183237A - 半導体装置、プリント配線板及びその製造方法 - Google Patents

半導体装置、プリント配線板及びその製造方法

Info

Publication number
JP2000183237A
JP2000183237A JP10351601A JP35160198A JP2000183237A JP 2000183237 A JP2000183237 A JP 2000183237A JP 10351601 A JP10351601 A JP 10351601A JP 35160198 A JP35160198 A JP 35160198A JP 2000183237 A JP2000183237 A JP 2000183237A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
printed wiring
groove
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10351601A
Other languages
English (en)
Inventor
Mitsuru Mura
満 村
Masuo Kato
益雄 加藤
Masaru Sasaki
大 佐々木
Masami Tsurumi
正美 鶴見
Tsutomu Sakurai
勉 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10351601A priority Critical patent/JP2000183237A/ja
Publication of JP2000183237A publication Critical patent/JP2000183237A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 接着用樹脂が半導体チップ周辺から広がるこ
とを防止することにより、より高密度な実装を可能とす
る半導体装置を提供する。 【解決手段】 プリント配線板5上には、所定の配線パ
ターン3が形成されている。配線パターン3における半
導体チップ1の搭載領域近傍には、接着用樹脂を流すた
めの溝部6が形成されている。溝部6は、半導体チップ
の搭載領域から放射状に延出する延出部8を有してお
り、延出部8の溝の底部には、プリント配線板5を貫通
する貫通穴7が形成されている。配線パターン3上に
は、突起電極であるバンプ2を介して半導体チップ1が
実装されている。このバンプ2と配線パターン3との間
の接続部を含む領域には、絶縁性接着樹脂4が供給され
ている。この絶縁性接着樹脂4は、溝部6及び貫通穴7
に流れ込んでいる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線板に
半導体チップを実装してなる半導体装置及びその製造方
法に関する。
【0002】
【従来の技術】図2(a)は、従来の半導体装置を示す
平面図であり、図2(b)は、図2(a)に示す半導体
装置の断面図である。この半導体装置は、プリント配線
板15に半導体チップ11をフリップチップ実装したも
のである。
【0003】まず、図2(b)に示すように、プリント
配線板15における配線パターン13を含む半導体チッ
プ搭載領域に、接着用の樹脂(例えば、エポキシ系の絶
縁樹脂)14を供給する。接着用樹脂の供給方法として
は、シリンジを用いたディスペンス法やスクリーンマス
クを用いた印刷法などが挙げられる。
【0004】次いで、ボンディングツールと呼ばれる吸
着機能と加圧・加熱機能を具備したツール(図示せず)
を用いて、被実装面にバンプ12を有する半導体チップ
11の被実装面の反対側の面を吸着し、半導体チップ1
1のバンプ12とプリント配線板15の配線パターン1
3とを相対的に位置あわせを行ないつつ、プリント配線
板15に半導体チップ11を加圧した状態で加熱する。
これにより、接着用樹脂14を硬化させて半導体チップ
11をプリント配線板15に接着固定する。
【0005】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、図2(a)に示すように、接着用樹脂
14が供給されたプリント配線板15に、ボンディング
ツールで半導体チップ11を加圧した際に、接着用樹脂
14が半導体チップ11により押し広げられるため、隣
接する部品実装のための配線パターンに押し広げられた
接着用樹脂14が付着してしまい、この接着用樹脂によ
りその配線パターンに接続不良が起こるという問題があ
る。
【0006】そのために、半導体チップ11が実装され
る部分からその周辺の接着用樹脂が広がる範囲に、素子
を実装しない空白領域(いわゆる逃げの領域)を設ける
必要が有る。このような空白領域を設けると、素子の実
装間隔を狭くして実装するいわゆる高密度実装ができな
くなるという問題となる。
【0007】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、接着用樹脂が半導体チッ
プ周辺から広がることを防止することにより、より高密
度な実装を可能とする半導体装置、プリント配線板及び
その製造方法を提供することにある。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るプリント配線板は、半導体チップを実
装するためのプリント配線板であって、前記半導体チッ
プを実装する部分に形成された、該半導体チップを実装
するための樹脂を流し込む溝部と、を具備することを特
徴とする。
【0009】上記プリント配線板では、半導体チップを
実装する部分に溝部を形成しているため、溝部によって
樹脂の流れを制御でき、半導体チップの外周全域にのみ
確実にフイレットを形成できるとともに、半導体チップ
の外形よりも外側に接続用の樹脂が流出することを防止
できる。これにより、隣接する電子部品との距離を詰め
て実装することが可能となり、高密度な部品実装が可能
となる。
【0010】また、上記プリント配線板において、前記
溝部は、前記半導体チップを実装する部分から放射状に
延出する溝部分を有することが好ましい。また、前記溝
部は、前記プリント配線板を貫通する少なくとも一つの
貫通穴を有することが好ましい。これにより、貫通穴が
上部に開いたテーパー形状となるので、より容易に接着
樹脂が流れ込み易くなるとともに、裏面に近い部分の穴
径が小さいために接着樹脂の表面張力によってプリント
配線板の裏面に流出することを防止できる。
【0011】また、上記プリント配線板において、前記
溝部は、前記プリント配線板を貫通する少なくとも一つ
の貫通穴を有し、この貫通穴は、前記半導体チップの実
装面からその裏面に向って縮径する形状を有することが
好ましい。
【0012】本発明に係るプリント配線板の製造方法
は、半導体チップを実装するためのプリント配線板の製
造方法であって、前記半導体チップを実装する部分を選
択的にエッチングすることにより、該半導体チップを実
装するための樹脂を流し込む溝部を形成する工程を具備
することを特徴とする。
【0013】本発明に係る半導体装置は、プリント配線
板上に半導体チップを搭載して形成される半導体装置で
あって、前記プリント配線板上に形成された配線パター
ンと、前記配線パターン上に導電部材を介して搭載され
た半導体チップと、前記プリント配線板に形成され、前
記半導体チップの搭載領域に形成された溝部と、前記半
導体チップと前記プリント配線板との間かつ前記溝部内
に配置された樹脂と、を具備することを特徴とする。ま
た、前記溝部は、前記搭載領域から放射状に延出するよ
うに形成されていることが好ましい。また、前記溝部
は、前記プリント配線板を貫通する少なくとも一つの貫
通穴を有し、この貫通穴は、前記半導体チップの実装面
からその裏面に向って縮径する形状を有することが好ま
しい。
【0014】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図1(a)は、本発明の
実施の形態による半導体装置を示す平面図であり、図1
(b)は、図1(a)に示す1b−1b線に沿った断面
図である。この半導体装置は、プリント配線板5上に半
導体チップ1をフリップチップ実装したものである。
【0015】プリント配線板5上には所定の配線パター
ン3が形成されている。配線パターン3における半導体
チップ1の搭載領域(半導体チップの外周部分)には、
絶縁性接着樹脂4を流し込むための溝部6が形成されて
いる。ここで、溝部6の形状は、半導体チップ1の搭載
領域を包含する形状であれば、特に制限されない。ま
た、溝部6の幅は、例えば1mm程度が好ましく、溝部
6の深さDは、0.1mm程度が好ましい。
【0016】溝部6は、半導体チップ1の搭載領域から
放射状に(半導体チップの対角線の延長上)延出する延
出部8を有しており、延出部8の溝の底部には、プリン
ト配線板5を貫通する貫通穴7(図1(b)では4つ)
が形成されている。
【0017】配線パターン3上には、突起電極であるバ
ンプ2を介して半導体チップ1が実装されている。この
バンプ2と配線パターン3との間の接続部を含む領域に
は、絶縁性接着樹脂4が供給されている。この絶縁性接
着樹脂4は、溝部6及び貫通穴7に流れ込んでいる。こ
のように半導体装置が構成されている。
【0018】溝部6の形成方法としては、溝部6となる
部分を、プリント配線板作製後に形成する方法と、あら
かじめプリント配線板の作製の際にパターニングにより
形成する方法とがある。プリント配線板作製後に溝部6
を形成する方法では、作製されたプリント配線板の溝部
6形成部分の絶縁層を通常のエッチング法やエンドミル
などの機械加工により選択的に除去する。
【0019】一方、あらかじめプリント配線板の作製の
際にパターニングにより形成する方法では、例えばビル
ドアップ工法による絶縁層の形成工程において、溝部に
対応する部分に開口部を有するスクリーンマスクを用い
て液状感光性樹脂をスクリーン印刷して絶縁層を形成す
る。
【0020】延出部8に形成された貫通穴7は、一般的
なドリルによって形成しても良く、レーザー光によって
形成しても良い。なお、上記のような形状の溝部6の場
合には、例えば貫通穴の径が1mmであることが好まし
い。また、貫通穴7は、半導体チップ1の実装面からそ
の裏面に向って縮径する形状を有することが好ましい。
このように、貫通穴7が上部に開いたテーパー形状であ
ると、より容易に接着樹脂が流れ込み易くなるととも
に、裏面に近い部分の穴径が小さいために接着樹脂の表
面張力によってプリント配線板5の裏面に流出すること
を防止できる。
【0021】次に、この半導体装置の製造方法におい
て、プリント配線板に半導体チップを実装する工程につ
いて説明する。まず、プリント配線板5に接着用の樹脂
(例えば、エポキシ系の絶縁樹脂)を半導体チップ1が
実装される搭載領域の中央付近にシリンジを用いたディ
スペンス法により供給する。
【0022】供給する樹脂の量は、半導体チップ1とプ
リント配線板5との間のギャップを充填し、かつ半導体
チップ1外周に充分なフイレットを形成できる量とす
る。その充分な樹脂の量とは、樹脂の供給が半導体チッ
プの中央付近であるため、半導体チップを実装する際に
樹脂は円状に押し広げられるため、半導体チップ1とプ
リント配線板5との間のギャップを充填する量と、半導
体チップ1に外接する円に相当する樹脂量の合計量とな
る。
【0023】次いで、ボンディングツールと呼ばれる吸
着機能と加圧・加熱機能を具備したツール(図示せず)
を用いて、被実装面にバンプ2を有する半導体チップ1
の被実装面の反対側の面を吸着し、半導体チップ1のバ
ンプ2とプリント配線板5の配線パターン3とを相対的
に位置合わせを行ないつつ、プリント配線板5に半導体
チップ1を加圧した状態で加熱する。これにより、絶縁
性接着樹脂4を硬化させて半導体チップ1をプリント配
線板5に接着固定する。
【0024】この実装の際に、半導体チップ1の中央付
近に供給された絶縁性接着樹脂4が同心円状に押し広げ
られるて行く過程において、樹脂が徐々に広がって行き
半導体チップ1に内接する状態となる。従来は、本実施
の形態のような樹脂の流れを制御する溝部が無いため、
前述のように充分な樹脂量を供給して半導体チップ1を
実装した場合には、半導体チップ1の外接円の形状とな
るように樹脂が流れる。
【0025】本実施の形態による半導体装置において
は、溝部6に絶縁性接着樹脂4が流れ込み始める。さら
に、半導体チップ1をプリント配線板5に対して加圧す
ると、樹脂4は半導体チップ1の外側に流れようとする
が、溝部6に樹脂4が流れこむため、溝部6よりも外側
には流出しない。また、樹脂4の流れは、溝部6に沿っ
て半導体チップ1の角部方向に流れ、半導体チップ1の
中央付近から同心円状に広がって来た樹脂とともに、半
導体チップ1の対角線方向の延出部8に流出する。さら
に、樹脂4が多く流出してくる場合には、溝部6の延出
部8に形成された貫通穴7に流れ落ちる。
【0026】このように半導体チップ実装用の絶縁性接
着樹脂4は、半導体チップ1の中央付近から徐々に同心
円状に押し広げられて行くが、半導体チップ1の外周に
設けられた溝部6によって樹脂流動が制御されるため、
溝部6以外の部分には広がることが無くなる。これによ
り、隣接する部品実装のための配線パターンに絶縁性接
着樹脂が付着することを防止し、この絶縁性接着樹脂に
よる配線パターンの接続不良を回避することができる。
【0027】また、本実施の形態によれば、半導体チッ
プ1の搭載領域から放射状に延出する溝状の延出部8を
形成し、プリント配線板5を貫通する少なくとも一つの
貫通穴7を有する溝部6を形成している。このため、半
導体チップ1の外周全域にのみ確実にフイレットを形成
できるとともに、半導体チップの外形よりも外側に接続
用の樹脂が流出することを防止できる。
【0028】なお、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
【0029】
【発明の効果】以上説明したように本発明によれば、半
導体チップを実装する部分に溝部を形成している。した
がって、接着用樹脂が半導体チップ周辺から広がること
を防止することができ、より高密度な実装を可能とする
半導体装置、プリント配線板及びその製造方法を提供す
ることができる。
【図面の簡単な説明】
【図1】図1(a)は、本発明の実施の形態による半導
体装置を示す平面図であり、図1(b)は、図1(a)
に示す1b−1b線に沿った断面図である。
【図2】図2(a)は、従来の半導体装置を示す平面図
であり、図2(b)は、図2(a)に示す半導体装置の
断面図である。
【符号の説明】
1…半導体チップ、2…バンプ、3…配線パターン、4
…絶縁性接着樹脂、5…プリント配線板、6…溝部、7
…貫通穴、8…延出部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鶴見 正美 愛知県一宮市高田池尻6番地 ソニー一宮 株式会社内 (72)発明者 櫻井 勉 愛知県額田郡幸田町大字坂崎字雀ヶ入1番 地 ソニー幸田株式会社内 Fターム(参考) 4M109 AA01 BA04 CA06 DA07 DB16

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを実装するためのプリント
    配線板であって、 前記半導体チップを実装する部分に形成された、該半導
    体チップを実装するための樹脂を流し込む溝部と、 を具備することを特徴とするプリント配線板。
  2. 【請求項2】 前記溝部は、前記半導体チップを実装す
    る部分から放射状に延出する溝部分を有することを特徴
    とする請求項1記載のプリント配線板。
  3. 【請求項3】 前記溝部は、前記プリント配線板を貫通
    する少なくとも一つの貫通穴を有することを特徴とする
    請求項1記載のプリント配線板。
  4. 【請求項4】 前記溝部は、前記プリント配線板を貫通
    する少なくとも一つの貫通穴を有し、この貫通穴は、前
    記半導体チップの実装面からその裏面に向って縮径する
    形状を有することを特徴とする請求項1記載のプリント
    配線板。
  5. 【請求項5】 半導体チップを実装するためのプリント
    配線板の製造方法であって、 前記半導体チップを実装する部分を選択的にエッチング
    することにより、該半導体チップを実装するための樹脂
    を流し込む溝部を形成する工程を具備することを特徴と
    するプリント配線板の製造方法。
  6. 【請求項6】 プリント配線板上に半導体チップを搭載
    して形成される半導体装置であって、 前記プリント配線板上に形成された配線パターンと、 前記配線パターン上に導電部材を介して搭載された半導
    体チップと、 前記プリント配線板に形成され、前記半導体チップの搭
    載領域に形成された溝部と、 前記半導体チップと前記プリント配線板との間かつ前記
    溝部内に配置された樹脂と、 を具備することを特徴とする半導体装置。
  7. 【請求項7】 前記溝部は、前記搭載領域から放射状に
    延出するように形成されていることを特徴とする請求項
    6記載の半導体装置。
  8. 【請求項8】 前記溝部は、前記プリント配線板を貫通
    する少なくとも一つの貫通穴を有し、この貫通穴は、前
    記半導体チップの実装面からその裏面に向って縮径する
    形状を有することを特徴とする請求項6記載の半導体装
    置。
JP10351601A 1998-12-10 1998-12-10 半導体装置、プリント配線板及びその製造方法 Pending JP2000183237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10351601A JP2000183237A (ja) 1998-12-10 1998-12-10 半導体装置、プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10351601A JP2000183237A (ja) 1998-12-10 1998-12-10 半導体装置、プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000183237A true JP2000183237A (ja) 2000-06-30

Family

ID=18418381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10351601A Pending JP2000183237A (ja) 1998-12-10 1998-12-10 半導体装置、プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000183237A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127194A (ja) * 1999-10-28 2001-05-11 Sharp Corp フリップチップ型半導体装置及びその製造方法
JP2008053478A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リードフレームおよびパッケージ部品および半導体装置およびパッケージ部品の製造方法
JP2009295712A (ja) * 2008-06-04 2009-12-17 Denso Corp 基板および電子装置の製造方法
JP2010080749A (ja) * 2008-09-26 2010-04-08 Kyocera Corp 回路基板構造及び電子機器
US7696470B2 (en) 2007-07-11 2010-04-13 Oki Semiconductor Co., Ltd. Optical communication module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127194A (ja) * 1999-10-28 2001-05-11 Sharp Corp フリップチップ型半導体装置及びその製造方法
JP2008053478A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リードフレームおよびパッケージ部品および半導体装置およびパッケージ部品の製造方法
US7696470B2 (en) 2007-07-11 2010-04-13 Oki Semiconductor Co., Ltd. Optical communication module
JP2009295712A (ja) * 2008-06-04 2009-12-17 Denso Corp 基板および電子装置の製造方法
JP2010080749A (ja) * 2008-09-26 2010-04-08 Kyocera Corp 回路基板構造及び電子機器

Similar Documents

Publication Publication Date Title
US6153930A (en) Electronic circuit device and method
EP0954020B1 (en) Flip chip bonding lands
JPH05144880A (ja) 配線基板の電極構造
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
JP2000183237A (ja) 半導体装置、プリント配線板及びその製造方法
JP2000232179A (ja) Pga型電子部品用基板、その製造方法及び半導体装置
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
JPH07288375A (ja) 回路基板
JP2005203616A (ja) チップ部品実装構造及びチップ部品実装方法
JPH08181166A (ja) プリント配線板
JP2000164774A (ja) 半導体装置及びその製造方法
JP4314731B2 (ja) ビルドアップ回路基板の製造方法
JP3392337B2 (ja) はんだ印刷用マスクおよびその製造方法
JPH04255291A (ja) 印刷配線板
JP2002374060A (ja) 電子回路板
JPH05121868A (ja) プリント基板に対する電子部品の半田付け実装方法
JPH05144879A (ja) チツプ部品取付構造
JPH08213747A (ja) 表面実装部品の実装方法
JP3223592B2 (ja) 基板上でのバンプ電極の形成方法
JP2023518177A (ja) プリント回路基板
JP2023022607A (ja) 回路基板構造及び回路基板の製造方法
JP2006005112A (ja) 半導体装置およびこれに用いる回路基板
JPH04368196A (ja) プリント基板
JPH0997970A (ja) プリント基板およびその製造方法
JPH11340617A (ja) 電子部品実装方法