JP2023022607A - 回路基板構造及び回路基板の製造方法 - Google Patents

回路基板構造及び回路基板の製造方法 Download PDF

Info

Publication number
JP2023022607A
JP2023022607A JP2021127581A JP2021127581A JP2023022607A JP 2023022607 A JP2023022607 A JP 2023022607A JP 2021127581 A JP2021127581 A JP 2021127581A JP 2021127581 A JP2021127581 A JP 2021127581A JP 2023022607 A JP2023022607 A JP 2023022607A
Authority
JP
Japan
Prior art keywords
circuit board
solder
land pattern
land
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021127581A
Other languages
English (en)
Inventor
仁智 大久保
Kimitomo Okubo
久志 齋藤
Hisashi Saito
賢一 齋藤
Kenichi Saito
敦 北井
Atsushi Kitai
正裕 沖野
Masahiro Okino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2021127581A priority Critical patent/JP2023022607A/ja
Publication of JP2023022607A publication Critical patent/JP2023022607A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】スタンドオフを有する露出パッド付き部品を実装する回路基板において、はんだ接合性を向上させることが可能な回路基板構造を提供する。【解決手段】露出パッドを有する実装部品を搭載する回路基板構造であって、回路基板と、回路基板上面に設けられ、露出パッドとはんだを介して接続されかつ回路基板に設けられた貫通ビアを介して裏面にまで延在しているランドパターンと、ランドパターンの上に形成されたソルダーレジスト層と、を有する。ソルダーレジスト層は、ランドパターンの上面を島状に露出しかつ互いに離間した複数のランド開口を有する。【選択図】図1

Description

本発明は、露出パッドを有する部品を実装する回路基板構造及びかかる回路基板構造の製造方法に関する。
ICチップを収容したICパッケージがマウントされている回路基板では、ICパッケージのリードと回路基板のランドとの電気的な接続が、はんだによって行われている。QFP(Quad Flat Package)のようなICパッケージには、その下面、すなわちマウント面にE-PAD(Exposed Pad)と呼ばれる部品側の露出パッドが設けられている場合がある。このような場合に、ランドからICパッケージの下面までの高さ、すなわち、スタンドオフ高さを確保してはんだ接合を確実に行えるようにするため、露出パッドの露出部位とソルダーレジスト層上に跨ってはんだを設けた回路基板構造が提案されている。この回路基板構造によれば、基板側のパッドを囲うソルダーレジスト上にもはんだ印刷をすることにより、はんだ融解時にソルダーレジスト上のはんだを基板側のパッドに凝集させ、はんだ高さを稼ぐことができる(例えば、特許文献1)。
特開2019-29517号公報
E-PAD付きのICパッケージを搭載する場合、リードを接続する周辺端子パッドとE-PADにはんだ接続する基板側のパッド(例えば、基板側のサーマルパッド)とに同じ厚みのはんだを印刷しても、スタンドオフによってはんだ印刷後の部品マウント時にE-PADとはんだが接触しない場合があり、接合不良が生じる場合がある。
従来、接合性向上のため、はんだ印刷に使用するメタルマスクの開口調整や厚みの変更が行われている。しかし、スタンドオフを確保するためにメタルマスクの厚さを厚いものに変更すると、はんだ印刷後、部品マウント時の押し込みにより周辺端子がはんだに入り込み、E-PADとのスタンドオフ値が縮まるが、その一方で、はんだ量も増えることになる。このため、基板に搭載される他の狭小部品や小型部品についてもはんだ量が過多となり、はんだ溶解時に挙動が不安定になり、実装不具合となりやすい。
また、近年、メタルマスクについてエッチング加工の向上がなされ、厚みを部分的に変えたものも加工できるようになった。しかし、一般的なメタルマスクに比べ、加工時間もかかり、高価である。
また、E-PADは、基板内の多層のベタパターンへ放熱させるため、サーマルビアを有する基板側のサーマルパッドに接合される。しかし、サーマルビアの上にステンシル(メタルマスク)ではんだ印刷を行う場合、はんだ融解後にサーマルビアへはんだが流れ込み、接合に必要なはんだ量が不足して接合不良を招く場合があった。
また、上記従来技術のように、ソルダーレジスト上に広くはんだ印刷を行った場合、ソルダーレジスト上の全てのはんだが基板側のパッドに凝集されるのではなく、一部がはんだボールとして残ってしまい、短絡等の不具合が発生する虞があるという問題があった。
本発明は上記問題点に鑑みてなされたものであり、スタンドオフを有する露出パッド付き部品を実装する回路基板において、はんだ接合性を向上させることが可能な回路基板構造を提供することを目的とする。
本発明に係る回路基板構造は、露出パッドを有する実装部品を搭載する回路基板構造であって、回路基板と、前記回路基板上面に設けられ、前記露出パッドとはんだを介して接続されかつ前記回路基板に設けられた貫通ビアを介して裏面にまで延在しているランドパターンと、前記ランドパターンの上に形成されたソルダーレジスト層と、を有し、前記ソルダーレジスト層は、前記ランドパターンの上面を島状に露出しかつ互いに離間した複数のランド開口を有することを特徴とする。
また、本発明に係る回路基板の製造方法は、露出パッドを有する実装部品を搭載する回路基板の製造方法であって、回路基板に貫通ビアと、前記貫通ビアを介して前記回路基板の裏面まで延在するランドパターンと、を形成するステップと、前記ランドパターン上に、前記ランドパターンの上面を島状に露出しかつ互いに離間した複数のランド開口を有するソルダーレジスト層を形成するステップと、を含むことを特徴とする。
本発明によれば、スタンドオフを有する露出パッド付き部品を実装する回路基板において、はんだ接合性を向上させることが可能となる。
実施例1の回路基板構造の構成を示す平面である。 図1の回路基板にE-PAD付き部品を実装した状態を示す平面である。 図2の一部についての断面図である。 実施例1の回路基板構造に対応するメタルマスクを示す平面図である。 実施例1の回路基板構造の製造方法を示すフロー図である。 島状領域を有しない比較例の回路基板にはんだ印刷を行った際のはんだ形状を示す断面図である。 島状領域を有する回路基板にはんだ印刷を行った際のはんだ形状を示す断面図である。 比較例の回路基板にスタンドオフを有するE-PAD付き部品を実装した際のはんだ接合例を示す断面図である。 実施例2のメタルマスクを示す平面図である。 変形例の回路基板構造の構成を示す平面である。 変形例の回路基板構造に対応するメタルマスクを示す平面図である。
以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
図1は、実施例1の回路基板100の素子搭載面の一部を示す平面である。ここでは、露出パッドを有する部品(例えば、E-PAD付きのICパッケージ)が搭載される前の状態の回路基板100の素子搭載面の一部を上面視した回路基板構造を示している。
回路基板100は、平面状の基板に、放熱のために設けられた基板側のサーマルパッドからなるランドパターン11が形成された構造を有する。また、回路基板100は、放熱のために設けられた、基板を貫通する貫通孔からなる複数のサーマルビア12を有する。複数のサーマルビア12は、上面視で矩形(例えば、正方形)の形状を有するランドパターン11の内周に沿って配列するように形成されている。
ランドパターン11の上面には、ソルダーレジスト層13が形成されている。ソルダーレジスト層13は、ランドパターン11の上面を島状に露出し且つ互いに離間した複数の開口部(以下、ランド開口と称する)を有するように、ランドパターン11上に形成されている。
また、ソルダーレジスト層13は、回路基板100の表面において、ランドパターン11の露出部分とサーマルビア12の各々とを離間するように、サーマルビア12の配列に沿って形成されている。サーマルビア12の形成位置の各々において、ソルダーレジスト層13は、サーマルビア12の孔部を露出する開口部であるビア開口を有する。
ランドパターン11の上面には、ランド開口を有するソルダーレジスト層13によって覆われることにより、略円形の島状領域である丸パッド領域11Aと、それを囲む周縁領域11Bと、が形成されている。図1では、上面視で矩形を描くように配列された複数のサーマルビア12の内側の領域において、ランドパターン11の上面に5つの丸パッド領域11Aが形成される場合を例として示している。丸パッド領域11Aの各々は、環形状のソルダーレジスト層13に囲まれている。また、ランドパターン11の中央の丸パッド領域11A以外の4つの丸パッド領域11Aの外周部には、環形状のソルダーレジスト層13の外側に、矩形の外周を有する周縁領域11Bが形成されている。
本実施例では、丸パッド領域11A及びそれを囲むソルダーレジスト層13上にはんだ印刷を行うことにより、回路基板100上にICパッケージが搭載される。
図2は、図1に示す回路基板100の一部の上面にE-PAD付きのICパッケージ21が搭載された状態を模式的に示す平面図である。
上面視で矩形の形状を有するランドパターン11の外側、すなわち複数のサーマルビア12が矩形に配列された領域の外側には、ICパッケージ21のリードを接続するための複数の周辺端子パッド14が設けられている。ICパッケージ21は、回路基板100側に露出したE-PAD(図2では図示を省略)とランドパターン11の丸パッド領域11Aとがはんだを介して接続されるとともに、複数のリードと周辺端子パッド14とがはんだを介して接続されることにより、回路基板100上に搭載される。
図3は、本実施例の回路基板100にはんだ印刷を行ってICパッケージ21を実装する際の断面の一部(すなわち、図2の一部)を示す断面図である。
ICパッケージ21は、E-PADである露出パッド22と、リード23とを有する。なお、露出パッド22は、例えば放熱用に設けられた部品側のサーマルパッドであり、ICパッケージ21を回路基板100上に搭載する際に回路基板100の上面と対向する位置(すなわち、搭載面側)に設けられている。
ICパッケージ21は、所謂「スタンドオフ」を有しており、図5に「SA」として示すように、リード23の下面とICパッケージ21本体の下面とでは高さが異なっている。本実施例では、例えばSA=150μmのスタンドオフ量を有する。
回路基板100は、基板24及び当該基板24に形成されたランドパターン11、サーマルビア12、ソルダーレジスト層13及び周辺端子パッド14から構成されている。
ランドパターン11は、サーマルビア12を介して基板24の裏面にまで延在するように形成されている。ランドパターン11の上面には、ランド開口を有するソルダーレジスト層13によって覆われ、島状の領域に区画されることにより、丸パッド領域11Aが形成されている。
ソルダーレジスト層13は、ランドパターン11の上面及び基板24の上面に亘って形成されている。基板24の上面に形成されたソルダーレジスト層13は、例えばSB=20~30μmの厚さを有する。
周辺端子パッド2514は、はんだ印刷25によってICパッケージ21のリード23に接合される。周辺端子パッド2514とリード23とを接合するはんだは、例えばSC=30μmの粒径を有する。
ICパッケージ21の露出パッド22は、はんだ印刷25によって、ランドパターン11の丸パッド領域11Aに接合される。本実施例では、はんだ印刷25の高さは例えばSD=180μmとなる。
図4は、本実施例のはんだ印刷に用いるメタルマスク15を示す平面図である。メタルマスク15は、金属の薄板からなるマスク部15Aと、図1に示すランドパターン11の上面(すなわち、ソルダーレジスト層13によって区画された上面)の形状に沿って形成された孔部からなる開口部と、から構成されている。メタルマスク15の開口部は、ランドパターン11の丸パッド領域11Aに対応する形状を有する5つの円形の孔部からなる開口部15Bと、周縁領域11Bに対応する形状を有する孔部からなる開口部15Cと、を含む。メタルマスク15は、開口部15Bを介して丸パッド領域11A及びそれを囲む環状のソルダーレジスト層13上にはんだ印刷が行われるように、回路基板100の素子搭載面に配置される。
次に、本実施例の回路基板100の製造方法について、図5のフローチャートを参照して説明する。
まず、基板24にサーマルパッドからなるランドパターン11及びサーマルビア12を形成する(STEP101)。
次に、ランドパターン11の上面を島状に露出し且つ互いに離間したランド開口(丸パッド領域11A及び周縁領域11B)が形成されるように、ソルダーレジスト層13を形成する(STEP102)。
ICパッケージ21の露出パッド22とランドパターン11の丸パッド領域11Aとが互いに対向するように、回路基板100の素子搭載面にICパッケージ21を載置する(ステップS103)。
リフロー処理により、はんだを融解させる。これにより、ICパッケージ21と回路基板100とがはんだを介して電気的に接続される(STEP104)。
以上の処理を経て、回路基板100が製造され、ICパッケージ21が回路基板100に搭載される。
本実施例の回路基板100では、ランド開口を有するソルダーレジスト層13がランドパターン11の上面に形成されることにより、ランドパターン11の上面が島状領域に区画され、丸パッド領域11Aが形成されている。このため、はんだ印刷を行った際、このような丸パッド領域11Aを有しない場合と比べて、はんだ印刷の高さを高くすることができる。これについて、以下説明する。
図6A及び図6Bは、はんだ印刷を行なった際のランドパターン11上のはんだの盛り上がりを模式的に示す断面図である。図6Aは、本実施例とは異なりソルダーレジスト層13よってランドパターン11の上面に島状領域が形成されていない比較例のはんだ印刷によるはんだの盛り上がりを示している。図6Bは、本実施例の回路基板100のように、ランド開口を有するソルダーレジスト層13によってランドパターン11の上面に島状領域が形成されている場合のはんだ印刷におけるはんだの盛り上がりを示している。
比較例のはんだ印刷では、ランドパターン11の回路基板100の上面に露出した領域全体にはんだ印刷がなされるため、重力の作用によってはんだSDは潰れた形状となる。このため、図6Aに示すように、はんだSDと回路基板の素子搭載面とがなす接触角αは、角度のきわめて小さい鋭角となる。
これに対し、本実施例のように、ランドパターン11の上面がソルダーレジスト層13によって島状領域に区画され、丸パッド領域11Aが形成されている場合、丸パッド領域13及びそれを囲む環状のソルダーレジスト層13上にはんだ印刷がなされる。このため、ソルダーレジスト層13の撥水性により、ソルダーレジスト層13上のはんだSDが、溶解後に丸パッド領域11A側に移動する。これにより、丸パッド領域11A上のはんだSDが盛り上がり、接触角θは比較例の接触角αよりも大きくなる。
図7は、ソルダーレジスト層13によってランドパターン11の上面に丸パッド領域11Aが形成されていない比較例の回路基板に、スタンドオフを有するE-PAD付きのICパッケージ21を実装した際のはんだ接合例を示す断面図である。
比較例の回路基板では、ランド開口を有するソルダーレジスト層13がランドパターン11の上面に形成されておらず、丸パッド領域11Aのような島状領域が形成されていない。このため、図6Aを用いて説明したように、重力の作用によってランドパターン11上のはんだ印刷の高さが低くなる。
また、比較例の回路基板では、サーマルビア12の開口部の縁とランドパターン11の上面とがソルダーレジスト層13によって隔てられていないため、印刷されたはんだがサーマルビア12の貫通孔の内部に流入する。このため、はんだ印刷の高さがさらに低くなってしまう。
したがって、図7に示す比較例の回路基板では、はんだ印刷の高さが露出パッド22を接続するのに十分ではなく、露出パッド22が未接続になってしまう虞がある。
これに対し、図3に示す本実施例の回路基板100では、ソルダーレジスト層13によって区画された丸パッド領域11A上にはんだが印刷されるため、図4Bを用いて説明したように、表面張力の作用によってはんだ印刷の高さが高くなる。また、丸パッド領域11とサーマルビア12の開口部の縁とがソルダーレジスト層13によって隔てられているため、サーマルビア12の貫通孔へのはんだの流入が防止される。
また、本実施例の回路基板100では、上面視で矩形の形状を有するランドパターン11の内周に沿って複数のサーマルビア12が形成され、その内側の領域に小さい丸パッド領域11Aが複数個(本実施例では、5個)形成されている。このため、例えば当該領域内に大きい丸パッド領域が1つのみ形成されているような場合と比べて、はんだの形状を表面張力によって、より液滴形状にすることができる。
すなわち、はんだ等の液滴は、溶解すると表面張力により表面積を小さくしようとする。液滴の体積が十分に小さいうちは、その質量も小さいため、重力の作用よりも表面張力による作用の方が支配的になり、液滴形状は球形に近くなる。これに対し、液滴の体積が大きくなると、その質量も大きくなり、重力の作用が支配的になるため、液滴は潰れた形状となる。そこで、本実施例の回路基板100では、丸パッド領域11Aの面積を小さくすることにより、はんだ体積を小さくして表面張力の作用が支配的になるようにすることで、液滴形状を球形に近づけ、はんだ印刷の高さが高くなるようにしている。
以上のように、本実施例の回路基板100によれば、ソルダーレジスト層13によってランドパターン11の上面が区画され、略円形の島状領域が形成されている。そして、当該島状領域に対してはんだ印刷を行うことにより、はんだ印刷の高さを高くすることができる。したがって、スタンドオフを有する露出パッド付き部品を実装する際に、露出パッドが未接続になることを防止し、はんだ接合性を向上させることが可能となる。
次に、本発明の実施例2について説明する。
本実施例の回路基板は、実施例1の回路基板100と同様の回路基板構造を有し、はんだ印刷に用いるメタルマスクの構成において、実施例1と異なる。
図8は、本実施例のメタルマスク35の形状を示す平面図である。メタルマスク35は、金属の薄板からなるマスク部35Aと、開口部35Bと、を有する。メタルマスク35の開口部35Bは、中央の孔部は図1の丸パッド領域11Aに対応する形状を有するが、その周囲の孔部は図1の丸パッド領域11Aよりも大きい形状、すなわち丸パッド領域11Aと周縁領域11Bとの両方を包含する領域に対応する形状を有する。
本実施例のメタルマスク35は開口部35Bの面積が大きいため、実施例1のメタルマスク15を用いた場合と比べて、はんだ印刷の量を増やすことができる。
したがって、本実施例のメタルマスク35によれば、はんだ印刷の量を増やすことにより、スタンドオフを有する露出パッド付き部品を実装する際のはんだ接合性をさらに向上させることができる。
なお、本発明の実施形態は、上記実施例に記載したものに限られない。例えば、上記実施例では、複数のサーマルビア12が矩形のランドパターン11の内周に沿って設けられ、その内側にランドパターン12の上面が島状に露出するように、ランド開口を有するソルダーレジスト層13が形成される場合を例として説明した。しかし、サーマルビア12の形成位置及びソルダーレジスト層13によるランド開口の形状はこれに限られない。
例えば、図9に示すように、ソルダーレジスト層13によってランドパターン11の上面の丸パッド領域11Aのみが露出するように(すなわち、図1に示す周縁領域11Bが露出しないように)ランド開口が形成され、その丸パッド領域11Aの間を縫うように複数のサーマルビア12が形成されていてもよい。
かかる構造によれば、サーマルビア12の数を増やすことができるため、放熱性能をより向上させることが可能となる。
図10はかかる構造の回路基板に対応するメタルマスク45の形状を示す平面図である。メタルマスク45では、丸パッド領域11Aに対応する部分にのみ開口部45Bが形成されている。
また、上記実施例では、ランド開口を有するソルダーレジスト層13によってランドパターン11の上面が区画され、略円形の島状領域である丸パッド領域11Aが形成される場合を例として説明した。しかし、島状領域の形状は略円形に限られず、接合する露出パッド付き部品の種類や露出パッドの形状等に応じて適宜変更可能である。
また、上記実施例では、露出パッド付き部品の例としてICパッケージが搭載される場合を例として説明したが、本発明の回路基板構造は、他の種類の様々な露出パッド付き部品を搭載する場合に適用することが可能である。
100 回路基板
11 ランドパターン
11A 丸パッド領域
11B 周縁領域
12 サーマルビア
13 ソルダーレジスト
14 周辺端子パッド
15 メタルマスク
15A マスク部
15B 開口部
21 ICパッケージ
22 露出パッド
23 リード
24 基板
25 はんだ印刷

Claims (5)

  1. 露出パッドを有する実装部品を搭載する回路基板構造であって、
    回路基板と、
    前記回路基板上面に設けられ、前記露出パッドとはんだを介して接続されかつ前記回路基板に設けられた貫通ビアを介して裏面にまで延在しているランドパターンと、
    前記ランドパターンの上に形成されたソルダーレジスト層と、
    を有し、
    前記ソルダーレジスト層は、前記ランドパターンの上面を島状に露出しかつ互いに離間した複数のランド開口を有することを特徴とする回路基板構造。
  2. 前記複数のランド開口の各々は、略円形の形状を有することを特徴とする請求項1に記載の回路基板構造。
  3. 前記サーマルビアは、前記ランドパターンの内縁に沿って生成されており、
    前記ソルダーレジスト層は、前記サーマルビアを露出するビア開口を有し、
    前記ランド開口と前記ビア開口とは離間していることを特徴とする請求項1又は2に記載の回路基板構造。
  4. 露出パッドを有する実装部品を搭載する回路基板の製造方法であって、
    回路基板に貫通ビアと、前記貫通ビアを介して前記回路基板の裏面まで延在するランドパターンと、を形成するステップと、
    前記ランドパターン上に、前記ランドパターンの上面を島状に露出しかつ互いに離間した複数のランド開口を有するソルダーレジスト層を形成するステップと、
    を含むことを特徴とする回路基板の製造方法。
  5. 前記ランドパターンの上面の前記島状に露出した領域上にはんだを印刷するステップと、
    前記はんだを溶解して前記ランドパターンの上面と前記露出パッドとを接続するステップと、
    を含むことを特徴とする請求項4に記載の回路基板の製造方法。
JP2021127581A 2021-08-03 2021-08-03 回路基板構造及び回路基板の製造方法 Pending JP2023022607A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021127581A JP2023022607A (ja) 2021-08-03 2021-08-03 回路基板構造及び回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021127581A JP2023022607A (ja) 2021-08-03 2021-08-03 回路基板構造及び回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2023022607A true JP2023022607A (ja) 2023-02-15

Family

ID=85201763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021127581A Pending JP2023022607A (ja) 2021-08-03 2021-08-03 回路基板構造及び回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2023022607A (ja)

Similar Documents

Publication Publication Date Title
JP4312766B2 (ja) 半導体装置
US6514845B1 (en) Solder ball contact and method
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JP2020035848A (ja) プリント配線板及びソルダーレジストの形成方法
JP4963998B2 (ja) 回路基板、半導体装置、及び半田バンプの形成方法
US6750084B2 (en) Method of mounting a leadless package and structure therefor
JP2007005452A (ja) 半導体装置
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
JP3817785B2 (ja) インタポーザ基板
KR102573760B1 (ko) 반도체 패키지
JP2023022607A (ja) 回路基板構造及び回路基板の製造方法
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP4637720B2 (ja) 半導体装置およびその製造方法
JP2013211497A (ja) 部品接合構造
JP4114488B2 (ja) 半導体パッケージの実装構造
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2008140868A (ja) 多層配線基板および半導体装置
US20230352382A1 (en) Semiconductor device
JP2012222110A (ja) プリント配線板及びプリント回路板
JP7472478B2 (ja) プリント配線板
US20230411269A1 (en) Wiring board, semiconductor device, and method for manufacturing semiconductor device
JP4906563B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法
JPH0537146A (ja) 配線基板
JP3875407B2 (ja) 半導体パッケージ
JP2001267452A (ja) 半導体装置