JP4963998B2 - 回路基板、半導体装置、及び半田バンプの形成方法 - Google Patents

Description

本発明は、半導体チップをフリップチップ実装する回路基板、及び半導体チップを回路基板にフリップチップ実装した半導体装置に関する。また、本発明は半導体チップをフリップチップ実装する回路基板に半田バンプを形成する方法に関する。

従来においては、半導体チップを回路基板に実装する場合、半導体チップの電極パッドと回路基板上の電極パッドとを金属細線で導電接続するワイヤボンディング方式が採用されていた。しかし、近年においては、電気製品の小型化、高密度化に伴い、半導体チップの高密度実装の要請がますます高くなっており、半田バンプを用いたフリップチップ方式による実装方法が重視される傾向にある。

このフリップチップ方式の実装方法においては、例えば半導体チップに形成した半田バンプと回路基板に形成した半田バンプとの接合によって半導体チップが回路基板上に固定される。

回路基板に半田バンプを形成する方法としては、一般的に次のような方法が行われる。半田バンプが形成される位置（回路基板上の電極パッドが設けられる位置が該当する）において、回路基板上に設けられるソルダレジスト層に開口部を形成する。そして、開口部にソルダペーストを印刷により供給し、リフロー処理を経て半田バンプが形成される。

このように半田バンプを形成する場合、回路基板に形成される半田バンプの高さは、ソルダレジスト層に形成される開口の容積によって制約を受ける。そして、ＬＳＩが小型化される近年の状況下においては、半導体チップが実装される回路基板に設けられる電極パッドのピッチが狭くなってソルダレジストに形成される開口の容積が小さくなっている。このために、従来のソルダペースト印刷方法では、半田バンプの高さを十分な高さとできない場合が生じている。

そして、半田バンプの高さを十分な高さとできない場合、半導体チップの接合時の信頼性が低下したり、半田バンプに発生する応力の分散を十分に行うことができないために熱処理（半導体チップとの接合時等）を行った後にクラックが発生したりするといった問題があった。

この点、例えば特許文献１に、複数のパッドが形成された表面と、該表面上に設けられたソルダレジストとを有し、パッドがソルダレジストから露出する回路基板に対して、高さのあるソルダバンプ（半田バンプ）を形成する方法が開示されている。この特許文献１の方法では、回路基板に対して第１の型板印刷及び第１のリフロー処理を行うことにより、複数の第１のソルダバンプをパッド上に形成する。そして、回路基板に第２の型板印刷を及び第２のリフロー処理を行うことにより、第１のソルダバンプ上にソルダペーストを形成し、このソルダペースト及び第１のソルダバンプを一体化させて、パッド上に高さのあるソルダバンプを形成することとされている。
特開２００６−２２２３２３号公報

しかしながら、特許文献１に示される半田バンプの形成方法の場合、厚み等の構成が異なる２つのマスクを用意する必要があるために、コスト面で不利である。また、マスクに形成される開口に充填されるソルダペーストのみを利用して半田バンプを形成する構成であるために、特許文献１で紹介されている半田バンプの高さ（２０ｎｍ又は２０ｎｍ以上）よりも高い半田バンプを形成しようとする場合に、必ずしも十分な技術とは言えない。

以上の点を考慮して、本発明の目的は、半導体チップをフリップチップ実装する回路基板において、半田バンプの高さを高くできる構造を有する回路基板を提供することである。また、本発明の他の目的は、そのような回路基板を用いて半導体チップを実装することにより、信頼性の高い半導体装置を提供することである。更に、本発明の他の目的は、そのような回路基板を用いて、半田バンプを高く形成する半田バンプの形成方法を提供することである。

上記目的を達成するために本発明は、半導体チップが表面に実装される回路基板であって、基板本体と、前記基板本体の表面に形成される電極パッドと、前記基板本体の表面を覆い、前記電極パッドを露出させる開口部を有するソルダレジスト層と、を備える。溝部が前記基板本体に形成される。前記溝部は、前記電極パッドが配置される領域の近傍に、前記開口部によって露出されるように設ける。

この構成によれば、回路基板の基板本体に開口部によって露出される溝部が設けられているために、ソルダペーストを印刷処理して半田バンプを形成する場合に、溝部にもソルダペーストを充填でき、印刷されるソルダペーストの充填量を増やすことができる。従って、本発明の回路基板を用いれば、回路基板に形成される半田バンプの高さを高くすることが可能である。

また、本発明は、上記構成の回路基板において、前記溝部は、前記電極パッドが配置される領域の外周に沿って形成されるのが好ましい。

これによれば、回路基板の基板本体に形成される溝部を電極パッドが配置される領域の外周に沿って形成することとしているために、回路基板に形成される開口部の大きさを必要以上に大きくすることなく、印刷時におけるソルダペーストの充填量を増やすことが可能となる。従って、回路基板に小型化が要求される場合に、本発明の回路基板を適用し易い。なお、前記溝部は、前記電極パッドが配置される領域から離れた位置に形成されてもよい。前記電極パッドに接続した配線を備えるときには、前記溝部は、前記配線が配置される領域以外の位置に形成される。前記電極パッドは、例えば、平面視略円形にしてもよい。前記溝部の幅及び深さは、例えば、３０μｍ程度にしてもよい。半田バンプが前記電極パッドの上に形成されると好ましい。このとき、前記溝部に半田が入り込んでいないようにすることができる。なお、前記基板本体には、例えば、絶縁基板が使用される。

また、本発明は、上記構成の回路基板と、前記回路基板に実装される半導体チップと、を備える半導体装置であることを特徴としている。

この構成によれば、半導体装置を構成する回路基板は、十分な高さを有する半田バンプを形成できる。このために、この回路基板に半導体チップを表面に実装（例えばフリップチップ実装）する場合、半田バンプに発生する応力を緩和することができ、半田バンプにクラック等の損傷が発生し難い。従って、本発明の半導体装置は、損傷が発生し難く、その装置信頼性を高いものとできる。なお、例えば、前記回路基板に形成される半田バンプの高さは、前記半導体チップに形成される半田バンプの高さよりも高いようにすることもできる。

また、本発明は、上記構成の回路基板に半田バンプを形成する半田バンプの形成方法であって、前記ソルダレジスト層の上に前記開口部に対応する位置に開口を有するマスクを配置するステップと、前記溝部、前記開口部、前記開口によって形成されるスペースにソルダペーストを充填するステップと、前記充填されたソルダペーストを用いて半田バンプ を形成するためにリフロー処理するステップと、を具備することを特徴としている。

これによれば、ソルダペーストを充填する際に、回路基板の基板本体に形成される溝部にもソルダペーストを充填することができるために、印刷処理時に印刷されるソルダペーストの充填量を増やすことができ、形成される半田バンプの高さを高くすることが可能である。

また、本発明は、上記構成の半田バンプの形成方法に、更に、前記リフロー処理によって形成された半田バンプを加熱状態で押圧して半田を押し広げ、その後冷却するステップと、冷却後、前記ソルダレジスト層の上に前記開口部に対応する位置に開口を有するマスクを再度配置するステップと、前記マスクの前記開口を用いてソルダペーストを再度充填するステップと、前記半田と前記再度充填されたソルダペーストとを用いて新たな半田バンプを形成するためにリフロー処理するステップと、を具備することを特徴としている。

この構成によれば、半田バンプを形成する際に使用するソルダペーストの量を更に増やすことができるために、更に高さの高い半田バンプを形成することが可能となる。

本発明の半導体チップを表面に実装する回路基板は、半田バンプの高さを高くできる構造を有する。このために、本発明の回路基板を用いれば半田バンプの高さを高く形成できる。従って、本発明の回路基板を用いて半導体チップを表面に実装（例えばフリップチップ）実装すれば、信頼性の高い半導体装置を提供できる。

以下、本発明の実施形態について図面を参照しながら説明する。なお、ここで示す実施形態は一例であって、本発明はここに示す実施形態に限定される趣旨ではない。

まず、本実施形態の半導体チップがフリップチップ実装される回路基板の構成について、図１、図２及び図３を参照しながら説明する。なお、図１は、本実施形態の回路基板の構成を示す概略断面図である。また、図２及び図３は、回路基板に形成される電極パッド周辺の構成を示す概略平面図である。

図１に示すように、回路基板１は、基板本体２と、基板本体２の表面に形成される電極パッド３と、基板本体２の表面を覆うソルダレジスト層４と、を備える。基板本体２は、例えばガラス・エポキシ等の絶縁基板からなっており、図示しない複数の配線パターンや電極パッド３が形成されている。

電極パッド３は、例えばＣｕパッドからなっており、本実施形態ではその形状は平面視略円形（例えば直径１００μｍ程度）となっている。ただし、電極パッド３を構成する素材、その形状及び大きさは特に限定されるものではない。この電極パッド３は、図２に示す場合のように、ビアホール（図示せず）と電気的に接続される場合と、図３に示すように、基板本体２の表面に形成される配線５と電気的に接続される場合と、の２通りの場合があり、これらはその仕様に応じて適宜選択される。

本実施形態では、基板本体２の表面に形成されるソルダレジスト層４は、電極パッド３の厚み（例えば２０〜３０μｍ）よりも厚く形成されている。また、ソルダレジスト層４には開口部４ａが形成されており、これにより電極パッド３が露出される。なお、開口部４ａは、例えばソルダレジスト層４を感光性のソルダレジスト層とし、周知の技術であるフォトリソグラフィ法によって形成することができる。

また、基板本体２には、電極パッド３が配置される領域の外周に沿って溝部２ａが形成されている。この溝部２ａは、例えばレーザ加工やエッチングによって形成され、本実施形態においては、例えばその幅及び深さが３０μｍ程度とされている。溝部２ａの形状は、本実施形態では断面コの字型とされているが、その形状は特に限定されるものではない。また、この溝部２ａはソルダレジスト層４に形成される開口部４ａによって露出された状態となっている。

なお、本実施形態においては、電極パッド３が図示しないビアホールと電気的に接続されるような場合には、図２に示すように、溝部２ａは電極パッド３が配置される領域の外周に沿って、その外周全体を取り囲むように形成される。一方、電極パッド３が基板本体２の表面に形成される配線５と電気的に接続されるような場合には、図３に示すように、溝部２ａは、配線５が配置される位置を除いて、電極パッド３が配置される領域の外周に沿って形成される。

ただし、溝部２ａは後述するように、半田バンプを形成するために使用されるソルダペーストの充填量（充填体積）を増やすために設けられるものであり、本実施形態の構成に限定される趣旨ではなく、本発明の目的を逸脱しない範囲で種々の変更が可能である。すなわち、溝部２ａは、電極パッド３が配置される領域の近傍に、開口部４ａによって露出されるように設けられれば良い。例えば図４に示すように、溝部２ａが、電極パッド３が配置される領域の外周に沿って形成されるのではなく、電極パッド３が設けられる領域から離れた位置に溝部２ａを形成しても構わない。ただし、本実施形態のように、電極パッド３が形成される領域の外周に沿って溝部２ａを形成した方が、ソルダレジスト層４に設けられる開口部４ａの開口面積を小さくできるために、回路基板を小型化する場合等においては有利である。

次に、以上に示した本実施形態の回路基板１に、半導体チップをフリップチップ実装する際に用いられる半田バンプを形成する方法について説明する。なお、半田バンプは、電極パッド３上に形成される。

図５は、本実施形態の回路基板１に半田バンプを形成する手順を説明するための説明図である。まず、図５（ａ）に示すように印刷マスク７がソルダレジスト層４の上部に密着される。印刷マスク７には、ソルダレジスト層４の開口部４ａと対応するように開口７ａが形成されており、印刷マスク７がソルダレジスト層４の上部に配置されても、ソルダレジスト層４の開口部４ａは塞がれない。そして、基板本体２に設けられる溝部２ａ、ソルダレジスト層４の開口部４ａ、及び印刷マスク７の開口７ａによってスペースが形成される。

次に、図５（ｂ）に示すように、例えば図示しないスキージを用いてソルダペースト８が、基板本体２に設けられる溝部２ａ、ソルダレジスト層４の開口部４ａ、及び印刷マスク７の開口７ａによって形成されるスペースに充填される。ソルダペースト８の充填が終了すると、印刷マスク７が取り除かれる。図５（ｃ）は、ソルダペースト８が充填された後、印刷マスク７が取り除かれた状態を示す。

印刷マスク７が取り除かれると、回路基板１は所定の温度（使用するソルダペースト８の種類によって、適宜決定される）とされたリフロー炉内に導入されて、リフロー処理が行われる。これにより、ソルダペースト８が溶け、溶けたソルダペースト８には表面張力が発生して、略球状（ただし電極パッド３に接する部分は平坦であり、それ以外の部分の表面は丸みを有する形状であり、いわゆるドーム状ともいえる）の半田バンプ９が形成される。図５（ｄ）は、回路基板１に半田バンプ９が形成された状態を示している。

以上のように、本実施形態の回路基板１を用いて半田バンプ９を形成する場合、基板本体２に溝部２ａが形成されているために、印刷によって充填されるソルダペースト８の量を増やすことができる。このために、リフロー処理によって形成される半田バンプ９の高さを高くすることが可能となる。

次に、上記の処理によって形成された半田バンプ９の高さが十分でない場合に、更に半田バンプ９の高さを高くする方法について、図６を参照しながら説明する。図６は、回路基板１に形成された半田バンプ９を更に高くする手順を説明するための説明図である。

まず、半田バンプ９が溶けた状態となるように加熱される。なお、ここでは、説明の便宜的に、先に示した手順で形成された半田バンプ９が冷却された状態からの説明としているが、先に示した手順でリフロー処理によって半田バンプ９が形成された状態から冷却することなく、以下を連続して行っても良い。

加熱状態で半田バンプ９が、プレス部材１１によって押圧され、半田バンプ９を形成する半田９ａが押し広げられる。そして、半田９ａが押し広げられた状態で冷却される。図６（ａ）は、この状態を示す。なお、プレス部材１１は、半田９ａと接合しないような部材であって、使用温度において軟化しない部材が用いられる。

その後、プレス部材１１が取り除かれて、印刷マスク７がソルダレジスト層４の上に密着される。この際においても、印刷マスク７に設けられた開口７ａがソルダレジスト層４に形成される開口部４ａと対応するように印刷マスク７は配置される。図６（ｂ）は、この状態を示す。なお、ソルダペースト８は、半田粉の表面にフラックスをコーティングした構成であるために、溶融によって体積が減少する。従って、先に半田バンプ９を形成するために用いた印刷マスク７と同じ型の印刷マスク７を用いても、ソルダペースト８を充填するためのスペースが形成される。

次に、例えばスキージを用いてソルダペースト８が、印刷マスク７の開口７ａから前述のスペースに充填される。図６（ｃ）は、この状態を示す。ソルダペースト８が充填されると、印刷マスク７が取り除かれる。図６（ｄ）は、この状態を示す。その後、回路基板１は所定の温度とされたリフロー炉内に導入されて、リフロー処理が行われる。これにより、先に押し広げられた半田９ａ及びソルダペースト８が溶け、表面張力によって凝集して略球状（ただし電極パッド３に接する部分は平坦であり、それ以外の部分の表面は丸みを有する形状であり、いわゆるドーム状ともいえる）の新たな半田バンプ１０が形成される。図６（ｅ）は、回路基板１に、更に高さが高くされた半田バンプ１０が形成された状態を示している。

次に、このように半田バンプ９（又は半田バンプ１０、以下同じ）が形成された回路基板１に、半導体チップをフリップチップ実装して成る半導体装置の構成について説明する。図７は、本実施形態の半導体装置２０の構成を説明するための説明図で、図７（ａ）は、回路基板１に半導体チップ２１がフリップチップ実装される前の状態を示し、図７（ｂ）は、回路基板１に半導体チップ２１がフリップチップ実装された状態を示す。

半導体チップ２１には、そのアクティブ面（図７においては、下面側が相当する）を被覆する図示しないパッシベーション膜が形成される。そして、パッシベーション膜に設けられた開口に、これまた図示しないチップパッドと電気的に接続される半田バンプ２２が形成されている。なお、本実施形態では、チップパッドと電気的に接続されるバンプを半田バンプとしているが、これに限らず、例えば金バンプであっても、もちろん構わない。

回路基板１に設けられる半田バンプ９と、半導体チップ２１に設けられる半田バンプ２２とが、接合されることによって、半導体チップ２１が回路基板１に実装される。回路基板１の表面と半導体チップ２１の表面との隙間は、例えばエポキシ樹脂から成るアンダーフィル膜２３で埋められる。

本実施形態の半導体装置２０は、半導体チップ２１をフリップチップ実装する回路基板１の半田バンプ９の高さが高く形成されているために、半導体チップ２１の実装時において半田バンプ９が受ける応力を緩和できる。従って、本実施形態の半導体装置２０は、半導体チップ２１の実装時に半田バンプ９にクラック等が生じる可能性を低減でき、装置信頼性の高い半導体装置と言える。

本発明の半導体チップをフリップチップ実装する回路基板を用いれば、回路基板の小型化の要請を満たしつつ、回路基板に形成される半田バンプの高さを高くし易い。このために、本発明は、半導体チップをフリップチップ実装して成る半導体装置の分野で非常に有用である。

は、本実施形態の回路基板の構成を示す概略断面図である。 は、本実施形態の回路基板に形成される電極パッド周辺の構成を示す概略平面図である。 は、本実施形態の回路基板に形成される電極パッド周辺の構成を示す概略平面図で、図２とは別形態を示す図である。 は、本発明の回路基板の他の実施形態を示す概略断面図である。 は、本実施形態の回路基板に半田バンプを形成する手順を説明するための説明図である。 は、本実施形態の回路基板に形成された半田バンプを更に高くする手順を説明するための説明図である。 は、本実施形態の半導体装置の構成を説明するための説明図である。

符号の説明

１ 回路基板
２ 基板本体
２ａ 溝部
３ 電極パッド
４ ソルダレジスト層
４ａ 開口部
７ 印刷マスク
７ａ 開口
８ ソルダペースト
９、１０ 半田バンプ
９ａ 半田
２０ 半導体装置
２１ 半導体チップ

Claims (13)

1. 半導体チップが表面に実装される回路基板であって、
   基板本体と、
   前記基板本体の表面に形成される電極パッドと、
   前記基板本体の表面を覆い、前記電極パッドを露出させる開口部を有するソルダレジスト層と、
   を備え、
   溝部が前記基板本体に形成され、
   前記溝部は、前記電極パッドが配置される領域の近傍に、前記開口部によって露出されるように設けたことを特徴とする回路基板。
2. 前記溝部は、前記電極パッドが配置される領域の外周に沿って形成されることを特徴とする請求項１に記載の回路基板。
3. 前記溝部は、前記電極パッドが配置される領域から離れた位置に形成されることを特徴とする請求項１に記載の回路基板。
4. 前記電極パッドに接続した配線を備え、
   前記溝部は、前記配線が配置される領域以外の位置に形成されることを特徴とする請求項１〜３のいずれかに記載の回路基板。
5. 前記電極パッドは平面視略円形である請求項１〜４のいずれかに記載の回路基板。
6. 前記溝部の幅及び深さは３０μｍ程度である請求項１〜５のいずれかに記載の回路基板。
7. 前記電極パッドの上に半田バンプが形成されていることを特徴とする請求項１〜６のいずれかに記載の回路基板。
8. 前記電極パッドの上に半田バンプが形成された後には、前記溝部に半田が入り込んでいないことを特徴とする請求項７に記載の回路基板。
9. 前記基板本体は絶縁基板からなることを特徴とする請求項１〜８のいずれかに記載の回路基板。
10. 請求項１〜９のいずれかに記載の回路基板と、
    前記回路基板に実装される半導体チップと、
    を備えることを特徴とする半導体装置。
11. 前記回路基板に形成される半田バンプの高さは、前記半導体チップに形成される半田バンプの高さよりも高いことを特徴とする請求項１０に記載の半導体装置。
12. 請求項１〜９のいずれかに記載の回路基板に半田バンプを形成する半田バンプの形成方法であって、
    前記ソルダレジスト層の上に前記開口部に対応する位置に開口を有するマスクを配置するステップと、
    前記溝部、前記開口部、前記開口によって形成されるスペースにソルダペーストを充填するステップと、
    前記充填されたソルダペーストを用いて半田バンプを形成するためにリフロー処理するステップと、
    を具備することを特徴とする半田バンプの形成方法。
13. 請求項１２に記載の半田バンプの形成方法に、更に、
    前記リフロー処理によって形成された半田バンプを加熱状態で押圧して半田を押し広げ、その後冷却するステップと、
    冷却後、前記ソルダレジスト層の上に前記開口部に対応する位置に開口を有するマスクを再度配置するステップと、
    前記マスクの前記開口を用いてソルダペーストを再度充填するステップと、
    前記半田と前記再度充填されたソルダペーストとを用いて新たな半田バンプを形成するためにリフロー処理するステップと、
    を具備することを特徴とする半田バンプの形成方法。