KR101550412B1 - 범프형성방법 - Google Patents

범프형성방법 Download PDF

Info

Publication number
KR101550412B1
KR101550412B1 KR1020140105183A KR20140105183A KR101550412B1 KR 101550412 B1 KR101550412 B1 KR 101550412B1 KR 1020140105183 A KR1020140105183 A KR 1020140105183A KR 20140105183 A KR20140105183 A KR 20140105183A KR 101550412 B1 KR101550412 B1 KR 101550412B1
Authority
KR
South Korea
Prior art keywords
semiconductor
bump
underfill layer
printing
coating
Prior art date
Application number
KR1020140105183A
Other languages
English (en)
Inventor
유세훈
김경호
방정환
유회수
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020140105183A priority Critical patent/KR101550412B1/ko
Application granted granted Critical
Publication of KR101550412B1 publication Critical patent/KR101550412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩 접합을 위한 범프형성방법에 관한 것으로 접합되는 반도체 중 하부의 제1 반도체 상부에 언더필층을 코팅하는 코팅단계; 상기 코팅단계에서 상기 제1 반도체의 상부에 도전성 범프가 형성되는 위치에 코팅된 상기 언더필층을 식각하는 식각단계; 상기 식각단계에서 상기 언더필층이 식각된 부위에 상기 범프의 소재로 형성된 솔더페이스트를 인쇄하는 인쇄단계; 상기 인쇄단계에서 인쇄된 상기 솔더페이스트 및 언더필의 상부에 상기 제1 반도체의 상부에 접합되는 제2 반도체를 적층하는 마운팅단계; 및 적층된 상기 제1 반도체 및 상기 제2 반도체에 열을 가하는 리플로우단계;를 포함한다.

Description

범프형성방법{METHOD FOR FORMING BUMP}
본 발명은 범프형성방법에 관한 것으로, 더욱 상세하게는 반도체 적층 패키지를 제조하기 위하여 소모되는 시간 및 금액을 절약할 수 있는 범프형성방법에 관한 것이다.
전자 패키지 기술은 반도체 소자에서부터 최종제품까지의 모든 단계를 포함하는 매우 광범위하고 다양한 시스템 제조기술로, 특히 전자제품들의 빠른 발전 속도에 맞추어 기기의 소형화, 경량화, 고성능화를 이루는 데 있어서 매우 중요한 기술이다.
최근 마이크로 전자 패키징 기술은 접속 방법에서 와이어 본딩으로부터 범프로 변화하고 있으며, 범프를 이용하는 기술은 다양한 종류가 개시되어 있다.
또한, 이용하는 데이터가 방대해짐에 따라서 데이터의 저장용량 및 처리속도를 향상시키기 위해서 복수개의 반도체 칩을 접합하는 WLP, C2C, C2W, W2W 등의 반도체 적층 패키지에 대한 기술이 개발되고 있다.
일반적으로 이러한 반도체 패키지 기술은 미세 접합부 형성을 위해서 Cu 필러 범프 및 솔더 범프를 형성하는 공정이 진행되며, 이때, PR(Photo-Resist)공정 등의 복잡한 공정이 수반되는 문제점이 있다.
또한, 복잡한 PR공정을 대체하기 위하여 별도의 마스크를 이용한 스크린프린팅 공정을 이용하여 범프를 형성하는 방법도 적용되고 있으나, 별도의 마스크를 제작하여 구비해야 하고, 마스크를 정확한 위치에 배치하고 제거하는 공정이 포함되어 크게 개선되는 효과를 얻지는 못하는 문제점이 있다.
한편, 범프를 이용한 반도체 패키지를 제조한 뒤에 패키지의 내구성 향상을 위하여 반도체의 사이에 형성되어 있는 공간에 절연수지인 언더필(Underfill)을 삽입하여 채워 넣는데, 이 또한 별도의 공정을 필요로 하므로 반도체 패키지의 제조에 필요한 시간 및 비용의 증가 요인이 되는 문제점이 있다.
본 발명의 기술적 과제는, 배경기술에서 언급한 문제점을 해결하기 위한 것으로, 반도체 적층 패키지를 제조하기 위하여 소모되는 시간 및 금액을 절약할 수 있는 범프형성방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
기술적 과제를 해결하기 위해 안출된 본 발명에 따른 범프형성방법은 반도체 칩 접합을 위한 범프형성방법으로서, 접합되는 반도체 중 하부의 제1 반도체 상부에 언더필층을 코팅하는 코팅단계, 상기 코팅단계에서 상기 제1 반도체의 상부에 도전성 범프가 형성되는 위치에 코팅된 상기 언더필층을 식각하는 식각단계, 상기 식각단계에서 상기 언더필층이 식각된 부위에 상기 범프의 소재로 형성된 솔더페이스트를 인쇄하는 인쇄단계, 상기 인쇄단계에서 인쇄된 상기 솔더페이스트 및 언더필의 상부에 상기 제1 반도체의 상부에 접합되는 제2 반도체를 적층하는 마운팅단계 및 적층된 상기 제1 반도체 및 상기 제2 반도체에 열을 가하는 리플로우단계를 포함할 수 있다.
여기서, 상기 코팅단계는 언더필층으로 상온에서 고체의 형태를 유지하고 열에 의해 액체로 변화하는 특징의 반경화성 필름을 코팅할 수 있다.
또한, 상기 식각단계는 레이저를 이용하여 상기 언더필층을 식각할 수 있다.
한편, 상기 인쇄단계는 식각된 상기 언더필층을 마스크로 이용하여 스크린프린팅법을 통해 상기 솔더페이스트를 인쇄할 수 있다.
본 발명에 따른 범프형성방법에 의하면 다음과 같은 효과가 있다.
첫째, 반경화성 필름 및 레이저 식각을 통하여 범프가 형성되는 공간을 형성한다. 따라서 기존의 범프 형성을 위한 포토레지스트(Photo Resist: PR) 공정을 생략하여 전체 공정을 간단하게 할 수 있다는 장점이 있다.
둘째, 범프형성공간을 형성하는 반경화성 필름이 리플로우 공정을 통하여 액체상태로 되었다가 경화되면서 솔더 접합시의 빈 공간을 채울 수 있다. 따라서 별도의 언더필(Underfill)공정이 생략될 수 있고, 기존의 언더필 공정보다 효과적으로 기판 사이의 빈 공간을 채울 수 있다.
이러한 본 발명에 의한 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명에 따른 범프형성방법의 단계를 나타내는 도면이다.
도 2는 본 발명에 따른 제1 반도체의 상부에 도전성인 제1 범프패드가 형성된 상태를 나타내는 도면이다.
도 3은 본 발명에 따른 범프형성방법의 코팅단계를 나타내는 도면이다.
도 4는 본 발명에 따른 범프형성방법의 식각단계를 나타내는 도면이다.
도 5는 본 발명에 따른 범프형성방법의 인쇄단계를 나타내는 도면이다.
도 6은 본 발명에 따른 범프형성방법의 마운팅단계를 나타내는 도면이다.
도 7은 본 발명에 따른 범프형성방법에 의해 적층된 반도체를 나타내는 도면이다.
도 8은 본 발명에 따른 범프형성방법의 리플로우단계에 의해 범프가 형성되는 상태를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다. 다만, 본 발명을 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
아울러, 본 발명을 설명하는데 있어서, 전방?후방 또는 상측?하측과 같이 방향을 지시하는 용어들은 당업자가 본 발명을 명확하게 이해할 수 있도록 기재된 것들로서, 상대적인 방향을 지시하는 것이므로, 이로 인해 권리범위가 제한되지는 않는다고 할 것이다.
먼저, 도 1 내지 도 8을 참조하여, 반도체 적층 패키지를 제조하기 위한 본 발명에 따른 범프형성방법의 일 실시예의 구성에 대하여 상세히 설명하기로 한다.
여기서, 도 1은 본 발명에 따른 범프형성방법의 단계를 나타내는 도면이고, 도 2는 본 발명에 따른 제1 반도체의 상부에 도전성인 제1 범프패드가 형성된 상태를 나타내는 도면이다.
그리고, 도 3은 본 발명에 따른 범프형성방법의 코팅단계를 나타내는 도면이고, 도 4는 본 발명에 따른 범프형성방법의 식각단계를 나타내는 도면이며, 도 5는 본 발명에 따른 범프형성방법의 인쇄단계를 나타내는 도면이다.
또한, 도 6은 본 발명에 따른 범프형성방법의 마운팅단계를 나타내는 도면이고, 도 7은 본 발명에 따른 범프형성방법에 의해 적층된 반도체를 나타내는 도면이며, 도 8은 본 발명에 따른 범프형성방법의 리플로우단계에 의해 범프가 형성되는 상태를 나타내는 도면이다.
도 1에 도시된 바와 같이, 본 발명에 따른 범프형성방법의 일 실시예는 코팅단계(S100), 식각단계(S200), 인쇄단계(S300), 마운팅단계(S400) 및 리플로우단계(S500)를 포함한다.
코팅단계(S100)는, 접합되는 반도체 중 하부에 위치하는 제1 반도체(100)의 상부에 언더필층(200)을 코팅하는 단계로, 반경화성 특징을 갖는 소재로 언더필층(200)을 형성할 수 있다.
먼저, 코팅단계(S100)를 수행할 때, 도 2에 도시된 바와 같이, 제1 반도체(100) 상부에 범프가 형성되는 위치에는 도전성인 제1 범프패드(110)가 미리 구비될 수도 있다.
이러한 제1 범프패드(110)는 구리 등과 같은 금속으로 형성되는 것이 유리할 수 있다.
그리고, 도 3에 도시된 바와 같이, 접합되는 반도체의 사이에 구비되어 빈 공간을 채우고, 각 반도체를 접착시키는 언더필층(200)을 코팅할 수 있다.
이러한 언더필층(200)은 후술하는 식각단계(S200)에서 언더필층(200)의 식각된 부위 주변의 언더필층(200)이 흘러내리지 않고, 후술하는 인쇄단계(S300)의 솔더페이스트(300)를 스퀴징하는 과정에서 언더필층(200)이 파손되지 않으며, 후술하는 리플로우단계(S500)에서 가해지는 열에 의해 액상 또는 젤 상태로 변화하여 적층되는 반도체를 접착시킬 수 있는 소재로 이루어지는 것이 유리할 수 있다.
언더필층(200)으로는 다양한 반경화성 폴리머가 사용될 수 있고, 본 실시예에서는 반경화성 필름을 제1 반도체(100) 상에 코팅하는 것으로 언더필층(200)을 형성하여, 코팅단계(S100)를 보다 쉽고 빠르게 진행할 수 있다.
한편, 식각단계(S200)는 제1 반도체(100) 상부에 코팅된 언더필층(200)의 일부를 식각하는 단계로, 제1 반도체(100)의 상부에 범프가 형성되는 위치, 즉 제1 범프패드(110)의 상부를 식각할 수 있다.
도 4에 도시된 바와 같이, 본 실시예에서는 레이저(L)를 이용하여 제1 반도체(100) 상부에 코팅된 반경화성 필름인 언더필층(200)을 식각하여 보다 빠르고 정확하게 범프가 형성되는 위치를 식각할 수 있다.
한편, 인쇄단계(S300)는 전술한 식각단계(S200)를 통해 언더필층(200)이 식각된 부위에 범프의 소재로 형성된 솔더페이스트(300)를 인쇄하는 단계로, 언더필층(200)이 식각된 공간 내부로 솔더페이스트(300)를 삽입할 수 있다.
본 실시예에서는 도 5에 도시된 바와 같이, 스크린프린팅 공정을 통하여 솔더페이스트(300)를 인쇄할 수 있다.
이때, 식각된 언더필층(200)이 마스크의 역할을 대행할 수 있기 때문에, 스크린프린팅 공정을 통해 솔더페이스트(300)를 인쇄할 때 필요한 별도의 마스크를 구비할 필요가 없으며, 마스크를 반도체상에 위치시키는 공정 및 마스크를 제거하는 공정을 생략하여 전체적인 반도체 적층 패키지 제조공정을 단순화하고 시간 및 비용을 절약할 수 있는 효과를 얻을 수 있다.
한편, 마운팅단계(S400)는 제1 반도체(100)의 상부에 코팅된 언더필 및 식각된 언더필의 내부에 인쇄된 솔더페이스트(300)의 상부에 제1 반도체(100)와 접합되는 제2 반도체(400)를 적층시키는 단계이다.
이때, 도 6에 도시된 바와 같이, 제2 반도체(400)는 전술한 제1 반도체(100)와 같이, 제1 반도체(100)와 전기적으로 연결되기 위하여 범프가 형성되는 위치에 도전성인 제2 범프패드(410)가 미리 구비될 수도 있다.
또한, 제1 반도체(100)와 마찬가지로, 제2 반도체(400)에 구비되는 제2 범프패드(410)는 구리 등과 같은 금속으로 형성되는 것이 유리할 수 있다.
전술한 과정을 통해 제조된 반도체 적층 패키지는 도 7에 도시된 바와 같이, 양 반도체의 사이에 전기적으로 결합되는 부분은 솔더페이스트(300)가 삽입되어 있고, 나머지 부분은 언더필층(200)이 형성되어 있는 형태로 구성될 수 있다.
리플로우단계(S500)는 도 8에 도시된 바와 같이, 적층된 제1 반도체(100) 및 제2 반도체(400)에 열을 가하여 제1 반도체(100) 및 제2 반도체(400)를 전기적으로 연결하는 범프(500)를 형성할 수 있다.
이러한 리플로우단계(S500)는 적층된 제1 반도체(100) 및 제2 반도체(400)에 열을 가하여 양 반도체의 사이에 삽입되어 있는 솔더페이스트(300)가 범프(500)로 형성되도록 마련된다면 그 형태 및 구성은 제한되지 않고 다양할 수 있다.
또한, 솔더페이스트(300)가 범프(500)로 형성되는 과정에서 언더필층(200)은 액체 또는 젤의 상태로 변화하여 범프(500)의 형태 변화에 대응하며 제1 반도체(100) 및 제2 반도체(400) 사이의 공간을 메울 수 있다.
이후 적층된 반도체에 가해진 열이 식으면서 언더필층(200)은 다시 경화되며, 제1 반도체(100)와 제2 반도체(400)를 결합 및 고정시킬 수 있다.
따라서, 반도체 적층 패키지를 제조하는 과정에서 별도의 언더필 주입 공정을 생략할 수 있으므로 반도체 적층 패키지를 제조하기 위하여 소모되는 시간 및 금액을 절약하여 생산성을 보다 향상시킬 수 있는 효과를 얻을 수 있다.
또한, 이상 설명한 바와 같이 본 발명의 특정한 실시예가 설명되고 도시되었지만, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명한 일이다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안되며, 변형된 실시예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
100 : 제1 반도체
110 : 제1 범프패드
200 : 언더필층
300 : 솔더페이스트
400 : 제2 반도체
410 : 제2 범프패드
500 : 범프
L : 레이저

Claims (4)

  1. 반도체 칩 접합을 위한 범프형성방법으로서,
    접합되는 반도체 중 하부의 제1 반도체 상부에 언더필층을 코팅하는 코팅단계;
    상기 코팅단계에서 상기 제1 반도체의 상부에 도전성 범프가 형성되는 위치에 코팅된 상기 언더필층을 식각하는 식각단계;
    상기 식각단계에서 상기 언더필층이 식각된 부위에 상기 범프의 소재로 형성된 솔더페이스트를 인쇄하는 인쇄단계;
    상기 인쇄단계에서 인쇄된 상기 솔더페이스트 및 언더필의 상부에 상기 제1 반도체의 상부에 접합되는 제2 반도체를 적층하는 마운팅단계; 및
    적층된 상기 제1 반도체 및 상기 제2 반도체에 열을 가하는 리플로우단계;
    를 포함하는 범프형성방법.
  2. 제1항에 있어서,
    상기 코팅단계는 반경화성 필름을 코팅하는 범프형성방법.
  3. 제1항에 있어서,
    상기 식각단계는 레이저를 이용하여 상기 언더필층을 식각하는 범프형성방법.
  4. 제1항에 있어서,
    상기 인쇄단계는 식각된 상기 언더필층을 마스크로 이용하여 스크린프린팅법을 통해 상기 솔더페이스트를 인쇄하는 범프형성방법.
KR1020140105183A 2014-08-13 2014-08-13 범프형성방법 KR101550412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140105183A KR101550412B1 (ko) 2014-08-13 2014-08-13 범프형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140105183A KR101550412B1 (ko) 2014-08-13 2014-08-13 범프형성방법

Publications (1)

Publication Number Publication Date
KR101550412B1 true KR101550412B1 (ko) 2015-09-09

Family

ID=54247369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140105183A KR101550412B1 (ko) 2014-08-13 2014-08-13 범프형성방법

Country Status (1)

Country Link
KR (1) KR101550412B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521703A (ja) 2003-03-28 2006-09-21 フリースケール セミコンダクター インコーポレイテッド 薄いアンダーフィル及び厚いはんだマスクを有するフリップ・チップ・アセンブリ
JP2008244186A (ja) 2007-03-28 2008-10-09 Rohm Co Ltd 回路基板、半導体装置、及び半田バンプの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521703A (ja) 2003-03-28 2006-09-21 フリースケール セミコンダクター インコーポレイテッド 薄いアンダーフィル及び厚いはんだマスクを有するフリップ・チップ・アセンブリ
JP2008244186A (ja) 2007-03-28 2008-10-09 Rohm Co Ltd 回路基板、半導体装置、及び半田バンプの形成方法

Similar Documents

Publication Publication Date Title
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
TWI690030B (zh) 半導體封裝及其形成方法
CN105374693B (zh) 半导体封装件及其形成方法
TWI514542B (zh) 具有圍繞矽穿封裝孔（ＴＰＶ）的末端部分之開口的晶粒封裝及使用該晶粒封裝之層疊封裝（ＰｏＰ）
KR100908759B1 (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
CN103681613B (zh) 具有离散块的半导体器件
US9295159B2 (en) Method for fabricating packaging substrate with embedded semiconductor component
CN104347528B (zh) 半导体封装件及其制法
CN107644870A (zh) 半导体组件及封装方法
CN109786268A (zh) 半导体封装件中的金属化图案及其形成方法
US11217534B2 (en) Galvanic corrosion protection for semiconductor packages
KR20140022448A (ko) 인터포저 프레임을 이용한 패키징
CN109786350A (zh) 半导体封装件和方法
TWI550737B (zh) 晶片封裝體及其製造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
KR20180005463A (ko) 반도체 패키지
JP2013021058A (ja) 半導体装置の製造方法
CN109326574A (zh) 衬底结构、包含衬底结构的半导体封装和其制造方法
KR20240005631A (ko) 통합 팬 아웃 패키지 및 방법
CN106409813B (zh) 多元件封装体及其制备方法
KR101550412B1 (ko) 범프형성방법
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
US20140099755A1 (en) Fabrication method of stacked package structure
TWI713165B (zh) 晶片封裝結構及其製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 5