TWI550737B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI550737B
TWI550737B TW103127489A TW103127489A TWI550737B TW I550737 B TWI550737 B TW I550737B TW 103127489 A TW103127489 A TW 103127489A TW 103127489 A TW103127489 A TW 103127489A TW I550737 B TWI550737 B TW I550737B
Authority
TW
Taiwan
Prior art keywords
interposer
chip package
layer
semiconductor wafer
support layer
Prior art date
Application number
TW103127489A
Other languages
English (en)
Other versions
TW201606888A (zh
Inventor
林建名
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Priority to TW103127489A priority Critical patent/TWI550737B/zh
Priority to US14/819,174 priority patent/US9403672B2/en
Priority to CN201510478819.3A priority patent/CN105374778B/zh
Publication of TW201606888A publication Critical patent/TW201606888A/zh
Application granted granted Critical
Publication of TWI550737B publication Critical patent/TWI550737B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00682—Treatments for improving mechanical properties, not provided for in B81C1/00658 - B81C1/0065
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

晶片封裝體及其製造方法
本發明係關於一種封裝體及其製造方法，且特別是有關於一種晶片封裝體及其製造方法。
在半導體元件的尺寸減少與密度增加的情況下，對於封裝技術的要求亦對應地漸驅嚴苛。近年來隨著對尺寸更小之電子裝置需求的成長，對於半導體晶片需要更創新的封裝技術。其中，立體半導體晶片封裝體技術已成為進一步降低半導體晶片封裝體物理尺寸的有效選擇。
在立體半導體晶片封裝體中，半導體晶片係垂直堆疊並以直通矽晶穿孔技術來完成彼此間的電性連接，可有效縮短晶片之間的導線、縮小元件尺寸。立體半導體晶片封裝體技術能整合不同功能的半導體晶片，有效增加產品效能、縮小體積、並達到更高的集成密度。換言之，立體半導體晶片封裝體技術可在更小的外觀尺寸上具有更高的集成密度，以達成多功能、高效能之半導體晶片封裝體。一般而言，立體半導體晶片封裝體可以包括半導體晶片、具有直通矽晶穿孔的中介片以及其他基材，半導體晶片晶片經由焊接凸塊附著在中介片之一側，利用焊接凸塊提供積體電路晶片與中介片之間的電性連接，而中介片之另一側則例如可以透過焊 球，讓中介片電性連接至印刷電路板或其他的積體電路晶片。通過直通矽晶穿孔，使得分別位於中介片兩側之半導體晶片與印刷電路板或其他的積體電路晶片整合起來。
在半導體晶片與中介片的整合當中，焊接凸塊通常係特定合金，利用共晶結合法進行金屬相態之轉換，共晶結合法是一種特殊的擴散鍵結，使合金在比其中任一溶質更低的溶點下彼此擴散混合，因此可在約攝氏400~500度等相對較低的溫度下，即形成積體電路晶片與中介片之間的金屬界面鍵結。然而，共晶結合法在製程控制上，對於溫度、加熱週期等回火製程參數控制要求甚高，連帶使得焊接凸塊容易在製程稍有變異的情況下即產生機械應力影響界面鍵結，如此便容易使半導體晶片與中介片之間的焊接凸塊，產生連接不良甚至斷裂等問題。因此，以創新的材料和製程來取代焊接凸塊的晶片封裝體及其製造方法仍是當前半導體晶片封裝工藝重要的研發方向之一，而新的材料和製程亦帶來了許多亟待克服的問題。
本發明係提供一種晶片封裝體及其製造方法，具有高分子黏著支撐層取代以共晶結合法之焊接凸塊，使立體半導體晶片封裝體中，半導體晶片與中介片之連接可在具有更大製程邊際的情況下，更容易有效控制並確保半導體晶片與中介片兩者之連接。此外，高分子黏著支撐層與共晶結合法之焊接凸塊相較，可在更低的製程溫度下即有效形成，因此更可有效減低晶片封裝體內部的電子元件被高溫影響之疑慮。再者，高分子黏著支撐層具有更低的生產成本，使本發明提供之晶片封裝體更適於量產。此外，本發明提供之晶片 封裝體及其製造方法具有特殊的結構以及製程順序，更進一步改善了高分子黏著支撐層可能引發斷線的問題以及在晶片封裝體的製作過程中可能發生汙染的疑慮。
本發明之一態樣係提出一種晶片封裝體的製造方法，包含形成至少一突起於中介片之下表面；形成第一絕緣層於覆蓋下表面以及突起；形成至少一溝槽自下表面朝中介片之上表面延伸；形成高分子黏著支撐層圈繞突起；透過高分子黏著支撐層將中介片與半導體晶片對接，半導體晶片具有至少一感應元件以及電性連接於感應元件之至少一導電墊，其中突起對應連接該導電墊；形成穿孔自上表面朝下表面延伸，且穿孔通過突起以暴露出導電墊，其中穿孔之寬度不大於突起之寬度；形成第二絕緣層覆蓋上表面、穿孔之孔壁；形成重佈局線路配置於第二絕緣層上以及穿孔內以電性連接導電墊；蝕刻中介片使溝槽自上表面暴露出來；以及形成封裝層覆蓋於重佈局線路上，封裝層具有開口暴露出溝槽。
在本發明之一些實施方式中，其中形成穿孔的步驟係雷射鑽孔製程。
在本發明之一些實施方式中，其中形成該穿孔的步驟中，穿孔之寬度實質上等於突起之寬度。
在本發明之一些實施方式中，其中形成高分子黏著支撐層圈繞突起的步驟包含：塗佈高分子黏著支撐層於下表面；以及微影蝕刻高分子黏著支撐層使突起暴露出來。
在本發明之一些實施方式中，在透過高分子黏著支撐層將中介片與半導體晶片對接的步驟與形成穿孔的步驟之間，進一步包含：自上表面朝下表面薄化中介片。
在本發明之一些實施方式中，其中形成封裝層覆蓋於重佈局線路上的步驟包含：全面塗佈封裝層於上表面以及重佈局線路上；以及雷射鑽孔封裝層使封裝層具有開口暴露出溝槽。
在本發明之一些實施方式中，其中塗佈封裝層於重佈局線路上的步驟中，封裝層不填滿穿孔。
在本發明之一些實施方式中，其中高分子黏著支撐層包含熱固化材料、紫外光固化材料或兩者之組合。
在本發明之一些實施方式中，其中熱固化材料包含環氧樹脂。
在本發明之一些實施方式中，進一步包含形成焊球配置於中介片上，焊球電性連接重佈局線路。
在本發明之一些實施方式中，其中高分子黏著支撐層係一高分子壩體。
本發明之另一態樣係提出一種晶片封裝體，包含半導體晶片、中介片、高分子黏著支撐層、第一絕緣層、重佈局線路以及封裝層。半導體晶片具有感應元件以及導電墊，導電墊電性連接感應元件。中介片配置於半導體晶片上方，中介片具有溝槽以及穿孔，其中溝槽暴露出部分感應元件，穿孔暴露出導電墊。高分子黏著支撐層夾設於半導體晶片與中介片之間。高分子黏著支撐層具有開口與穿孔連通以暴露出導電墊。第一絕緣層配置於中介片之下表面，且部份第一絕緣層配置於開口內覆蓋高分子黏著支撐層。重佈局線路配置於中介片上方以及穿孔內以電性連接導電墊。封裝層覆蓋中介片以及重佈局線路，封裝層具有開口暴露出溝槽。
在本發明之一些實施方式中，前述高分子黏著支撐 層具有一開口與穿孔貫通以暴露出導電墊。
在本發明之一些實施方式中，前述高分子黏著支撐層包含熱固化材料、紫外光固化材料或兩者之組合。
在本發明之一些實施方式中，前述熱固化材料包含環氧樹脂。
在本發明之一些實施方式中，前述感應元件配置於半導體晶片之主動區，導電墊配置於半導體晶片之周邊區，周邊區圈繞主動區。
在本發明之一些實施方式中，前述溝槽在半導體晶片的投影位於主動區之至少一邊。
在本發明之一些實施方式中，前述封裝層不填滿該穿孔。
在本發明之一些實施方式中，晶片封裝體進一步包含焊球配置於中介片上，焊球電性連接重佈局線路。
在本發明之一些實施方式中，晶片封裝體進一步包含焊線電性連接重佈局線路。
在本發明之一些實施方式中，晶片封裝體進一步包含第二絕緣層配置中介片之上表面以及穿孔之孔壁。
在本發明之一些實施方式中，前述第一絕緣層以及第二絕緣層包含氧化矽、氮化矽、氮氧化矽或該等之組合。
在本發明之一些實施方式中，前述高分子黏著支撐層係一高分子壩體。
100‧‧‧晶片封裝體
110‧‧‧半導體晶片
112‧‧‧感應元件
113‧‧‧內連線結構
114‧‧‧主動區
116‧‧‧導電墊
118‧‧‧周邊區
120‧‧‧中介片
121‧‧‧下表面
122‧‧‧溝槽
123‧‧‧上表面
124‧‧‧穿孔
125‧‧‧孔壁
127‧‧‧突起
130‧‧‧高分子黏著支撐層
132‧‧‧第一開口
140‧‧‧重佈局線路
150‧‧‧封裝層
152‧‧‧第二開口
160‧‧‧焊球
170‧‧‧第一絕緣層
180‧‧‧第二絕緣層
本發明之上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的了解，其中： 第1圖係根據本發明一些實施方式之晶片封裝體的上視示意圖。
第2圖係根據第1圖中剖面線2之剖面示意圖。
第3圖係根據第1圖中剖面線3之剖面示意圖。
第4圖係根據本發明一些實施方式之晶片封裝體於製造過程中一階段的剖面示意圖。
第5圖係根據本發明一些實施方式之晶片封裝體於製造過程中第4圖下一階段的剖面示意圖。
第6圖係根據本發明一些實施方式之晶片封裝體於製造過程中第5圖下一階段的剖面示意圖。
第7圖係根據本發明一些實施方式之晶片封裝體於製造過程中第6圖下一階段的剖面示意圖。
第8圖係根據本發明一些實施方式之晶片封裝體於製造過程中第7圖下一階段的剖面示意圖。
第9圖係根據本發明一些實施方式之晶片封裝體於製造過程中第8圖下一階段的剖面示意圖。
第10圖係根據本發明一些實施方式之晶片封裝體於製造過程中第9圖下一階段的剖面示意圖。
第11圖係根據本發明一些實施方式之晶片封裝體於製造過程中第10圖下一階段的剖面示意圖。
第12圖係根據本發明一些實施方式之晶片封裝體於製造過程中第11圖下一階段的剖面示意圖。
第13圖係根據本發明一些實施方式之晶片封裝體於製造過程中第12圖下一階段的剖面示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施方式中附加其他的實施方式，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施方式。然而，可在無此等特定細節之情況下實踐本發明各實施方式。
第1圖係根據本發明一些實施方式之晶片封裝體100的上視示意圖。第2圖係根據第1圖中剖面線2之剖面示意圖。第3圖係根據第1圖中剖面線3之剖面示意圖。請參照第1圖搭配第2圖以及第3圖，本發明之晶片封裝體100包含半導體晶片110、中介片120、高分子黏著支撐層130、重佈局線路140、封裝層150、第一絕緣層170以及第二絕緣層180。如第2圖以及第3圖所示，半導體晶片110具有感應元件112以及導電墊116。在本發明的一些實施方式中，感應元件112配置於半導體晶片110之主動區114，而導電墊116配置於半導體晶片110之周邊區118。周邊區118圈繞主動區114。導電墊116電性連接於感應元件112。半導體晶片110例如可以是以矽(silicon)、鍺(germanium)或III-V族元素之半導體晶圓為基材所製作之晶片。感應元件112例如可以包括但不限於表面聲波元件、壓力感測器(pressure sensors)、利用熱及壓力等物理量變化來測量的物理感測器(physical sensors)、微機電系統(Micro Electro Mechanical Systems,MEMS)、主動元件(active element)或被動元件(passive elements)、數位電路或類比電路等積體電路 的感測元件(electronic components)、微流體系統(micro fluidic systems)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)。如第2圖以及第3圖所示，導電墊116例如可以是配置於感應元件112之左右兩側且電性連接於感應元件112。電性連接的方式例如可以是透過半導體晶片110內部之內連線結構113，使位於半導體晶片110之周邊區118的導電墊116與位於半導體晶片110之主動區114的感應元件112具有電性連接。如此一來，導電墊116即可作為感應元件112信號控制的輸入(input)/輸出(output)端，進而對半導體晶片110中的感應元件112進行感測信號控制。導電墊116的材質例如可以是鋁(aluminum)、銅(copper)或鎳(nickel)或其他合適的導電材料。
請參照第2圖以及第3圖，中介片120配置於半導體晶片110上方。中介片120具有溝槽122以及穿孔124，其中溝槽122暴露出部分感應元件112，穿孔124暴露出導電墊116。中介片120例如可以是矽。溝槽122上下貫通中介片120使位於中介片120下方的半導體晶片110之感應元件112得以暴露出來，藉此感知外界的聲波、壓力或是溫度等變化來產生感測訊號。在本發明的一些實施方式中，溝槽122在半導體晶片110的投影位於主動區114之至少一邊。如第1圖搭配第2圖以及第3圖所示，溝槽122在半導體晶片的投影圍繞於主動區114的三邊，僅留下一邊作為連接處。然而本發明並不以此為限，溝槽122的位置與形狀可以針對不同需求作對應的設計，溝槽122亦可以是一個連續溝槽或是多個較小的溝槽。
繼續參照第2圖以及第3圖，高分子黏著支撐層130夾設於半導體晶片110與中介片120之間。高分子黏著支撐層130黏著半導體晶片110與中介片120使兩者接合。高分子黏著支撐層130可以是任何適合用以黏著晶片之高分子材料。在本發明的一些實施方式中，高分子黏著支撐層130包含熱固化(thermal curing)材料、紫外光固化(UV curing)材料或兩者之組合。在本發明的一些實施方式中，高分子黏著支撐層130包含環氧樹脂(epoxy)。在此值得注意的是，高分子黏著支撐層130與傳統上連接半導體晶片與中介片所用的焊接凸塊完全不同。焊接凸塊通常係特定合金，利用共晶結合法進行金屬相態之轉換，使合金在比其中任一溶質更低的溶點下彼此擴散混合，因此可在約攝氏400~500度等相對較低的溫度下，即形成積體電路晶片與中介片之間的金屬界面鍵結。而高分子黏著支撐層130並不需要上述之高溫來進行高分子固化黏著反應，一般而言，高分子固化黏著反應至高僅需攝氏300度以下即可充分固化反應，發揮其黏著功能。藉由高分子黏著支撐層130成分比例的適當選擇與調配，高分子黏著支撐層130甚至可在低於攝氏200度的條件下即可形成並順利接合半導體晶片110與中介片120。據此，接合半導體晶片110與中介片120兩者即可在更低的熱預算(thermal budget)下進行，而減低晶片封裝體內部的電子元件被高溫影響之疑慮。再者，共晶結合法在製程控制上，對於溫度、加熱週期等回火製程參數控制要求甚高，連帶使得焊接凸塊容易在製程稍有變異的情況下即產生機械應力影響界面鍵結，如此便容易使半導體晶片與中介片之間的焊接凸塊，產生連接不良甚至斷裂等問題。相對 地，高分子黏著支撐層130在固化反應的控制上則容易許多，不易因為微小的製程變異而對於其黏著性能產生太大的影響。因此，以高分子黏著支撐層130取代以共晶結合法之焊接凸塊，使立體半導體晶片封裝體中，半導體晶片110與中介片120之連接可在具有更大製程邊際(process margin)的情況下，更能有效控制並確保半導體晶片110與中介片120兩者之連接。此外，高分子黏著支撐層130具有更低的生產成本，使本發明提供之晶片封裝體100更適於量產。如第2圖以及第3圖所示，高分子黏著支撐層130具有開口132與穿孔124貫通以暴露出導電墊116。第一開口132例如可以是以微影蝕刻或雷射鑽孔等方式形成。據此，半導體晶片110與中介片120兩者之間的導電路徑即可由此處通過，使半導體晶片110的導電墊116與中介片120的穿孔124之孔壁125上的重佈局線路140電性連接。在本發明的一些實施方式中，高分子黏著支撐層130為一高分子壩體。
參照第2圖以及第3圖，第一絕緣層170配置於中介片120之下表面121。第一絕緣層170所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料，以化學氣相沉積法(chemical vapor deposition)沿著中介片120之下表面121形成。位於中介片120的下表面121之第一絕緣層170，可保護中介片120並使後續形成的重佈局線路140與中介片120之間電性絕緣。在此值得特別注意的是，部份第一絕緣層170配置於第一開口132內覆蓋高分子黏著支撐層130。換言之，高分子黏著支撐層130不會與後續形成的重佈局線路140直接接觸，而是由第一絕緣層170隔開。因此，後續形成的重佈局線路140不會直接受到具有黏著性且 熱膨脹係數較大的高分子黏著支撐層130影響。據此，可降低後續形成的重佈局線路140發生斷線的風險，具有顯著提升製作晶片封裝體100之良率的特殊功效。如第2圖以及第3圖所示，在本發明的一些實施方式中，晶片封裝體100進一步包含第二絕緣層180配置中介片120之上表面123以及穿孔124之孔壁125。第二絕緣層180所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料，以化學氣相沉積法順應地沿著中介片120之上表面123、及其穿孔124之孔壁125形成。第二絕緣層180可進一步隔離高分子黏著支撐層130與後續形成的重佈局線路140，避免高分子黏著支撐層130對後續形成的重佈局線路140產生不良影響。換言之，後續形成的重佈局線路140更不會直接受到具有黏著性且熱膨脹係數較大的高分子黏著支撐層130影響。據此，後續形成的重佈局線路140發生斷線的風險可被進一步降低，更具有顯著提升製作晶片封裝體100之良率的特殊功效。
繼續參照第2圖以及第3圖，重佈局線路140配置於中介片120上方以及穿孔124內以電性連接導電墊116。重佈局線路140例如可以使用鋁(aluminum)、銅(copper)或鎳(nickel)或其他合適的導電材料，以適當之製程方法全面沉積於第二絕緣層180上，再以微影蝕刻的方式圖案化以在第二絕緣層180上留下預定圖案之重佈局線路140。封裝層150覆蓋於中介片120以及重佈局線路140上，封裝層150具有第二開口152暴露出溝槽122。封裝層150所使用的材料可以是綠漆(solder mask)或其它合適之封裝材料，以塗佈方式在中介片120的上表面123形成。如第2圖以及第3圖 所示，在本發明的一些實施方式中，封裝層150不填滿穿孔124。據此，封裝層150與穿孔124之孔壁125上的重佈局線路140接觸面積較小，更可進一步減低封裝層150與穿孔124之孔壁125上的重佈局線路140之間的應力累積，避免後續封裝層150膨脹或皺縮對重佈局線路140產生影響，減少重佈局線路140發生斷線的可能性，進一步提升晶片封裝體100之可靠度。
如第2圖以及第3圖所示，在本發明的一些實施方式中，晶片封裝體100進一步包含焊球160配置於中介片120上，焊球160電性連接重佈局線路140。焊球160的材料例如可以是錫或其他適合於焊接的金屬或合金，焊球160作為晶片封裝體100外接於印刷電路板或其他中介片之連接橋樑，據此由感應元件112所偵測產生的電流訊號即可透過焊球160、重佈局線路140以及與感應元件112電性連接之導電墊116，對印刷電路板或其他中介片的輸入/輸出的進行訊號輸入/輸出控制。反之，由印刷電路板或其他中介片的輸入/輸出的電流訊號亦可透過焊球160、重佈局線路140以及與感應元件112電性連接之導電墊116，對感應元件112進行訊號輸入/輸出控制。在本發明的另一些實施方式中，晶片封裝體100可進一步包含焊線(圖未繪示)電性連接重佈局線路140，焊線亦可作為晶片封裝體100外接於印刷電路板或其他中介片之連接橋樑。有關本發明各實施方式之晶片封裝體100的製造方法，將於以下段落以及圖式中說明。
第4圖係根據本發明一些實施方式之晶片封裝體於製造過程中一階段的剖面示意圖。首先，形成至少一突起127於中介片120之下表面121。中介片120例如可以包含 矽。製作突起127的方式例如可以是由中介片120之下表面121朝上表面123以微影蝕刻製程，在預定位置上製作特定大小形狀之突起127。位於中介片120之下表面121的突起127，係作為後續與半導體晶片110之導電墊116黏著，再被挖空形成穿孔124的預定位置，因此突起127之位置、大小、形狀可視實際需求作適當的調整設計。
第5圖係根據本發明一些實施方式之晶片封裝體於製造過程中第4圖下一階段的剖面示意圖。第6圖係根據本發明一些實施方式之晶片封裝體於製造過程中第5圖下一階段的剖面示意圖。請參照第5圖，形成第一絕緣層170於中介片120之下表面121。第一絕緣層170所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料。第一絕緣層170的製作方式例如可以是先以化學氣相沉積法順應地沿著中介片120之下表面121形成一層絕緣薄膜，再以微影蝕刻製程在中介片120之溝槽122的預定位置，在絕緣薄膜中形成開口172，即形成如第5圖所示之第一絕緣層170。請參照第6圖，在形成第一絕緣層170於中介片120之下表面121的步驟之後，接著形成至少一溝槽122自下表面121朝中介片120之上表面123延伸。溝槽122係預定作為上下貫通中介片120的路徑，使後續接合於中介片120下方的半導體晶片110中感應元件112得以暴露出來，藉此感知外界的聲波、壓力或是溫度等變化來產生感測訊號。
第7圖係根據本發明一些實施方式之晶片封裝體於製造過程中第6圖下一階段的剖面示意圖。如第7圖所示，在形成溝槽122自下表面121朝中介片120之上表面123延伸的步驟之後，接著形成高分子黏著支撐層130圈繞突起 127。如第7圖所示，高分子黏著支撐層130圈繞突起127且具有第一開口132將突起127暴露出來，以供突起127後續與半導體晶片110之導電墊116對接。高分子黏著支撐層130可以是任何適合用以黏著晶片之高分子材料。在本發明的一些實施方式中，高分子黏著支撐層130包含熱固化材料、紫外光固化材料或兩者之組合。在本發明的一些實施方式中，高分子黏著支撐層130包含環氧樹脂。值得注意的是，高分子黏著支撐層130與傳統上連接半導體晶片與中介片所用的焊接凸塊完全不同。焊接凸塊通常係特定合金，利用共晶結合法進行金屬相態之轉換，使合金在比其中任一溶質更低的溶點下彼此擴散混合，因此可在約攝氏400~500度等相對較低的溫度下，即形成積體電路晶片與中介片之間的金屬界面鍵結。而高分子黏著支撐層130並不需要上述之高溫來進行高分子固化黏著反應，一般而言，高分子固化黏著反應至高僅需攝氏300度以下即可充分固化反應，發揮其黏著功能。再者，共晶結合法在製程控制上，對於溫度、加熱週期等回火製程參數控制要求甚高，連帶使得焊接凸塊容易在製程稍有變異的情況下即產生機械應力影響界面鍵結，如此便容易使半導體晶片與中介片之間的焊接凸塊，產生連接不良甚至斷裂等問題。相對地，高分子黏著支撐層130在固化反應的控制上則容易許多，不易因為微小的製程變異而對於其黏著性能產生太大的影響。因此，以高分子黏著支撐層130取代以共晶結合法之焊接凸塊，使立體半導體晶片封裝體中，半導體晶片110與中介片120之連接可在具有更大製程邊際的情況下，更能有效控制並確保半導體晶片110與中介片120兩者之連接。此外，高分子黏著支撐層130 具有更低的生產成本，使本發明提供之晶片封裝體100更適於量產。在本發明的一些實施方式中，其中形成高分子黏著支撐層130於下表面121的步驟包含塗佈高分子黏著支撐層131於下表面121，以及微影蝕刻高分子黏著支撐層130使突起127暴露出來。在此值得注意的是，微影蝕刻高分子黏著支撐層130使高分子黏著支撐層130具有第一開口132的步驟需再與後續接合半導體晶片110的步驟之前進行，換言之，高分子黏著支撐層130的第一開口132應在與半導體晶片110接合之前先形成完畢，而後續在接合半導體晶片110時，高分子黏著支撐層130的第一開口132即對應接合於半導體晶片110之導電墊116。如此一來，高分子黏著支撐層130與半導體晶片110之導電墊116即不會直接接觸，即後續無須針對高分子黏著支撐層130開口來暴露出導電墊116，可有效降低導電墊116被高分子黏著支撐層130開口製程(例如微影蝕刻)損傷的機會，進一步提升後續形成之晶片封裝體100的可靠度。在本發明的一些實施方式中，其中高分子黏著支撐層130包含熱固化材料、紫外光固化材料或兩者之組合。在本發明的一些實施方式中，其中熱固化材料包含環氧樹脂。藉由高分子黏著支撐層130成分比例的適當選擇與調配，高分子黏著支撐層130甚至可在低於攝氏200度的條件下即可形成並順利接合半導體晶片110與中介片120。據此，接合半導體晶片110與中介片120兩者即可在更低的熱預算下進行，而減低晶片封裝體內部的電子元件被高溫影響之疑慮。在本發明的一些實施方式中，高分子黏著支撐層130為一高分子壩體。
第8圖係根據本發明一些實施方式之晶片封裝體於 製造過程中第7圖下一階段的剖面示意圖。第9圖係根據本發明一些實施方式之晶片封裝體於製造過程中第8圖下一階段的剖面示意圖。請參照第8圖，在形成高分子黏著支撐層130圈繞突起127的步驟之後，接著透過高分子黏著支撐層130將中介片120與半導體晶片110對接。半導體晶片110具有感應元件112以及電性連接於感應元件112之導電墊116，高分子黏著支撐層130之第一開口132對應於導電墊116。其中，半導體晶片110、感應元件112以及導電墊116等元件所使用的材料與彼此間的連接關係如同前述，在此即不重覆贅述。請參照第9圖，在透過高分子黏著支撐層130將中介片120與半導體晶片110對接的步驟之後，接著自形成穿孔124自上表面123朝下表面121延伸，且穿孔124通過突起127以暴露出導電墊116。穿孔124例如可以是矽穿孔(through silicon via,TSV)。穿孔124可以乾蝕刻或其他適合形成孔洞的製程方法。在本發明的一些實施方式中，形成穿孔124的步驟係雷射鑽孔(laser-drill)製程。以雷射鑽孔取代乾蝕刻，可以避免乾蝕刻製程在蝕刻後以溶液清洗時可能發生的污染問題，因此可更進一步提升製程良率以及晶片封裝體的可靠度。值得注意的是，如第8圖以及第9圖所示，穿孔124之寬度W2不大於突起127之寬度W1。換言之，蝕刻或雷射鑽孔中介片120以形成穿孔124的範圍不超過突起127。因此，穿孔124的形成不會高分子黏著支撐層130暴露出來，據此，後續在穿孔124中形成重佈局線路140不接觸到高分子黏著支撐層130，可有效避免高分子黏著支撐層130對重佈局線路140產生不良影響，而使重佈局線路140發生斷線等疑慮。穿孔124之寬度W2與突起127 之寬度W1均可由適當的製程方法來製作並彼此配合。在本發明的一些實施方式中，在形成穿孔124的步驟中，穿孔124之寬度W2(如第9圖所示)實質上等於突起127之寬度W1(如第8圖所示)。據此，如第9圖所示，部份第一絕緣層170會配置於第一開口132內覆蓋高分子黏著支撐層130。即高分子黏著支撐層130不會與後續形成的重佈局線路140直接接觸，而是由第一絕緣層170隔開。因此，後續形成的重佈局線路140不會直接受到具有黏著性且熱膨脹係數較大的高分子黏著支撐層130影響，可降低後續形成的重佈局線路140發生斷線的風險，具有顯著提升製作晶片封裝體100之良率的特殊功效。
請繼續參照第9圖，穿孔124貫穿中介片120之上表面123至下表面121以暴露出導電墊116，以供後續導電墊116之導電路徑於穿孔124內部形成。在本發明的一些實施方式中，在透過高分子黏著支撐層130將中介片120與半導體晶片110對接的步驟，與形成穿孔124的步驟之間，進一步包含自上表面123朝下表面121薄化中介片120。例如由實質上700微米薄化為實質上200微米。據此，穿孔124的形成可更有效率，且亦使最後形成之晶片封裝體100具有更薄的總體厚度。
第10圖係根據本發明一些實施方式之晶片封裝體於製造過程中第9圖下一階段的剖面示意圖。在自上表面123朝下表面121形成穿孔124的步驟之後，接著形成第二絕緣層180覆蓋上表面123以及穿孔124之孔壁125。第二絕緣層180所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料，以化學氣相沉積法順應地沿著中介 片120之上表面123以及穿孔124內形成。第二絕緣層180可進一步隔離高分子黏著支撐層130與後續形成的重佈局線路140，避免高分子黏著支撐層130對後續形成的重佈局線路140產生不良影響。換言之，後續形成的重佈局線路140更不會直接受到具有黏著性且熱膨脹係數較大的高分子黏著支撐層130影響。據此，後續形成的重佈局線路140發生斷線的風險可被進一步降低，更具有顯著提升製作晶片封裝體100之良率的特殊功效。
第11圖係根據本發明一些實施方式之晶片封裝體於製造過程中第10圖下一階段的剖面示意圖。第12圖係根據本發明一些實施方式之晶片封裝體於製造過程中第11圖下一階段的剖面示意圖。請先參照第11圖，形成重佈局線路140配置於第二絕緣層180上以及穿孔124內以電性連接116導電墊。重佈局線路140例如可以使用鋁、銅或鎳或其他合適的導電材料，以適當之製程方法全面沉積於第二絕緣層180上，再以微影蝕刻的方式圖案化以在第二絕緣層180上留下預定圖案。接著，請參照第12圖，蝕刻中介片120使溝槽122自上表面123暴露出來。據此，溝槽122上下貫通中介片120使位於中介片120下方的半導體晶片110中感應元件112得以暴露出來，感知外界的聲波、壓力或是溫度等變化來產生感測訊號。
第13圖係根據本發明一些實施方式之晶片封裝體於製造過程中第12圖下一階段的剖面示意圖。參照第13圖，形成封裝層150覆蓋於重佈局線路140上。形成封裝層150覆蓋於重佈局線路140上的步驟包含塗佈封裝層150於重佈局線路140上。在本發明的一些實施方式中，其中塗佈 封裝層150於重佈局線路140上的步驟中，封裝層不填滿該穿孔124。據此，更可進一步減低封裝層150與穿孔124之孔壁125上的重佈局線路140之間的應力累積，避免後續封裝層150膨脹或皺縮對重佈局線路140產生影響，減少重佈局線路140發生斷線的可能性，進一步提升晶片封裝體100之可靠度。第2圖則是根據本發明一些實施方式之晶片封裝體於製造過程中第13圖下一階段的剖面示意圖。如第2圖所示，封裝層150具有第二開口152暴露出溝槽122。在本發明的一些實施方式中，其中形成封裝層150覆蓋於重佈局線路140上的步驟包含塗佈封裝層150於重佈局線路140上，以及雷射鑽孔(laser drill)封裝層150使封裝層150具有第二開口152暴露出該溝槽122。如第2圖所示，在本發明的一些實施方式中，進一步包含形成焊球160配置於中介片120上，焊球160電性連接重佈局線路140。焊球160的材料例如可以是錫或其他適合於焊接的金屬或合金，焊球160作為晶片封裝體100外接於印刷電路板或其他中介片之連接橋樑，據此由感應元件112所偵測產生的電流訊號即可透過焊球160、重佈局線路140以及與感應元件112電性連接之導電墊116，對印刷電路板或其他中介片的輸入/輸出的進行訊號輸入/輸出控制。反之，由印刷電路板或其他中介片的輸入/輸出的電流訊號亦可透過焊球160、重佈局線路140以及與感應元件112電性連接之導電墊116，對感應元件112進行訊號輸入/輸出控制，至此即形成如第2圖所示之晶片封裝體100。
最後要強調的是，本發明所提供之晶片封裝體具有高分子黏著支撐層取代以共晶結合法之焊接凸塊，使立體半 導體晶片封裝體中，半導體晶片與中介片之連接可在具有更大製程邊際的情況下，更容易有效控制並確保半導體晶片與中介片兩者之連接。此外，高分子黏著支撐層可在更低的製程溫度下即有效形成，因此更可有效減低晶片封裝體內部的電子元件被高溫影響之遺慮。而高分子黏著支撐層具有更低的生產成本，使本發明提供之晶片封裝體更適於量產。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片封裝體
110‧‧‧半導體晶片
112‧‧‧感應元件
113‧‧‧內連線結構
114‧‧‧主動區
116‧‧‧導電墊
118‧‧‧周邊區
124‧‧‧穿孔
125‧‧‧孔壁
130‧‧‧高分子黏著支撐層
132‧‧‧第一開口
140‧‧‧重佈局線路
150‧‧‧封裝層
152‧‧‧第二開口
120‧‧‧中介片
121‧‧‧下表面
122‧‧‧溝槽
123‧‧‧上表面
160‧‧‧焊球
170‧‧‧第一絕緣層
180‧‧‧第二絕緣層

Claims (22)

  1. 一種晶片封裝體的製造方法，包含：形成至少一突起於一中介片之一下表面；形成一第一絕緣層於覆蓋該下表面以及該突起；形成至少一溝槽自該下表面朝該中介片之一上表面延伸；形成一高分子黏著支撐層圈繞該突起；透過該高分子黏著支撐層將該中介片與一半導體晶片對接，該半導體晶片具有至少一感應元件以及電性連接於該感應元件之至少一導電墊，其中該突起對應連接該導電墊；形成一穿孔自該上表面朝該下表面延伸，且該穿孔通過該突起以暴露出該導電墊，其中該穿孔之一寬度不大於該突起之一寬度；形成一第二絕緣層覆蓋該上表面、該穿孔之一孔壁；形成一重佈局線路配置於該第二絕緣層上以及該穿孔內以電性連接該導電墊；蝕刻該中介片使該溝槽自該上表面暴露出來；以及形成一封裝層覆蓋於該重佈局線路上，該封裝層具有一第二開口暴露出該溝槽。
  2. 如請求項1之晶片封裝體的製造方法，其中形成該穿孔的步驟係雷射鑽孔製程。
  3. 如請求項1之晶片封裝體的製造方法，在形成該穿孔的步驟中，該穿孔之該寬度實質上等於該突起之該寬度。
  4. 如請求項1之晶片封裝體的製造方法，其中形成該高分子黏著支撐層圈繞該突起的步驟包含：塗佈該高分子黏著支撐層於該下表面；以及微影蝕刻該高分子黏著支撐層使該突起暴露出來。
  5. 如請求項1之晶片封裝體的製造方法，在透過該高分子黏著支撐層將該中介片與該半導體晶片對接的步驟與形成該穿孔的步驟之間，進一步包含：自該上表面朝該下表面薄化該中介片。
  6. 如請求項1之晶片封裝體的製造方法，其中形成該封裝層覆蓋於該重佈局線路上的步驟包含：全面塗佈該封裝層於該上表面以及該重佈局線路上；以及雷射鑽孔該封裝層使該封裝層具有該第二開口暴露出該溝槽。
  7. 如請求項6之晶片封裝體的製造方法，其中塗佈該封裝層於該重佈局線路上的步驟中，該封裝層不填滿該穿孔。
  8. 如請求項1之晶片封裝體的製造方法，其中該高分子黏著支撐層包含一熱固化材料、一紫外光固化材料或兩者之組合。
  9. 如請求項8的晶片封裝體的製造方法，其中該熱固 化材料包含環氧樹脂。
  10. 如請求項1之晶片封裝體的製造方法，進一步包含：形成一焊球配置於該中介片上，該焊球電性連接該重佈局線路。
  11. 如請求項1之晶片封裝體的製造方法，其中該高分子黏著支撐層係一高分子壩體。
  12. 一種晶片封裝體，包含：一半導體晶片具有至少一感應元件以及至少一導電墊，該導電墊電性連接該感應元件；一中介片配置於該半導體晶片上方，該中介片具有至少一溝槽以及至少一穿孔，其中該溝槽穿透該中介片，該穿孔暴露出該導電墊；一高分子黏著支撐層夾設於該半導體晶片與該中介片之間，該高分子黏著支撐層具有一第一開口與該穿孔連通以暴露出該導電墊；一第一絕緣層配置於該中介片之一下表面，且部份該第一絕緣層配置於該第一開口內覆蓋該高分子黏著支撐層；一重佈局線路配置於該中介片上方以及該穿孔內以電性連接該導電墊；以及一封裝層覆蓋該中介片以及該重佈局線路，該封裝層具有一第二開口暴露出該溝槽。
  13. 如請求項12的晶片封裝體，其中該高分子黏著支撐層包含一熱固化材料、一紫外光固化材料或兩者之組合。
  14. 如請求項13的晶片封裝體，其中該熱固化材料包含環氧樹脂。
  15. 如請求項12的晶片封裝體，其中該感應元件配置於該半導體晶片之一主動區，該導電墊配置於該半導體晶片之一周邊區，該周邊區圈繞該主動區。
  16. 如請求項15的晶片封裝體，其中該溝槽在該半導體晶片的投影位於該主動區之至少一邊。
  17. 如請求項12的晶片封裝體，其中該封裝層不填滿該穿孔。
  18. 如請求項12的晶片封裝體，進一步包含一焊球配置於該中介片上，該焊球電性連接該重佈局線路。
  19. 如請求項12的晶片封裝體，進一步包含一焊線電性連接該重佈局線路。
  20. 如請求項12的晶片封裝體，進一步包含一第二絕緣層配置該中介片之一上表面以及該穿孔之一孔壁。
  21. 如請求項20的晶片封裝體，其中該第一絕緣層以 及該第二絕緣層包含氧化矽、氮化矽、氮氧化矽或該等之組合。
  22. 如請求項12的晶片封裝體，其中該高分子黏著支撐層係一高分子壩體。
TW103127489A 2014-08-11 2014-08-11 晶片封裝體及其製造方法 TWI550737B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103127489A TWI550737B (zh) 2014-08-11 2014-08-11 晶片封裝體及其製造方法
US14/819,174 US9403672B2 (en) 2014-08-11 2015-08-05 Chip package and method of manufacturing the same
CN201510478819.3A CN105374778B (zh) 2014-08-11 2015-08-07 晶片封装体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127489A TWI550737B (zh) 2014-08-11 2014-08-11 晶片封裝體及其製造方法

Publications (2)

Publication Number Publication Date
TW201606888A TW201606888A (zh) 2016-02-16
TWI550737B true TWI550737B (zh) 2016-09-21

Family

ID=55266892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127489A TWI550737B (zh) 2014-08-11 2014-08-11 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US9403672B2 (zh)
CN (1) CN105374778B (zh)
TW (1) TWI550737B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478500B2 (en) * 2015-02-17 2016-10-25 Advanced Semiconductor Engineering, Inc. Interposer substrate, semiconductor structure and fabricating process thereof
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US20170256496A1 (en) * 2016-03-01 2017-09-07 Xintec Inc. Chip package and method for forming the same
SG11201807926PA (en) 2016-03-24 2018-10-30 Agency Science Tech & Res A through silicon interposer wafer and method of manufacturing the same
CN111584695A (zh) * 2019-02-19 2020-08-25 江苏罗化新材料有限公司 一种散热型芯片级led封装方法及其封装结构
CN113611673B (zh) * 2021-10-11 2021-12-21 山东汉芯科技有限公司 集成布线转接板的新型芯片封装结构
CN117410260B (zh) * 2023-12-15 2024-03-22 苏州熹联光芯微电子科技有限公司 封装结构及其制备方法、封装组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
US6300676B1 (en) * 1998-12-21 2001-10-09 Murata Manufacturing Co., Ltd. Small size electronic part and a method for manufacturing the same, and a method for forming a via hole for use in the same
US7696004B2 (en) * 2007-06-01 2010-04-13 Samsung Electro-Mechanics Co., Ltd. Wafer level package fabrication method
US20110278734A1 (en) * 2010-03-11 2011-11-17 Yu-Lin Yen Chip package and method for forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
CN102034796B (zh) * 2009-10-01 2014-08-27 精材科技股份有限公司 晶片封装体及其制造方法
US20130307147A1 (en) * 2012-05-18 2013-11-21 Xintec Inc. Chip package and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
US6300676B1 (en) * 1998-12-21 2001-10-09 Murata Manufacturing Co., Ltd. Small size electronic part and a method for manufacturing the same, and a method for forming a via hole for use in the same
US7696004B2 (en) * 2007-06-01 2010-04-13 Samsung Electro-Mechanics Co., Ltd. Wafer level package fabrication method
US20110278734A1 (en) * 2010-03-11 2011-11-17 Yu-Lin Yen Chip package and method for forming the same

Also Published As

Publication number Publication date
CN105374778B (zh) 2018-05-25
US20160039663A1 (en) 2016-02-11
US9403672B2 (en) 2016-08-02
CN105374778A (zh) 2016-03-02
TW201606888A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
TWI550737B (zh) 晶片封裝體及其製造方法
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI613740B (zh) 具有較高密度之積體電路封裝結構以及方法
TWI451505B (zh) 凹入的半導體基底和相關技術
JP4865197B2 (ja) 半導体装置およびその製造方法
TWI720176B (zh) 半導體結構及其製造方法
JP5065586B2 (ja) 半導体装置の製造方法
TWI496270B (zh) 半導體封裝件及其製法
TWI544599B (zh) 封裝結構之製法
JP5091221B2 (ja) 半導体装置
CN107808870A (zh) 半导体封装件中的再分布层及其形成方法
TWI582913B (zh) 半導體封裝件及其製法
TW201220450A (en) Wafer level semiconductor package and manufacturing methods thereof
TW201535551A (zh) 晶片封裝體及其製造方法
JP2006156436A (ja) 半導体装置及びその製造方法
TWI574333B (zh) 電子封裝件及其製法
CN109786274B (zh) 半导体器件及其制造方法
TWI575672B (zh) 晶片封裝體及其製造方法
TW201644016A (zh) 晶片封裝體與其製備方法
US9899308B2 (en) Semiconductor package and method of fabricating the same
JP5404513B2 (ja) 半導体装置の製造方法
JP5171726B2 (ja) 半導体装置
US9842827B2 (en) Wafer level system in package (SiP) using a reconstituted wafer and method of making
TW201507063A (zh) 半導體封裝件及其製法
TWI520238B (zh) 半導體封裝件及其製法