JP4865197B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4865197B2
JP4865197B2 JP2004194690A JP2004194690A JP4865197B2 JP 4865197 B2 JP4865197 B2 JP 4865197B2 JP 2004194690 A JP2004194690 A JP 2004194690A JP 2004194690 A JP2004194690 A JP 2004194690A JP 4865197 B2 JP4865197 B2 JP 4865197B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
semiconductor
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004194690A
Other languages
English (en)
Other versions
JP2006019433A5 (ja
JP2006019433A (ja
Inventor
洋一郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004194690A priority Critical patent/JP4865197B2/ja
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to US11/159,157 priority patent/US7795721B2/en
Publication of JP2006019433A publication Critical patent/JP2006019433A/ja
Publication of JP2006019433A5 publication Critical patent/JP2006019433A5/ja
Priority to US12/169,930 priority patent/US8193033B2/en
Priority to US12/850,232 priority patent/US8207605B2/en
Application granted granted Critical
Publication of JP4865197B2 publication Critical patent/JP4865197B2/ja
Priority to US13/495,494 priority patent/US8541874B2/en
Priority to US13/972,162 priority patent/US8890305B2/en
Priority to US14/524,718 priority patent/US9324699B2/en
Priority to US15/072,803 priority patent/US20160204092A1/en
Priority to US16/375,282 priority patent/US10672750B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置としては、特許文献１に記載されたものがある。同文献には、回路基板の両面に半導体装置がフリップチップ実装により設けられている両面実装構造体が開示されている。特許文献１によれば、実装後の半導体装置を封止する封止樹脂のガラス転移温度を調節することにより、生産歩留まりおよび信頼性の向上が可能であるとされている。
特開２００１−３４５４１８号公報
ところが、上記文献記載の従来技術では、基板と半導体素子の基材との間の熱膨張係数の差により接合精度や品質が劣化する懸念があった。このため、半導体素子への微細な配線の接続が困難であった。また、接続信頼性においても改善の余地があった。このため、配線密度の高い大規模なチップ間接続を実現することが困難であった。
本発明は、上記事情に鑑みてなされたものであり、その目体は、複数の半導体素子間を高密度で接続する技術を提供することにある。また、本発明の別の目的は、複数の半導体素子の接続信頼性を向上させることにある。
本発明によれば、平板状の配線体と、前記配線体の一方の面に設けられた第一の半導体素子と、前記一方の面の全面および前記第一の半導体素子の側面を被覆する封止樹脂と、前記封止樹脂により被覆された後の前記配線体に接続され、前記配線体の他方の面に前記第一の半導体素子に対して少なくとも一部が対向する位置に設けられた第二の半導体素子と、を有し、前記配線体は、前記一方の面側に設けられ、前記第一の半導体素子と接続しており、前記配線体から露出した全面が前記封止樹脂によって被覆されている配線層と、前記配線層の前記第一の半導体素子が接続されていない側に積層され、前記配線層を支持する支持層と、前記支持層を貫通し、前記配線層と接続している貫通電極と、を備え、前記配線体を介して前記第一の半導体素子と前記第二の半導体素子とが電気的に接続されており、前記第二の半導体素子は前記他方の面に電極を介して接続されており、前記貫通電極と前記電極とが前記配線体の面に対し、略垂直に一直線に接続され、前記支持層がシリコン、セラミック、および珪ホウ酸ガラスからなる群から選択される一種以上の材料からなることを特徴とする半導体装置が提供される。
本発明の半導体装置は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備えるため、貫通電極を高密度で配設することが可能とのある。また、支持層を有するため、貫通電極を高密度で設けた際にも、半導体素子と貫通電極との接続信頼性の向上が可能である。よって、複数のチップや大規模なチップ間接続が可能となる。
本発明において、前記配線層および前記支持層がこの順に積層された構成とすることができる。また、貫通電極が複数の導電部材から構成されていてもよい。
本発明の半導体装置において、前記支持層の材料は、線膨張係数が０．５ｐｐｍ／℃以上５ｐｐｍ／℃以下であってもよい。こうすることにより、第一の半導体装置と第二の半導体装置との接続信頼性をさらに向上させることができる。
本発明の半導体装置において、前記支持層がシリコン層であってもよい。剛性の高いシリコン層上に微細な配線体を形成し、支持層と熱膨張係数が等しいシリコン半導体素子を接続することで、高精度でかつ信頼性の高い接続が可能となる。
本発明の半導体装置において、前記支持層にトランジスタ等の能動素子が形成されていてもよい。
本発明の半導体装置において、前記配線体は、絶縁膜と、前記支持層と、前記配線層とがこの順に積層された構成を有し、前記第一の半導体素子が前記配線層に接続され、前記第二の半導体素子が前記絶縁膜側に接続されていてもよい。こうすることにより、半導体の表面を確実に絶縁するとともに、半導体素子同士の接続信頼性を充分に確保することができる。本発明において、半導体素子同士が、シリコン層および絶縁膜を貫通する貫通電極と、配線層と、を介して電気的に接続されている構成とすることができる。
本発明の半導体装置においては、導電体が平板状の絶縁体を貫通している。このため、導電体の狭ピッチ化が可能である。よって、第一の半導体素子と第二の半導体素子とを接続する導電体を高密度で配置することが可能である。
本発明において、絶縁体を貫通する導電体は連続する一部材から構成されていてもよいし、複数の導電部材が接合されて電気的接続が確保されている構成としてもよい。たとえば一つの導電体が一つの導電プラグからなる構成であってもよい。また、配線層が多層配線であって、導電体が配線層中の配線およびプラグが接合されている構成であってもよい。
本発明の半導体装置において、前記導電体は、前記絶縁体のいずれかの面に設けられた接続電極を含み、前記接続電極の側面が前記絶縁体中に埋設されるとともに、前記接続電極の少なくとも一つの面の全体が前記絶縁体から露出している構成とすることができる。この構成では、接続電極の少なくとも一つの面の全体が前記絶縁体から露出しているため、外部引き出し電極が絶縁体に接していない。こうすることにより、接続電極を高密度で精密に設けることが可能となる。
なお、本発明において、接続電極の側面が絶縁体に接している構成とすることができる。また、接続電極の側面外周全体が絶縁体に接していてもよい。また、本発明において、接続電極が設けられている側の配線体の面を平坦面とすることができる。
また、本発明において、接続電極は、半導体素子に電気的に接続する素子接続電極および素子の外部の導電部材に接続する外部接続電極を含む。本発明では、これらのいずれについても上述した構成とすることができる。
本発明の半導体装置において、前記導電体は、前記絶縁体のいずれかの面に接して設けられた配線を含み、前記配線の側面の少なくとも一部および前記配線の一つの面が前記絶縁体から露出している構成とすることができる。こうすることにより、微細な配線を高密度で設けることが可能な構成とすることができる。
なお、本発明の半導体装置において、前記配線が前記引き出し電極に電気的に接続している構成とすることができる。また、本発明において、前記配線の側面全体が前記絶縁体から露出していてもよい。
本発明の半導体装置において、前記配線の少なくとも一部が前記封止樹脂に埋設されていてもよい。こうすることにより、半導体装置の強度を向上させることができる。
本発明の半導体装置において、前記導電体の最小間隔が５０μｍ以下であってもよい。こうすることにより、半導体素子間のデータ転送能を向上させることができる。
本発明の半導体装置において、前記導電体は、種々の平面配置とすることができる。たとえば、正方格子状、千鳥格子等の斜格子状等の配置をとることができる。
本発明の半導体装置において、前記第一の半導体素子の前記配線体の側に設けられた第一導電パッドと、前記第二の半導体素子の前記配線体の側の面に設けられた第二導電パッドとが、平面視において一致している構成とすることができる。これにより、半導体素子間のデータ転送能をより一層向上させることができる。
本発明の半導体装置において、前記封止樹脂を貫通する貫通プラグを有する構成とすることができる。こうすることにより、熱応力緩和機能により優れた二次実装信頼性が得られる。また、複合素子である半導体装置全体がフリップチップ接続される構成とすることができる。なお、本発明の半導体装置において、前記貫通プラグは前記配線層中の配線に接続された構成とすることができる。
本発明の半導体装置において、前記配線層が多層配線層であってもよい。これにより、配線体の設計の自由度を高めることができる。
本発明の半導体装置において、前記第一の半導体素子が前記封止樹脂に埋設されていてもよい。これにより、第一の半導体素子の表面を確実に絶縁するとともに、第一の半導体素子を保護することができる。
本発明によれば、基板上に形成された支持層を貫通する導体ヴィアを形成する工程と、前記基板上に前記導体ヴィアと接続し、前記支持層により支持される配線層を形成する工程と、前記配線層と第一の半導体素子とを接続させる工程と、前記配線層の前記配線体から露出した全面および前記第一の半導体素子の側面を封止樹脂により被覆する工程と、前記基板の前記配線層の形成面の裏面から前記基板を薄化する工程と、前記基板を薄化する前記工程の後に前記配線層を介して第二の半導体素子の少なくとも一部を前記第一の半導体素子に対向させ、前記導体ヴィアを介して前記第一の半導体素子と前記第二の半導体素子とを電気的に接続する工程と、を含み、前記配線層の表面および前記第一の半導体素子の側面を封止樹脂により被覆する前記工程は、前記基板上に形成された前記配線層の表面の全面を前記封止樹脂により覆う工程を含み、前記第一の半導体素子と前記第二の半導体素子とを電気的に接続する前記工程において、前記支持層側の表面に露出させた前記導体ヴィアに電極を介して前記第二の半導体素子を接続し、前記導体ヴィアと前記電極とを前記配線層の面に対し、略垂直に一直線に接続させ、前記支持層がシリコン、セラミック、および珪ホウ酸ガラスからなる群から選択される一種以上の材料からなることを特徴とする半導体装置の製造方法が提供される。
また、本発明の半導体装置において、基板上に前記配線体が形成され、前記配線体上に前記第一の半導体素子が接続され、前記第一の半導体素子の側面および前記配線体の露出面が前記封止樹脂により被覆された後に、前記基板を除去することにより得られる構成とすることができる。
本発明においては、配線体が基板上に設けられた状態で第一の半導体素子が接続され、この後、基板が薄化または除去される。このため、第一の基板と配線体との接合を安定的に行うことが可能である。なお、本発明において、「半導体基板上」は、半導体基板上に接して設けられた構成であっても他の層を介して設けられた構成であってもよい。
本発明の半導体装置において、前記基板の線膨張係数が０．５ｐｐｍ／℃以上５ｐｐｍ／℃以下であってもよい。こうすれば、製造安定性にさらに優れた構成とすることができる。
本発明の半導体装置において、前記基板がシリコン基板であってもよい。このようにすれば、より一層製造安定性に優れた構成とすることができる。
また、本発明の製造方法において、配線層を準備する工程に用いられる基板と、前記第一の半導体素子を構成する半導体基板と、前記第二の半導体素子を構成する半導体基板とが、同じ材料であってもよい。こうすれば、基板と素子の接続時における反りを確実に抑制することができる。このため、接続信頼性を向上させることができる。
また、本発明の半導体装置の製造方法において、基板を薄化する前記工程は、前記基板を除去し、前記配線層の表面を露出させる工程を含んでもよい。こうすることにより、装置構成を簡素化しつつ、安定的な半導体装置の製造が可能となる。
本発明の半導体装置の製造方法において、配線層を準備する前記工程は、表面に絶縁膜と前記配線層を支持する支持層とがこの順に積層された前記基板を準備する工程と、前記支持層上に前記配線層を設ける工程と、を含んでもよい。こうすることにより、配線層と半導体素子の接続信頼性をより一層向上させることができる。
本発明によれば、複数の半導体素子間を高密度で接続する技術が実現される。また、本発明によれば、複数の半導体素子の接続信頼性を向上させる技術が実現される。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同じ構成要素には共通の符号を付し、適宜説明を省略する。
（第一の実施形態）
図１は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。図１に示した半導体装置１００は、平板状の配線体１０１と、配線体１０１の一方の面に設けられた第一の半導体素子１１３と、配線体１０１の第一の半導体素子１１３の設けられた側の面および第一の半導体素子１１３の側面を被覆する絶縁樹脂１１９と、配線体１０１の他方の面に、第二の半導体素子１１１に対向配置させて設けられた第二の半導体素子１１１と、を有する。
配線体１０１は、配線層１０３、シリコン層１０５および絶縁膜１０７がこの順に積層された構成である。第一の半導体素子１１３は配線層１０３に接して設けられ、第二の半導体素子１１１は絶縁膜１０７に接して設けられている。
配線層１０３は、平板状の絶縁体と、絶縁体を貫通する導電体と、を有する。導電体を介して第二の半導体素子１１１と第一の半導体素子１１３とが電気的に接続される。また、配線層１０３は、所定の形状および配置を有する配線を備える。配線層１０３は、単層であってもよいし、多層であってもよい。なお、配線層１０３の具体的な構成は、第三の実施形態および第七の実施形態において後述する構成とすることができる。
シリコン層１０５は、配線層１０３を支持する支持層である。シリコン層１０５の配線層１０３と反対側の面に設けられた絶縁膜１０７は、たとえばＳｉＯ2等の酸化膜、ＳｉＮやＳｉＯＮ等の窒化膜とする。
なお、配線層１０３の支持層として、本実施形態および以降の実施形態においてはシリコン層１０５を例示しているが、第一の半導体素子１１３および第二の半導体素子１１１の基板として通常用いられているＳｉと同程度の熱膨張率を有する他の材料とすることもできる。
支持層として、たとえば、線膨張係数が．０．５ｐｐｍ／℃以上５ｐｐｍ／℃以下の材料を用いることができる。線膨張係数を０．５ｐｐｍ／℃以上とすることにより、半導体装置１００の製造歩留まりを向上させることができる。また、５ｐｐｍ／℃以下線膨張係数をとすることにより、第一の半導体素子１１３および第二の半導体素子１１１との電気的な接続信頼性を充分に確保することができる。また、支持層は、熱伝導性に優れた材料により構成するとよい。シリコン以外の支持層の材料として、具体的には、ＡｌＮ等のセラミック材料や、パイレックス（登録商標）ガラス等の珪ホウ酸ガラス等が挙げられる。
また、配線層１０３は、シリコン層１０５および絶縁膜１０７を貫通して設けられた導体ヴィア１０９を有する。これにより、配線層１０３の両面の電気的導通が確保される。導体ヴィア１０９の平面配置に特に制限はなく、半導体装置１００の設計に応じて適宜選択することができる。たとえば、導体ヴィア１０９を正方格子状に配置したり、千鳥配置等の斜格子状に配置したりすることができる。
第一の半導体素子１１３は、配線体１０１の配線層１０３の側にアンダーフィル樹脂１２７を介して接合されている。第一の半導体素子１１３中の導電部材（不図示）はアンダーフィル樹脂１２７中に埋設された電極１１７を介して導体ヴィア１０９にフリップチップ接続されている。また、配線体１０１において、第一の半導体素子１１３が設けられている側の面には、第一の半導体素子１１３の側壁を覆う絶縁樹脂１１９が設けられている。
第一の半導体素子１１３および第二の半導体素子１１１の構成は、半導体装置１００の設計に応じて適宜選択することができるが、たとえば、第一の半導体素子１１３をメモリＬＳＩチップとし、第二の半導体素子１１１をロジックＬＳＩチップとすることができる。
封止樹脂である絶縁樹脂１１９の材料に特に制限はなく、半導体封止用の樹脂を適宜選択して用いることができる。たとえば、シリカやアルミナ等の無機充填剤を含むエポキシ樹脂とすることができる。
導体スルーホール１２１は、絶縁樹脂１１９を貫通し、配線体１０１中の導電体に電気的に接続されている。導体スルーホール１２１の配線体１０１と反対側の面は絶縁樹脂１１９から露出しており、露出面に電極端子１２３が設けられている。導体スルーホール１２１は電極端子１２３を介して外部に電気的に接続されている。
第二の半導体素子１１１は、配線体１０１の絶縁膜１０７の側にアンダーフィル樹脂１２７を介して接合されている。第二の半導体素子１１１中の導電部材（不図示）は、アンダーフィル樹脂１２５中に埋設された電極１１５を介して導体ヴィア１０９にフリップチップ接続されている。
半導体装置１００において、第一の半導体素子１１３と第二の半導体素子１１１とは、電極１１７、配線層１０３中の導電体、導体ヴィア１０９および電極１１５を介して電気的に接続された構成となっている。なお、本実施形態および以降の他の実施形態において、電極１１５および電極１１７は、たとえばバンプとすることができる。
次に、図１に示した半導体装置１００の製造方法を説明する。半導体装置１００は、シリコン基板上で配線層１０３が形成され、配線層１０３上に前記第一の半導体素子１１３が接続され、第一の半導体素子１１３の側面および第一の半導体素子１１３の露出面が樹脂封止された後に、シリコン基板を除去することにより得られる。図２（ａ）〜図２（ｃ）、図３（ａ）〜図３（ｃ）、および図４（ａ）〜図４（ｃ）は、半導体装置１００の製造工程を示す断面図である。
まず、図２（ａ）に示すように、ウェハ状態のシリコン基板１３３の上部に絶縁膜１０７を介してシリコン層１０５が形成された、ＳＯＩ（シリコンオンインシュレータ）基板１２９を準備する。絶縁膜１０７は単層であってもよいし、多層であってもよい。
次に、ＳＯＩ基板１２９の導体ヴィア１０９を設ける位置に、シリコン層１０５および絶縁膜１０７を貫通する開口部を形成する。そして、開口部が設けられたＳＯＩ基板１２９の表面に拡散防止膜を形成する。これにより、導体ヴィア１０９を構成する材料のＳＯＩ基板中への拡散を抑制することができる。そして、開口部を導電材料により埋め込むことにより、導体ヴィア１０９を形成する（図２（ｂ））。導体ヴィア１０９は、ＳＯＩ基板１２９において第二の半導体素子１１１および第一の半導体素子１１３が接合される領域に設けることができる。
導体ヴィア１０９の材料としては、たとえば、銅、アルミニウム、タングステン等の金属や多結晶シリコンなどを用いることができる。なお、導体ヴィア１０９が絶縁膜１０７を貫通せずに、シリコン層１０５から絶縁膜１０７中の所定の位置にわたって設けられた構成としてもよい。また、導体ヴィア１０９がシリコン層１０５を貫通し絶縁膜１０７の上部に接する構成であってもよい。
次に、ＳＯＩ基板１２９の上部に配線層１０３を形成する（図２（ｃ））。配線層１０３の作製方法は、第三または第七の実施形態で後述する方法とすることができる。また、シリコン層１０５上に絶縁膜を形成し、たとえばダマシン法により所定の形状の配線を所定の位置に配置してもよい。配線は、導体ヴィア１０９に電気的に接続される。配線の材料は、導体ヴィア１０９の材料と同じ材料としてもよいし、異なる導電材料としてもよい。配線層１０３は単層構造であっても多層構造であっても構わない。また、配線層１０３を形成する前に、シリコン層１０５上にトランジスタ等の能動素子やメモリ素子等の受動素子など、所定の素子を形成してもよい。
次に、配線層１０３上に、図１における導体スルーホール１２１となる導体ポスト１３１を形成する（図３（ａ））。導体ポスト１３１の材料は、たとえば銅または金などの金属とすることができる。また、導体ポスト１３１は、配線層１０３上に、導体ポスト１３１を設ける領域を開口部とするレジストパターンを設け、たとえばセミアディティブ法の無電解めっき法により、開口部中に金属膜を成長させることにより作製することができる。
次に、配線層１０３上に第一の半導体素子１１３を電気的に接続する。接続方法としては各種の方法を用いることが可能であるが、たとえば、第一の半導体素子１１３上にあらかじめ形成した電極１１７としてバンプ電極を形成しておき、電極１１７と配線層１０３中の配線とをバンプ接合することにより接続することができる。このとき、フリップチップ接合法を用いることができる。フリップチップ接合法を用いることにより、配線層１０３と第一の半導体素子１１３とを簡便な方法で確実に接続することができる。また、他の接続方法としては、たとえば、配線層１０３の表面と第一の半導体素子１１３の表面をプラズマ照射などの方法で活性化した状態で押圧接合する、活性化接合法などが挙げられる。接合後、第一の半導体素子１１３とＳＯＩ基板１２９との間にアンダーフィル樹脂１２７を充填する（図３（ｂ））。
そして、トランスファーモールドなどの方法を用いて、配線層１０３の上面全面を絶縁性の絶縁樹脂１１９で封止する（図３（ｃ））。これにより、第一の半導体素子１１３および導体ポスト１３１は絶縁樹脂１１９中に埋設される。封止方法としてはこの他にも絶縁樹脂シートを圧着する方法や、液状樹脂を塗布後、硬化させる方法など各種の方法から選択することができる。
次に、絶縁樹脂１１９の形成面側の研削等により絶縁樹脂１１９を薄化して、第一の半導体素子１１３の上面および導体ポスト１３１の端部を露出させる（図４（ａ））。なお、この工程は、後述するシリコン基板１３３の除去工程（図４（ｂ））の後に行うこともできる。また、図３（ｃ）を用いて前述した絶縁樹脂１１９の形成工程において絶縁樹脂１１９の膜厚をあらかじめ所定の厚さにコントロールすることも可能であり、その場合、導体ポスト１３１の露出工程の省略が可能となる。
そして、第一の半導体素子１１３の接合面の裏面の側からシリコン基板１３３を除去する。このとき除去方法としては、機械研削、ＣＭＰ、ケミカルエッチングなどを採用することができる。また、別の除去方法として、シリコン基板１３３と配線層１０３との界面に密着力の低い層をあらかじめ形成しておき、この介在層の部分から剥離させるなどの方法が挙げられる。さらに、絶縁膜１０７の一部や拡散防止膜（不図示）を除去し、導体ヴィア１０９の端面を露出させる（図４（ｂ））。導体ヴィア１０９を露出させるプロセスに特に限定はなく、各種の方法が選択可能である。
次に、露出した導体ヴィア１０９に第二の半導体素子１１１を接続する。接続方法として、第一の半導体素子１１３の接続（図３（ｂ））の方法を用いることができる。たとえば、第二の半導体素子１１１の表面に電極１１５を形成し、シリコン層１０５と導体ヴィア１０９とを接合することにより接続できる。接続後、第二の半導体素子１１１とＳＯＩ基板１２９との間にアンダーフィル樹脂１２７を充填してもよい（図４（ｃ））。
そして、導体ポスト１３１の露出面にはんだバンプなどの電極端子１２３を形成する。以上の工程により、図１に示した半導体装置１００が製造可能される。以上のプロセスは初期的にはウェハすなわちシリコン基板１３３上に第二の半導体素子１１１および第一の半導体素子１１３がそれぞれ複数設けられた半導体装置の状態で実施されるが、絶縁樹脂１１９による封止工程以降、任意の位置で複数のチップに半導体装置間を分離することが可能である。また、前述したように、工程の順序としても、シリコン基板１３３除去と絶縁樹脂１１９の研削順序を逆にすることなどの変更が可能である。
次に、図１に示した半導体装置１００の効果を説明する。
図１に示した半導体装置１００において、配線体１０１は、絶縁膜１０７、シリコン層１０５および配線層１０３がこの順に積層された構造になっている。そして、配線層１０３中の導電体およびこれに接続して設けられた導体ヴィア１０９により構成される貫通電極が配線体１０１を貫通した構成となっている。また、配線体１０１の両面に第一の半導体素子１１３および第二の半導体素子１１１が対向して接合されている。
支持層となるシリコン層１０５を設けることにより、熱膨張係数の相違による反りの発生、接合精度の低下や残留熱応力による接続信頼性の低下を抑制することができる。このため、高精度で信頼性の高い接続が可能となる。また、高密度で導体ヴィア１０９を配置した場合にも、確実に配線体１０１と第一の半導体素子１１３および第二の半導体素子１１１とを接続することができる。このため、配線体１０１を貫通する貫通電極構造の高密度配置が可能となる。なお、配線体１０１を貫通する貫通電極構造は、複数の導電体からなる構成とすることができる。
また、支持層としてシリコン層１０５を有する配線体１０１の両面に、熱膨張係数の等しいシリコンデバイスすなわち第二の半導体素子１１１および第一の半導体素子１１３が接続される。このため、半導体装置１００は構造の対称性に優れる。よって、半導体装置１００は製造安定性に優れ、第一の半導体素子１１３と第二の半導体素子１１１とを確実に接続する構成となっている。
このように、半導体装置１００では、配線体１０１の両面に設けられた第一の半導体素子１１３および第二の半導体素子１１１の間を高密度かつ優れた信頼性で接続することができる。半導体素子との接続信頼性の向上が可能なシリコン層１０５を有する配線体１０１を用いることで、高い配線密度で複数のチップや大規模なチップ間を接続することが可能となる。
たとえば、半導体装置１００は、たとえば５０μｍ以下の電極ピッチ間隔すなわち導体ヴィア１０９の最小間隔がたとえば５０μｍ以下である構成にも対応可能な構成となっている。また、高密度な配線体１０１を介した接続構造が実現されるため、チップサイズや電極位置、外部端子への配線接続に関する設計に対して高い自由度を提供し、発熱の大きいロジックＬＳＩチップを第二の半導体素子１１１とすれば、ロジックＬＳＩチップに対してヒートスプレッダなどの放熱機構を付加することも可能になる。
また、半導体装置１００において、平板状の配線体１０１の両面に接続された複数の半導体素子が配線体１０１を貫通する導体ヴィア１０９および導体ヴィア１０９に接続している配線層１０３中の配線を介して電気的に接続される。第一の半導体素子１１３および第二の半導体素子１１１が、シリコン層１０５と絶縁膜１０７とを貫通する導体スルーホールである導体ヴィア１０９および配線層１０３中の配線を介して電気的に接続されているため、第一の半導体素子１１３と第二の半導体素子１１１との接続距離を短くすることができる。このため、第一の半導体素子１１３と第二の半導体素子１１１との間の通信処理速度を増加させることができる。
また、複数のＬＳＩ間を微細な配線で高密度に接続することにより、電気特性に優れた構成となっている。また、従来のチップオンチップ（ＣＯＣ）構造の半導体装置などのマルチチップパッケージに比較して高い設計自由度を有する。これに伴い、放熱性に優れた構造も容易に実現可能である。さらには、２次実装信頼性も高いＢＧＡ型半導体装置とすることができる。さらにこのようにして高精度で接合された第一の半導体素子１１３を含む配線体１０１の片面を樹脂封止した後にシリコン基板１３３を取り除き、反対面に第二の半導体素子１１１を接続することにより、半導体素子間を高密度に電気的に接続することが可能になる。
また、半導体装置１００では、半導体素子間を高密度に電気的に接続することが可能になるため、バス幅の拡大に相当する効果が得られる。このため、高速化と低消費電力化の両立が可能となる。たとえば、同一の処理速度でのクロック周波数の低減が可能となる。また、同一のクロック周波数における処理速度を増加させることができる。
したがって、たとえば、半導体装置１００は、大容量メモリとシステムＬＳＩとのチップオンチップ接続に適用することができる。このとき、バンプ接続等の電極接続の多ピン化および狭ピッチ化が可能となる。また、配線体１０１は、ロジック回路が形成された半導体チップとＤＲＡＭ等のメモリ素子が設けられたメモリチップとの間に設けられ、これらを接続する接続部材として好適に用いることができる。
また、半導体装置１００において、配線体１０１の少なくとも片面に絶縁樹脂１１９からなる層が形成されている。具体的には、配線体１０１の配線層１０３の側の面には絶縁樹脂１１９の層が形成されている。また、絶縁樹脂１１９を貫通し、配線層１０３中の配線に接続された導体スルーホール１２１の絶縁樹脂１１９からの露出面に電極端子１２３が形成されている。樹脂貫通スルーホールである導体スルーホール１２１を用いた構造とすることにより、熱応力緩和機能により優れた二次実装信頼性が得られる。
また、半導体装置１００において、平板状の配線体１０１は、シリコン基板１３３上で形成される。半導体素子間を電気的に接続するための配線体１０１を剛性の高いシリコン基板１３３上で形成するため、配線パターンの微細化が可能となる。
また、半導体装置１００は、シリコン基板１３３上に配線体１０１が設けられ、配線体１０１上に第一の半導体素子１１３を接合した後シリコン基板１３３を除去することにより得られる。シリコン基板１３３を用いることにより、第一の半導体素子１１３と配線体１０１中の導電部材との接続プロセスにおける熱膨張係数の不一致による接続安定性の低下を抑制することができる。このため、非常に高精度で信頼性の高い接合が実現される。
また、半導体装置１００は、シリコン基板１３３を取り除いた後、反対面にもＬＳＩすなわち第二の半導体素子１１１を接続することにより作製される。このように、半導体装置１００は、複数のＬＳＩ間を微細な配線で高密度にかつ安定に接続された構成となっているため、従来のシステムインパッケージ（ＳｉＰ）で実現できなかった良好な動作特性を発揮することができる。
なお、図１に示した半導体装置１００および以降の実施形態に記載の半導体装置において、第一の半導体素子１１３が絶縁樹脂１１９に埋設されている構成とすることもできる。図５は、第一の半導体素子１１３が絶縁樹脂１１９中に埋設された構成の半導体装置を模式的に示す断面図である。
また、図１に示した半導体装置１００および以降の実施形態に記載のシリコン層１０５を有する半導体装置において、支持層であるシリコン層１０５にトランジスタ等の能動素子が形成されていてもよい。こうすれば、配線体１０１をさらに高機能化することができる。
また、半導体装置１００および以降の実施形態に記載の半導体装置において、配線体１０１の第二の半導体素子１１１の接合された側の面にも絶縁樹脂が設けられていてもよい。図６は、第二の半導体素子１１１の側壁および絶縁膜１０７の表面を覆う絶縁樹脂１３５が設けられているフリップチップ型の半導体装置の構成を模式的に示す断面図である。配線体１０１の両面が絶縁樹脂１１９および絶縁樹脂１３５により封止された構成とすることにより、半導体装置の強度を向上させることができる。また、配線体１０１の両面の構成の対称性を高めることができるため、製造安定性を向上させることができる。
以下の実施形態においては、第一の実施形態と異なる部分を中心に説明する。
（第二の実施形態）
第一の実施形態に記載の半導体装置１００（図１）は、配線層１０３、シリコン層１０５、絶縁膜１０７がこの順に積層された構成の配線体１０１を備えていたが、配線体１０１は、配線層１０３およびシリコン層１０５の積層体からなる構成としてもよい。図７は、本実施形態に係る半導体装置１１０の構成を模式的に示す断面図である。
図７に示した半導体装置１１０の基本構成は第一の実施形態に記載の半導体装置１００（図１）と同様であるが、絶縁膜１０７が設けられておらず、第二の半導体素子１１１は配線体１０１のシリコン層１０５の表面に電極１１５およびアンダーフィル樹脂１２７を介して接続されている点が異なる。また、半導体装置１１０において、導体ヴィア１０９は、シリコン層１０５を貫通し配線層１０３中の配線に電気的に接続されている。
半導体装置１１０は、図２（ｂ）、図２（ｃ）、図３（ａ）〜図３（ｃ）、および図４（ａ）〜図４（ｃ）を用いて前述した工程を用いて製造することができる。まず、シリコン基板１３３に導体ヴィア１０９を形成し、導体ヴィア１０９の形成面に配線層１０３を形成する。そして、第一の実施形態の場合と同様にして第一の半導体素子１１３および第二の半導体素子１１１を配線体１０１に接合する。なお、半導体装置１１０の製造においては、シリコン基板１３３を裏面から薄化し、除去せずに所定の厚さのシリコン基板１３３をシリコン層１０５として残存させる。
図７に示した半導体装置１１０においても、配線層１０３および支持層であるシリコン層１０５がこの順に積層された構成の配線体１０１を備えているため、第一の半導体素子１１３および第二の半導体素子１１１の接合時の熱膨張率差が小さい構成となっている。このため、これらの接続信頼性を充分に確保するとともに、接続する導体ヴィア１０９の間隔を充分に小さくすることができる。
また、半導体装置１１０においては、バルクのシリコン基板１３３が利用可能であり、シリコン基板１３３の研削厚をコントロールすることにより所定の厚さのシリコン層１０５を有する配線体１０１を設けることができる。このため、ＳＯＩ基板１２９を用いる必要がなく、装置構成を簡素化することができる。
なお、半導体装置１１０においては、導体ヴィア１０９の周囲におけるシリコン層１０５の表面が絶縁される。これにより、第二の半導体素子１１１の電極間の絶縁性が確保される。図７では、絶縁性のアンダーフィル樹脂１２５をシリコン層１０５と第二の半導体素子１１１との間に埋設することより、導体ヴィア１０９の周囲が絶縁された構造となっている。
（第三の実施形態）
以上の実施形態に記載の半導体装置において、配線体１０１が配線層１０３のみから構成されていてもよい。図８は、本実施形態に係る半導体装置１２０の構成を模式的に示す断面図である。
図８に示した半導体装置１２０の基本構成は第一の実施形態に記載の半導体装置１００（図１）と同様であるが、配線体１０１が配線層１０３のみからなり、第一の半導体素子１１３および第二の半導体素子１１１が配線層１０３の異なる面に対向して設けられている点が異なる。また、第二の半導体素子１１１が配線層１０３の表面に電極１１５およびアンダーフィル樹脂１２７を介して接続されている点が異なる。
半導体装置１２０において、配線層１０３からなる配線体１０１は、たとえば以下の方法により製造することができる。図９（ａ）〜図９（ｃ）および図１０（ａ）〜図１０（ｃ）は、配線層１０３の作製工程を模式的に示す断面図である。
まず、シリコン基板１３３の表面に、スパッタ法などを用いて金属のシード層１３７を形成する（図９（ａ））。シード層１３７は、たとえばＮｉとすることができる。次に、シード層１３７上に配線形成位置を露出させるレジストパターンを形成し、シード層１３７の露出部を起点として所定のパターンの接続電極１３９を形成する（図９（ｂ））。接続電極１３９は、後述する絶縁樹脂膜１４１の下面側の電極である。接続電極１３９は、外部引き出し電極として用いることができる。接続電極１３９は、たとえば電解めっき法により形成することができる。
接続電極１３９の材料は、Ｃｕ、Ａｌ、Ａｕ、Ｎｉ、Ｗ等の金属や合金、メタルシリサイド、またはポリシリコンなどの各種導電性材料で形成することができ、単層構造の他、半田の拡散防止層や電極強度の補強層を含む積層構造とすることもできる。積層構造の電極としては、下端側からＡｕ、Ｎｉ、Ｃｕがこの順で積層された電極（Ａｕ／Ｎｉ／Ｃｕ電極）、下端側からＮｉ、Ａｕ、Ｎｉ、Ｃｕがこの順で積層された電極（Ｎｉ／Ａｕ／Ｎｉ／Ｃｕ電極）、このＮｉ／Ａｕ／Ｎｉ／Ｃｕ電極から最下端層のＮｉ層が除去されたＡｕ／Ｎｉ／Ｃｕ電極、下端側からＣｕ、Ａｇ、Ｃｕがこの順で積層された電極（Ｃｕ／Ａｇ／Ｃｕ電極）を挙げることができる。上記電極において、中間のＮｉ層は半田の拡散防止層として機能する。また、Ｃｕ／Ａｇ／Ｃｕ電極において、Ａｇ層は電極の強度を向上する補強層として機能する。
次に、接続電極１３９の形成面の全面に絶縁樹脂膜１４１を設け、接続電極１３９を絶縁樹脂で埋め込む（図９（ｃ））。絶縁樹脂膜１４１は、たとえばラミネートフィルム状の絶縁樹脂シートを接合する方法や、スピンコート法等により形成することができる。そして、絶縁樹脂膜１４１の所定の位置にレーザー光を照射し、レーザーヴィアすなわち開口部１４３を設ける（図１０（ａ））。また、絶縁樹脂膜１４１に感光性樹脂を用い、フォトリソグラフィー法により開口部１４３を形成してもよい。
その後、開口部１４３をＣｕ等の所定の金属膜で埋めこみ、ヴィアプラグ１４５とする（図１０（ｂ））。そして、ヴィアプラグ１４５に接続し、所定のパターンを有する配線１４７を絶縁樹脂膜１４１上に形成する（図１０（ｃ））。配線１４７の材料は、たとえばＣｕ等の金属とする。そして、配線１４７の表面に、上層からＡｕ／Ｎｉからなるめっき層（不図示）を形成する。以上の工程により、シリコン基板１３３上に多層の配線層１０３が形成される。
なお、ヴィアプラグ１４５の平面配置に特に制限はなく、半導体装置１２０の設計に応じて適宜選択することができる。たとえば、ヴィアプラグ１４５を正方格子状に配置したり、千鳥配置等の斜格子状に配置したりすることができる。
図８に示した半導体装置１２０は、以上の方法でシリコン基板１３３上に配線層１０３を作製した後、第二の実施形態に記載の半導体装置１１０（図７）の製造工程を用いて製造することができる。ここで、第二の実施形態においては配線体１０１がシリコン層１０５を有する構成であったため、シリコン基板１３３を薄化したが、本実施形態に係る半導体装置１２０はシリコン層１０５を有しない構成であるため、第一の半導体素子１１３を接合した後、第一の実施形態の場合と同様にシリコン基板１３３を除去する。そして、配線体１０１に第二の半導体素子１１１を接合する
こうして得られる半導体装置１２０（図８、図１０（ｃ））において、接続電極１３９は、絶縁樹脂膜１４１の第二の半導体素子１１１の側に設けられる。接続電極１３９は、第二の半導体素子１１１を第一の半導体素子１１３に接続するための素子接続電極と、第二の半導体素子１１１を外部に接続するための外部接続電極とを含む。接続電極１３９がこれらのいずれである場合においても、接続電極１３９の側面全面が絶縁樹脂膜１４１中に埋設されるとともに、接続電極１３９の絶縁樹脂１１９と反対側の面の全体が絶縁樹脂膜１４１から露出し、この面では接続電極１３９が絶縁樹脂膜１４１に接していない構成となっている。
これにより、接続電極１３９の高密度配置が可能となる。また、接続電極１３９の側面外周を確実に絶縁することができる。また、配線層１０３の第二の半導体素子１１１の側の面を平坦面としつつ、電極端子１２３を所定の領域に確実に設け、電極端子１２３の周囲を確実に絶縁することが可能となる。
また、接続電極１３９を外部接続電極とする場合、従来のワイヤボンディング形式の接続に対し、高密度かつ短い接続距離での接続が可能となる。
なお、半導体装置１２０において、接続電極１３９は、複数の導電部材が接合されて構成されていてもよい。また、接続電極１３９の絶縁樹脂膜１４１からの露出面は平坦面でなくてもよい。たとえば、接続電極１３９の露出面が絶縁樹脂膜１４１の表面から凸状にはりだした曲面であってもよい。また、接続電極１３９は、絶縁樹脂膜１４１からの露出面にバンプ電極が接合されていてもよい。
接続電極１３９の絶縁樹脂膜１４１からの露出面を曲面とすることにより、接続電極１３９を他の接続部材に接合するのに充分な高さが確保される。こうした構成は、たとえば接続電極１３９の露出面に、無電解めっき法などにより曲面状の電極を形成することにより得られる。
また、図８に示した半導体装置１２０は、バルクのシリコン基板１３３を利用して製造することが可能である。このため、低コストで高密度な配線構造により第一の半導体素子１１３と第二の半導体素子１１１とを接続することができる。また、配線体１０１が配線層１０３からなるため、簡素な構成である。このため、製造工程を簡素化し、製造コストの低減が可能である。
第一の半導体素子１１３および第二の半導体素子１１１は、線膨張係数が０．５ｐｐｍ／℃以上５ｐｐｍ／℃以下の基板を有する構成とした場合、シリコン基板１３３との熱膨張係数の差を小さくすることができるため、配線体１０１と第一の半導体素子１１３および第二の半導体素子１１１との接続信頼性を向上させることができる。また、第一の半導体素子１１３および第二の半導体素子１１１の基板の種類に応じて、バルクのシリコン基板１３３に代えて、これらの半導体素子の基板との線膨張係数差の小さい材料を用いて半導体装置１２０を製造してもよい。
また、第一の半導体素子１１３および第二の半導体素子１１１が、シリコン基板を有する素子であってもよく、この場合、バルクのシリコン基板１３３を用いることによる効果が顕著に発揮される。このため、第一の半導体素子１１３と第二の半導体素子１１１とを接続する導体ヴィア１０９を高密度で設け、これらの半導体素子間を高密度で接続することが可能となる。
また、配線層１０３中の接続電極１３９およびヴィアプラグ１４５の側面は絶縁樹脂膜１４１に覆われているため、接続電極１３９の端面に電極１１５または電極１１７として半田バンプを接続する場合、半田の流動による接続不良を抑制することができる。
また、半導体装置１２０は、配線体１０１の両面に半導体素子が接合されるため、対称性が高い構成である。このため、第二の半導体素子１１１と第一の半導体素子１１３との接続信頼性を充分に確保することが可能となる。
また、第一の半導体素子１１３の配線層１０３の側の面と、第二の半導体素子１１１の配線層１０３の側の面とが、配線層１０３の面に略垂直に一直線に接続されている。このため、接続距離を短縮し、安定的な接続が確保された構成となっている。なお、配線体１０１の内部で水平方向に延在する配線を介さずに接続されていれば、半導体素子間の接続が完全に垂直でなくてもよい。また、本実施形態において、配線体１０１の面に垂直方向に設けられた導電部材すなわちヴィアプラグ１４５の最小間隔をたとえば５０μｍ以下と高密度化することができる。
本実施形態において、配線層１０３からなる配線体１０１を有する半導体装置は、以下の構成としてもよい。図３１は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。図３１に示した半導体装置１５０の基本構成は図８に示した半導体装置１２０と同様であるが、絶縁樹脂１１９中を貫通する導体スルーホール１２１を有さず、配線体１０１の第二の半導体素子１１１の側の面に接して設けられ、配線体１０１中の配線に接続した電極端子１２３を有する点が異なる。
半導体装置１５０は、図８に示した半導体装置１２０と同様に、平板状の絶縁樹脂膜１４１およびこれを貫通する導電体を有するため、第一の半導体素子１１３と第二の半導体素子１１１とを高密度で確実に接続することができる。また、絶縁樹脂１１９中に導体スルーホール１２１を設ける工程を設けることなく製造可能であるため、製造プロセスを簡素化可能な構成となっている。
図３２および図３３は、図３１に示した半導体装置１５０の配線層１０３の構成を詳細に示した断面図である。
図３２に示した半導体装置では、配線層１０３が、ヴィアプラグ１４５およびパッド１７５が設けられた層と配線１４７が設けられた層との二層構造となっている場合を例示している。なお、ヴィアプラグ１４５およびパッド１７５が設けられた層には、ヴィアプラグ１４５およびパッド１７５以外の所定の配線が形成されていてもよい。
図３２において、電極端子１２３は、配線１４７に接合されている。また、配線１４７は、所定のヴィアプラグ１４５またはパッド１７５に接合されている
ヴィアプラグ１４５およびパッド１７５は、絶縁樹脂膜１４１の第二の半導体素子１１１に設けられた接続電極である。これらは、前述した図１０（ｃ）における接続電極１３９に相当する。これらの接続電極の側面全面が絶縁樹脂膜１４１中に埋設されるとともに、接続電極の絶縁樹脂１１９と反対側の面が全面絶縁樹脂膜１４１から露出し、この面では接続電極が絶縁樹脂膜１４１に接していない構成となっている。これにより、配線層１０３を平坦面としつつ、電極端子１２３を所定の領域に選択的に設けることが可能となる。
なお、図３２において、ヴィアプラグ１４５は第二の半導体素子１１１との素子接続電極であり、パッド１７５は電極端子１２３に接続する外部引き出しパッド、すなわち外部接続電極である。
配線１４７は、絶縁樹脂膜１４１第一の半導体素子１１３の接続面上に設けられている。配線１４７の側面および絶縁樹脂１１９の側の面は、絶縁樹脂膜１４１に埋設されておらず、絶縁樹脂膜１４１から露出している。また、露出部分は絶縁樹脂１１９中に埋設されている。これにより、配線層１０３の強度が充分に確保されている。
なお、図３２において、第一の半導体素子１１３をメモリチップとし、第二の半導体素子１１１をロジックチップとしてもよい。このとき、図３１における電極１１５として、第二の半導体素子１１１を第一の半導体素子１１３に接続させるメモリ通信用電極１７９および第二の半導体素子１１１を電極端子１２３に接続させる外部入出力用電極１８３を設けることができる。また、図３１における電極１１７として、第一の半導体素子１１３を第二の半導体素子１１１に接続させるメモリ電極１８１を設けることができる。
また、図３３に示した半導体装置の基本構成は図３２と同様であるが、図３２と異なり、ヴィアプラグ１４５とパッド１７５とが異なる層に設けられている。このため、パッド１７５の層すなわち接続電極１３９の層、ヴィアプラグ１４５の層、および配線１４７の層がこの順に積層された配線層１０３は、図３２よりも一層多い三層構造となっている。この構成では、接続電極１３９を有する層が一つの面が絶縁樹脂膜１４１から露出した接続電極の層となっている。接続電極１３９の一部は第二の半導体素子１１１に接続する素子接続電極であり、他の一部は電極端子１２３に接続するパッド１７５である。
また、図３３において、第二の半導体素子１１１をメモリチップとし、第一の半導体素子１１３をロジックチップとしてもよい。このとき、図３２の場合とは逆に、図３１の電極１１５としてメモリ電極１８１を設け、図３１の電極１１７としてメモリ通信用電極１７９および外部入出力用電極１８３を設けることができる。
なお、図３１に示した半導体装置１５０において、配線層１０３の構成および積層数は図３２および図３３に示した態様に限られず、装置構成に応じて適宜設定することができる。また、図３２および図３３に示した半導体装置における配線層１０３は、たとえば第七の実施形態にて後述する方法により製造することができる。
さらに、本実施形態に係る半導体装置は、他の半導体装置と積層接続して用いることもできる。図３４および図３５は、こうした半導体装置の構成を模式的に示す断面図である。
図３４は、図８に示した半導体装置１２０を他の半導体装置１８５と接続した構成を示す図である。半導体装置１２０と半導体装置１８５とは、半導体装置１８５に設けられた電極端子および半導体装置１２０に設けられた導体スルーホール１２１を介して接続されている。
また、図３５は、図３１に示した半導体装置１５０を他の半導体装置１８７と接続した構成を示す図である。半導体装置１５０と半導体装置１８７とは、半導体装置１５０に設けられた電極端子１２３および半導体装置１８７に設けられた導体スルーホールを介して接続されている。
なお、本実施形態において、配線層１０３からなる配線体１０１の構成を第七の実施形態において後述する構成としてもよい。また、第七の実施形態に記載の半導体装置に本実施形態の構成を適用することもできる。
（第四の実施形態）
第一の実施形態に記載の半導体装置１００において、配線体１０１の配線層１０３の側に接合された第一の半導体素子１１３が、複数の半導体素子の積層体であってもよい。図１１は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。図１１に示した半導体装置の基本構成は第一の実施形態に記載の半導体装置１００（図１）と同様であるが、第一の半導体素子１１３に代えて複数の半導体素子１４９が面の法線に沿って積層された構成である点が異なる。
図１１に示した半導体装置において、配線体１０１の配線層１０３の面に、アンダーフィル樹脂１２７、半導体素子１４９、アンダーフィル樹脂１２７、半導体素子１４９、・・・、アンダーフィル樹脂１２７、半導体素子１４９が繰り返し設けられた構成によって複数の半導体素子１４９が積層されている。それぞれの半導体素子１４９には、当該半導体素子１４９を貫通する導体スルーホール１５１が設けられている。また、それぞれのアンダーフィル樹脂１２７には隣接する二つの半導体素子１４９間を接続する電極１１７が設けられている。
図１１に示した半導体装置は、絶縁樹脂１１９の形成面側に複数の積層された半導体素子１４９が接続され、積層された半導体素子１４９間が、半導体素子１４９を貫通する導体スルーホール１５１を介して電気的に接続されている構成になっている。具体的には、複数の半導体素子１４９は、配線層１０３に接続する電極１１７、導体スルーホール１５１、電極１１７、導体スルーホール１５１、・・・、電極１１７という電極１１７と導体スルーホール１５１の繰り返し構造により配線体１０１に電気的に接続される。電極１１７と導体スルーホール１５１との繰り返し構造は、配線体１０１の表面に対する法線方向に略一直線上に形成されている。このため、図１１に示した半導体装置は、半導体素子１４９間の接続距離が短く、接続信頼性に優れた構成となっている。
また、図１１では、配線層１０３の側に半導体素子１４９の積層体が配置されたが、配線体１０１の絶縁膜１０７の側の面に接続される第二の半導体素子１１１が複数の半導体素子の積層構造を有していてもよい。図１２は、こうした半導体素子の構成を模式的に示す断面図である。図１２に示した半導体装置の基本構成は第一の実施形態に記載の半導体装置１００（図１）と同様であるが、第二の半導体素子１１１に代えて複数の半導体素子１４９が面の法線に沿って積層された構成である点が異なる。
図１２に示した半導体装置において、配線体１０１の絶縁膜１０７の面に、アンダーフィル樹脂１２５、半導体素子１４９、アンダーフィル樹脂１２５、半導体素子１４９、・・・、アンダーフィル樹脂１２５、半導体素子１４９が繰り返し設けられた構成によって複数の半導体素子１４９が積層されている。それぞれの半導体素子１４９には、当該半導体素子１４９を貫通する導体スルーホール１５１が設けられている。また、それぞれのアンダーフィル樹脂１２５には隣接する二つの半導体素子１４９を接続する電極１１５が設けられている。
また、複数の半導体素子１４９は、絶縁膜１０７に接続する電極１１５、導体スルーホール１５１、電極１１５、導体スルーホール１５１、・・・、電極１１５という電極１１５と導体スルーホール１５１の繰り返し構造により配線体１０１に電気的に接続される。電極１１５と導体スルーホール１５１との繰り返し構造は、配線体１０１の表面に対する法線方向に略一直線上に形成されている。このため、図１２に示した半導体装置も、図１１に示した半導体素子の場合と同様に、半導体素子１４９間の接続距離が短く、接続信頼性に優れた構成となっている。
なお、第一の半導体素子１１３または第二の半導体素子１１１が複数の半導体素子１４９の積層体からなる構成は、第二および第三の実施形態に記載の配線体１０１の構成に適用することもできる。
また、本実施形態および積層された半導体素子１４９を有する他の実施形態の半導体装置において、積層された半導体素子１４９は、積層メモリモジュールとすることができる。これにより、メモリ容量を増加させつつ、ロジック部等を有する第二の半導体素子１１１との良好な電気的接続を得ることができる。
（第五の実施形態）
以上の実施形態に記載の半導体装置において、配線体１０１の一つの面に複数の半導体素子が平面配置されていてもよい。以下、第四の実施形態に記載の半導体装置（図１１）の場合を例に説明する。図１３は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。
図１３に示した半導体装置の基本構成は図１１に示した半導体装置の構成と同様に、配線体１０１の絶縁樹脂１１９形成面側、すなわち配線層１０３側の面に、複数の積層された半導体素子１４９が接続され、積層された半導体素子１４９間が、半導体素子１４９を貫通する導体スルーホール１５１および電極１１７を介して電気的に接続されている。また、図１３に示した半導体装置では、図１１に示した半導体装置と異なり、配線体１０１の絶縁樹脂１１９形成面に対向する面、すなわち絶縁膜１０７側の面に、複数の第二の半導体素子１１１が配設されている点が異なる。
図１３に示した半導体装置においては、複数の第二の半導体素子１１１が同一平面に配置されて、これらが電極１１７および導体ヴィア１０９を介して配線層１０３に接続する構成となっている。このため、複数の第二の半導体素子１１１と配線層１０３との接続距離をそろえ、これらを短縮することができる。よって、複数の第二の半導体素子１１１と半導体素子１４９との接続信頼性に優れた構成となっている。また、シリコン層１０５に形成する導体ヴィア１０９を高密度化することが可能であるため、第二の半導体素子１１１を高密度で確実に配線層１０３に接続することができる。
（第六の実施形態）
以上の実施形態に記載の半導体装置において、配線体１０１中に設けられている導体ヴィア１０９を導体ワイヤとの接続部材として利用することもできる。また、配線体１０１の絶縁樹脂１１９形成面と対向する面に接着材により積層された複数の半導体素子が接続され、そのうち少なくとも１つの半導体素子が、ワイヤを介して、配線体１０１に電気的に接続された構成とすることができる。図１４は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。
図１４に示した半導体装置の基本構成は第一の実施形態に記載の半導体装置（図６）と同様であるが、第一の半導体素子１１３および第二の半導体素子１１１が設けられていない領域においても配線体１０１のシリコン層１０５および絶縁膜１０７を貫通する導体ヴィア１０９が設けられている点が異なる。
また、図１４に示した半導体装置においては、配線体１０１の絶縁樹脂１１９形成面と対向する面すなわち絶縁膜１０７の側の面に、接着剤１５３により積層された複数の第二の半導体素子１１１が接続されている。そして、少なくとも１つの第二の半導体素子１１１が、配線体１０１のシリコン層１０５と絶縁膜１０７を貫通する導体ヴィア１０９に接続して形成された導体パッド１５９に、導体パッド１５７および導体からなるワイヤ１５５を介して接続された構成となっている。導体パッド１５７は、たとえば無電解めっき法により形成することができる。
本実施形態では、導体ヴィア１０９を第一の半導体素子１１３および第二の半導体素子１１１の接合領域以外の絶縁樹脂１１９および絶縁樹脂１３５に封止された領域にも設けることにより、第二の半導体素子１１１とのワイヤボンディングに好適に利用することができる。このため、第二の半導体素子１１１と配線体１０１との電気的接続の設計の自由度の大きい構成となっている。
（第七の実施形態）
図１５（ａ）および図１５（ｂ）は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。図１５（ａ）は、図１５（ｂ）に示した半導体装置のボンディング前の状態を示す図である。図１５（ａ）に示した半導体装置は、第三の実施形態に記載の配線層１０３からなる配線体１０１の一方の面に第一の半導体素子１１３が接合され、他方の面に第二の半導体素子１１１が配設された構成を有する。第一の半導体素子１１３は、配線体１０１上を覆う絶縁樹脂１１９中に埋設されている。なお、絶縁樹脂１１９を貫通する導体スルーホール１２１および導体スルーホール１２１に接続する電極端子１２３は、図１５（ａ）においては設けられていない。
図１５（ａ）に示した半導体装置は、チップ間が電気的に接続された半導体モジュールである。図１５（ｂ）に示したように、図１５（ａ）に示した半導体装置は、接着剤１５３によりヒートスプレッダ１７１の表面に接着される。半導体装置の側方においてヒートスプレッダ１７１の表面にサポートリング１６１およびＴＡＢテープ基板１６３がこの順に接着剤１５３により接着されている。ＴＡＢテープ基板１６３の表面には配線層１６５が設けられている。配線層１６５は、端部が配線層１０３に向かって引き出されたインナーリード１６９を有し、インナーリード１６９はインナーリード封止樹脂１６７により封止されている。そして、図１５（ａ）に示した半導体装置の外部に引き出された配線層１０３からなる配線体１０１は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術によりインナーリード１６９を介してＴＡＢテープ基板１６３上の配線層１６５に接続されている。
このように、配線層１０３を有する半導体装置は、ＴＡＢ接続型の装置に適用することもできる。ＴＡＢ技術を用いてインナーリードを接続することにより、半導体装置の設計の自由度をさらに増すことができる。
なお、本実施形態および配線層１０３からなる配線体１０１を有する他の実施形態に係る半導体装置において、配線体１０１の両面に第一の半導体素子１１３および第二の半導体素子１１１が接合された半導体モジュールの構成は、たとえば以下のようにすることができる。図１６は、本実施形態に係る半導体モジュールの構成を模式的に示す断面図である。
図１６に示した半導体モジュールは、図３２に示した配線層１０３と同様の基本構成を有する配線体１０１を備える。接続電極であるヴィアプラグ１４５と外部引き出し用のパッド１７５とが同層に設けられている。また、これらと同層に樹脂止めパターン１７７が設けられている。樹脂止めパターン１７７は、ヴィアプラグ１４５やパッド１７５と同じ材料で同一工程により形成することができる。
パッド１７５は、第一の半導体素子１１３および第二の半導体素子１１１の形成領域の側方における配線層１０３に設けられている。また、樹脂止めパターン１７７は、アンダーフィル樹脂１２５およびアンダーフィル樹脂１２７の形成領域の近傍において、これらのアンダーフィル樹脂の形成領域の側方に設けられている。
また、絶縁樹脂１１９の形成面と反対側の面に接続された第二の半導体素子１１１（ロジックＬＳＩチップ）は、外部入出力用電極１８３、ヴィアプラグ１４５および配線１４７を介して配線１４７に接続されている。また、第二の半導体素子１１１は、メモリ通信用電極１７９が、ヴィアプラグ１４５、配線１４７およびメモリ電極１８１を介して配線層１０３の反対面に接続された第一の半導体素子１１３（メモリＬＳＩチップ）と接続されている。
図１６に示した半導体モジュールは、たとえば第三の実施形態に記載の方法（図９（ａ）〜図９（ｃ）、図１０（ａ）〜図１０（ｃ））を用いて作製することができる。また、以下の方法により作製してもよい。図２１（ａ）〜図２１（ｃ）、図２２（ａ）〜図２２（ｃ）、および図２３は、図１６に示した半導体モジュールの別の製造工程を模式的に示す断面図である。
まず、シリコン基板１３３の表面に、スパッタ法などを用いて金属のシード層１３７を形成する（図２１（ａ））。シード層１３７は、たとえばＣｕやＮｉ等とすることができる。次に、シリコン基板１３３におけるシード層１３７の形成面の全面に絶縁樹脂膜１４１を設け、絶縁樹脂膜１４１の所定の位置にレーザー光を照射し、レーザーヴィアすなわち開口部１４３を設ける（図２１（ｂ））。
その後、開口部１４３をＣｕ等の所定の金属膜で埋めこみ、ヴィアプラグ１４５等の接続電極とする（図２１（ｃ））。接続電極の材料は、Ｃｕ、Ｎｉ、Ａｕ、Ｗ等の金属または合金等の導電材料とすることができる。さらに具体的には、接続電極を、上からＣｕ／Ｎｉ／Ａｕ／Ｎｉの４層構造とすることができる。また、上からＣｕ／Ｎｉ／Ａｕの３層構造とすることもできる。
そして、接続電極に接続し、所定のパターンを有する配線１４７を絶縁樹脂膜１４１上に形成する（図２２（ａ））。配線１４７の材料は、たとえばＣｕ等の金属とする。そして、配線１４７の表面に、上層からＡｕ／Ｎｉからなるめっき層（不図示）を形成する。以上の工程により、シリコン基板１３３上に配線層１０３が形成される。
次に、第二の実施形態に記載の半導体装置１１０（図７）の製造工程を用いて第一の半導体素子１１３を配線体１０１の表面に接続する。第一の半導体素子１１３のメモリ電極１８１と配線層１０３の配線１４７とを接合させて、第一の半導体素子１１３と配線層１０３との間にアンダーフィル樹脂１２７を充填する（図２２（ｂ））。そして、配線層１０３の表面全面に絶縁樹脂１１９を成形し、第一の半導体素子１１３をモールド封入する（図２２（ｃ））。
そして、裏面研削等により、シリコン基板１３３を除去し、シード層１３７およびＮｉ層をエッチング除去する。さらに、絶縁樹脂１１９の一部を研削し、ヴィアプラグ１４５の表面を露出させる（図２３）。そして、配線体１０１の面に第一の半導体素子１１３に対向させて第二の半導体素子１１１を接続する。こうして、図１６に示した半導体モジュールが得られる。
また、図２４は、図１６に示した半導体モジュールの変形例である。図２４に示した半導体モジュールの基本構成は図１６と同様であるが、配線体１０１への第二の半導体素子１１１および第一の半導体素子１１３の接合面が反転している。この構成では、たとえば、第一の半導体素子１１３をロジックＬＳＩチップとし、第二の半導体素子１１１をメモリチップとすることができる。
また、本実施形態において、配線層１０３からなる配線体１０１を有する半導体モジュールの構成は、図２５または図２９に示す構成としてもよい。図２５および図２９は、本実施形態に係る半導体モジュールの構成を模式的に示す断面図である。図２５および図２９に示した半導体モジュールは、それぞれ基本構成を図１６および図２４に示した半導体モジュールと同様としているが、配線層１０３が、接続電極１３９の形成層、ヴィアプラグ１４５の形成層、および配線１４７の形成層の三層の積層構造となっている点が異なる。接続電極１３９の一部は素子接続電極であり、他の一部は外部接続電極であるパッド１７５となっている。
また、図２５に示した構成では、たとえば、第一の半導体素子１１３をメモリチップとし、第二の半導体素子１１１をロジックＬＳＩチップとすることができる。また、図２９に示した半導体モジュールの基本構成は図２５と同様であるが、配線体１０１への第二の半導体素子１１１および第一の半導体素子１１３の接合面が反転している。この構成では、たとえば、第一の半導体素子１１３をロジックＬＳＩチップとし、第二の半導体素子１１１をメモリチップとすることができる。
図２５に示した半導体モジュールは、たとえば次のようにして作製される。図２６（ａ）〜図２６（ｃ）、図２７（ａ）〜図２７（ｃ）および図２８（ａ）〜図２８（ｂ）は、図２５に示した半導体モジュールの製造工程を模式的に示す断面図である。
まず、シリコン基板１３３の表面に、スパッタ法などを用いて金属のシード層１３７を形成する（図２６（ａ））。次に、シード層１３７上に配線形成位置を露出させるレジストパターンを形成し、シード層１３７の露出部を起点として所定のパターンの接続電極１３９を形成する（図２６（ｂ））。
次に、接続電極１３９の形成面の全面に絶縁樹脂膜１４１を設け、接続電極１３９を絶縁樹脂で埋め込む（図２６（ｃ））。絶縁樹脂膜１４１は、たとえばラミネートフィルム状の絶縁樹脂シートを接合する方法や、スピンコート法等により形成することができる。シリコン基板１３３におけるシード層１３７の形成面の全面に絶縁樹脂膜１４１を設け、絶縁樹脂膜１４１の所定の位置にレーザー光を照射し、レーザーヴィアすなわち開口部１４３を設ける（図２６（ｃ））。
その後、開口部１４３をＣｕ等の所定の金属膜で埋めこみ、ヴィアプラグ１４５とする（図２７（ａ））。ヴィアプラグ１４５の材料は、たとえばＣｕ等の金属とすることができる。また、ヴィアプラグ１４５は、たとえばめっき法により形成することができる。
そして、ヴィアプラグ１４５に接続し、所定のパターンを有する配線１４７を絶縁樹脂膜１４１上に形成する（図２７（ｂ））。配線１４７の材料は、たとえばＣｕ等の金属とする。そして、配線１４７の表面に、上層からＡｕ／Ｎｉからなるめっき層（不図示）を形成する。以上の工程により、シリコン基板１３３上に配線層１０３が形成される。
次に、第二の実施形態に記載の半導体装置１１０（図７）の製造工程を用いて第一の半導体素子１１３を配線体１０１の表面に接続する。第一の半導体素子１１３のメモリ電極１８１と配線層１０３の配線１４７とを接合させて、第一の半導体素子１１３と配線層１０３との間にアンダーフィル樹脂１２７を充填する（図２７（ｃ））。そして、配線層１０３の表面全面に絶縁樹脂１１９を成形し、第一の半導体素子１１３をモールド封入する（図２８（ａ））。そして、裏面研削等により、シリコン基板１３３を除去し、シード層１３７およびＮｉ層をエッチング除去し、ヴィアプラグ１４５の表面を露出させる（図２８（ｂ））。そして、配線体１０１の面に第一の半導体素子１１３に対向させて第二の半導体素子１１１を接続する。こうして、図２５に示した半導体モジュールが得られる。
なお、こうした半導体モジュールは、配線層１０３からなる配線体１０１を有する半導体装置だけでなく、たとえば第六の実施形態に記載の半導体装置（図１４）等に適用することも可能である。
（第八の実施形態）
図１７（ａ）および図１７（ｂ）は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。図１７（ａ）に示した半導体装置は、配線層１０３からなる平板状の配線体と、配線層１０３の一方の面に設けられた第一の半導体素子と、一方の面および第一の半導体素子の側面を被覆する絶縁樹脂１１９と、絶縁樹脂１１９を貫通する導体スルーホール１２１と、配線層１０３の他方の面に設けられた第二の半導体素子１１１と、を有する。
そして、第一の半導体素子は、複数の半導体素子１４９が面に垂直な方向に沿って積層された積層体であり、配線１４７において最も配線体１０１から遠い側に設けられた電極１１７と、第一の半導体素子１１３の配線層１０３の側の面に設けられた電極１１５とが、平面視において一致している構成なっている。
なお、本実施形態においても、配線層１０３は、平板状の絶縁樹脂膜１４１（図１７（ａ）では不図示）と、絶縁体を貫通する導電体と、を有し、導電体を介して複数の半導体素子１４９と第二の半導体素子１１１とを電気的に接続する。
図１７（ａ）に示した半導体モジュールは、図１７（ｂ）に示したように、配線層１０３中に配線に接続する導体パッド１５７および導体パッド１５７に接続しているワイヤ１５５により配線基板１７３に接続され、半導体モジュールとワイヤ１５５とが絶縁樹脂１３５により封止されている。
次に、図１７（ａ）に示した半導体モジュールの製造方法を説明する。図１８（ａ）〜図１８（ｃ）および図１９（ａ）、図１９（ｂ）は、図１７に示した半導体装置の製造工程を説明する断面図である。
まず、図１８（ａ）に示したシリコン基板１３３上に配線層１０３を形成する（図１８（ｂ））。配線層１０３の形成方法は、たとえば第三の実施形態または第七の実施形態に記載の方法とすることができる。次に、あらかじめ一方の面に電極１１７を形成した半導体素子１４９を配線層１０３上の配線に接合する。そして、半導体素子１４９と電極１１７との間にアンダーフィル樹脂１２７を充填する。これを繰り返すことにより、所定の数の半導体素子１４９が配線層１０３上に積層される（図１８（ｃ））。
次に、配線層１０３の半導体素子１４９が積層された側の面を絶縁樹脂１３５で被覆する。このとき、半導体素子１４９を絶縁樹脂１３５中に埋設させる（図１９（ａ））。そして、裏面研削等の方法により、シリコン基板１３３を裏面側から除去する（図１９（ｂ））。そして、シリコン基板１３３の除去により露出した配線層１０３の表面に第二の半導体素子１１１を接合する。これにより、図１７（ａ）に示した半導体モジュールが得られる。
図１７（ｂ）に示した半導体装置は、以上の工程で得られた半導体モジュールを、配線基板１７３の表面に接着し、ワイヤ１５５によるボンディングおよび絶縁樹脂１３５による封止を行う。そして、電極端子１２３の形成を行うことにより得ることができる。
図１７（ａ）および図１７（ｂ）に示した半導体装置は、第二の半導体素子１１１と半導体素子１４９とが配線体１０１の主面の法線方向に一直線に導電部材が設けられて第二の半導体素子１１１と半導体素子１４９とが接続された構成となっている。このため、第二の半導体素子１１１と半導体素子１４９との接続距離を短くしつつ、導電部材を高密度に配置することができる。このため、第二の半導体素子１１１と半導体素子１４９との間の信号処理速度を向上することができる。
また、図２０（ａ）および図２０（ｂ）は、それぞれ図１７（ａ）および図１７（ｂ）に示した半導体装置において、配線体１０１が絶縁膜１０７、シリコン層１０５および配線層１０３の積層体であるとともに、半導体素子１４９の積層体にかえて一つの第一の半導体素子１１３を配線層１０３の一方の面に接合した構成の半導体装置を模式的に示す断面図である。
図２０（ｂ）に示したように、この半導体装置は、シリコン層１０５および絶縁膜１０７を貫通する導体ヴィア１０９に接続して形成された導体パッド１５７を有する半導体モジュール（図２０（ａ））を、配線基板１７３に接着剤１５３を介して搭載している。そして、導体パッド１５７と配線基板１７３とをワイヤ１５５により電気的に接続するとともに、半導体モジュールとワイヤ１５５を絶縁樹脂１３５により封止した構成になっている。
また、図３０は、図２０（ｂ）に示した半導体装置に配線層１０３からなる配線体１０１を有する半導体モジュールを適用した例を示す断面図である。なお、図３０では、第一の半導体素子１１３が絶縁樹脂１１９から露出せずに埋設された構成となっている。
図３０においては、接続電極１３９に導体パッド１５７を接合し、導体パッド１５７と配線基板１７３との間をワイヤ１５５で接続することにより、配線層１０３を介して配線基板１７３と第一の半導体素子１１３および第二の半導体素子１１１とが電気的に接続されている。この構成において、絶縁樹脂１１９と配線基板１７３とを接続する接着剤１５３は、たとえばＡｇペーストとすることができる。なお、図３０において、接続電極１３９の一部はヴィアプラグ１４５となっている。
図３０に示した半導体装置では、配線体１０１と配線基板１７３とを確実に接続しつつ、第二の半導体素子１１１と第一の半導体素子１１３とを短距離で高密度に接続されるため、動作特性に優れた構成となっている。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態に記載の半導体装置において、配線体１０１の構成は第一の実施形態〜第三の実施形態のいずれかに記載された構成を適宜選択して用いることができる。
実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。 実施の形態に係る半導体装置の構成を模式的に示した断面図である。
符号の説明
１００ 半導体装置
１０１ 配線体
１０３ 配線層
１０５ シリコン層
１０７ 絶縁膜
１０９ 導体ヴィア
１１０ 半導体装置
１１１ 半導体素子
１１３ 半導体素子
１１５ 電極
１１７ 電極
１１９ 絶縁樹脂
１２０ 半導体装置
１２１ 導体スルーホール
１２３ 電極端子
１２５ アンダーフィル樹脂
１２７ アンダーフィル樹脂
１２９ 基板
１３１ 導体ポスト
１３３ シリコン基板
１３５ 絶縁樹脂
１３７ シード層
１３９ 接続電極
１４１ 絶縁樹脂膜
１４３ 開口部
１４５ ヴィアプラグ
１４７ 配線
１４９ 半導体素子
１５０ 半導体装置
１５１ 導体スルーホール
１５３ 接着剤
１５５ ワイヤ
１５７ 導体パッド
１５９ 導体パッド
１６１ サポートリング
１６３ テープ基板
１６５ 配線層
１６７ インナーリード封止樹脂
１６９ インナーリード
１７１ ヒートスプレッダ
１７３ 配線基板
１７５ パッド
１７７ 樹脂止めパターン
１７９ メモリ通信用電極
１８１ メモリ電極
１８３ 外部入出力用電極
１８５ 半導体装置
１８７ 半導体装置

Claims (29)

  1. 平板状の配線体と、
    前記配線体の一方の面に設けられた第一の半導体素子と、
    前記一方の面の全面および前記第一の半導体素子の側面を被覆する封止樹脂と、
    前記封止樹脂により被覆された後の前記配線体に接続され、前記配線体の他方の面に前記第一の半導体素子に対して少なくとも一部が対向する位置に設けられた第二の半導体素子と、を有し、
    前記配線体は、
    前記一方の面側に設けられ、前記第一の半導体素子と接続しており、前記配線体から露出した全面が前記封止樹脂によって被覆されている配線層と、
    前記配線層の前記第一の半導体素子が接続されていない側に積層され、前記配線層を支持する支持層と、
    前記支持層を貫通し、前記配線層と接続している貫通電極と、を備え、
    前記配線体を介して前記第一の半導体素子と前記第二の半導体素子とが電気的に接続されており、
    前記第二の半導体素子は前記他方の面に電極を介して接続されており、
    前記貫通電極と前記電極とが前記配線体の面に対し、略垂直に一直線に接続され、
    前記支持層がシリコン、セラミック、および珪ホウ酸ガラスからなる群から選択される一種以上の材料からなることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記支持層はシリコンからなり、
    前記配線体は前記他方の面側に絶縁膜をさらに備え、
    前記貫通電極は前記支持層および前記絶縁膜を貫通して設けられていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記支持層はセラミックまたは珪ホウ酸ガラスからなることを特徴とする半導体装置。
  4. 請求項１乃至３いずれか１項に記載の半導体装置において、
    前記貫通電極は、前記配線層を貫通することを特徴とする半導体装置。
  5. 請求項１乃至４いずれか１項に記載の半導体装置において、
    平面視で前記第一の半導体素子と前記第二の半導体素子とが重なる部分において、前記第一の半導体素子と前記第二の半導体素子とが前記貫通電極を介して電気的に接続されていることを特徴とする半導体装置。
  6. 請求項１乃至５いずれか１項に記載の半導体装置において、
    前記第一の半導体素子は、前記配線体の前記一方の面に第一の電極を介して接続され、
    前記第二の半導体素子は、前記配線体の前記他方の面に第二の電極を介して接続されており、
    前記第一の電極と前記貫通電極と前記第二の電極とが、前記配線層の面に対して略垂直に一直線に接続していることを特徴とする半導体装置。
  7. 請求項１乃至６いずれか１項に記載の半導体装置において、
    前記第一の半導体素子は、前記配線体の前記一方の面に第一の電極を介して接続され、
    前記第二の半導体素子は、前記配線体の前記他方の面に第二の電極を介して接続されており、
    前記第一の電極及び前記第二の電極のすべてが、平面視で前記第一の半導体素子の内側の領域に配置されていることを特徴とする半導体装置。
  8. 請求項１乃至７いずれか１項に記載の半導体装置において、
    前記貫通電極は、格子状に平面配置されていることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記貫通電極は、正方格子状に平面配置されていることを特徴とする半導体装置。
  10. 請求項８に記載の半導体装置において、
    前記貫通電極は、斜格子状に平面配置されていることを特徴とする半導体装置。
  11. 請求項１乃至１０いずれか１項に記載の半導体装置において、
    前記支持層は、能動素子が形成されたシリコン層であることを特徴とする半導体装置。
  12. 請求項１乃至１１いずれか１項に記載の半導体装置において、
    前記配線体は、絶縁膜と、前記支持層と、前記配線層とがこの順に積層された構成を有し、前記第一の半導体素子が前記配線層に接続され、前記第二の半導体素子が前記絶縁膜側に接続されていることを特徴とする半導体装置。
  13. 請求項１乃至１２いずれか１項に記載の半導体装置において、
    前記封止樹脂を貫通する貫通プラグを備えることを特徴とする半導体装置。
  14. 請求項１乃至１３いずれか１項に記載の半導体装置において、
    前記配線層が多層配線層であることを特徴とする半導体装置。
  15. 請求項１乃至１４いずれか１項に記載の半導体装置において、
    前記第一の半導体素子が前記封止樹脂に埋設されていることを特徴とする半導体装置。
  16. 請求項１乃至１５いずれか１項に記載の半導体装置において、前記貫通電極は、前記配線体の前記他方の面に対し凸状に張り出していることを特徴とする半導体装置。
  17. 請求項１乃至１６いずれか１項に記載の半導体装置において、前記貫通電極は、複数の導電体を積層して形成されていることを特徴とする半導体装置。
  18. 基板上に形成された支持層を貫通する導体ヴィアを形成する工程と、
    前記基板上に前記導体ヴィアと接続し、前記支持層により支持される配線層を形成する工程と、
    前記配線層と第一の半導体素子とを接続させる工程と、
    前記配線層の前記配線体から露出した全面および前記第一の半導体素子の側面を封止樹脂により被覆する工程と、
    前記基板の前記配線層の形成面の裏面から前記基板を薄化する工程と、
    前記基板を薄化する前記工程の後に前記配線層を介して第二の半導体素子の少なくとも一部を前記第一の半導体素子に対向させ、前記導体ヴィアを介して前記第一の半導体素子と前記第二の半導体素子とを電気的に接続する工程と、
    を含み、
    前記配線層の表面および前記第一の半導体素子の側面を封止樹脂により被覆する前記工程は、前記基板上に形成された前記配線層の表面の全面を前記封止樹脂により覆う工程を含み、
    前記第一の半導体素子と前記第二の半導体素子とを電気的に接続する前記工程において、前記支持層側の表面に露出させた前記導体ヴィアに電極を介して前記第二の半導体素子を接続し、前記導体ヴィアと前記電極とを前記配線層の面に対し、略垂直に一直線に接続させ、
    前記支持層がシリコン、セラミック、および珪ホウ酸ガラスからなる群から選択される一種以上の材料からなることを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の半導体装置の製造方法において、
    導体ヴィアを形成する前記工程は、シリコンからなる前記支持層との間に絶縁層が形成された前記基板の前記絶縁層及び前記支持層に前記導体ヴィアを貫通させることを特徴とする半導体装置の製造方法。
  20. 請求項１８に記載の半導体装置の製造方法において、
    導体ヴィアを形成する前記工程は、セラミックまたは珪ホウ酸ガラスからなる前記支持層に前記導体ヴィアを貫通させることを特徴とする半導体装置の製造方法。
  21. 請求項１８乃至２０いずれか１項に記載の半導体装置の製造方法において、
    前記第一の半導体素子と前記第二の半導体素子とを電気的に接続する前記工程は、平面視で前記第一の半導体素子と前記第二の半導体素子とが重なる部分において、前記導体ヴィアを介して前記第一の半導体素子と前記第二の半導体素子とを電気的に接続させる工程を含むことを特徴とする半導体装置の製造方法。
  22. 請求項１８乃至２１いずれか１項に記載の半導体装置の製造方法において、
    前記第一の半導体素子と前記第二の半導体素子とを電気的に接続する前記工程は、前記第一の半導体素子を前記配線層の一方の面に第一の電極を介して接続し、前記第二の半導体素子を前記配線層の他方の面に第二の電極を介して接続し、前記第一の電極と前記導体ヴィアと前記第二の電極とを前記配線層の面に対して略垂直に一直線に接続させる工程を含むことを特徴とする半導体装置の製造方法。
  23. 請求項１８乃至２２いずれか１項に記載の半導体装置の製造方法において、
    基板を薄化する前記工程は、前記基板を除去し、前記導体ヴィアの表面を露出させる工程を含むことを特徴とする半導体装置の製造方法。
  24. 請求項１８乃至２３いずれか１項に記載の半導体装置の製造方法において、
    配線層を形成する前記工程は、
    表面に絶縁膜と前記配線層を支持する支持層とがこの順に積層された前記基板を準備する工程と、
    前記支持層上に前記配線層を設ける工程と、
    を含むことを特徴とする半導体装置の製造方法。
  25. 請求項１８乃至２４いずれか１項に記載の半導体装置の製造方法において、
    前記導体ヴィアは、格子状に平面配置されていることを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の半導体装置の製造方法において、
    前記導体ヴィアは、正方格子状に平面配置されていることを特徴とする半導体装置の製造方法。
  27. 請求項２５に記載の半導体装置の製造方法において、
    前記導体ヴィアは、斜格子状に平面配置されていることを特徴とする半導体装置の製造方法。
  28. 請求項１８乃至２７いずれか１項に記載の半導体装置の製造方法において、
    前記基板がシリコン基板であることを特徴とする半導体装置の製造方法。
  29. 請求項１８乃至２８いずれか１項に記載の半導体装置の製造方法において、
    前記配線層の表面および前記第一の半導体素子の側面を封止樹脂により被覆する前記工程は、
    前記配線層の表面の全面を前記封止樹脂により封止することにより前記第一の半導体素子を埋設する工程と、
    前記第一の半導体素子を埋設する前記工程の後に、前記封止樹脂を薄化して前記第一の半導体素子の表面を露出させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2004194690A 2004-06-30 2004-06-30 半導体装置およびその製造方法 Active JP4865197B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004194690A JP4865197B2 (ja) 2004-06-30 2004-06-30 半導体装置およびその製造方法
US11/159,157 US7795721B2 (en) 2004-06-30 2005-06-23 Semiconductor device and method for manufacturing the same
US12/169,930 US8193033B2 (en) 2004-06-30 2008-07-09 Semiconductor device having a sealing resin and method of manufacturing the same
US12/850,232 US8207605B2 (en) 2004-06-30 2010-08-04 Semiconductor device having a sealing resin and method of manufacturing the same
US13/495,494 US8541874B2 (en) 2004-06-30 2012-06-13 Semiconductor device
US13/972,162 US8890305B2 (en) 2004-06-30 2013-08-21 Semiconductor device
US14/524,718 US9324699B2 (en) 2004-06-30 2014-10-27 Semiconductor device
US15/072,803 US20160204092A1 (en) 2004-06-30 2016-03-17 Semiconductor device
US16/375,282 US10672750B2 (en) 2004-06-30 2019-04-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194690A JP4865197B2 (ja) 2004-06-30 2004-06-30 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009114222A Division JP5171726B2 (ja) 2009-05-11 2009-05-11 半導体装置
JP2009298355A Division JP5091221B2 (ja) 2009-12-28 2009-12-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2006019433A JP2006019433A (ja) 2006-01-19
JP2006019433A5 JP2006019433A5 (ja) 2007-10-11
JP4865197B2 true JP4865197B2 (ja) 2012-02-01

Family

ID=35793426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194690A Active JP4865197B2 (ja) 2004-06-30 2004-06-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (8) US7795721B2 (ja)
JP (1) JP4865197B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031322A (ko) 2018-09-14 2020-03-24 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10991673B2 (en) 2018-01-04 2021-04-27 Kabushiki Kaisha Toshiba Electronic device

Families Citing this family (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20070252260A1 (en) * 2006-04-28 2007-11-01 Micron Technology, Inc. Stacked die packages
JP2008016508A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
EP1950806A1 (en) * 2006-11-30 2008-07-30 Matsushita Electric Industrial Co., Ltd. Interposer with built-in passive part
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
JP5125185B2 (ja) * 2007-04-03 2013-01-23 株式会社ニコン 半導体装置
JP2008294423A (ja) 2007-04-24 2008-12-04 Nec Electronics Corp 半導体装置
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
JP5068133B2 (ja) * 2007-10-17 2012-11-07 新光電気工業株式会社 半導体チップ積層構造体及び半導体装置
KR20090056044A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 반도체 소자 패키지 및 이를 제조하는 방법
KR100925665B1 (ko) * 2007-12-10 2009-11-06 주식회사 네패스 시스템 인 패키지 및 그 제조 방법
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US7867819B2 (en) 2007-12-27 2011-01-11 Sandisk Corporation Semiconductor package including flip chip controller at bottom of die stack
WO2009084300A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
WO2009084299A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
JP2009295740A (ja) * 2008-06-04 2009-12-17 Elpida Memory Inc メモリチップ及び半導体装置
JP5078808B2 (ja) * 2008-09-03 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8063475B2 (en) * 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
US8314499B2 (en) * 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
US8129824B1 (en) * 2008-12-03 2012-03-06 Amkor Technology, Inc. Shielding for a semiconductor package
US7993941B2 (en) 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US8399983B1 (en) * 2008-12-11 2013-03-19 Xilinx, Inc. Semiconductor assembly with integrated circuit and companion device
JP5058144B2 (ja) * 2008-12-25 2012-10-24 新光電気工業株式会社 半導体素子の樹脂封止方法
KR101004684B1 (ko) * 2008-12-26 2011-01-04 주식회사 하이닉스반도체 적층형 반도체 패키지
US9735136B2 (en) * 2009-03-09 2017-08-15 Micron Technology, Inc. Method for embedding silicon die into a stacked package
JP2010245107A (ja) * 2009-04-01 2010-10-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US20100314730A1 (en) * 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8378230B2 (en) 2009-07-23 2013-02-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8410376B2 (en) 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
JP5715334B2 (ja) 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US9999129B2 (en) * 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
FR2953064B1 (fr) 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
EP2330618A1 (en) 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Rebuilt wafer assembly
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8519537B2 (en) 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US9735113B2 (en) 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US10159154B2 (en) * 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
KR101123805B1 (ko) * 2010-07-26 2012-03-12 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
US8435835B2 (en) * 2010-09-02 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
KR101207273B1 (ko) * 2010-09-03 2012-12-03 에스케이하이닉스 주식회사 임베디드 패키지 및 그 형성방법
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US8619431B2 (en) * 2010-12-22 2013-12-31 ADL Engineering Inc. Three-dimensional system-in-package package-on-package structure
JP2012169440A (ja) * 2011-02-14 2012-09-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8642382B2 (en) * 2011-06-20 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) * 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
JPWO2013035655A1 (ja) * 2011-09-09 2015-03-23 株式会社村田製作所 モジュール基板
US20130075923A1 (en) * 2011-09-23 2013-03-28 YeongIm Park Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
EP2764543A2 (en) 2011-10-03 2014-08-13 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP2013110264A (ja) * 2011-11-21 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2013084384A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 半導体装置及びその製造方法
US8860222B2 (en) 2011-12-27 2014-10-14 Maxim Integrated Products, Inc. Techniques for wafer-level processing of QFN packages
EP2613349B1 (en) * 2012-01-05 2019-11-20 Nxp B.V. Semiconductor package with improved thermal properties
US9691706B2 (en) 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
JP2013197387A (ja) * 2012-03-21 2013-09-30 Elpida Memory Inc 半導体装置
US9006004B2 (en) * 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
TWI485826B (zh) * 2012-05-25 2015-05-21 Ind Tech Res Inst 晶片堆疊結構以及晶片堆疊結構的製作方法
JP5607692B2 (ja) * 2012-08-22 2014-10-15 ルネサスエレクトロニクス株式会社 電子装置
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP6290534B2 (ja) * 2012-12-20 2018-03-07 新光電気工業株式会社 半導体パッケージ及び半導体パッケージの製造方法
US9087779B2 (en) * 2013-01-02 2015-07-21 Maxim Integrated Products, Inc. Multi-die, high current wafer level package
JP6409575B2 (ja) 2013-01-30 2018-10-24 パナソニック株式会社 積層型半導体装置
US8970023B2 (en) 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
USD707332S1 (en) 2013-03-15 2014-06-17 S.P.M. Flow Control, Inc. Seal assembly
US20160079207A1 (en) * 2013-04-23 2016-03-17 PS4 Luxco S.a.r..L. Semiconductor device and method for manufacturing same
CN103268875B (zh) * 2013-05-30 2015-06-03 山东华芯微电子科技有限公司 一种多晶片封装结构
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
KR101548801B1 (ko) * 2013-08-28 2015-08-31 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9184128B2 (en) 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) * 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
TWI616979B (zh) * 2014-03-14 2018-03-01 Toshiba Memory Corp 半導體裝置及其製造方法
JP6259737B2 (ja) 2014-03-14 2018-01-10 東芝メモリ株式会社 半導体装置及びその製造方法
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
TWI474417B (zh) * 2014-06-16 2015-02-21 Phoenix Pioneer Technology Co Ltd 封裝方法
KR20150144416A (ko) * 2014-06-16 2015-12-28 한국전자통신연구원 적층 모듈 패키지 및 그 제조 방법
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR20160088233A (ko) * 2014-12-19 2016-07-25 인텔 아이피 코포레이션 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
KR102309463B1 (ko) * 2015-01-23 2021-10-07 엘지이노텍 주식회사 시스템 인 패키지 모듈
KR101672622B1 (ko) 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
KR101684787B1 (ko) * 2015-02-13 2016-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 디바이스 및 그 형성 방법
US9711488B2 (en) * 2015-03-13 2017-07-18 Mediatek Inc. Semiconductor package assembly
US9595482B2 (en) 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
DE102016203453A1 (de) * 2016-03-02 2017-09-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
KR101787886B1 (ko) * 2016-04-12 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10483237B2 (en) * 2016-11-11 2019-11-19 Semiconductor Components Industries, Llc Vertically stacked multichip modules
CN106816421B (zh) * 2017-03-22 2019-11-15 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
US10304800B2 (en) * 2017-06-23 2019-05-28 Taiwan Semiconductor Manufacturing Company Ltd. Packaging with substrates connected by conductive bumps
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置
JP2019110201A (ja) 2017-12-18 2019-07-04 ルネサスエレクトロニクス株式会社 電子装置および電子機器
CN111788675B (zh) 2018-03-20 2023-11-07 株式会社村田制作所 高频模块
JP2018137474A (ja) * 2018-04-16 2018-08-30 ルネサスエレクトロニクス株式会社 電子装置
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
CN113016064A (zh) * 2018-11-12 2021-06-22 株式会社村田制作所 安装型电子部件以及电子电路模块
JP7163224B2 (ja) * 2019-03-15 2022-10-31 ルネサスエレクトロニクス株式会社 電子装置
US10985151B2 (en) * 2019-04-19 2021-04-20 Nanya Technology Corporation Semiconductor package and method for preparing the same
US11387177B2 (en) * 2019-06-17 2022-07-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for forming the same
US11362010B2 (en) * 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11587918B2 (en) 2019-12-17 2023-02-21 Micron Technology, Inc. Semiconductor devices, semiconductor device packages, electronic systems including same, and related methods
KR20210155455A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 반도체 패키지
JP6985477B1 (ja) * 2020-09-25 2021-12-22 アオイ電子株式会社 半導体装置および半導体装置の製造方法
CN112908869A (zh) * 2021-01-19 2021-06-04 上海先方半导体有限公司 一种封装结构及其制备方法
US20230012350A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same
FR3132977A1 (fr) * 2022-02-22 2023-08-25 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique
CN115101519A (zh) * 2022-08-29 2022-09-23 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734684B2 (ja) * 1989-10-03 1998-04-02 松下電器産業株式会社 半導体素子パッケージ
JPH04370958A (ja) * 1991-06-20 1992-12-24 Hitachi Ltd 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法
JPH0548001A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体集積回路の実装方法
JPH07176684A (ja) 1993-12-17 1995-07-14 Interu Japan Kk 半導体装置
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JP3380151B2 (ja) 1997-12-22 2003-02-24 新光電気工業株式会社 多層回路基板
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP3648053B2 (ja) * 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
JP3563604B2 (ja) * 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
JP3856967B2 (ja) 1998-10-28 2006-12-13 アルゼ株式会社 遊技機
US6175160B1 (en) * 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US7349223B2 (en) * 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6255899B1 (en) * 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
JP3633559B2 (ja) * 1999-10-01 2005-03-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP2001177049A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びｉｃカード
GB0005088D0 (en) * 2000-03-01 2000-04-26 Unilever Plc Composition and method for bleaching laundry fabrics
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001345418A (ja) 2000-06-02 2001-12-14 Matsushita Electric Ind Co Ltd 両面実装構造体の製造方法及びその両面実装構造体
JP4701506B2 (ja) 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP2002221801A (ja) * 2001-01-29 2002-08-09 Hitachi Ltd 配線基板の製造方法
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
JP2002314031A (ja) 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
JP4746770B2 (ja) * 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2003007910A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置
JP4122143B2 (ja) * 2001-07-26 2008-07-23 太陽誘電株式会社 半導体装置及びその製造方法
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP3959264B2 (ja) * 2001-09-29 2007-08-15 株式会社東芝 積層型半導体装置
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
JP2004079756A (ja) 2002-08-16 2004-03-11 Fujitsu Ltd 薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法
US20040046248A1 (en) * 2002-09-05 2004-03-11 Corning Intellisense Corporation Microsystem packaging and associated methods
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US7061122B2 (en) * 2002-10-11 2006-06-13 Tessera, Inc. Components, methods and assemblies for multi-chip packages
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP3910907B2 (ja) 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JPWO2004047167A1 (ja) * 2002-11-21 2006-03-23 日本電気株式会社 半導体装置、配線基板および配線基板製造方法
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP2004288815A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2004296963A (ja) * 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JPWO2004102653A1 (ja) * 2003-05-15 2006-07-13 新光電気工業株式会社 半導体装置およびインターポーザー
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991673B2 (en) 2018-01-04 2021-04-27 Kabushiki Kaisha Toshiba Electronic device
US11791311B2 (en) 2018-01-04 2023-10-17 Nagase & Co., Ltd. Electronic device
KR20200031322A (ko) 2018-09-14 2020-03-24 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10820456B2 (en) 2018-09-14 2020-10-27 Samsung EIectro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US11337346B2 (en) 2018-09-14 2022-05-17 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof

Also Published As

Publication number Publication date
US20060063312A1 (en) 2006-03-23
US8541874B2 (en) 2013-09-24
US9324699B2 (en) 2016-04-26
US8193033B2 (en) 2012-06-05
US20160204092A1 (en) 2016-07-14
US20100314749A1 (en) 2010-12-16
US8207605B2 (en) 2012-06-26
US20130334705A1 (en) 2013-12-19
US7795721B2 (en) 2010-09-14
JP2006019433A (ja) 2006-01-19
US8890305B2 (en) 2014-11-18
US20190229104A1 (en) 2019-07-25
US20080265434A1 (en) 2008-10-30
US20120248620A1 (en) 2012-10-04
US10672750B2 (en) 2020-06-02
US20150041978A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
JP4865197B2 (ja) 半導体装置およびその製造方法
JP5091221B2 (ja) 半導体装置
TWI544599B (zh) 封裝結構之製法
KR20080038035A (ko) 반도체 패키지 및 적층형 반도체 패키지
TW202038348A (zh) 天線整合式封裝結構及其製造方法
US8692386B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic device
JPS60160645A (ja) 積層半導体集積回路装置
TWI581387B (zh) 封裝結構及其製法
TWI550737B (zh) 晶片封裝體及其製造方法
JP5358089B2 (ja) 半導体装置
TWI574333B (zh) 電子封裝件及其製法
JP5171726B2 (ja) 半導体装置
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2007142026A (ja) インターポーザとその製造方法及び半導体装置
JP4028211B2 (ja) 半導体装置
JP3893268B2 (ja) 半導体装置の製造方法
JPH09270490A (ja) 接続部構造および接続方法並びに半導体装置およびその製造方法
JP3757766B2 (ja) 半導体装置及びその製造方法、並びに電子機器
TW200939442A (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
TW202121613A (zh) 晶片封裝結構及其製造方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
JP4356196B2 (ja) 半導体装置組立体
KR101068305B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
CN114975396A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100817

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4865197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350