CN117410260B - 封装结构及其制备方法、封装组件 - Google Patents

封装结构及其制备方法、封装组件 Download PDF

Info

Publication number
CN117410260B
CN117410260B CN202311726399.7A CN202311726399A CN117410260B CN 117410260 B CN117410260 B CN 117410260B CN 202311726399 A CN202311726399 A CN 202311726399A CN 117410260 B CN117410260 B CN 117410260B
Authority
CN
China
Prior art keywords
layer
connection structure
conductive connection
substrate
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311726399.7A
Other languages
English (en)
Other versions
CN117410260A (zh
Inventor
赵华强
徐俊
杨威
刘统明
周秋桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sikeya Technology Co ltd
Suzhou Xilian Optical Core Microelectronics Technology Co ltd
Original Assignee
Shanghai Sikeya Technology Co ltd
Suzhou Xilian Optical Core Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sikeya Technology Co ltd, Suzhou Xilian Optical Core Microelectronics Technology Co ltd filed Critical Shanghai Sikeya Technology Co ltd
Priority to CN202311726399.7A priority Critical patent/CN117410260B/zh
Publication of CN117410260A publication Critical patent/CN117410260A/zh
Application granted granted Critical
Publication of CN117410260B publication Critical patent/CN117410260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Abstract

本申请涉及一种封装结构及其制备方法、封装组件。一种封装组件包括：导电连接结构，具有沿导电连接结构延伸方向排布的第一端和第二端，第一端用于连接封装芯片，第二端用于连接封装焊盘的焊盘层；贯穿孔，沿导电连接结构延伸方向贯穿导电连接结构。通过设置封装组件包括导电连接结构和贯穿孔，且贯穿孔沿导电连接结构延伸方向贯穿导电连接结构。封装时，将导电连接结构连接至封装芯片和封装焊盘的焊盘层，导电连接结构承受较大的应力，此时，由于导电连接结构内部设有贯穿孔，导电连接结构可以向贯穿孔发生形变，进而缓解应力，从而保护封装组件。

Description

封装结构及其制备方法、封装组件
技术领域
本申请涉及集成电路技术领域，特别是涉及一种封装结构及其制备方法、封装组件。
背景技术
相关芯片封装技术中，常使用锡球和铜柱连接芯片和封装焊盘。但是，锡球和铜柱之间的应力较大，使得锡球和铜柱周围常出现着孔洞和裂纹，甚至可能对芯片造成损伤，影响封装结构的正常使用。
发明内容
基于此，有必要针对芯片封装技术中锡球和铜柱之间的应力较大的问题提供一种封装结构及其制备方法、封装组件。
为了实现上述目的，一方面，提供一种封装组件，包括：
导电连接结构，具有沿所述导电连接结构延伸方向排布的第一端和第二端，所述第一端用于连接封装芯片，所述第二端用于连接封装焊盘的焊盘层；
贯穿孔，沿所述导电连接结构延伸方向贯穿所述导电连接结构。
在其中一个实施例中，所述封装组件包括：
形变层，位于所述导电连接结构的远离所述贯穿孔的外周表面。
在其中一个实施例中，所述封装组件包括：
增强层，环绕于所述形变层的远离所述导电连接结构的表面。
在其中一个实施例中，所述封装组件包括：
粘合层，位于所述形变层与所述增强层之间。
在其中一个实施例中，所述增强层的材料包括金，所述粘合层的材料包括镍，所述形变层的材料包括镧系金属。
在其中一个实施例中，所述形变层的厚度为3μm - 7μm，所述粘合层的厚度为8μm- 12μm，所述增强层的厚度为90nm - 110nm。
一方面，提供一种封装组件的制备方法，包括：
提供基底；
于所述基底上形成至少一层光刻胶层；
于所述至少一层光刻胶层内形成环形沟槽；
填充所述至少一层光刻胶层内的环形沟槽，以形成导电连接结构；
去除所述至少一层光刻胶层，以形成贯穿孔，所述贯穿孔沿所述导电连接结构延伸方向贯穿所述导电连接结构；
去除所述基底。
在其中一个实施例中，所述于所述基底上形成至少一层光刻胶层之前，包括：
于所述基底上形成中介层；
去除所述基底，包括：
腐蚀所述中介层，以去除所述基底。
在其中一个实施例中，所述去除所述基底之后，包括：
于所述导电连接结构的远离所述贯穿孔的外周表面形成形变层；
于所述形变层远离所述导电连接结构的表面形成粘合层；
于所述粘合层远离所述导电连接结构的表面形成增强层。
一方面，提供一种封装结构，包括：封装芯片、封装基板以及如前述任一项封装组件，所述封装组件连接所述封装芯片和所述封装基板上的焊盘层。
本申请提供的封装结构及其制备方法、封装组，通过设置封装组件包括导电连接结构和贯穿孔，且贯穿孔沿导电连接结构延伸方向贯穿导电连接结构。封装时，将导电连接结构连接至封装芯片和封装焊盘的焊盘层，导电连接结构承受较大的应力，此时，由于导电连接结构内部设有贯穿孔，导电连接结构可以向贯穿孔发生形变，进而缓解应力，从而保护封装组件。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的封装组件的制备方法的流程图；
图2为一实施例中提供的封装组件的俯视图；
图3为一实施例中提供的封装组件的示意图。
附图标记说明：封装组件-100；导电连接结构-110；贯穿孔-120；形变层-130；粘合层-140；增强层-150。
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
在各实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在各实施例中的具体含义。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本实施例教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向（譬如，旋转90度或其它取向），并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本说明书的理想实施例（和中间结构）的示意图的横截面图来描述实施例的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本实施例的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本实施例的范围。
如背景技术所言，锡球和铜柱之间的应力较大。经过发明人研究发现，由于锡球和铜柱之间的粘结力较差，因此需要在锡球和铜柱之间设置化合物层，以连接锡球和铜柱。经过发明人多次实验发现，化合物层的材料可以为锡金化合物。例如，锡金化合物可以为AuSn4。但是，封装芯片时，其封装焊盘的材料包括镍（Ni），镍能进入AuSn4的晶格中，并替代Au原子，生成（Au，Ni）Sn4，这使得化合物层常伴随着孔洞和裂纹，使焊点界面处遭受脆性断裂。而且，发明人还发现，虽然铜柱对化合物层的粘结力比较好，但是在芯片或者基板表面不平整的时候，铜柱不能很好的兼容芯片或者基板。焊接时，这些部位会产生的较大的压力，此时，铜柱可能会对芯片造成损伤。
同时，化合物层内部结构复杂，导致化合物层的界面连接处产生不同的电阻。这增加电学链路仿真的计算量。不同的连接使用的电阻测量方式不同，导致电阻之间的估算有差异，进而导致在理论仿真和实际上存在差异，不利于芯片以及封装焊盘的设计。
基于此，请参阅图1，在一个实施例中，提供一种封装组件100的制备方法，包括如下步骤：
步骤S100：提供基底。
步骤S300：于基底上形成至少一层光刻胶层。
步骤S400：于至少一层光刻胶层内形成环形沟槽。
步骤S500：填充至少一层光刻胶层内的环形沟槽，以形成导电连接结构110。
步骤S600：去除至少一层光刻胶层，以形成贯穿孔120，贯穿孔120沿导电连接结构110延伸方向贯穿导电连接结构110。
步骤S700：去除基底。
在步骤S100中，基底可以采用半导体材料、绝缘材料或者它们的任意组合构成。例如，基底可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅（SOI）或绝缘体上硅锗的层状衬底。
在步骤S300中，可以通过旋涂等方式在基底上形成至少一层光刻胶层。示例性地，可以通过旋涂等方式在基底上形成5层至10层光刻胶层。
在步骤S400中，可以在光刻胶层上方设置掩膜版，并使用光刻工艺将掩膜版的图案转移至光刻胶层，形成图形化光刻胶层。
作为示例，可以在每一光刻胶层内均形成环形沟槽。
可以理解，本实施例中并不限制环形沟槽的俯视图呈圆环形，环形沟槽的俯视图还可以呈外圈呈方形且外圈呈圆形。
在步骤S500中，可以使用电镀或者沉积等方法，使用导电材料填充环形沟槽。示例性地，沉积工艺可以包括但不限于化学气相沉积工艺、原子层沉积工艺、高密度等离子沉积工艺、等离子体增强沉积工艺及旋涂介质层等工艺中的一种或多种。
可以理解，步骤S300至步骤S500可以多次重复进行，从而多次填充的导电材料共同形成导电连接结构110，以降低制备难度。此时，每次形成的光刻胶层的厚度可以为10μm。上述数据仅作为示例，在实际实施例中，每次形成的光刻胶层的厚度并不以上述数据为限
当然，步骤S300至步骤S500也可以仅进行一次。
作为示例，导电材料可以包括但不限于铜、镍、钛、钨、钽、钛化钽、氮化钨、钴及铝等金属材料。
在步骤S600中，可以使用湿法刻蚀等方法去除剩余的光刻胶层。此时，导电连接结构110的内部形成贯穿孔120。贯穿孔120沿导电连接结构110延伸方向贯穿导电连接结构110。
示例性地，请参阅图2，贯穿孔120可以位于导电连接结构110中心线上，或者，贯穿孔120也可以偏离导电连接结构110的中心线。本实施例不对贯穿孔120的直径等尺寸做具体限制。
在步骤S700中，通过研磨、激光或者刻蚀等方式去除基底，从而获得单独的导电连接结构110。
本实施例中，通过设置封装组件100包括导电连接结构110和贯穿孔120，且贯穿孔120沿导电连接结构110延伸方向贯穿导电连接结构110。请参阅图3，导电连接结构110具有沿导电连接结构110延伸方向排布的第一端和第二端，第一端用于连接封装芯片，第二端用于连接封装焊盘的焊盘层。封装时，导电连接结构110需承受较大的应力，此时，导电连接结构110内部设有贯穿孔120，导电连接结构110可以向贯穿孔120发生形变，进而缓解应力，从而缓解封装组件10发生断裂等情况的可能性。
同时，本实施例中，去除基底后获得单独的导电连接结构110，从而在封装不同芯片时，可以灵活选取需要的导电连接结构110数目。多个导电连接结构110可以以不同的形式阵列排列于封装结构内，以实现不同芯片的封装形式一致。
每一单独的导电连接结构110的电阻可以保持一致，封装时可以选取需要的导电连接结构110数目，以获得不同的剪切力以及不同电阻。不同大小焊盘封装处的阻值可以通过简单的数目比来计算，对电学链路仿真的真实性以及计算的优化有实际的意义。在不同的封装形式中使用本实施例中封装组件100，可以轻易地实现不同封装形式之间的电阻进行一致性校准。示例性地，本实施例的封装组件100可以适配从50μm到500μm的焊盘的连接。
进一步的，本实施例的封装组件100可以通过数目的组合来实现单个焊盘的不同的连接力，来实现不同焊盘大小的连接需求。相关技术中，焊接时，面对不同大小的焊盘，需要使用不同的大小的锡球或者不同粗细的铜柱实现焊接，其工艺制成不统一，而且不同大小的锡球与铜柱还需要开发不同的工艺步骤。多次的工艺开发不仅成本高昂而且开发的周期长，工艺完成以后不同焊盘大小的又需要进行适配的模具的制作，进一步延长了制作的周期，增加了封装成本。本实施例不需要进行多次开模，而只需要通过不同数目的封装组件100组合来，以适配不同大小焊盘的封装。
在一个实施例中，步骤S300之前，包括：
步骤S200：于基底上形成中介层。
此时，步骤S700包括：
步骤S710：腐蚀中介层，以去除基底。
在步骤S200中，当基底的材料为硅时，基底与导电连接结构110的接触不佳。此时，可以先在基底上使用薄膜沉积技术等方式形成中介层，再于中介层上形成导电连接结构110。示例性地，中介层的材料可以包括钛等。例如，钛层的厚度可以为50nm。
当然，当步骤S500中使用电镀等方式形成导电连接结构110时，还可以在中介层上使用薄膜沉积技术等方式沉积一层导电引导层。示例性地，导电引导层的材料可以为铜，导电引导层的厚度可以为2μm。
在步骤S710中，通过化学腐蚀中介层的方式，去除基底，以形成单独的导电连接结构110。
在一个是实施例中，步骤S700之后，包括：
步骤S800：于导电连接结构110的远离贯穿孔120的外周表面形成形变层130。
步骤S810：于形变层130表面形成粘合层140。
步骤S820：于粘合层140表面形成增强层150。
在步骤S800至步骤S820中，可以通过电镀技术和涂胶的技术等在每一单独的导电连接结构110远离贯穿孔120的外周表面依次形成形变层130、粘合层140以及增强层150。
示例性地，形变层130的材料可以包括镧系金属。例如，镧系金属可以为钕。形变层130与导电连接结构110接触，以增强导电连接结构110的机械性能，使得在封装时，导电连接结构110更容易向贯穿孔120发生形变。
粘合层140的材料可以包括镍，相应的，增强层150的材料可以包括金。增强层150用于增强封装组件100的导电性。但是，增强层150与形变层130的粘合性较差，此时，在增强层150与形变层130之间设置粘合层140。
示例性地，形变层130的厚度为3μm - 7μm，粘合层140的厚度为8μm - 12μm，增强层150的厚度为90nm - 110nm。具体的，形变层130的厚度为5μm，粘合层140的厚度为10μm，增强层150的厚度为100nm。上述形变层130、粘合层140以及增强层150的厚度的数值仅作为示例性说明，在实际实施例中，并不以上述数值为准。
本实施例中，在导电连接结构110远离贯穿孔120的外周表面依次设置形变层130、粘合层140以及增强层150，通过形变层130增加导电连接结构110的机械性能，通过增强层150增加导电连接结构110的导电性，通过粘合层140增加增强层150与形变层130的粘合性，从而获得性能更优良的封装组件100。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
请继续参阅图2和图3，在一个本实施例中，还提供一种封装组件100。封装组件100包括导电连接结构110与贯穿孔120。
导电连接结构110具有沿导电连接结构110延伸方向排布的第一端和第二端，第一端用于连接封装芯片，第二端用于连接封装焊盘的焊盘层。
导电连接结构110的材料可以包括但不限于铜、镍、钛、钨、钽、钛化钽、氮化钨、钴及铝等金属材料。
贯穿孔120沿导电连接结构110延伸方向贯穿导电连接结构110。贯穿孔120可以位于导电连接结构110中心线上，或者，贯穿孔120也可以偏离导电连接结构110的中心线。
本实施例中，通过设置封装组件100包括导电连接结构110和贯穿孔120，使得在封装时，将导电连接结构110连接至封装芯片和封装焊盘的焊盘层，导电连接结构110承受较大的应力，此时，由于导电连接结构110内部设有贯穿孔120，导电连接结构110可以向贯穿孔120发生形变，进而缓解应力，从而封装组件100不至于断裂。
在一个实施例中，封装组件100包括形变层130、粘合层140以及增强层150。
形变层130位于导电连接结构110的远离贯穿孔120的外周表面。示例性地，形变层130的材料可以包括镧系金属。例如，镧系金属可以为钕。形变层130与导电连接结构110接触，以增强导电连接结构110的机械性能，使得在封装时，导电连接结构110更容易向贯穿孔120发生形变。
增强层150环绕于形变层130的远离导电连接结构110的外周表面。同时，粘合层140，位于形变层130与增强层150之间。粘合层140的材料可以包括镍，相应的，增强层150的材料可以包括金。增强层150用于增强封装组件100的导电性。但是，增强层150与形变层130的粘合性较差，此时，在增强层150与形变层130之间设置粘合层140。
示例性地，形变层130的厚度为3μm - 7μm，粘合层140的厚度为8μm - 12μm，增强层150的厚度为90nm - 110nm。具体的，形变层130的厚度为5μm，粘合层140的厚度为10μm，增强层150的厚度为100nm。上述形变层130、粘合层140以及增强层150的厚度的数值仅作为示例性说明，在实际实施例中，并不以上述数值为准。
本实施例中，在导电连接结构110远离贯穿孔120的外周表面依次设置形变层130、粘合层140以及增强层150，通过形变层130增加导电连接结构110的机械性能，通过增强层150增加导电连接结构110的导电性，通过粘合层140增加增强层150与形变层130的粘合性，从而获得性能更优良的封装组件100。
在一个实施例中，提供一种封装结构。封装结构包括封装芯片、封装基板以及前述封装组件100。封装组件100连接封装芯片和焊接基板上的焊盘层。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种封装组件，其特征在于，包括：
导电连接结构，具有沿所述导电连接结构延伸方向排布的第一端和第二端，所述第一端用于连接封装芯片，所述第二端用于连接封装焊盘的焊盘层；
贯穿孔，沿所述导电连接结构延伸方向贯穿所述导电连接结构；
所述封装组件还包括：
形变层，位于所述导电连接结构的远离所述贯穿孔的外周表面，所述形变层的材料包括镧系金属；
增强层，环绕于所述形变层的远离所述导电连接结构的表面，所述增强层的材料包括金；
粘合层，位于所述形变层与所述增强层之间。
2.根据权利要求1所述的封装组件，其特征在于，所述粘合层的材料包括镍。
3.根据权利要求2所述的封装组件，其特征在于，所述形变层的厚度为3μm - 7μm，所述粘合层的厚度为8μm - 12μm，所述增强层的厚度为90nm - 110nm。
4.根据权利要求1所述的封装组件，其特征在于，所述贯穿孔位于所述导电连接结构的中心线上。
5.根据权利要求1所述的封装组件，其特征在于，所述镧系金属为钕。
6.根据权利要求1所述的封装组件，其特征在于，所述导电连接结构的材料包括铜、镍、钛、钨、钽、钛化钽、氮化钨、钴及铝。
7.一种封装组件的制备方法，其特征在于，包括：
提供基底；
于所述基底上形成至少一层光刻胶层；
于所述至少一层光刻胶层内形成环形沟槽；
填充所述至少一层光刻胶层内的环形沟槽，以形成导电连接结构；
去除所述至少一层光刻胶层，以形成贯穿孔，所述贯穿孔沿所述导电连接结构延伸方向贯穿所述导电连接结构；
去除所述基底；
所述去除所述基底之后，包括：
于所述导电连接结构的远离所述贯穿孔的外周表面形成形变层；
于所述形变层远离所述导电连接结构的表面形成粘合层；
于所述粘合层远离所述导电连接结构的表面形成增强层，所述形变层的材料包括镧系金属，所述增强层的材料包括金。
8.根据权利要求7所述的封装组件的制备方法，其特征在于，所述于所述基底上形成至少一层光刻胶层之前，包括：
于所述基底上形成中介层；
去除所述基底，包括：
腐蚀所述中介层，以去除所述基底。
9.根据权利要求8所述的封装组件的制备方法，其特征在于，所述于所述基底上形成中介层，包括：
在所述中介层上沉积导电引导层。
10.一种封装结构，其特征在于，包括：封装芯片、封装基板以及如权利要求1-6任一项所述的封装组件，所述封装组件连接所述封装芯片和所述封装基板上的焊盘层。
CN202311726399.7A 2023-12-15 2023-12-15 封装结构及其制备方法、封装组件 Active CN117410260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311726399.7A CN117410260B (zh) 2023-12-15 2023-12-15 封装结构及其制备方法、封装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311726399.7A CN117410260B (zh) 2023-12-15 2023-12-15 封装结构及其制备方法、封装组件

Publications (2)

Publication Number Publication Date
CN117410260A CN117410260A (zh) 2024-01-16
CN117410260B true CN117410260B (zh) 2024-03-22

Family

ID=89500398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311726399.7A Active CN117410260B (zh) 2023-12-15 2023-12-15 封装结构及其制备方法、封装组件

Country Status (1)

Country Link
CN (1) CN117410260B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741267A (zh) * 2004-08-23 2006-03-01 株式会社太空思科 设有多个通路接触装置的衬底
CN105374778A (zh) * 2014-08-11 2016-03-02 精材科技股份有限公司 晶片封装体及其制造方法
CN106935561A (zh) * 2015-12-30 2017-07-07 力成科技股份有限公司 防止导通孔电性断裂的半导体封装构造
CN114758995A (zh) * 2022-05-07 2022-07-15 赛莱克斯微系统科技（北京）有限公司 一种芯片、制备方法及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741267A (zh) * 2004-08-23 2006-03-01 株式会社太空思科 设有多个通路接触装置的衬底
CN105374778A (zh) * 2014-08-11 2016-03-02 精材科技股份有限公司 晶片封装体及其制造方法
CN106935561A (zh) * 2015-12-30 2017-07-07 力成科技股份有限公司 防止导通孔电性断裂的半导体封装构造
CN114758995A (zh) * 2022-05-07 2022-07-15 赛莱克斯微系统科技（北京）有限公司 一种芯片、制备方法及电子设备

Also Published As

Publication number Publication date
CN117410260A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US9691739B2 (en) Semiconductor device and method of manufacturing same
US7528068B2 (en) Method for manufacturing semiconductor device
US8088648B2 (en) Method of manufacturing a chip stack package
CN108269784B (zh) 中介层，以及包含中介层的半导体封装体及其制作方法
US10574209B2 (en) Wafer level packaging approach for semiconductor devices
US9589886B2 (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
TW201308556A (zh) 使用多層介層窗的３ｄ積體電路
KR20180043382A (ko) 언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법
US10319692B2 (en) Semiconductor structure and manufacturing method thereof
WO2010097191A1 (en) A metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom
CN117410260B (zh) 封装结构及其制备方法、封装组件
TWI607539B (zh) 晶片封裝體及其製造方法
US7015129B2 (en) Bond pad scheme for Cu process
CN113555342B (zh) 半导体结构与其制备方法
US11444070B2 (en) Semiconductor packages
US11521893B2 (en) Semiconductor structure and method for forming the same
EP1544914A2 (en) Semiconductor device and method of manufacturing thereof
US20220208710A1 (en) Semiconductor device and method for manufacturing same
US20230386909A1 (en) Manufacturing method of semiconductor structure having elastic member within via
US20230386968A1 (en) Semiconductor structure having elastic member within via
US20240071911A1 (en) Semiconductor device having inductor and method of manufacturing thereof
CN117238885A (zh) 半导体器件及其制造方法
CN117352481A (zh) 半导体结构及其制备方法
CN117238774A (zh) 半导体封装及其制作方法
CN117855198A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant