KR20180043382A - 언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법 - Google Patents

언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법 Download PDF

Info

Publication number
KR20180043382A
KR20180043382A KR1020187010541A KR20187010541A KR20180043382A KR 20180043382 A KR20180043382 A KR 20180043382A KR 1020187010541 A KR1020187010541 A KR 1020187010541A KR 20187010541 A KR20187010541 A KR 20187010541A KR 20180043382 A KR20180043382 A KR 20180043382A
Authority
KR
South Korea
Prior art keywords
collar
ubm
opening
semiconductor die
ubm structure
Prior art date
Application number
KR1020187010541A
Other languages
English (en)
Other versions
KR102124136B1 (ko
Inventor
죠지오 마리오띠니
사미르 바다브카르
웨인 후앙
아닐쿠마 찬돌루
마크 보슬러
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20180043382A publication Critical patent/KR20180043382A/ko
Application granted granted Critical
Publication of KR102124136B1 publication Critical patent/KR102124136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60045—Pre-treatment step of the bump connectors prior to bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02135—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902—Multiple masking steps
    • H01L2224/03906—Multiple masking steps with modification of the same mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05565—Only outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05566—Both on and outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11906—Multiple masking steps with modification of the same mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Abstract

본 기술은 다이-다이 및/또는 패키지-패키지 간의 인터커넥트 및 관련 시스템을 위한 언더-범프 금속(UBM) 구조체용 칼라의 제조에 관한 것이다. 반도체 다이는 반도체 고체 상태 구성요소를 가진 반도체 재료와, 반도체 재료를 통해 적어도 부분적으로 연장되는 인터커넥트를 포함한다. 언더-범프 금속(UBM) 구조체는 반도체 재료 위에 형성되고 대응하는 인터커넥트에 전기적으로 결합된다. 칼라는 UBM 구조체의 측면의 적어도 일부를 둘러싸고, 솔더 재료는 UBM 구조체의 상부면 위에 배치된다.

Description

언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법
본 기술은 반도체 디바이스에 관한 것이고, 특히 일부 실시예에서, 다이-다이 및/또는 패키지-패키지간 인터커넥트를 위한 언더-범프 금속(UBM)구조체에 관한 것이다.
메모리 장치, 마이크로프로세서 및 발광 다이오드와 같은 마이크로일렉트로닉 장치는, 통상적으로 기판에 장착되고 플라스틱 보호 커버로 둘러싸인, 하나 이상의 반도체 다이를 포함한다. 반도체 다이는 메모리 셀, 프로세서 회로 및 상호 연결 회로와 같은 기능적 특징부들을 포함한다. 반도체 다이는 또한 일반적으로 기능적 특징부에 전기적으로 결합된 본드 패드를 포함한다. 본드 패드는 반도체 다이를 버스, 회로 또는 다른 조립체에 연결하기 위해 보호 커버 외부로 연장되는 핀 또는 다른 유형의 단자에 전기적으로 연결된다.
반도체 다이 제조사들은 다이에 의해 점유되는 체적을 감소시키고 결과적으로 캡슐화된 조립체의 용량 및/또는 속도를 증가시키라는 압력을 받고 있다. 이러한 요구를 충족시키기 위해 반도체 다이 제조사는 종종 다이가 장착되는 회로 기판 또는 기타 요소 상의 제한된 공간 내에서 디바이스의 용량 또는 성능을 높이기 위해 여러 개의 다이를 서로 위에 겹쳐 쌓는다. 많은 응용 분야에서, 다이는 3차원 패키지를 형성하기 위해 캡슐화되기 전에 서로 위에 적층되어 있다.
적층된 반도체 다이는 통상적으로 언더-범프 금속(UBM) 구조체에 부착된 솔더 범프 또는 다른 전기 커넥터에 의해 전기적으로 접속된다. UBM 구조의 통상적인 형성 과정은, 웨이퍼 상에 구리 시드 구조를 증착하고, 다이 상의 본드 패드와 정렬된 개구부를 갖는 구리 시드 구조 상에 마스크를 형성하고, 시드 구조 상에 구리를 도금한 후, 하나 이상의 다른 재료를 구리 위에 도금하여 UBM 구조를 형성한다. UBM 구조의 맨 위에 있은 재료는 일반적으로 맨 위에 있는 재료에 후속하여 인터커넥트를 형성하기 위해 습윤을 촉진하도록 선택된다. UBM 구조 형성 후, 솔더 재료의 마이크로범프가 UBM 구조의 최상부 재료 위에 형성되어 인터커넥트로 기능한다. UBM 구조 및 마이크로범프를 형성한 후, 마스크를 제거하고 적절한 습식 에칭을 사용하여 시드 구조의 노출된 부분을 제거하여 격리된 UBM 구조 및 마이크로범프를 형성한다. 본 기술은 개선된 UBM 구조 및 UBM 구조를 제조하는 방법에 관한 것이다.
본 기술의 많은 양태는 다음의 도면을 참조하면 더 잘 이해될 수 있다. 도면의 구성 요소는 반드시 비율에 맞게 확대/축소된 것은 아니며, 대신 본 기술의 원리를 명확하게 설명하는 것에 중점을 둔다.
도 1은 본 기술의 일 실시예에 따른 복수의 반도체 다이를 개략적으로 도시한 기판 조립체의 단면도이다.
도 2a-2h는 본 기술의 일 실시예에 따른 방법의 다양한 단계에서 반도체 다이의 일부를 개략적으로 도시한 단면도이다.
도 3a-3g는 본 기술의 다른 실시예에 따른 방법의 다양한 단계에서 반도체 다이의 일부를 개략적으로 도시한 단면도이다.
도 4는 본 기술의 일 실시예에 따른 방법의 흐름도이다.
도 5는 본 기술의 일 실시예에 따른 방법의 흐름도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 디바이스를 포함하는 시스템을 나타내는 블록도이다.
반도체 디바이스를 제조하는 방법의 몇몇 실시예의 특정 세부 사항이 관련 장치 및 시스템과 함께 본원에 기술된다. 용어 "반도체 디바이스"는 일반적으로 하나 이상의 반도체 재료를 포함하는 고체 상태 디바이스를 지칭한다. 반도체 디바이스의 예로는 로직 디바이스, 메모리 디바이스, 마이크로프로세서 및 다이오드가 있다. 또한, "반도체 디바이스"라는 용어는 완성된 장치가 되기 전에 여러 가지 공정 단계에서 완성된 장치 또는 조립체 또는 다른 구조체를 지칭할 수 있다. 사용되는 맥락에 따라, 용어 "기판"은 웨이퍼 레벨 기판 또는 단일화된 다이-레벨 기판을 지칭할 수 있다. 당업자는 본 명세서에 기술된 방법의 적절한 단계가 웨이퍼 레벨 또는 다이 레벨에서 수행될 수 있음을 인식할 것이다. 또한, 문맥이 달리 지시하지 않는 한, 본 명세서에 개시된 구조는 종래의 반도체 제조 기술을 사용하여 형성될 수 있다. 재료는 예를 들어 화학 기상 증착, 물리적 기상 증착, 원자 층 증착, 스핀 코팅 및/또는 다른 적절한 기술을 이용하여 증착될 수 있다. 마찬가지로, 재료는 예를 들어 플라즈마 에칭, 습식 에칭, 화학 기계적 평탄화 또는 다른 적절한 기술을 사용하여 제거될 수 있다.
본 기술의 많은 실시예는, 완성되었을 때 기판 및/또는 패키징 재료를 통해 완전히 연장되는 전기 전도성 플러그 또는 커넥터를 갖는 관통 실리콘 비아와 같이, TSV에 전기적으로 결합되는 UBM 구조와 관련하여, 아래에서 기술된다. 당업자는 본 기술이 기판 조립체의 제 1면 또는 제 2면 중 어느 하나에 UBM 구조를 형성하기 위한 실시예를 포함할 수 있고 UBM 구조가 반도체 조립체와 관련된 다른 전기 커넥터의 범주에서 사용될 수 있음을 또한 이해할 것이다. 따라서, 본 기술은 도 1 내지 도 6을 참조하여 본 명세서에 설명된 실시예의 세부 사항 중 몇 가지없이 실시될 수 있다. 용이한 참조를 위해, 본 명세서 전체에 걸쳐서 동일한 또는 유사한 구성 요소 또는 특징부를 식별하기 위해 동일한 참조 번호가 사용되지만, 동일한 참조 번호의 사용은 그 특징부가 동일하게 해석되어야 함을 의미하지 않는다. 실제로, 여기에 설명된 많은 예들에서, 동일한 번호로 표시된 특징부들은 구조 및/또는 기능면에서 서로 다른 복수의 실시예들을 갖는다. 또한, 동일한 음영이 조성이 유사할 수 있는 단면의 재료를 나타내기 위해 사용될 수 있지만, 동일한 음영을 사용한다고해서 여기에 특별히 언급되지 않는 한, 재료는 동일하게 해석되어야 함을 의미하지 않는다.
UBM 구조체 및 마이크로범프는 리플로우 공정을 사용하여 인접한 다이에 부착된다. UBM 구조의 상부에 배치된 마이크로범프의 리플로우 동안, 마이크로범프의 일부 재료(예: 주석)는 UBM 구조의 재료(예: 구리)와 반응하고, 이는 UBM 구조와 인접 다이 간의 상호연결에 악영향을 미칠 수 있다. 예를 들어, 마이크로범프로부터의 재료 중 일부가 UBM 구조를 따라 이어지는 측벽 습윤으로 인해 흘러나갈 수 있다. 이는 마이크로범프 측벽 상에 금속간 화합물 형성을 유도할 수 있다. 추가적으로, 마이크로범프 재료 중 일부(예를 들어, 주석)가 UBM 구조 재료(예를 들어, 구리)에 도달하여 반응할 때까지 확산될 수 있어서, 솔더 고갈(solder starvation)이라 지칭되는, 마이크로범프에서 가용한 몰 체적 축소를 일으킬 수 있다. 이 두 가지 효과는 마이크로범프의 중심에서 사용 가능한 미반응 솔더 재료를 고갈시켜 솔더 조인트에 보이드를 발생시키고 일렉트로마이그레이션 신뢰성을 감소시킬 수 있다.
본 기술의 몇몇 실시예는 마이크로범프의 리플로우 동안 UBM 구조의 재료와 마이크로범프의 솔더 재료가 반응할 가능성을 상당히 감소시킨다. 예를 들어, 본 기술의 몇몇 실시예는 UBM 측벽이 마이크로범프로부터 솔더와 반응하지 못하도록 보호하는 UBM 구조의 제 1 재료 및/또는 제 2 재료의 적어도 일부 주위에 칼라를 형성한다. 따라서, 본 발명의 몇몇 실시예는 이하에서보다 상세히 설명되는 바와 같이, 마이크로범프 리플로우 동안 마이크로범프와 UBM 측벽 사이의 반응을 감소시킨다.
도 1은 제 1 측면(112) 및 제 2 측면(114)을 갖는 반도체 재료(110)을 갖는 기판 조립체(100)를 개략적으로 도시하는 단면도이다. 기판 조립체(100)는 반도체 재료(110)의 제 2 측면(114) 상에 유전 재료(116)을 더 포함한다. 복수의 반도체 다이(120)가 기판 조립체(100)의 분리된 영역들에 형성된다. 도 1에 2 개의 반도체 다이(120)가 도시되어 있지만, 실제적으로 반도체 조립체(100)는 통상적으로 수백 개 또는 심지어 수천개 이상의 개별 반도체 다이를 가진다. 개개의 반도체 다이(120)는 집적 회로(122) 및 집적 회로(122)에 전기적으로 결합된 복수의 인터커넥트(124)를 포함할 수 있다. 도 1에 도시된 실시예에서, 인터커넥트(124)는 유전체 라이너(126)와, 유전체 라이너(126) 내의 전도 플러그(128)를 포함하는 TSV다. 따라서, 인터커넥트(124)는 기판 조립체(100)를 완전히 관통하여 연장될 수 있다.
반도체 다이(120)는 복수의 UBM 구조체(130)를 더 포함하고, 개별 UBM 구조체(130)는 대응하는 인터커넥트(124)에 전기적으로 결합된다. 몇몇 실시예에서, 개별 UBM 구조체(130)는 인터커넥트(124) 중 하나에 전기적으로 연결되는 제 1 재료(132)와, 제 1 재료(132) 위의 제 2 재료(134)를 포함한다. 항습윤 재료(136)가 제 1 재료(132) 및 제 2 재료(134)의 적어도 일부 주위에 칼라(138)를 형성한다. 반도체 다이(120)는 개별 UBM 구조체(130)의 제 2 재료(134) 위에 마이크로범프(140)를 또한 포함할 수 있다.
특정 실시예에서, 제 1 재료(132)는 구리를 포함하고, 제 2 재료(134)는 니켈을 포함하며, 마이크로범프(140)는 주석-은 솔더 재료를 포함하고, 칼라(138)는 산화물, 예를 들어 테트라에틸 오소실리케이트(TEOS) 또는 다른 산화물을 포함한다. 이 실시예는 Cu/NiUBM 구조체(130)를 형성하되, 그 위에 마이크로범프(140)가 형성되고, UBM 구조체(130)의 상부 표면(가령, 제 2 재료(134)의 상부 표면)을 덮지 않으면서 Ni의 노출된 측벽 및 Cu의 적어도 일부분을 둘러싸는 옥사이드 칼라가 형성된다. 제 2 재료(134)의 표면) 상에 형성된다. 다른 실시예에서, 제 1 및 제 2 재료(132 및 134)는 예를 들어 금, 실리콘, 텅스텐 등의 임의의 전기 전도성 재료를 포함할 수 있다. UBM 구조체(130)의 형상 및 치수는 다양할 수 있다. 예를 들어, 일부 실시예에서, UBM 구조체(130)는 실질적으로 원통형인, 기둥형 구조를 형성하지만 UBM 구조체(130)는 다른 실시예에서 다른 단면 형상, 예를 들어 직사각형, 규칙적인 다각형, 불규칙한 다각형, 타원형, 등을 가질 수 있다. UBM 구조체(130)는 약 1-100 미크론 사이의 두께를 가질 수 있고, 약 1-100 미크론 사이의 높이를 가질 수 있다.
마이크로범프(140)는 UBM 구조체(130)와 인접 다이 사이에 전기적 및 기계적 연결을 형성하기 위한 솔더 재료, 예를 들어 주석-은, 인듐 또는 다른 적당한 솔더 재료를 포함할 수 있다. 몇몇 실시예에서, 칼라(138)를 형성하는 항습윤 재료(136)는 제 1 및 제 2 재료(132 및 134)의 측벽상의 마이크로범프(140)의 습윤을 방지하는 재료를 포함할 수 있다(가령, 항습윤 재료(136)가 마이크로범프(140)의 재료에 대해 습윤불가능한 표면 제공). 항습윤 재료(136)은 극히 낮거나 무시할 수 있는 마이크로범프(140)의 솔더 재료에 대한 확산성을 가질 수 있다. 예를 들어, 일부 실시예에서, 항습윤 재료(136)는 산화물, 질화물 또는 폴리이미드를 포함한다. 일부 실시예에서, 항습윤 재료(136)은 약 1000-5000Å, 또는 일부 실시예에서 약 2000-2500Å의 두께를 갖는다. 몇몇 실시예에서, 항습윤 재료(136)는 제 1 및/또는 제 2 재료(132 및 134)의 원주의 적어도 일부분을 완전히 둘러싸지만, 다른 실시예에서는 항습윤 재료(136)가 전체 둘레보다 적게 덮는다. 항습윤 재료(136)은 또한 UBM 구조체(130)의 높이의 적어도 일부분을 따라 연장되고; 예를 들어, 항습윤 재료(136)는 UBM 구조체(130)의 높이의 적어도 80%를 덮는다. 항습윤 재료(136)를 포함하는 칼라(138)는 UBM 구조체(130)의 제 1 및 제 2 재료(132, 134)의 측벽을 따라 마이크로범프(140)로부터 솔더의 습윤을 제거 또는 감소시킨다. 본 발명에 따른 UBM 구조체, 칼라 및 마이크로범프를 형성하는 다른 실시예 및 양태는 도 2A-3G를 참조하여 아래에서 설명된다.
도 2a-2h는 UBM 구조, 칼라 및 마이크로범프를 형성하기 위한 방법의 상이한 단계들 동안 기판 조립체(100)의 일부분에서의 반도체 다이(120)를 개략적으로 도시한 단면도이다. 도 2a를 참조하면, 본 단계의 방법에서, 반도체 다이(120)는 유전체 재료(116) 상에 그리고 기판(110)의 제 2 측부(114)에 인접하여 위치한 인터커넥트(124) 부분들 상에 형성되는 시드 구조체(240)와, 시드 구조체(240) 상의 마스크(250)를 가진다. 시드 구조체(240)는 인터커넥트(124)의 위치와 관련된 제 1 영역(242)과, 제 1 영역(242)들 사이의 제 2 영역(244)을 가질 수 있다. 시드 구조체(240)는 UBM 구조의 베이스 또는 재 1 재료를 도금하기에 적합한 단일 재료일 수 있다. 여러 실시예에서, 시드 구조체(240)는 장벽 재료 및 장벽 재료상의 시드 재료를 포함한다. 장벽 재료는 UBM 재료가 유전체 재료(116) 및 기판(102) 내로 확산되는 것을 방지하는 탄탈, 질화 탄탈, 티탄, 티탄-텅스텐 또는 다른 재료 일 수 있다. 시드 재료는 당 분야에 알려진 전기 도금 또는 무전해 도금 기술을 사용하여 시드 재료 상에 제 1 재료(132)을 도금하기에 적합한, 구리, 구리 합금, 니켈 또는 기타의 적절한 재료일 수 있다. 실제로, 시드 구조체(240)는 인터커넥트(124)의 전도 플러그(128)와 통합될 수 있다.
마스크(250)는 시드 구조체(240)의 제 1 영역(242)과 정렬된 복수의 개구부(252)를 갖는 레지스트 재료 또는 다른 적절한 마스크 재료일 수 있다. 아래에서 보다 상세히 설명하는 바와 같이, UBM 구조는 마스크(250)의 개구부(252) 내에 형성된다. 마스크(250)의 개구부(252)는, 도 2a에 도시된 바와 같이 측부에서 보았을 때 T 형 단면을 가지며, 상부(254)는 하부(256)보다 넓은 개구부를 갖는다. 이러한 T 형 마스크(250)의 개구부(252)는 포토리소그래피 또는 다른 적절한 기술 동안 누설 크롬 마스크를 사용하여 형성될 수 있다.
도 2b는 시드 구조체(240)의 노출된 제 1 영역(242)(도 2a) 상에 제 1 재료(132)가 형성된 후의 반도체 다이(120)를 개략적으로 도시한 단면도이다. 일 실시예에서, 시드 구조체(240)는 물리적 기상 증착 공정을 사용하여 증착된 구리 시드 재료를 포함하고, 제 1 재료(132)는 당 분야에 알려진 전기도금 또는 무전해 도금 프로세스를 이용하여 구리 시드 재료에 증착된 구리를 포함한다. 따라서, 제 1 재료(132)는 UBM 구조의 기본 재료를 형성할 수 있다. 일 실시예에서, 제 1 재료(132)는 공정의 이 단계에서 제 1 직경(예를 들어, 30㎛) 및 높이(30㎛)를 가지나, 특정 반도체 다이(120)의 구체적 구성에 따라, 제 1 재료(132)의 직경 및 높이가 다른 적절한 치수를 가질 수 있다.
도 2c는 제 2 재료(134)가 제 1 재료(132) 위에 있도록 개구부(252) 내에 제 2 재료(134)가 증착된 후의 반도체 다이(120)를 개략적으로 도시하는 단면도이다. 제 2 재료(134)는 제 2 재료(134) 상에 인터커넥트를 형성하기 위해 우수한 습윤 표면을 제공하는 니켈 또는 다른 적절한 재료를 포함할 수 있다. 제 1 재료(132) 및 제 2 재료(134)는 UBM 구조체(130)를 형성할 수 있다. 이 공정 단계에서, 반도체 다이(120)는 시드 구조체(240)를 통해 서로에게 전기적으로 연결되는 복수의 UBM 구조(130)을 포함할 수 있다. 일부 실시예에서, 제 2 재료는 모두 생략될 수 있고, UBM 구조가 제 1 재료만을 포함할 수 있다.
도 2d는 본 기술의 일 실시예에 따라 칼라 개구부(258)를 구획하도록 마스크(250)의 일부가 제거된 후의 반도체 다이(120)를 개략적으로 도시하는 단면도이다. 마스크(250)는 이방성 건식 에칭 및 건식 세척을 사용하여 에칭될 수 있다. 건식 에칭은 UBM 구조체(130)에 인접한 칼라 개구부(258) 내에서 완전히 제거될 때까지 반도체 다이(120) 간에 실질적으로 균일하게 마스크(250)를 제거할 수 있다. 칼라 개구부(258)는 예를 들어 약 1000-5000 Å, 또는 약 2000-2500 Å의 두께를 가진, 소정 두께의 칼라(138)(도 1)를 구획할 수 있다. 건식 에칭의 파라미터(예를 들어, 화학적 성질, 전력, 온도 등)는 에칭 동안 마스크(250)를 경화시켜 후속하는 증착 단계를 위한 마스크(250)를 준비하도록 맞춤화될 수 있다.
도 2e는 본 기술의 일 실시예에 따라 항습윤 재료(136)가 형성된 후의 반도체 다이(120)를 개략적으로 도시한 단면도이다. 항습윤 재료(136)는 마이크로 범프(140)(도 1)의 솔더 재료가 액상으로 쉽게 습윤되지 않고(예를 들어, 덮이지 않음), 및/또는 마이크로범프(140)(도 1)의 솔더 재료에 대해 낮거나 무시할만한 확산성을 갖는 재료일 수 있다. 항습윤 재료(136)는 산화물, 질화물, 폴리이미드, 또는 다른 적절한 재료 일 수 있다. 일 실시예에서, 항습윤 재료(136)는 저온(예를 들어, 150 ℃ 미만의) 플라즈마-강화 화학 기상 증착 또는 다른 적절한 프로세스에 의해 형성된 테트라에틸 오소실리케이트(TEOS)이다. 항습윤 재료(136)는 UBM 구조체(130)를 덮고 칼라 개구부(258)를 채우는 것을 포함하는, 마스크(250) 및 개구부(252) 위에 블랭킷층으로서 형성된다(도 2D).
도 2f는 본 기술의 일 실시예에 따라 항습윤 재료(136) 부분이 제거된 후의 반도체 다이(120)를 개략적으로 도시한 단면도이다. 버퍼링된 옥사이드 에칭 또는 스페이서 에칭에 이어 습식 세척을 이용하여 항습윤 재료(136) 부분을 제거할 수 있다. 도 2f에 도시된 바와 같이, 대부분의 항습윤 재료(136)은 항습윤 재료(136)의 잔여 부분들만이 칼라 개구부(258)(도 2d) 내에 있을 때까지 제거되어, 칼라(138)를 형성하게 된다. 일부 실시예에서, 칼라(138)는 제 2 재료(134)와 실질적으로 동일 평면 상에 있을 수 있는 반면, 다른 실시예에서는 칼라(138)가 제 2 재료(134)에 대해 리세스(recess)될 수 있다.
도 2g는 본 기술의 일 실시예에 따라 마이크로범프(140)가 형성된 후의 반도체 다이(120)를 개략적으로 도시한 단면도이다. 마이크로범프(140)는 UBM 구조체(130) 및 칼라(138)의 상부의 개구부(252)에 도금되는 솔더 재료, 예를 들어 주석-은 또는 인듐 땜납과 같은, 솔더 재료로 형성될 수 있다. 일부 실시예에서, 마이크로범프(140)는 약 3 내지 50 미크론 사이의 높이를 가질 수 있다.
도 2h는 마스크(250) 및 시드 구조체(240)의 일부가 제거되어 UBM 구조체(130)를 전기적으로 단절시킨 후에 반도체 다이(120)를 개략적으로 도시한 단면도이다. 마스크(250)는 습식 포토 레지스트 스트립 또는 다른 적절한 기술을 이용하여 제거될 수 있고, 그 다음에 시드 구조체(240)의 제 2 영역(244)이, 시드 구조체 재료 제거에 적합한 습식 에칭을 사용하여 제거될 수 있다. 이 시점에서 UBM 구조는 서로 전기적으로 단절되어 있다.
도 3a-3g는 본 기술의 다른 실시예에 따라 UBM 구조, 칼라 및 마이크로범프를 제조하는 상이한 단계들 동안 기판 조립체(100)의 일부분에 반도체 다이(120)를 개략적으로 도시한 단면도이다. 도 3a를 참조하면, 상기 방법의 이 단계에서, 반도체 다이(120)는 유전체 재료(116) 및 기판(110)의 제 2 측면(114)에 근접한 인터커넥트(124)의 부분 상에 시드 구조체(240)를 가지며, 마스크(250)가 시드 구조체(240) 상에 위치한다. 시드 구조체(240)는 인터커넥트(124)의 위치와 관련된 제 1 영역(242)과, 제 1 영역(242)들 사이의 제 2 영역(244)을 갖는다. 마스크(250)는 시드 구조체(240)의 제 1 영역(242)과 정렬된 복수의 개구부(252)를 갖는 레지스트 재료 또는 다른 적절한 마스크 재료일 수 있다. 아래에서 더 상세히 설명되는 바와 같이, UBM 구조는 마스크(250)의 개구부(252) 내에 형성된다.
도 3b는 본 기술의 일 실시예에 따라 항습윤 재료(136)가 형성된 후의 반도체 다이(120)를 개략적으로 도시한 단면도이다. 항습윤 재료(136)는 마이크로범프(140)(도 1)의 솔더 재료가 액상으로 쉽게 습윤되지 않고(예를 들어, 덮이지 않음), 및/또는 마이크로범프(140)(도 1)의 솔더 재료에 대해 낮거나 무시할만한 확산성을 갖는 재료일 수 있다. 항습윤 재료(136)는 산화물(예를 들어, 테트라에틸 오소실리케이트(TEOS) 또는 다른 산화물), 질화물, 폴리이미드, 또는 다른 적절한 재료일 수 있다. 일 실시예에서, 항습윤 재료(136)는 저온(예를 들어, 150 ℃ 미만의) 플라즈마-강화 화학 기상 증착 또는 다른 적절한 프로세스에 의해 형성된 테트라에틸 오소실리케이트(TEOS)이다. 항습윤 재료(136)은 마스크(250) 및 개구부(252) 위에 블랭킷층으로서 형성된다.
도 3c는 본 기술의 일 실시예에 따라 항습윤 재료(136)의 일부가 제거된 후의 반도체 다이(120)를 개략적으로 도시한 단면도이다. 도 3c에 도시된 바와 같이, 항습윤 재료(136)의 상부는 항습윤 재료(136)의 나머지 부분만이 개구부(152)의 측벽을 따라 놓일 때까지 제거되었다.
도 3d는 시드 구조체(240)의 노출된 제 1 영역(242)(도 3c) 상에 제 1 재료(132)가 형성되고 제 2 재료(134)가 제 1 재료(132) 상에 형성된 후 반도체 다이(120)를 개략적으로 도시하는 단면도다. 일 실시예에서, 시드 구조체(240)는 물리적 기상 증착 공정을 사용하여 증착된 구리 시드 재료를 포함하고, 제 1 재료(132)은 당 업계에 공지된 전기 도금 또는 무전해 도금 프로세스를 사용하여 구리 시드 재료 상에 증착된 구리를 포함한다. 제 1 재료(132) 및 제 2 재료(134)는 항습윤 재료(136)에 의해 둘러싸인 UBM 구조체(130)를 구획할 수 있다. 이 공정 단계에서, 반도체 다이(120)는 시드 구조체(240)를 통해 서로에게 전기적으로 연결되는 복수의 UBM 구조체(130)를 가진다. 몇몇 실시예에서, 제 2 재료는 모두 생략될 수 있고, UBM 구조는 제 1 재료만을 포함할 수 있다.
도 3e는 칼라(138)를 형성하기 위해 항습윤 재료(136)의 다른 부분들이 제거된 후에 반도체 다이(120)를 개략적으로 도시한 단면도이다. 도 3b와 관련하여 상술한 공정과 유사하게, 항습윤 재료(136)의 추가적 부분들이 스페이서 산화물 에칭에 이은 습식 세정에 의해 제거될 수 있다. 도 3e에 도시된 바와 같이, 개구부(152)의 측벽을 따른 잔류하는 항습윤 재료(136)가 제 2 재료(134)와 실질적으로 동일 평면에 있을 때까지 그래서 칼라(138)를 형성할 때까지 항습윤 재료(136)가 제거된다.
도 3f는 마이크로범프(140)가 형성된 후의 반도체 다이(120)를 개략적으로 도시하는 단면도이다. 마이크로범프(140)는 UBM 구조체(130) 및 칼라(138)의 상부의 개구부(252)에 도금되는 솔더 재료, 예를 들어 주석-은 또는 인듐 솔더으로 형성될 수 있다. 일부 실시예에서, 마이크로범프(140)는 약 3 내지 50 미크론 사이의 높이를 가질 수 있다.
도 3g는 마스크(250) 및 시드 구조체(240)가 제거되어 UBM 구조체(130)를 전기적으로 단절한 후에 반도체 다이(120)를 개략적으로 도시한 단면도이다. 마스크(250)는 습식 포토 레지스트 스트립 또는 다른 적절한 기술을 이용하여 제거될 수 있고, 그 후, 시드 구조체(240)의 제 2 영역(244)은 적절한 습식 에칭을 사용하여 제거되어 UBM 구조체(130)를 서로로부터 전기적으로 단절시킬 수 있다.
도 4는 본 기술의 실시예에 따라 반도체 다이 상에 UBM 구조를 형성하는 방법(400)의 실시예의 흐름도이다. 이 실시예에서, 방법(400)은 시드 구조 상에 마스크를 형성하는 단계(블록 402) 및 시드 구조의 노출된 영역 상에 제 1 재료를 도금하는 단계(블록 404)를 포함한다. 예를 들어, 마스크는 적어도 부분적으로 반도체 기판을 통해 연장되는 인터커넥트에 전기적으로 결합되는 시드 구조의 영역을 노출시키는 개구부를 갖는다. 몇몇 실시예에서, 마스크의 개구부는 TSV 상에 중첩된다. 방법(400)은 제 2 재료를 제 1 재료 위에 개구부에 증착시켜 UBM 구조를 형성하고(블록 406), UBM 구조 주위에 칼라 영역을 에칭한다(블록 408). 상기 방법은 UBM 구조 위에 그리고 칼라 영역 내로 항습윤 재료를 형성하고(블록 410), 이어서 칼라 영역에서 제 2 재료와 실질적으로 동일 평면이 될 때까지 항습윤 재료를 에칭한다(블록 412). 이 단계는 UBM 구조를 둘러싸는 칼라를 형성한다. 방법(400)은 UBM 구조 위에 마이크로범프를 형성함으로써 계속된다(블록 414). 이어서, 마스크를 제거하고, 이어서 습식 에칭에 의해 UBM 구조들 사이의 시드 구조의 노출된 부분을 제거할 수 있다.
도 5는 본 기술의 일 실시예에 따라 반도체 다이 상에 UBM 구조를 형성하는 방법(500)의 실시예의 흐름도이다. 이 실시예에서, 방법(500)은 시드 구조 상에 마스크를 형성하는 단계(블록 502) 및 마스크 및 시드 재료의 노출된 부분 위에 항습윤 재료를 형성하는 단계(블록 504)를 포함한다. 예를 들어, 마스크는 적어도 부분적으로 반도체 기판을 통해 연장되는 인터커넥트에 전기적으로 결합되는 시드 구조의 영역을 노출시키는 개구부를 갖는다. 몇몇 실시예에서, 마스크의 개구부는 TSV 상에 중첩된다. 방법(500)은 시드 구조가 노출될 때까지 항습윤 재료를 에칭하고 나머지 항습윤 재료가 개구부에서 칼라를 구획하는 단계(블록 506)를 더 포함한다. 예를 들어, 항습윤 재료는 완충 산화물 에칭 또는 스페이서 에칭을 이용하여 에칭되고, 이어서 습식 세정될 수 있다. 방법(500)은 개구부 내의 시드 재료 위에 제 1 재료를 도금하고(블록 508), 개구부 내의 제 1 전도성 재료 위에 제 2 전도성 재료를 형성하여 UBM 구조를 형성(블록 510)함으로써 계속된다. 그 다음, 방법(500)은 칼라가 개구부 내의 제 2 전도성 재료와 실질적으로 동일한 평면에 도달할 때까지 항습윤 재료를 제거한다(블록 512). 방법(500)은 UBM 구조 위에 마이크로범프를 형성함으로써 계속된다(블록 514). 이어서, 마스크를 제거하고, 이어서 습식 에칭에 의해 UBM 구조들 사이의 시드 구조의 노출된 부분을 제거할 수 있다.
도 1 내지도 5를 참조하여 상술한 특징을 갖는 반도체 디바이스 중 임의의 하나는 무수히 많은 더 큰 시스템 및/또는 보다 복잡한 시스템 중 임의의 시스템에 통합될 수 있으며, 그 대표적인 예는 도 2에 개략적으로 도시된 시스템(600)이다. 시스템(600)은 프로세서(602), 메모리(604)(예를 들어, SRAM, DRAM, 플래시 및/또는 다른 메모리 디바이스), 입력/출력 디바이스(606), 및/또는 다른 서브시스템 또는 구성요소(608)를 포함할 수 있다. 도 1-5와 관련하여 앞서 기술된 반도체 디바이스(100)는 도 6에 도시된 임의의 요소에 포함될 수 있다. 결과적인 시스템(600)은 다양한 적절한 컴퓨팅, 프로세싱, 저장, 감지, 이미징 및/또는 그외 다른 기능을 수행하도록 구성될 수 있다. 따라서, 시스템(600)의 대표적인 예는 컴퓨터 및/또는 데스크탑 컴퓨터, 랩톱 컴퓨터, 인터넷 기기, 핸드 헬드 장치(예를 들어, 팜톱 컴퓨터, 웨어러블 컴퓨터, 셀룰러 또는 모바일폰, 개인 디지털 보조기기, 음악 재생기, 등), 태블릿, 멀티 프로세서 시스템, 프로세서-기반 또는 프로그래밍 가능 가전 제품, 네트워크 컴퓨터 및 미니 컴퓨터와 같은, 컴퓨터 및/또는 다른 데이터 프로세서를 제한없이 포함한다. 시스템(600)의 다른 대표적인 예는 조명, 카메라, 차량 등을 포함한다. 이들 및 다른 예와 관련하여, 시스템(600)은 단일 유닛 내에 수용되거나, 예를 들어 통신 네트워크를 통해 다수의 상호 연결된 유닛들에 걸쳐 분산될 수 있다. 따라서, 시스템(600)의 구성요소들은 로컬 및/또는 원격 메모리 저장 장치 및 임의의 다양한 적절한 컴퓨터 판독 가능 매체를 포함할 수 있다.
전술한 내용으로부터, 본 발명의 특정 실시예가 설명의 목적으로 설명되었지만, 본 발명의 범위를 벗어나지 않으면서 다양한 변형이 이루어질 수 있음을 이해할 것이다. 따라서, 본 발명은 첨부된 청구 범위를 제외하고는 제한되지 않는다.

Claims (27)

  1. 고체 상태 구성요소를 갖는 반도체 재료와,
    상기 반도체 재료를 적어도 부분적으로 통해 연장되는 인터커넥트와,
    상기 인터커넥트에 전기적으로 연결되는 언더-범프 금속(under-bump metal; UBM) 구조체 - 상기 UBM 구조체는 상부 표면, 하부 표면 및 상기 상부 표면과 하부 표면 사이에서 연장되는 측벽을 가짐 - 와,
    상기 UBM 구조체의 측벽의 적어도 일부를 둘러싸는 칼라와,
    상기 UBM 구조체의 상부 표면 위에 배치된 솔더 재료를 포함하며,
    상기 칼라는 솔더 재료가 액상에서 쉽게 습윤되지 않도록 항습윤 재료를 포함하는
    반도체 다이.
  2. 제 1 항에 있어서, 상기 칼라는 산화물, 질화물 또는 폴리이미드 중 적어도 하나를 포함하는, 반도체 다이.
  3. 제 1 항에 있어서, 상기 칼라는 약 2000Å 내지 약 2500Å의 두께를 갖는, 반도체 다이.
  4. 제 1 항에 있어서, 상기 UBM 구조체는 기둥이고, 상기 칼라는 상기 기둥의 측벽만을 덮는, 반도체 다이.
  5. 제 1 항에 있어서, 상기 칼라는 UBM 구조체의 측벽 높이의 일부분을 따라 연장되고 UBM 구조체의 상부 표면을 덮지 않는, 반도체 다이.
  6. 제 5 항에 있어서, 상기 칼라는 상기 UBM 구조체의 측벽 높이의 적어도 80%를 따라 연장되는, 반도체 다이.
  7. 제 1 항에 있어서, 상기 칼라의 상부 표면은 상기 UBM 구조체의 상부 표면과 실질적으로 동평면인, 반도체 다이.
  8. 제 1 항에 있어서, 상기 UBM 구조체는 약 1-100 미크론 사이의 높이를 가지며, 상기 UBM 구조체는 약 1-100 미크론 사이의 두께를 갖는, 반도체 다이.
  9. 제 1 항에 있어서, 상기 UBM 구조체는 제 1 전도성 재료와, 상기 제 1 전도성 재료 위에 배치된 제 2 전도성 재료를 포함하는, 반도체 다이.
  10. 제 9 항에 있어서, 상기 제 1 전도성 재료는 구리를 포함하고, 상기 제 2 전도성 재료는 니켈을 포함하며, 상기 칼라는 산화물, 질화물, 폴리이미드 중 적어도 하나를 포함하는, 반도체 다이.
  11. 반도체 다이에 있어서,
    고체 상태 구성요소를 갖는 반도체 재료와,
    상기 반도체 재료를 적어도 부분적으로 통해 연장된는 인터커넥트와,
    상기 인터커넥트에 전기적으로 연결되는 언더-범프 금속(underbump metal; UBM) 구조체 - 상기 UBM 구조체는 상부 표면, 하부 표면 및 상기 상부 표면과 하부 표면 사이에서 연장되는 측벽을 가짐 - 와,
    UBM 구조체의 측벽의 높이의 일부분을 따라 연장되고 UBM 구조체의 상부 표면을 덮지 않도록, UBM 구조체의 측벽의 적어도 일부를 둘러싸는 칼라와,
    UBM 구조체의 상부 표면 위에 배치된 솔더 재료를 포함하는
    반도체 다이.
  12. 제 11 항에 있어서, 상기 칼라는 솔더 재료가 액상에서 쉽게 습윤되지 않도록 항습윤 재료를 포함하는, 반도체 다이.
  13. 제 11 항에 있어서, 상기 칼라는 산화물, 질화물, 폴리이미드 중 적어도 하나를 포함하는 반도체 다이.
  14. 제 11 항에 있어서, 상기 칼라는 상기 UBM 구조체의 측벽 높이의 적어도 80%를 따라 연장되는, 반도체 다이.
  15. 제 11 항에 있어서, 상기 칼라의 상부 표면은 상기 UBM 구조체의 상부 표면과 실질적으로 동평면인, 반도체 다이.
  16. 항습윤 재료로 칼라를 형성하는 단계 - 상기 칼라는 언더-범프 금속(UBM) 구조체의 측벽의 적어도 일부분을 둘러싸면서 상기 UBM 구조체의 상부 표면을 덮지 않음 - 와,
    상기 UBM 구조체의 상부 표면 상에 솔더 재료를 배치하는 단계 - 상기 솔더 재료는 상기 솔더 재료가 액상 일 때 상기 항습윤 재료로 쉽게 습윤되지 않음 - 를 포함하는
    방법.
  17. 제 16 항에 있어서, 상기 UBM 구조체를 형성하는 단계를 더 포함하고, 상기 UBM 구조체를 형성하는 단계는,
    시드 구조체 상에 마스크를 형성하는 단계 - 상기 마스크는 반도체 기판을 통해 적어도 부분적으로 연장되는 인터커넥트에 전기적으로 결합된 상기 시드 구조체의 영역을 노출시키는 개구부를 가짐 - 와,
    상기 시드 구조체의 노출된 영역 상에 제 1 재료를 도금하는 단계와,
    상기 제 1 재료 위에 개구부 내에 제 2 재료를 증착하는 단계를 더 포함하는, 방법.
  18. 제 17 항에 있어서, 상기 마스크의 적어도 일부분을 제거함으로써 상기 시드 구조체의 일부를 노출시키는 단계를 더 포함하는, 방법.
  19. 제 18 항에 있어서, 상기 시드 구조체의 상기 노출된 부분을 제거하는 단계를 더 포함하는, 방법.
  20. 제 17 항에 있어서, 상기 제 1 및 제 2 재료는 전도성이며, 상기 항습윤 재료는 질화물, 산화물, 폴리이미드 중 적어도 하나를 포함하는, 방법.
  21. 제 17 항에 있어서, 상기 마스크 내의 개구부는 상부 및 하부를 가지며, 상기 상부는 상기 하부보다 더 넓은, 방법.
  22. 제 21 항에 있어서,
    상기 제 1 재료를 상기 개구부의 하부에 도금하는 단계와,
    상기 제 2 재료를 상기 제 1 재료 위의 상기 개구부의 하부에 증착시켜 상기 하부에 UBM 구조체를 형성하는 단계와,
    상기 마스크의 일부를 제거하여 상기 UBM 구조체를 에워싸는 칼라 개구부를 형성하는 단계와,
    상기 칼라 개구부 내에 항습윤 재료를 포함하는 칼라를 형성하는 단계를 더 포함하는, 방법.
  23. 제 22 항에 있어서, 상기 칼라 개구부 내에 항습윤 재료를 포함하는 칼라를 형성하는 단계는,
    상기 마스크 및 상기 개구부 위에 항습윤 재료의 블랭킷층을 증착하는 단계와,
    칼라 개구부 내의 항습윤 재료를 유지하면서 항습윤 재료의 일부분을 제거하도록 에칭하는 단계를 포함하는, 방법.
  24. 제 16 항에 있어서, 칼라를 형성하는 단계는,
    시드 구조체 상에 마스크를 형성하는 단계 - 상기 마스크는 반도체 기판을 통해 적어도 부분적으로 연장되는 인터커넥트에 전기적으로 연결되는 상기 시드 구조체의 영역을 노출시키는 제 1 개구부를 가짐 - 와,
    상기 칼라가 제 2 개구부를 구획하도록 상기 시드 구조체의 노출된 영역 위에 상기 칼라를 형성하는 단계를 포함하는, 방법.
  25. 제 24 항에 있어서, 상기 제 2 개구부 내에 제 1 재료를 증착하고 상기 제 1 재료 위에 제 2 재료를 증착시킴으로써 상기 UBM 구조체를 형성하는 단계를 더 포함하는, 방법.
  26. 제 24 항에 있어서,
    상기 칼라 및 상기 제 2 재료 위에 솔더 재료를 증착하는 단계와,
    상기 마스크의 적어도 일부분을 제거함으로써 상기 시드 구조체의 일부분을 노출시키는 단계와,
    상기 시드 구조체의 노출된 부분을 제거하는 단계를 더 포함하는, 방법.
  27. 제 24 항에 있어서, 상기 칼라를 형성하는 단계는,
    상기 마스크 및 상기 제 1 개구부 위에 상기 항습윤 재료의 블랭킷층을 증착하는 단계 - 상기 항습윤 재료는 상기 개구부의 내부 측면을 코팅함 - 와,
    상기 제 1 개구부의 하부 표면으로부터 항습윤 재료를 제거하여 상기 제 2 개구부를 형성하도록 상기 항습윤 재료에 이방성 에칭을 수행하는 단계를 포함하는, 방법.
KR1020187010541A 2015-09-14 2016-08-03 언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법 KR102124136B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/853,807 2015-09-14
US14/853,807 US9780052B2 (en) 2015-09-14 2015-09-14 Collars for under-bump metal structures and associated systems and methods
PCT/US2016/045255 WO2017048388A1 (en) 2015-09-14 2016-08-03 Collars for under-bump metal structures and associated systems and methods

Publications (2)

Publication Number Publication Date
KR20180043382A true KR20180043382A (ko) 2018-04-27
KR102124136B1 KR102124136B1 (ko) 2020-06-18

Family

ID=58237121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187010541A KR102124136B1 (ko) 2015-09-14 2016-08-03 언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법

Country Status (7)

Country Link
US (3) US9780052B2 (ko)
EP (1) EP3350829A4 (ko)
JP (2) JP6672452B2 (ko)
KR (1) KR102124136B1 (ko)
CN (2) CN108028229B (ko)
TW (1) TWI623064B (ko)
WO (1) WO2017048388A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780052B2 (en) 2015-09-14 2017-10-03 Micron Technology, Inc. Collars for under-bump metal structures and associated systems and methods
US9786619B2 (en) 2015-12-31 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9754905B1 (en) * 2016-10-13 2017-09-05 International Business Machines Corporation Final passivation for wafer level warpage and ULK stress reduction
US10636759B2 (en) * 2017-01-31 2020-04-28 Globalfoundries Inc. Methods of forming integrated circuit structure for joining wafers and resulting structure
DE102017110073A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
US10276528B2 (en) * 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
US11640968B2 (en) 2018-11-06 2023-05-02 Texas Instruments Incorporated Inductor on microelectronic die
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR20210086198A (ko) 2019-12-31 2021-07-08 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
JP2009231682A (ja) * 2008-03-25 2009-10-08 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2013538466A (ja) * 2010-09-13 2013-10-10 日本テキサス・インスツルメンツ株式会社 基板貫通ビアを備えた集積回路
US20140363970A1 (en) * 2010-03-24 2014-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a pillar structure having a non-metal sidewall protection structure

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6413851B1 (en) 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
US20090197114A1 (en) * 2007-01-30 2009-08-06 Da-Yuan Shih Modification of pb-free solder alloy compositions to improve interlayer dielectric delamination in silicon devices and electromigration resistance in solder joints
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
KR20090059504A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 반도체 장치 및 그 제조방법들
US8039964B2 (en) * 2008-02-27 2011-10-18 International Business Machines Corporation Fluorine depleted adhesion layer for metal interconnect structure
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US7956442B2 (en) * 2008-10-09 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside connection to TSVs having redistribution lines
TW201019440A (en) * 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
US7915741B2 (en) * 2009-02-24 2011-03-29 Unisem Advanced Technologies Sdn. Bhd. Solder bump UBM structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
TWI406380B (zh) * 2009-09-23 2013-08-21 Advanced Semiconductor Eng 具有穿導孔之半導體元件及其製造方法及具有穿導孔之半導體元件之封裝結構
US8637392B2 (en) * 2010-02-05 2014-01-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture
US20110227216A1 (en) * 2010-03-16 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Under-Bump Metallization Structure for Semiconductor Devices
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8232193B2 (en) * 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
CN102593068B (zh) * 2011-01-11 2015-08-19 颀邦科技股份有限公司 斜锥状凸块结构
CN102800599B (zh) * 2011-05-25 2015-03-25 颀邦科技股份有限公司 凸块工艺及其结构
CN102867758B (zh) * 2011-07-08 2015-12-02 颀邦科技股份有限公司 凸块制造工艺及其结构
US8847388B2 (en) 2011-10-06 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bump with protection structure
CN103165482B (zh) * 2011-12-13 2015-06-17 颀邦科技股份有限公司 凸块工艺
US9190375B2 (en) * 2014-04-09 2015-11-17 GlobalFoundries, Inc. Solder bump reflow by induction heating
US9780052B2 (en) 2015-09-14 2017-10-03 Micron Technology, Inc. Collars for under-bump metal structures and associated systems and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
JP2009231682A (ja) * 2008-03-25 2009-10-08 Citizen Watch Co Ltd 半導体装置およびその製造方法
US20140363970A1 (en) * 2010-03-24 2014-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a pillar structure having a non-metal sidewall protection structure
JP2013538466A (ja) * 2010-09-13 2013-10-10 日本テキサス・インスツルメンツ株式会社 基板貫通ビアを備えた集積回路

Also Published As

Publication number Publication date
US20170352633A1 (en) 2017-12-07
JP6970219B2 (ja) 2021-11-24
US20210151400A1 (en) 2021-05-20
JP6672452B2 (ja) 2020-03-25
JP2020074436A (ja) 2020-05-14
US9780052B2 (en) 2017-10-03
KR102124136B1 (ko) 2020-06-18
CN108028229A (zh) 2018-05-11
US10886244B2 (en) 2021-01-05
TW201721811A (zh) 2017-06-16
CN108028229B (zh) 2021-08-31
JP2018526833A (ja) 2018-09-13
WO2017048388A1 (en) 2017-03-23
TWI623064B (zh) 2018-05-01
EP3350829A1 (en) 2018-07-25
EP3350829A4 (en) 2019-04-03
US20170077052A1 (en) 2017-03-16
CN113643994A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US20210151400A1 (en) Collars for under-bump metal structures and associated systems and methods
JP6297126B2 (ja) パッケージ、および、その伝送線の形成方法
US9530759B2 (en) 3D package with through substrate vias
JP5271985B2 (ja) 集積回路構造
US10833032B2 (en) Semiconductor device
US10950565B2 (en) Interconnect structures for preventing solder bridging, and associated systems and methods
US9929081B2 (en) Interposer fabricating process
TWI569316B (zh) 半導體晶圓之接合結構的形成方法
US20220068819A1 (en) Front end of line interconnect structures and associated systems and methods
US20220068820A1 (en) Front end of line interconnect structures and associated systems and methods
EP2887393A2 (en) Compliant dielectric layer for semiconductor device
TWI556385B (zh) 半導體元件、製作方法及其堆疊結構
US20240136295A1 (en) Front end of line interconnect structures and associated systems and methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant