CN114758995A - 一种芯片、制备方法及电子设备 - Google Patents
一种芯片、制备方法及电子设备 Download PDFInfo
- Publication number
- CN114758995A CN114758995A CN202210492469.6A CN202210492469A CN114758995A CN 114758995 A CN114758995 A CN 114758995A CN 202210492469 A CN202210492469 A CN 202210492469A CN 114758995 A CN114758995 A CN 114758995A
- Authority
- CN
- China
- Prior art keywords
- silicon
- conductive film
- chip
- conductive
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开一种芯片、制备方法及电子设备,涉及芯片技术领域,能够缩小芯片上薄膜电阻所占用的表面积,进而缩小整体芯片的体积。一种芯片,包括:硅基底,所述硅基底包括至少一个硅通孔,所述硅通孔贯穿所述硅基底;导电薄膜,所述导电薄膜覆盖所述硅通孔的内壁,所述导电薄膜的一端用于接入电压源,另一端用于接地。
Description
技术领域
本申请涉及芯片技术领域,尤其涉及一种芯片、制备方法及电子设备。
背景技术
随着芯片集成度的迅速提高,芯片热效应的研究越来越重要。为了避免局部温度过高对芯片造成损害,通常需要在芯片内部集成温度传感器以实时检测温度的变化,常见的有使用热电阻作为温度传感器。
然而,现有的薄膜电阻温度传感器为了实现较高的温度灵敏度,需要增大传感器本身的电阻值,而为了实现这个目标,需要一定长度的薄膜电阻,这会导致温度传感器的所占表面积较大,进而导致整体芯片体积变大。
发明内容
本申请实施例提供一种芯片、制备方法及电子设备,能够缩小芯片上薄膜电阻所占用的表面积,进而缩小整体芯片的体积。
本申请实施例的第一方面,提供一种芯片,包括:
硅基底,所述硅基底包括至少一个硅通孔,所述硅通孔贯穿所述硅基底;
导电薄膜,所述导电薄膜覆盖所述硅通孔的内壁,所述导电薄膜的一端用于接入电压源,另一端用于接地。
在一些实施方式中,所述硅基底包括至少两个所述硅通孔,至少两个所述硅通孔的内壁上覆盖的所述导电薄膜串联,串联后的所述导电薄膜的一端用于接入所述电压源,串联后的所述导电薄膜的另一端用于接地。
在一些实施方式中,所述硅基底的两侧的表面均设置有重布线层,所述重布线层用于电连接不同所述硅通孔的内壁覆盖的所述导电薄膜,以使得不同所述硅通孔内壁的所述导电薄膜串联。
在一些实施方式中,所述重布线层包括第一重布线层和第二重布线层,所述第一重布线层与所述第二重布线层分别位于所述硅基底的不同侧;
同一个所述硅通孔内壁的所述导电薄膜的一端电连接所述第一重布线层,另一端电连接所述第二重布线层。
在一些实施方式中,所述芯片,还包括:
绝缘薄膜,所述绝缘薄膜设置于所述导电薄膜与所述硅基底之间,所述绝缘薄膜用于隔绝所述导电薄膜与所述硅基底。
在一些实施方式中,所述导电薄膜包括金属材料;和/或,
所述绝缘薄膜包括氧化硅。
本申请实施例的第二方面,提供一种芯片的制备方法,包括:
在硅基底上设置至少一个硅通孔,以使所述硅通孔贯穿所述硅基底;
设置导电薄膜,以使所述导电薄膜覆盖所述硅通孔的内壁;
将所述导电薄膜的一端接入电压源,另一端接地。
在一些实施方式中,所述硅通孔的数量为至少两个;
所述设置导电薄膜,以使所述导电薄膜覆盖所述硅通孔的内壁,包括:
设置导电薄膜层,以使所述导电薄膜层至少覆盖所述硅基底两侧的表面以及所述硅通孔的内壁;
刻蚀所述导电薄膜层,以使任意不同所述硅通孔之间的导电薄膜层断开,得到所述导电薄膜,其中,所述导电薄膜覆盖所述硅通孔的内壁;
设置完成所述导电薄膜之后,还包括:
设置重布线层,以使所述重布线层电连接不同所述硅通孔的内壁覆盖的所述导电薄膜,实现不同所述硅通孔内壁的所述导电薄膜的串联。
在一些实施方式中,所述设置导电薄膜之前,还包括:
设置绝缘薄膜,以使所述绝缘薄膜隔绝所述导电薄膜与所述硅基底。
本申请实施例的第三方面,提供一种电子设备,包括:
如第一方面所述的芯片。
本申请实施例提供的芯片、制备方法及电子设备,通过设置导电薄膜作为薄膜电阻,用于进行温度传感。导电薄膜覆盖硅通孔的内壁,导电薄膜的一端用于接入电压源,另一端用于接地,可以形成导电回路,导电回路利用电阻随温度的变化感应芯片的温度变化。导电薄膜从硅通孔内穿过,覆盖在硅通孔的内壁,则将导电薄膜的长度延伸方向由硅基底的表面转换为硅基底的纵向厚度方向,即以硅通孔的孔深作为导电薄膜的长度,可以减少导电薄膜对于硅基底的表面占用面积,能够利用硅通孔的深度来增加导电薄膜的长度,实现增加导电薄膜的电阻值,进而避免增大芯片的体积。
附图说明
图1为本申请实施例提供的一种芯片的示意性截面结构示意图;
图2为本申请实施例提供的一种芯片的示意性俯视图;
图3为本申请实施例提供的另一种芯片的示意性截面结构示意图;
图4为本申请实施例提供的另一种芯片的示意性俯视图;
图5为本申请实施例提供的又一种芯片的示意性截面结构示意图;
图6为本申请实施例提供的再一种芯片的示意性截面结构示意图;
图7为本申请实施例提供的一种芯片的制备方法的示意性流程图;
图8为本申请实施例提供的一种电子设备的示意性结构框图。
具体实施方式
为了更好的理解本说明书实施例提供的技术方案,下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明,应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明,而不是对本说明书技术方案的限定,在不冲突的情况下,本说明书实施例以及实施例中的技术特征可以相互组合。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
随着芯片集成度的迅速提高,芯片热效应的研究越来越重要。为了避免局部温度过高对芯片造成损害,通常需要在芯片内部集成温度传感器以实时检测温度的变化,常见的有使用热电阻作为温度传感器。
然而,现有的薄膜电阻温度传感器为了实现较高的温度灵敏度,需要增大传感器本身的电阻值,而为了实现这个目标,需要一定长度的薄膜电阻,这会导致温度传感器的所占表面积较大,进而导致整体芯片体积变大。
有鉴于此,本申请实施例提供一种芯片、制备方法及电子设备,能够缩小芯片上薄膜电阻所占用的表面积,进而缩小整体芯片的体积。
本申请实施例的第一方面,提供一种芯片,图1为本申请实施例提供的一种芯片的示意性截面结构示意图;图2为本申请实施例提供的一种芯片的示意性俯视图。结合图1和图2,本申请实施例提供的芯片,包括:硅基底100,硅基底100包括至少一个硅通孔110,硅通孔110贯穿硅基底100;导电薄膜200,导电薄膜200覆盖硅通孔110的内壁,导电薄膜200的一端用于接入电压源,另一端用于接地,电压源可以提供电源电压VDD。导电薄膜200通过一端接入电源电压VDD,另一端接地,可以形成导电回路。形成导电回路的导电薄膜200可以作为薄膜电阻,用于形成薄膜电阻温度传感器,在芯片的工作过程中,由于其他器件的运行,芯片的温度会发生变化,通常温度会上升。芯片温度的上升会引起导电薄膜200的电阻发生变化,通过测试导电薄膜200上流经电流的变化来反映导电薄膜200电阻的变化,或者通过测试导电薄膜200的两端的电压差的变化来反映导电薄膜200电阻的变化。导电薄膜200的电阻变化可以反映芯片温度的变化,从而实现温度传感的效果。即利用硅通孔110内壁覆盖的导电薄膜200作为热电阻材料,利用热电阻材料的电阻值随温度单值变化的特性,通过测算其阻值推算被测物体的温度,从而构成片上电阻温度传感器。
参考图1和图2,容易理解的是,由于导电薄膜200覆盖硅通孔110的内壁,硅通孔110内壁覆盖的导电薄膜200的长度L是硅通孔110的孔深,导电薄膜200的宽度d是硅通孔110的孔径对应的周长,导电薄膜200的厚度h就是薄膜厚度。则作为薄膜电阻温度传感器的导电薄膜200在0℃条件下的电阻值R0=ρ×L/(d×h),其中,ρ为导电薄膜200的电阻率。
通常,现有的芯片内的薄膜电阻温度传感器的薄膜电阻是在硅基底的表面上设置的,薄膜电阻的长度在硅基底的表面上延伸,为提高薄膜电阻的温感灵敏度,需要提高薄膜电阻在0℃条件下的电阻值,则需要增大薄膜电阻的长度,或减小薄膜电阻的厚度或宽度,则会进一步增加芯片所需硅基底的面积,进而造成芯片体积的增大。
针对上述问题,本申请实施例提供的芯片,通过设置导电薄膜200作为薄膜电阻,用于进行温度传感。导电薄膜200覆盖硅通孔110的内壁,导电薄膜200的一端用于接入电压源,另一端用于接地,可以形成导电回路,导电回路利用电阻随温度的变化感应芯片的温度变化。导电薄膜200从硅通孔110内穿过,覆盖在硅通孔110的内壁,则将导电薄膜200的长度延伸方向由硅基底100的表面转换为硅基底100的纵向厚度方向,即以硅通孔110的孔深作为导电薄膜200的长度,可以减少导电薄膜200对于硅基底100的表面占用面积,能够利用硅通孔110的深度来增加导电薄膜200的长度,实现增加导电薄膜200的电阻值,进而避免增大芯片的体积。
在一些实施方式中,硅基底包括至少两个硅通孔,至少两个硅通孔的内壁上覆盖的导电薄膜串联,串联后的导电薄膜的一端用于接入电压源,串联后的导电薄膜的另一端用于接地。硅基底上的硅通孔可以是两个或多个,本申请实施例不作具体限定。
示例性的,图3为本申请实施例提供的另一种芯片的示意性截面结构示意图。如图3所示,硅基底100可以划分为温度传感器区域101和器件区域102,温度传感器区域101可以用于设置硅通孔110和导电薄膜200,器件区域102可以设置电子器件,多个电子器件连接可以形成集成电路,则芯片可以作为集成电路芯片。器件区域102还可以用于设置其他传感器,则芯片可以作为传感器芯片,本申请实施例均不作具体限定。图3所示的硅通孔110的数量只是示意性的,不作为本申请的具体限定。不同硅通孔110内壁覆盖的导电薄膜200之间可以是串联的关系,串联的导电薄膜200的一端可以接入电源电压VDD,另一端可以接地,串联的导电薄膜200的电阻值是各个导电薄膜200的电阻的累加。越多数量的硅通孔110内壁覆盖的导电薄膜200串联在一起,可以得到电阻值更大的薄膜电阻温度传感器,可以提高薄膜电阻温度传感器的温感灵敏度。多个硅通孔110可以是阵列排布的,本申请实施例不作具体限定。
在一些实施方式中,导电薄膜200可以包括金属材料,例如铂或铜,金属材料的导电性能更为优越。
示例性的,使用TSV(硅通孔)内的导电薄膜200作为薄膜电阻,为得到100ohm(欧姆,电阻值的单位)的电阻,导电薄膜200可以是铂薄膜,单个硅通孔110的直径为10um,薄膜厚度为1um,计算得到的导电薄膜长度为3cm左右,硅通孔深度为100um,大致需要300个硅通孔串联以得到100ohm的电阻。300个硅通孔以17×18阵列的形式排列,即需要17行18列的硅通孔阵列,硅通孔之间间隔10um,整个硅通孔阵列大小为0.34mm×0.36mm,在硅基底表面上所占有的面积近似为现有方式设置的薄膜电阻温度传感器的1/10左右,本申请实施例提供的芯片,串联的导电薄膜200形成的薄膜电阻温度传感器在硅基底100表面所占有的面积大比例下降。
本申请实施例提供的芯片,利用硅通孔阵列,在硅通孔110的内壁沉积导电薄膜200,导电薄膜200作为热阻材料,硅通孔阵列的导电薄膜200之间串联,形成串联电路,在硅通孔阵列两端分别施加电压和接地,通过外接电路测量硅通孔阵列中的导电薄膜200的电阻,根据导电薄膜200的电阻和温度的关系,实现温度的测量。
在一些实施方式中,图4为本申请实施例提供的另一种芯片的示意性俯视图。如图4所示,硅基底100的两侧的表面均设置有重布线层300,重布线层300用于电连接不同硅通孔110的内壁覆盖的导电薄膜200,以使得不同硅通孔110内壁的导电薄膜200串联。
本申请实施例提供的芯片,为了降低传统的薄膜电阻温度传感器的面积大小,从而使得芯片整体尺寸减小,本申请实施例提出在芯片上设置硅通孔式温度传感器,以硅通孔的深度作为薄膜电阻的长度,通过硅通孔上下表面连接RDL(Re-distributed layer,重布线层),形成硅通孔阵列串联电路,根据电路的电阻变化,反映芯片温度,形成温度传感器。
在一些实施方式中,图5为本申请实施例提供的又一种芯片的示意性截面结构示意图。如图5所示,重布线层300包括第一重布线层310和第二重布线层320,第一重布线层310与第二重布线层320分别位于硅基底100的不同侧;同一个硅通孔110内壁的导电薄膜200的一端电连接第一重布线层310,另一端电连接第二重布线层320。示例性的,在芯片的制备过程中,可以先利用成膜工艺在硅基底100的两侧表面和硅通孔110的内壁设置导电薄膜层,再利用刻蚀工艺将硅基底100两侧表面的导电薄膜层刻蚀掉,保留硅通孔110内壁的导电薄膜层得到导电薄膜200;利用成膜工艺在硅基底100的两侧表面设置重布线层300,第一重布线层310将硅通孔110内壁的导电薄膜200的一端与串联的导电薄膜200电连接,第二重布线层320将同一个硅通孔110内壁的导电薄膜200的另一端与串联的导电薄膜200电连接,则可以将硅通孔110的孔深方向的导电薄膜200连入串联回路,则导电薄膜200在硅通孔110的孔深方向上的长度作为薄膜电阻的长度。需要说明的是,同一个硅通孔110内壁覆盖的导电薄膜200的一端是靠近硅基底100的上表面,另一端靠近硅基底100的下表面。串联的导电薄膜200的一端可以通过重布线层300与电压源实现电连接,另一端也可以通过重布线层300接地。重布线层300的材料可以是金属材料,重布线层300的材料可以与导电薄膜200的材料相同,也可以不同,本申请实施例不作具体限定。
在一些实施方式中,图6为本申请实施例提供的再一种芯片的示意性截面结构示意图。如图6所示,本申请实施例提供的芯片,还包括:绝缘薄膜400,绝缘薄膜400设置于导电薄膜200与硅基底100之间,绝缘薄膜400用于隔绝导电薄膜200与硅基底100。由于硅基底100通常为单晶硅,硅基底100具有一定的导电性,则为了避免导电薄膜200的导电回路受其他因素影响,需要将导电薄膜200与硅基底100进行隔绝。示例性的,绝缘薄膜400可以包括氧化硅、氮化硅或其他绝缘材料。氧化硅的制备可以直接对硅基底100进行氧化处理,可以在硅基底100的表面以及硅通孔110内壁表面形成氧化硅,工艺简单且无需使用其他材料。
本申请实施例的第二方面,提供一种芯片的制备方法,图7为本申请实施例提供的一种芯片的制备方法的示意性流程图。如图7所示,本申请实施例提供的芯片的制备方法,包括:
S500:在硅基底上设置至少一个硅通孔,以使硅通孔贯穿硅基底。示例性的,硅通孔可以利用刻蚀工艺制备得到。
S600:设置导电薄膜,以使导电薄膜覆盖硅通孔的内壁。导电薄膜的制备可以利用磁控溅射或原子层沉积的方式。参考图1和图2,容易理解的是,由于导电薄膜200覆盖硅通孔110的内壁,硅通孔110内壁覆盖的导电薄膜200的长度L是硅通孔110的孔深,导电薄膜200的宽度d是硅通孔110的孔径对应的周长,导电薄膜200的厚度h就是薄膜厚度。则作为薄膜电阻温度传感器的导电薄膜200在0℃条件下的电阻值R0=ρ×L/(d×h),其中,ρ为导电薄膜的电阻率。
S700:将导电薄膜的一端接入电压源,另一端接地。导电薄膜200通过一端接入电源电压VDD,另一端接地,可以形成导电回路。形成导电回路的导电薄膜200可以作为薄膜电阻,用于形成薄膜电阻温度传感器,在芯片的工作过程中,由于其他器件的运行,芯片的温度会发生变化,通常温度会上升。芯片温度的上升会引起导电薄膜200的电阻发生变化,通过测试导电薄膜200上流经电流的变化来反映导电薄膜200电阻的变化,或者通过测试导电薄膜200的两端的电压差的变化来反映导电薄膜200电阻的变化,导电薄膜200的电阻变化可以反映芯片温度的变化,从而实现温度传感的效果。即利用硅通孔110内壁覆盖的导电薄膜200作为热电阻材料,利用热电阻材料的电阻值随温度单值变化的特性,通过测算其阻值推算被测物体的温度,从而构成片上电阻温度传感器。
本申请实施例提供的芯片的制备方法,通过设置导电薄膜200作为薄膜电阻,用于进行温度传感。导电薄膜200覆盖硅通孔110的内壁,导电薄膜200的一端用于接入电压源,另一端用于接地。导电薄膜200通过一端接入电源电压VDD,另一端接地,可以形成导电回路,导电回路利用电阻随温度的变化感应芯片的温度变化。导电薄膜200从硅通孔110内穿过,覆盖在硅通孔110的内壁,则将导电薄膜200的长度延伸方向由硅基底100的表面转换为硅基底的纵向厚度方向,即以硅通孔110的孔深作为导电薄膜200的长度,可以减少导电薄膜200对于硅基底100的表面占用面积,能够利用硅通孔110的深度来增加导电薄膜200的长度,实现增加导电薄膜200的电阻值,进而避免增大芯片的体积。
在一些实施方式中,硅通孔的数量为至少两个;步骤S600,可以包括:
设置导电薄膜层,以使导电薄膜层至少覆盖硅基底两侧的表面以及硅通孔的内壁;
刻蚀导电薄膜层,以使任意不同硅通孔之间的导电薄膜层断开,得到导电薄膜,其中,导电薄膜覆盖硅通孔的内壁。示例性的,在芯片的制备过程中,可以先利用成膜工艺在硅基底100的两侧表面和硅通孔110的内壁设置导电薄膜层,再利用刻蚀工艺将硅基底100两侧表面的导电薄膜层刻蚀掉,保留硅通孔110内壁的导电薄膜层得到导电薄膜200。
设置完成导电薄膜之后,还包括:
设置重布线层,以使重布线层电连接不同硅通孔的内壁覆盖的导电薄膜,实现不同硅通孔内壁的导电薄膜的串联。参考图5,重布线层300包括第一重布线层310和第二重布线层320,第一重布线层310与第二重布线层320分别位于硅基底100的不同侧;同一个硅通孔110内壁的导电薄膜200的一端电连接第一重布线层310,另一端电连接第二重布线层320。利用成膜工艺在硅基底100的两侧表面设置重布线层300,第一重布线层310将硅通孔110内壁的导电薄膜200的一端与串联的导电薄膜200电连接,第二重布线层320将同一个硅通孔110内壁的导电薄膜200的另一端与串联的导电薄膜200电连接,则可以将硅通孔110的孔深方向的导电薄膜200连入串联回路,则导电薄膜200在硅通孔110的孔深方向上的长度作为薄膜电阻的长度。串联的导电薄膜200的一端可以通过重布线层300与电压源实现电连接,另一端也可以通过重布线层300接地。重布线层300的材料可以是金属材料,重布线层300的材料可以与导电薄膜200的材料相同,也可以不同,本申请实施例不作具体限定。
在一些实施方式中,设置导电薄膜之前,还包括:
设置绝缘薄膜,以使绝缘薄膜隔绝导电薄膜与硅基底。
如图6所示,绝缘薄膜400设置于导电薄膜200与硅基底100之间,则绝缘薄膜400的设置先于导电薄膜200的设置,绝缘薄膜400用于隔绝导电薄膜200与硅基底100。由于硅基底100通常为单晶硅,硅基底100具有一定的导电性,则为了避免导电薄膜200的导电回路受其他因素影响,需要将导电薄膜200与硅基底100进行隔绝。示例性的,绝缘薄膜400可以包括氧化硅、氮化硅或其他绝缘材料。则绝缘薄膜400的设置可以直接对硅基底100进行氧化处理,可以在硅基底100的表面以及硅通孔110内壁表面形成氧化硅,工艺简单且无需使用其他材料。
本申请实施例的第三方面,提供一种电子设备,图8为本申请实施例提供的一种电子设备的示意性结构框图。如图8所示,本申请实施例提供的电子设备,包括:如第一方面所述的芯片1000。
需要说明的是,本申请提供的芯片可以是晶圆、晶粒或晶片。示例性的,本申请实施例提供的电子设备可以是存储器、控制器、控制主板、计算机集成设备等等,本申请实施例不作具体限定。
需要说明的是,在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其它实施例的相关描述。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。
以上,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
尽管已描述了本说明书的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
显然,本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样,倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内,则本说明书也意图包含这些改动和变型在内。
Claims (10)
1.一种芯片,其特征在于,包括:
硅基底,所述硅基底包括至少一个硅通孔,所述硅通孔贯穿所述硅基底;
导电薄膜,所述导电薄膜覆盖所述硅通孔的内壁,所述导电薄膜的一端用于接入电压源,另一端用于接地。
2.根据权利要求1所述的芯片,其特征在于,所述硅基底包括至少两个所述硅通孔,至少两个所述硅通孔的内壁上覆盖的所述导电薄膜串联,串联后的所述导电薄膜的一端用于接入所述电压源,串联后的所述导电薄膜的另一端用于接地。
3.根据权利要求2所述的芯片,其特征在于,所述硅基底的两侧的表面均设置有重布线层,所述重布线层用于电连接不同所述硅通孔的内壁覆盖的所述导电薄膜,以使得不同所述硅通孔内壁的所述导电薄膜串联。
4.根据权利要求3所述的芯片,其特征在于,所述重布线层包括第一重布线层和第二重布线层,所述第一重布线层与所述第二重布线层分别位于所述硅基底的不同侧;
同一个所述硅通孔内壁的所述导电薄膜的一端电连接所述第一重布线层,另一端电连接所述第二重布线层。
5.根据权利要求1所述的芯片,其特征在于,还包括:
绝缘薄膜,所述绝缘薄膜设置于所述导电薄膜与所述硅基底之间,所述绝缘薄膜用于隔绝所述导电薄膜与所述硅基底。
6.根据权利要求5所述的芯片,其特征在于,
所述导电薄膜包括金属材料;和/或,
所述绝缘薄膜包括氧化硅。
7.一种芯片的制备方法,其特征在于,包括:
在硅基底上设置至少一个硅通孔,以使所述硅通孔贯穿所述硅基底;
设置导电薄膜,以使所述导电薄膜覆盖所述硅通孔的内壁;
将所述导电薄膜的一端接入电压源,另一端接地。
8.根据权利要求7所述的芯片的制备方法,其特征在于,所述硅通孔的数量为至少两个;
所述设置导电薄膜,以使所述导电薄膜覆盖所述硅通孔的内壁,包括:
设置导电薄膜层,以使所述导电薄膜层至少覆盖所述硅基底两侧的表面以及所述硅通孔的内壁;
刻蚀所述导电薄膜层,以使任意不同所述硅通孔之间的导电薄膜层断开,得到所述导电薄膜,其中,所述导电薄膜覆盖所述硅通孔的内壁;
设置完成所述导电薄膜之后,还包括:
设置重布线层,以使所述重布线层电连接不同所述硅通孔的内壁覆盖的所述导电薄膜,实现不同所述硅通孔内壁的所述导电薄膜的串联。
9.根据权利要求7所述的芯片的制备方法,其特征在于,所述设置导电薄膜之前,还包括:
设置绝缘薄膜,以使所述绝缘薄膜隔绝所述导电薄膜与所述硅基底。
10.一种电子设备,其特征在于,包括:
如权利要求1-6中任一项所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210492469.6A CN114758995A (zh) | 2022-05-07 | 2022-05-07 | 一种芯片、制备方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210492469.6A CN114758995A (zh) | 2022-05-07 | 2022-05-07 | 一种芯片、制备方法及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114758995A true CN114758995A (zh) | 2022-07-15 |
Family
ID=82335399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210492469.6A Pending CN114758995A (zh) | 2022-05-07 | 2022-05-07 | 一种芯片、制备方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114758995A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117410260A (zh) * | 2023-12-15 | 2024-01-16 | 苏州熹联光芯微电子科技有限公司 | 封装结构及其制备方法、封装组件 |
-
2022
- 2022-05-07 CN CN202210492469.6A patent/CN114758995A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117410260A (zh) * | 2023-12-15 | 2024-01-16 | 苏州熹联光芯微电子科技有限公司 | 封装结构及其制备方法、封装组件 |
CN117410260B (zh) * | 2023-12-15 | 2024-03-22 | 苏州熹联光芯微电子科技有限公司 | 封装结构及其制备方法、封装组件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057171A (en) | Methods for determining on-chip interconnect process parameters | |
US6709878B2 (en) | Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece | |
US7934430B2 (en) | Die scale strain gauge | |
US8550707B2 (en) | Device for detecting temperature variations in a chip | |
EP2554981B1 (en) | Integrated circuit with a gas sensor and method of manufacturing such an integrated circuit | |
US7239002B2 (en) | Integrated circuit device | |
JP2003532067A (ja) | マイクロボロメータおよびその形成方法 | |
CN109642828A (zh) | 用于集成电路(ic)中有源半导体区域的局部温度感测的工艺中端(mol)金属电阻器温度传感器 | |
JPH06307960A (ja) | 圧力センサ | |
US6118166A (en) | Thin-film microstructure sensor having a temperature-sensitive resistor to provide a large TCR with little variation | |
CN114758995A (zh) | 一种芯片、制备方法及电子设备 | |
US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
US9766195B2 (en) | Integrated circuit with sensor and method of manufacturing such an integrated circuit | |
EP3497417B1 (en) | Thermopile mesh | |
US7390682B2 (en) | Method for testing metal-insulator-metal capacitor structures under high temperature at wafer level | |
WO1998016955A1 (en) | Thermally isolated integrated circuit | |
EP0491567A1 (en) | Integrated sensor assembly | |
CN111157152B (zh) | 用于测量微电子元件分层金属化结构中机械应力的传感器 | |
JP2010192649A (ja) | 温度検出基板 | |
Omran et al. | Direct mismatch characterization of femtofarad capacitors | |
US6013952A (en) | Structure and method for measuring interface resistance in multiple interface contacts and via structures in semiconductor devices | |
TWI260723B (en) | Test key having a chain circuit and a Kelvin structure | |
CN116224009A (zh) | Soi自热效应的测量结构及测量方法 | |
CN110223923B (zh) | 用于减少钝化应力的凸伸模型及其制造方法 | |
US20230317324A1 (en) | Hybrid resistors including resistor bodies with different drift effects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |