JP2006521703A - 薄いアンダーフィル及び厚いはんだマスクを有するフリップ・チップ・アセンブリ - Google Patents

薄いアンダーフィル及び厚いはんだマスクを有するフリップ・チップ・アセンブリ Download PDF

Info

Publication number
JP2006521703A
JP2006521703A JP2006507512A JP2006507512A JP2006521703A JP 2006521703 A JP2006521703 A JP 2006521703A JP 2006507512 A JP2006507512 A JP 2006507512A JP 2006507512 A JP2006507512 A JP 2006507512A JP 2006521703 A JP2006521703 A JP 2006521703A
Authority
JP
Japan
Prior art keywords
flip chip
underfill material
underfill
bump
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006507512A
Other languages
English (en)
Other versions
JP2006521703A5 (ja
JP4703556B2 (ja
Inventor
チー、ジン
エム． ダンビール、ジャニス
エル． クロソウィアク、トマシュ
クルカルニ、プラザンナ
ヤラ、ナディア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006521703A publication Critical patent/JP2006521703A/ja
Publication of JP2006521703A5 publication Critical patent/JP2006521703A5/ja
Application granted granted Critical
Publication of JP4703556B2 publication Critical patent/JP4703556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本発明はプリント配線基板などの電気基板２４０にフリップ・チップ２１０を取り付ける方法に関する。活性表面と、該活性表面から延在する各々が側面領域を含んだ複数の接続バンプ２２０と、を備えるバンプ・フリップ・チップを提供する。アンダーフィル材料２３０の薄層をフリップ・チップの活性表面及び接続バンプの側面領域の一部分に塗布する。フリップ・チップは、電気基板上に配設されたはんだマスク２５０の厚層を含んだ該電気基板上に位置決めされる。フリップ・チップを加熱して電気基板にフリップ・チップを電気的に接続し、アンダーフィル材料及びはんだマスクは結合し、かつフリップ・チップが電気基板に電気的に接続されるときに応力除去層を形成する。

Description

本発明は一般に半導体ウエハの加工及び集積回路のパッケージングに関する。より詳細には、本発明は、アンダーフィル塗布ウエハを有するバンプ付き半導体ウエハ、フリップ・チップ及びフリップ・チップ・アセンブリ、並びに半導体ウエハ、フリップ・チップ、又はアンダーフィル及びはんだマスク層が結合されたフリップ・チップ・モジュールを製造する方法に関する。
マイクロエレクトロニクス産業において、プリント配線板（ＰＷＢ）及びその他の電子基板へのバンプ・フリップ・チップの組み立ては重要な研究となっている。このようなコンポーネントの多くを組み立てて費用対効果の高い電子モジュール及びフリップ・チップ・アセンブリが形成されるので、現行の組み立て工程ではアンダーフィル材料の毛管流によって必要とされる時間のかかる手順を省略できるアンダーフィル・システムの必要性が高まっている。アンダーフィル材料は、はんだバンプを構造的に補強し、フリップ・チップをＰＷＢに機械的に接着し、かつアセンブリの信頼性を向上させる。
球状のはんだビード又ははんだバンプが入力／出力（Ｉ／Ｏ）ボンディング・パッドに取り付けられたフリップ・チップが形成される。集積回路（ＩＣ）フリップ・チップ又はダイは、別個のワイヤ・ボンディングされたリードフレーム又はワイヤ若しくはテープなどの別個のＩ／Ｏコネクタを必要とせずに、パッケージング基板に直接結合され得る。パッケージング中、はんだボールがパッケージング基板又はマザーボード上のバンプ・チップと導電性トレースとの間に直接電気接続を形成するように、チップはその能動回路表面上に「フリップ」される。
アンダーフィル材料は典型的にはＩＣの表面とＰＷＢとの間に塗布される。液体アンダーフィル注入技術では、アンダーフィルは、フリップ・チップが結合されたダイの一つ又は複数のエッジ部に塗布され、毛管作用がダイの下にある流体を吸い上げる。この工程中、ダイ表面全体がアンダーフィルで被覆される。高粘度のノーフロー・アンダーフィルを用いる場合、ダイ搭載前にアンダーフィルはＰＷＢに塗布され得る。はんだリフロー中、アンダーフィルは液化して、ＰＣＢのダイ部分、底部のダイ表面及びダイのエッジ部を濡らす。
毛管流技術は、適切なポリマーのアンダーフィル封入材料をチップと基板との間のボイドに使用する。このアンダーフィル材料は典型的には、該アンダーフィル材料を毛管作用により流してチップと基板との間の間隙に充填した状態にて、半導体チップの隣接する二つの側面の周囲に注入される。次に、焼成又は熱処理でアンダーフィル材料を硬化する。アンダーフィルの封入には、チップ及び基板にウェルを接着してはんだ接合部の完全性を高める必要がある。典型的には、この後で硬化した封入材料でチップにアンダーフィルを付ければ、チップと基板との間の熱膨張の不一致によって生じるはんだ接合のひび割れが低減される。硬化した封入材料は膨張及び収縮の差によって誘起されるはんだ接合部への応力を低減させる。フリップ・チップ・アセンブリの周縁部に塗布され、かつその内部領域に一部が吸い上げられるアンダーフィル材料の一例は、２００２年４月２日に付与されたラルサーら（Ｒａｌｓｅｒ，ｅｔ ａｌ．）の米国特許第６３６５４４１号「Ｐａｒｔｉａｌ Ｕｎｄｅｒｆｉｌｌ ｆｏｒ Ｆｌｉｐ Ｃｈｉｐ Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｅｓ」に記載されている。
フラックス（ｆｌｕｘ）が間に分散されたアンダーフィル封入剤の単層が、２００１年２月２７日に付与されたギレオら（Ｇｉｌｌｅｏ ｅｔ ａｌ．）の米国特許第６１９４７８８号「Ｆｌｉｐ Ｃｈｉｐ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｆｌｕｘ ａｎｄ Ｕｎｄｅｒｆｉｌｌ」に記載されている。この製造工程は別個のフラックス工程及びアンダーフィル工程の代わりに、フラックス・アンダーフィルを有するバンプ・フリップ・チップをプリント回路に塗布する一つの工程を用いる。
アンダーフィル法はダイ表面のアンダーフィル層及びＰＣＢに塗布されるフラックスを用いる。１９９９年７月２０日に付与された米国特許第５９２５９３６号「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ ｆｏｒ Ｆａｃｅ Ｄｏｗｎ Ｂｏｎｄｉｎｇ ｔｏ ａ Ｍｏｕｎｔｉｎｇ Ｓｕｂｓｔｒａｔｅ ａｎｄ ａ Ｍｅｔｈｏｄ ｏｆ Ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅ Ｓａｍｅ」に記載されたように、ヤマジ（Ｙａｍａｊｉ）は設置基板の上にフラックスがある、チップの表面及びバンプの上端のアンダーフィルを示している。２０００年９月１９日に付与された米国特許第６１２１６８９号「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｌｉｐ−Ｃｈｉｐ Ｐａｃｋａｇｅ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ」に記載されたように、カポテら（Ｃａｐｏｔｅ ａｎｄ ｏｔｈｅｒｓ）は、バンプ付きＩＣチップを封入アンダーフィル材料で予め被覆する基板へのフリップ・チップ取付けのための単純化した工程を開示している。この封入剤はチップ表面のコンタクトから基板のパッドまで延在するバンプを封入する。
ギレオらは、ダイに塗布される分離されたフラックス及びアンダーフィルを用いるアンダーフィル工程を１９９９年１１月４日に公開されたＷＯ９９／５６３１２号「Ｆｌｉｐ Ｃｈｉｐ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｆｌｕｘ，Ｍａｓｋ ａｎｄ Ｕｎｄｅｒｆｉｌｌ」に記載している。
アンダーフィル工程は多くの場合、封入されたフリップ・チップ・プリント配線基板（ＰＷＢ）の組み立てにおいて、多くの不確実性を備えるために、時間がかかり、大きな労力を要し、かつ費用がかかる。基板に集積回路を結合するために、一般にフラックスがチップ又は基板上に置かれ、次にＩＣが基板上に置かれる。このアセンブリをはんだリフロー熱サイクルに晒して、バンプを溶融し、チップを基板にはんだ付けする。はんだに表面張力が存在するために、基板に対するチップの自己位置合わせが容易になる。チップのアンダーフィル封入は一般にリフロー後に行われる。
この封入工程の欠点の一つは、封入材料のアンダーフィリング及び硬化が多段階工程であり、チップと基板との間の小さな間隙に材料を流さなければならないので、その生産効率が低いことにある。チップ・サイズが大きくなると、封入段階の毛管作用がより一層時間のかかるものになり、塗布中におけるボイドの形成やポリマーの充填剤からの分離が生じ易くなる。別の一般的な問題は、その間隙に残っているフラックスの残存物がアンダーフィル封入接着剤の接着強度及び粘着強度を低減させるかもしれないということである。さらに、隣接するバンプ間のピッチが小さくなると、アンダーフィル材料の均一な流れは一層困難になる。この問題の一つの解決策は、２００１年９月２５日に付与されたマコーミック（ＭｃＣｏｒｍｉｃｋ）の米国特許第６２９４８４０号「Ｄｕａｌ−Ｔｈｉｃｋｎｅｓｓ Ｓｏｌｄｅｒ Ｍａｓｋ ｉｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｐａｃｋａｇｅ」に開示されている。
封入工程に関する近年の研究において、バンプ・チップを基板にはんだ付けする前に、集積回路のアレイを有する半導体ウエハがダイのバンプとほぼ同じ高さのアンダーフィル材料で被覆される。この厚い被覆は電気基板上のバンプとパッドとの間のはんだ接合部形成を妨げるかもしれない。残念ながら、バンプ−パッド接合部にアンダーフィルが近接しているので、一貫して信頼し得るはんだ付けに対して物理的障壁が生じ得る。このアプローチはチップと基板との間の間隙を充填するために予め塗布されるアンダーフィル材料のみに依存する。アンダーフィル材料のコーティングの厚さがダイのバンプとほぼ同じ高さであることは、ダイの搭載中に問題となり得る。アンダーフィルコーティングが厚いと、はんだバンプ上部の露出領域の大きさ及び形状が変わることになる。このような上部は搭載用の位置決め形体として使用され得る。被覆されたチップの場合、バンプの上の露出領域は不規則であり、該バンプの直径を定めることが困難になり、被覆されたパーツを搭載前に検査及び位置合わせすることが難しくなるかもしれない。しかしながら、薄いコーティングを使用すれば、予め塗布されたアンダーフィル材料の体積がチップと基板との間の間隙を充填するには不十分である。
現行の毛管流アンダーフィル法では必要となる取り付けられたフリップ・チップの周囲にアンダーフィル材料を注入するという時間のかかる注入操作を必要とすることなく、ＰＷＢへのダイの確実な電気的かつ機械的取り付けを可能にする、下側の電気基板又はＰＷＢにバンプ・フリップ・チップを直接取り付けるパッケージング技術を提供することが有用であろう。このパッケージング技術によって、確実なダイ・ボンディング、バンプのための応力除去、及び効果的な環境保護のために高い信頼性の電気相互接続及び保護的アンダーフィル材料を用いてフリップ・チップを基板に効果的に結合することが可能となろう。さらに、この技術では、はんだバンプの上部まで材料を予め被覆しなくてもよく、バンプ認識の必要がなく、位置合わせを維持するのに典型的には必要である付加的なタック工程を必要とせずに済むであろう。バルクのエポキシ・コーティングの前又は後に任意のフラックス層を塗布する柔軟性も望ましい。
したがって、電気基板にフリップ・チップを取り付ける改善された方法、及び上記改善を提供し、かつ上記欠陥及び障害を克服するチップ又はウエハ・レベルでアンダーフィルを塗布する工程を提供することが有用であろう。
本発明の一態様は電気基板にフリップ・チップを取り付ける方法を提供する。活性表面と、該活性表面から延在され、かつ各々が側面領域を有する複数の接続バンプと、を含むバンプ・フリップ・チップが提供される。アンダーフィル材料の薄層がフリップ・チップの活性表面及び接続バンプの側面領域の一部分に塗布される。フリップ・チップは電気基板上に配設されたはんだマスクの厚い層を含む該電気基板上に位置決めされる。フリップ・チップを加熱して電気基板に該フリップ・チップを電気的に接続し、ここでフリップ・チップが電気基板に電気的に接続されるときにアンダーフィル材料及びはんだマスクが結合して応力除去層が形成される。
本発明の別の態様はフリップ・チップ・アセンブリを提供する。フリップ・チップ・アセンブリは活性表面及び該活性表面から延在する複数の接続バンプを有するバンプ・フリップ・チップを有する。アンダーフィル材料の薄層がフリップ・チップの活性表面及び接続バンプの側面領域の一部分に配設される。バンプ・フリップ・チップははんだマスクの厚層を含む電気基板に電気的に接続され、該はんだマスク及び該アンダーフィル材料が結合して応力除去層が形成される。
本発明の別の態様はアンダーフィル塗布ウエハ工程を提供する。活性表面と、該活性表面から延在する複数の接続バンプと、を含むバンプ付き半導体ウエハが提供される。アンダーフィル材料が半導体ウエハの活性表面及び接続バンプの側面領域の一部分に塗布され、ここでは該アンダーフィル材料は、活性表面から、接続バンプ高さの名目上２０％〜６０％の厚さで延在する。アンダーフィル材料を加熱して接続バンプの周囲に流す。
本発明を種々の実施形態の添付図面及び以下の詳細な説明によって例証する。図面は本発明を特定の実施形態に限定するものとして理解されるべきではなく、説明及び理解のためのものである。詳細な説明及び図面は限定的なものではなく、本発明の単なる例示であって、本発明の範囲は添付の特許請求の範囲及びその同等物によって定められる。本発明の上記態様及びその他の付随する利点は、添付図面と併せて記載した詳細な説明によってさらに容易に理解されよう。
本発明の種々の実施形態を添付図面とともに説明する。
図１は本発明の一実施形態に従うバンプ・フリップ・チップの断面図を１００で示している。バンプ・フリップ・チップ１００は、活性表面１１２を有する半導体基板１１０、及び活性表面１１２から延在する側面領域１２２を有する複数の接続バンプ１２０を含む。バンプ・フリップ・チップ１００は活性表面１１２及び接続バンプ１２０の側面領域１２２の一部分に塗布された、アンダーフィル材料１３０を含む。
バンプ・フリップ・チップ１００は多数の能動部品、受動部品、及びそれらの組合せを含み得る。バンプ・フリップ・チップ１００は抵抗器、コンデンサ、及びトランジスタなどの電子部品を含み得る。このような部品は一つ又は複数の集積回路を含み得るバンプ・フリップ・チップ１００に組み込まれ得る。バンプ・フリップ・チップ１００は電気相互接続トレース及びフリップ・チップ・パッド１１４のセットを含み得る。
半導体基板１１０は典型的には、該半導体基板１１０の活性表面１１２上に一つ又は複数の集積回路を形成するトランジスタ、コンデンサ、及び抵抗器などの能動及び受動電子素子を含む。集積回路への外部接続は、活性表面１１２の一部である金属トレース及びパッド１１４に形成される。分かり易いように、誘電体層、不活性化層、金属相互接続層、及び集積回路への相互接続を形成するコンタクトは図示していない。半導体基板１１０は、例えば、当該分野で現在知られているような、シリコン基板、ガリウム−ヒ素基板、又はその他の電子基板又は光電子基板であり得る。
接続バンプ１２０は、パッド１１４上に形成され、典型的にははんだバンプ又ははんだボールである。はんだバンプは、例えば、鉛及びスズなどの一つ又は複数の金属を電気めっきして鉛−スズはんだバンプを形成することによって形成され得る。はんだバンプは半導体基板１１０の活性表面１１２上に一つ又は複数の金属を堆積させ、かつ従来のリソグラフィ技術を用いてパタン化し、不要な金属をエッチングすることによって形成され得る。はんだバンプを熱処理してバンプを溶融し、円形の角及び上部が形成され得る。接続バンプは、パッド１１４上にはんだペーストを選択的にスクリーン印刷し、次にそれを加熱してはんだを溶融してバンプを形成することによって形成され得る。これに代えて、接続バンプ１２０はパッド上にはんだボールを位置決めし、そのはんだボールを加熱してパッド１１４に取り付けることによって形成され得る。接続バンプ１２０は側壁又は側面領域１２２を有する。
フラックス層１２４は接続バンプ１２０の上部領域の上に位置決めされ得る。フラックス層１２４は、バンプを電気基板に溶融又はリフローするときに例えばはんだバンプ又ははんだボールから酸化物を除去する酸性成分を含み得る。フラックス層１２４はバンプの上部のみに位置し得るか、又は例えば、吹付け又は浸漬技術を用いることによってバンプ及びアンダーフィル材料１３０を被覆し得る。
アンダーフィル材料１３０は活性表面１１２上に配設される。アンダーフィル材料１３０は、コーティングを提供してバンプ・フリップ・チップ１００のトレース及びパッドを保護し、かつフリップ・チップが電気的にプリント配線板などの電気基板に接続される際のはんだバンプ又ははんだボールに対する歪み又は応力を除去する。アンダーフィル材料１３０はダイ接着のためにさらなるボンディング強度を提供する。アンダーフィル材料１３０はまた、フリップ・チップ・アセンブリの温度過度状態（ｔｅｍｐｅｒａｔｕｒｅ ｅｘｃｕｒｓｉｏｎｓ）中にはんだボール接合面における応力を除去し、フリップ・チップの性能を劣化させ得る水蒸気、粒子、及び又はその他の汚染物質から環境を保護する。
アンダーフィル材料１３０は、典型的には接続バンプ１２０の側面領域１２２の少なくとも一部分を被覆する。本発明の現在好適な一実施形態では、アンダーフィル材料１３０は半導体基板１１０の活性表面１１２から、例えば接続バンプの高さの名目上２０％〜６０％の厚さで延在する。適切なアンダーフィル材料の流れを提供し、かつ組み立て時にバンプ・フリップ・チップ１００のエッジ部の少なくとも一部分の周囲にてアンダーフィル材料のフィレットを制御するために、アンダーフィル材料１３０の厚さははんだマスクの厚さと合うように選択され得る。
アンダーフィル材料１３０は、工程中に該アンダーフィル材料１３０を柔軟かつ形成可能にする一方で、バンプ・フリップ・チップ１００が電気基板に固定される場合には硬くかつ化学的抵抗性を有することを可能にする硬化性成分を含む。アンダーフィル材料１３０は、ダイ取り付け工程中に電気基板からバンプ・フリップ・チップ１００を分離する絶縁性の微小球を含む１部分エポキシ又は２部分エポキシなどの充填エポキシを含み得る。充填剤を選択的なアンダーフィル材料に添加して、該アンダーフィル材料の熱膨張特性が改善され得る。アンダーフィル材料１３０は、例えば、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、ポリマー材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填ポリマー材料、フラックス・アンダーフィル、又は、適切なアンダーフィル化合物を含み得る。
図２ａ及び２ｂは、本発明の一実施形態に従う、バンプ・フリップ・チップ及び接着の前及び後のはんだマスクを有する電気基板の断面図を２００で示している。フリップ・チップ・アセンブリ２００はバンプ・フリップ・チップ２１０及び電気基板２４０を含む。バンプ・フリップ・チップ２１０は活性表面２１２及び活性表面２１２から延在する複数の接続バンプ２２０を含む。バンプ・フリップ・チップ２１０はバンプ・フリップ・チップ２１０の活性表面２１２上に配設されたアンダーフィル材料２３０の薄層も含んでいる。電気基板２４０は該電気基板２４０上に配設されたはんだマスク２５０の厚い層を含む。
接続バンプ２２０は少なくとも一つのはんだバンプ及び少なくとも一つのはんだボールをバンプ・フリップ・チップ２１０の活性表面上に含んでいる。接続バンプ２２０は側面領域２２２を有する。接続バンプ２２０はバンプ・フリップ・チップ２１０の活性表面２１２上のパッド２１４に接続されている。
アンダーフィル材料２３０は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、ポリマー材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填ポリマー材料、フラックス・アンダーフィル、又は、適切なアンダーフィル化合物などの材料を含む。アンダーフィル材料２３０は接続バンプ２２０の側面領域の一部分の上に配設され得る。
電気基板２４０はバンプ・フリップ・チップ２１０を電気基板２４０に電気的に接続するための相互接続トレース及び基板パッド２４２のアレイを含み得る。電気基板２４０は、該電気基板２４０の表面上に一組のパッド２４２を含む。パッド２４２はバンプ・フリップ・チップ２１０及び電気基板２４０を組み立てるときにパッド２４２が対応する接続バンプ２２０と電気的に接続されるように、バンプ・フリップ・チップ２１０上の接続バンプ２２０に対応する。電気基板２４０は、電気基板２４０に結合されたか、又は電気基板２４０上に形成された一つ又は複数の能動素子及び受動素子を含み得る。
電気基板２４０はバンプ・フリップ・チップ２１０が接着され得る任意の基板であり得る。電気基板２４０は、例えば、電気部品を収容かつ接続する、プリント配線基板、プリント回路基板、難燃性ガラス繊維（ＦＲ４）基板、有機回路基板、マザーボード、又は任意の単層又は多層基板であり得る。電気基板２４０はセラミック基板、ハイブリッド回路基板、又は集積回路パッケージであり得る。電気基板２４０はポリイミド・テープ、フレキシブル回路、高密度相互接続基板、又は電子モジュールであり得る。電気基板２４０はその他のフリップ・チップ及びその他の能動部品及び受動部品を含み得る。電気基板２４０ははんだマスク２５０を含む。
はんだマスク２５０は典型的には、パッド及び選択されたその他の形体（ｆｅａｔｕｒｅ）の上に穴又は開放部分を備えた状態にて、電気基板２４０の表面を被覆する。はんだマスク２５０は、バンプ・フリップ・チップ２１０がリフローの前に電気基板２４０上に位置決めされるときに、適所に位置するか又は収まるためにバンプにポケットを提供する。はんだマスク２５０は、組み立て中にはんだの流れを抑えて、該はんだが不要な領域の金属トレース及びその他の金属形体を濡らさないようにする。はんだマスク２５０は、リフロー・ソルダリングなどのはんだ工程中に電気基板２４０を保護し、かつアンダーフィル材料２３０と結合して応力除去及び水分浸透障壁を提供する任意の適切な材料を含んでよい。はんだマスク２５０は、例えば約０．０５０８ｍｍ（約０．００２インチ）の厚さを有してよい。はんだマスク２５０はアンダーフィル材料２３０の薄層と協働してボイド・フリーのダイ接着を提供する。はんだマスク２５０は無はんだマスクが形成されたパッドにあるようにパッド２４２から分離され得る。これに代えて、はんだマスク２５０は、該はんだマスクが形成されたパッド・レイアウトにあるようにパッド２４２に重なり得る。
アンダーフィル材料２３０の薄層は、例えば、接続バンプ２２０の高さの名目上２０％〜６０％の厚さで活性表面２１２から延在し得る。はんだマスク２５０の厚層は、例えば、接続バンプの高さの名目上４０％〜８０％の厚さを含んでよい。
バンプ・フリップ・チップ・アセンブリの一実施形態では、バンプ・フリップ・チップ２１０は０．０２２インチ（０．５５９ｍｍ）の厚さ、４８３個の接続バンプ２２０を含む１０ｍｍ（０．３９４インチ）×１２ｍｍ（０．４７２インチ）の活性表面２１２を有する。このバンプは直径０．１３５ｍｍ（５．３ミル（千分の１インチ））及び高さ０．１２２ｍｍ（４．８ミル）の接続バンプを有する円形である。これに対応する電気基板２４０上のパッド２４２は０．１０２ｍｍ（直径４ミル）及び厚さ０．０３８ｍｍ（１．５ミル）である。
バンプ・フリップ・チップ・アセンブリの別の例では、バンプ・フリップ・チップ２１０は０．５５９ｍｍ（０．０２２インチ）の厚さ、２２０個の接続バンプ２２０を含む２０ｍｍ（０．７８７インチ）×２２ｍｍ（０．８６６インチ）の活性表面２１２を有する。このバンプは半径０．０８０ｍｍ（３．１５ミル（千分の１インチ））及び高さ０．１１４ｍｍ（４．５ミル）の接続バンプを有する円形である。これに対応する電気基板２４０上のパッド２４２は直径０．１２７ｍｍ（５ミル）及び厚さ０．０３８ｍｍ（１．５ミル）である。
バンプ・フリップ・チップ２１０及び電気基板２４０は典型的には、電気基板２４０の上部にバンプ・フリップ・チップ２１０を設置することによって接続される。バンプ・フリップ・チップ２１０上の接続バンプ２２０は、電気基板２４０上のパッド２４２に対応するはんだマスク２５０の穴又は窓を通して設置される。はんだマスク２５０が接続バンプ２２０の高さよりも厚いため、及びバンプ・フリップ・チップ２１０上のアンダーフィル材料２３０が接続バンプ２２０の高さよりも薄いために、バンプがはんだマスクの比較的深いポケットに設置されるおかげでバンプ・フリップ・チップ２１０は適所に収まった状態で保持され得る。
その他の部品を電気基板２４０上に位置決めした後、このアセンブリはフリップ・チップ及びその他の部品を加熱してそれらを電気基板２４０に電気的に接続するために、対流炉又は強制通風炉に送られ得る。はんだバンプ又ははんだボールは溶融され、電気基板２４０にはんだ付けされる。アンダーフィル材料２３０はまた軟化して、接続バンプ２２０の側面領域２２２の周囲に流れ得る。アンダーフィル材料２３０はまた、はんだマスク２５０及びその他のＰＣＢ表面を濡らして強力な接着結合を形成する。これに代えて、バンプ・フリップ・チップ２１０を加熱し、かつ電気基板に対して押圧して、接続バンプをリフローさせ、接続バンプ２２０の側面領域２２２の周囲にアンダーフィル材料２３０を流し、かつそれをはんだマスク２５０及び電気基板２４０のその他の部分と結合し得る。過剰なアンダーフィル材料２３０はバンプ・フリップ・チップ２１０と電気基板２４０との間から流れ得る。過剰なアンダーフィル材料２３０の一部分はバンプ・フリップ・チップ２１０の側面を濡らして、側面の少なくとも一部分の周囲にフィレットを形成し得る。
フラックス層２２４は接続バンプ２２０の上部に位置決めされ得る。フラックス層２２４は接続バンプ２２０の少なくとも上部部分に塗布され得る。フラックス層２２４は、例えば、リフローの前にバンプ・フリップ・チップ２１０をスクリーン印刷、吹付け、又は適切なはんだフラックスに浸漬することによって形成され得る。フラックス層２２４はアンダーフィル材料２３０を塗布する前又は後に塗布され得る。
代替的な実施形態では、フラックスの層は電気基板の上に塗布され得る。このフラックスは、例えば、アンダーフィルとはんだマスクとの間で接着ボンドの一部になるフラックス・アンダーフィルであり得るか、或いははんだ付けを強化するとともにアンダーフィル材料２３０とはんだマスク２５０との間の結合に干渉しない無溶媒の無洗浄フラックスであり得る。この組み立て工程中、一旦フラックス塗布工程が完了すると、予め塗布したアンダーフィル材料２３０を有するバンプ・フリップ・チップは電気基板上のフラックス層の上に設置される。次に、このアセンブリを加熱して接続バンプ２２０と電気基板２４０との間に結合が達成される。
バンプ・フリップ・チップ２１０が電気基板２４０に電気的に接続されるとき、アンダーフィル材料２３０及びはんだマスク２５０は結合して応力除去層を形成する。リフロー及び硬化中、アンダーフィル材料２３０は接続バンプ２２０の周囲に流れ得る。組み立て後、アンダーフィル材料２３０及びはんだマスク２５０は協働してバンプ・フリップ・チップ２１０を電気基板２４０に固定し、かつ大きな温度過度状態の間にバンプとパッドとの間の接合面に発生し得る熱により生じる応力を制限する。結合したアンダーフィル材料２３０及び厚いはんだマスク２５０はアンダーフィル塗布ウエハのはんだ接合部の完全性を向上させる。
アンダーフィル材料２３０及びはんだマスク２５０は結合されるときに水分浸透障壁を形成する。組み立て後、アンダーフィル材料２３０及びはんだマスク２５０は協働して、水、水分の蓄積、又はフリップ・チップ・アセンブリ２００を腐蝕若しくは損傷し得る化学物質若しくはその他の物質が不注意で吹き付けられることから、接続バンプ２２０、パッド２１４、パッド２４２、及びバンプ・フリップ・チップ２１０又は電気基板２４０のいずれかの任意の接続トレースを保護する。
アンダーフィル材料２３０はバンプ・フリップ・チップ２１０の側面の周囲にフィレットも形成し得る。リフロー工程中及び硬化の前に、アンダーフィル材料２３０はバンプ・フリップ・チップ２１０の側面を濡らして、その側面を上昇して硬化し、バンプ・フリップ・チップ２１０及び電気基板２４０のバンプ、パッド、及びトレースのために滑らかな保護的コーティングを形成し得る。フィレットを形成するのに使用可能なアンダーフィル材料２３０の量は、予め塗布されたアンダーフィル材料２３０とはんだマスク２５０との間に適切かつ過剰な高さを提供することによって制御され得る。
予め組み立てられた高さ０．１２２ｍｍ（４．８ミル）の接続バンプを有するバンプ・フリップ・チップ・アセンブリの一例において、はんだマスク２５０は０．０７６ｍｍ（３．０ミル）の厚さ又は最初のバンプ高さの６２．５％を有する。アンダーフィル材料２３０はこの無はんだマスクが形成されたパッド内における組み立て中に、接続バンプ２２０周囲の空洞に流れ込んで、そこを充填する。フィレット形成がない場合、アンダーフィル材料２３０の厚さは０．０５１ｍｍ（２．０ミル）又は最初のバンプ高さの４２％である。バンプ・フリップ・チップ２１０の側面を濡らさない名目上４５度のフィレットの場合、アンダーフィル材料２３０の厚さは０．０６４ｍｍ（２．５ミル）又は最初のバンプ高さの５２％である。厚さ０．５５９ｍｍ（２２ミル）のバンプ・フリップ・チップ２１０の１／４を濡らす名目上４５度のフィレットの場合、アンダーフィル材料２３０の厚さは０．０７４ｍｍ（２．９ミル）又は最初のバンプ高さの６０％である。
予め組み立てられた高さ０．１１４ｍｍ（４．５ミル）の接続バンプを有するバンプ・フリップ・チップ・アセンブリの別の例では、はんだマスク２５０は０．０８９ｍｍ（３．５ミル）の厚さ又は最初のバンプ高さの７８％を有する。アンダーフィル材料２３０はこの無はんだマスクが形成されたパッド内における組み立て中に、接続バンプ２２０周囲の空洞に流れ込んで、そこを充填する。フィレット形成がない場合、アンダーフィル材料２３０の厚さは０．０５３ｍｍ（２．１ミル）又は最初のバンプ高さの４７％である。バンプ・フリップ・チップ２１０の側面を濡らさない名目上４５度のフィレットの場合、アンダーフィル材料２３０の厚さは０．０５８ｍｍ（２．３ミル）又は最初のバンプ高さの５１％である。厚さ０．５５９ｍｍ（２２ミル）のバンプ・フリップ・チップ２１０の１／３を濡らす名目上４５度のフィレットの場合、アンダーフィル材料２３０の厚さは０．０６９ｍｍ（２．７ミル）又は最初のバンプ高さの６０％である。
図３は本発明の一実施形態による、電気基板にフリップ・チップを取り付ける方法のフロー図を３００で示している。フリップ・チップ・アセンブリ法３００は電気基板にフリップ・チップを取り付ける工程を含む。
ブロック３１０で示されるように、バンプ・フリップ・チップが設けられる。フリップ・チップは活性表面及び該活性表面から延在する複数の接続バンプを含む。各接続バンプは側面領域を含む。接続バンプはフリップ・チップの活性表面上に少なくとも一つのはんだバンプ又は少なくとも一つのはんだボールを含み得る。
ブロック３２０に示されるように、アンダーフィル材料の薄層をフリップ・チップの活性表面及び接続バンプの側面領域の一部分に塗布する。アンダーフィル材料は、例えばスクリーンを用いて塗布してよい。このスクリーンは典型的には、アンダーフィル材料を該スクリーンを通してバンプ・フリップ・チップ上に塗布することが可能であるようにカットアウト及び窓などの形体を有する。このスクリーンはバンプ・フリップ・チップ又は半導体ウエハ上のバンプ・フリップ・チップのアレイと位置合わせされ得る。アンダーフィル材料はスクリーンを通して該アンダーフィル材料の塗布が可能となるような粘性液体状のペースト、ゲル、懸濁液、又はスラリーの形態であり得る。次に、アンダーフィル材料は乾燥又は安定化され得るか、部分的に硬化され得るか、そうでなければ固化され得る。多くの場合、アンダーフィル材料を乾燥させて、該アンダーフィル材料から溶剤の大半又は全部を除去する。塗布後及び乾燥前に、アンダーフィル材料は必要に応じてスキージー又はその他の拭い取り器具などを用いて接続バンプの上部部分から除去され得る。
アンダーフィル材料は、例えば、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、ポリマー材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填ポリマー材料、フラックス・アンダーフィル、又は、適切なアンダーフィル化合物を含むことができる。
本発明の例示的な実施形態では、アンダーフィル材料はフリップ・チップの活性表面に対してパタン化したマスクを位置決めし、かつパタン化したマスクを通してアンダーフィル材料を注入することによって塗布される。多くの場合、パタン化したマスクはスクリーン上に一つ又は複数の障壁形体を有する微細格子を含む。障壁形体は、例えば、接続バンプ及びアンダーフィル材料が不要な場所を被覆する形体を含み得る。パタン化したマスクはウエハ・レベルのアンダーフィルが塗布されるときに通路上に障壁形態を含み得る。これに代えて、パタン化したマスクは、可塑物又は金属などのシート材料に開口又は形成された穴及びその他の形体を有するステンシルであり得る。
代替的な実施形態では、アンダーフィル材料はフリップ・チップの活性表面に対してパタン化したアンダーフィル・フィルムを位置決めし、かつフリップ・チップ上にパタン化したアンダーフィル・フィルムを押圧することによって塗布される。例えば、アンダーフィル材料はダイ・カット・フィルム、アンダーフィル材料及び支持層の積層体、又はパタン化したアンダーフィル材料の別のシート形体を用いてバンプ・フリップ・チップに塗布され得る。このパタン化したアンダーフィル・フィルムはエポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、ポリマー材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填ポリマー材料、フラックス・アンダーフィルなどのアンダーフィル材料の薄層を含み、又は、任意の適切なアンダーフィル化合物を含む。支持層はアンダーフィル材料を支持するのに使用される透明プラスチック、マイラー、又はアセテートのシートを含む。
窓、開口部、通路、及びその他の形体が典型的にはアンダーフィル層に形成される。アンダーフィル材料は、ダイを用いて切断又は穴開けされ、所定の形状を形成し得る。これに代えて、アンダーフィル材料は、レーザを用いて選択的に切除され得るか、又は任意の適切な形成技術を用いて所望のパタンに成形され得る。
一つの例示的な実施形態のダイ・カット・フィルム又はパタン化したアンダーフィル・フィルムをバンプ・フリップ・チップと位置合わせし、フリップ・チップのバンプ付きの表面に対して位置決めし、加熱してアンダーフィル材料をフリップ・チップに接着させながらフリップ・チップ上に押圧する。次に、支持層が除去され得る。別の実施形態では、パタン化したアンダーフィル・フィルムとフリップ・チップとの間の領域を圧送して空気を除去した後、該アンダーフィル材料をフリップ・チップと共に加熱して選択的なアンダーフィルをフリップ・チップに接着させる。
アンダーフィル材料は、例えば、フリップ・チップの活性表面から、接続バンプ高さの名目上２０％〜６０％の厚さで延在しており、アンダーフィル材料が電気基板上のはんだマスクと結合して応力除去層の提供を可能にする。この応力除去層は水分浸透障壁として機能するとともに該水分浸透障壁を含む。一般に、アンダーフィル材料は接続バンプの側面領域の少なくとも一部分に塗布される。
アンダーフィル材料はｂステージング（ｂ−ｓｔａｇｉｎｇ）とも呼ばれる工程で熱処理される。アンダーフィル材料を加熱して該アンダーフィル材料をはんだバンプの周囲に流す。熱処理の温度及び時間並びにアンダーフィル材料の粘度は、該アンダーフィル材料がバンプ周囲に十分に流れるように選択され得る。アンダーフィル材料を所定温度まで加熱し、残存する溶媒を排出して材料を固化させると、弱い架橋が可能となる。エポキシ及びその他のポリマー材料をベースにしたアンダーフィル材料は典型的にはアンダーフィル材料ステージング温度まで加熱されて、アンダーフィル材料がもはや粘性でなくなるように該アンダーフィル材料を乾燥させる。アンダーフィル材料は乾燥され得、未硬化のままであり得るか、又は加熱工程後に部分的に硬化され得る。アンダーフィル材料ステージング温度は、例えば、８０℃〜１５０℃であり得る。多くの場合、この熱処理工程は空気、窒素、又は真空などの制御された環境下で行われる。ステージング温度は典型的には３０分〜２時間以上維持される。
一実施形態では、ブロック３３０で示されるように、フラックス層をフリップ・チップに塗布する。フラックス層は接続バンプの少なくとも上部部分に塗布される。フラックス層は、例えば、ステンシル、形体を有するスクリーン、又はパタン化したマスクを用いて塗布され得る。フラックス層はステンシル、スクリーン、又はパタン化したマスクを通してフラックス材料を注入し、それを乾燥させることによって接続バンプに塗布され得る。これに代えて、フラックス層はフリップ・チップの活性側又は電気基板の選択領域に噴霧することによって塗布することができる。これに代えて、フラックス層はフラックス槽又はフラックス溶液にバンプ・フリップ・チップを浸漬し、それを乾燥させることによって塗布され得る。
代替的な工程では、フラックスの層が電気基板の上に塗布され得る。フラックスは、例えば、アンダーフィルとはんだマスクとの間の接着結合の一部となるフラックス・アンダーフィルであり得るか、又ははんだ付けを強化するとともにアンダーフィル材料とはんだマスクとの間の結合に干渉しない無溶媒の無洗浄フラックスであり得る。フラックス層は、注入、ピン・トランスファー、ステンシル印刷、吹付け、又はその他任意の適切な塗布技術などの塗布方法を用いて電気基板上に塗布され得る。組み立て工程中、一旦フラックス塗布工程が完了すると、予め塗布されたアンダーフィル材料を有するバンプ・フリップ・チップは電気基板上のフラックス層の上に配置される。次に、このアセンブリを加熱して接続バンプと電気基板との間に結合が達成される。
フラックス層は、例えば、フラックス・アンダーフィル、又はアンダーフィル材料とはんだマスクとの間の結合の形成に干渉しないであろう特性を有するフラックスを含み得る。フラックスはフラックス・アンダーフィル材料が使用される場合などにアンダーフィル材料に含まれ得る。例えば、「無溶媒」はんだフラックスのリフロー中では、揮発性化合物は放出されないであろう。フラックス・アンダーフィルの例には、Ｄｅｘｔｅｒ ＦＦ ２２００又はＬｏｃｔｉｔｅ ３５９４が含まれる。エポキシ製のフリップ・チップ・フラックスの一例には、インジウム社（Ｉｎｄｉｕｍ Ｃｏｒｐｏｒａｔｉｏｎ）［米国ニューヨーク州クリントン（Ｃｌｉｎｔｏｎ）所在］製造のＰＫ−００１がある。これに代えて、このフラックス層はアンダーフィル材料を塗布する前に塗布されてもよい。
例えば、無酸化の貴金属バンプのようなはんだフラックスを必要としない接続バンプ及び電気基板上のパッドとして金属を選択する場合には、フラックスは完全に省略され得る。別の例において、電気基板パッドに熱音響的に結合されたバンプについては、フラックスは省略され得る。
ブロック３４０に示されるように、フリップ・チップは電気基板上に位置決めされる。より薄いアンダーフィル材料によって、より汚れのないバンプが得られ、バンプ・フリップ・チップがロボットで位置決めされるときに視覚認識が改善され得る。電気基板は、該電気基板上に配設されたはんだマスクの厚い層を含む。バンプは部分的にははんだマスクの対応する穴にバンプを位置決めすることによって設置段階中に所望の位置に保持される。
はんだマスクを一回又は複数回の印刷処理で電気基板に塗布して、例えば電気基板のトレースの上で２５μｍ〜６５μｍ以上の厚さの範囲であり得る所望のはんだマスクの厚さが達成され得る。別の例では、はんだマスクは接続バンプの高さの名目上４０％〜８０％の厚さを含む。所望のはんだマスクの厚さは、アンダーフィル材料の厚さ及びフロー特性と関連して決定され得る。アンダーフィル材料及びはんだマスクの厚さの合計は、例えば、最初のバンプ高さを超え得る。設置中に熱及び圧力を加えるのに伴って厚さの合計がバンプ高さを超えると、アンダーフィル高さの許容度及びバンプ・フリップ・チップのエッジ周囲に過剰なアンダーフィル材料でフィレットを形成する能力が低減される。別の実施形態では、アンダーフィル材料及びはんだマスクの厚さの合計は最初のバンプ高さ以下に等しい。熱及び圧力を加えれば、連続的なボイド・フリーの結合が、フィレットの大きさが抑えられた状態にて得られる。
電気基板は、フリップ・チップを取り付けてフリップ・チップ・アセンブリを形成することが可能なプリント配線基板又は任意の基板であり得る。電気基板は、例えば、プリント回路基板、難燃性ガラス繊維基板、有機回路基板、マザーボード、セラミック基板、ハイブリッド回路基板、集積回路パッケージ、ポリイミド・テープ、フレックス回路、高密度相互接続基板、又は電子モジュールであり得る。
ブロック３５０に示されるように、フリップ・チップを加熱して該フリップ・チップを電気的に電気基板に接続する。フリップ・チップがバンプ・フリップ・チップのリフロー温度以上に加熱され、該フリップ・チップが電気的かつ機械的に電気基板に接続され得る。フリップ・チップ及び電気基板は、例えば、対流オーブンを用いるか、又はコンベヤ・ベルトを備えた強制通風炉にそれらを通すことによって加熱され得る。リフロー温度は、はんだバンプ又ははんだボールの共融温度を超過しており、それにより接続バンプを溶融させ得るか、又は電気基板上のパッドに冶金学的に結合させ得る。例えば２０秒〜２分間以上のドウェル時間の後、その熱源が除去され得、フリップ・チップ・アセンブリが室温まで冷却される。鉛−スズはんだバンプについては、リフロー温度は、例えば１８３℃〜２２０℃であり得る。鉛フリーのバンプ又は鉛含有量が低いバンプについては、リフロー温度は、例えば、２２０℃〜２５０℃であり得る。インジウム又はその他の材料に基づく低温はんだを使用する場合、リフロー温度は１６０℃以下に広がり得る。
アンダーフィル層の厚さは、バンプ・フリップ・チップ上に堆積されるアンダーフィル材料の堆積が流れてはんだマスク、はんだマスクのその他の開口部、及び周辺のフィレット中の空洞を充填するにつれて変化し得る。はんだマスクは、例えば、バンプ・フリップ・チップ上の接続バンプの最初の高さの名目上４０％〜８０％の厚みを有し得る。はんだマスクはアンダーフィル材料の薄層と協働してボイド・フリーのダイ接着を提供する。はんだマスク材料は、アンダーフィル材料に対する接着性が良好で、かつ熱膨張の不適合が最小でフリップ・チップ・アセンブリに応力除去を提供すべきである。
リフロー温度もアンダーフィル材料を接続バンプの側面領域周囲に流すことを可能にする。アンダーフィル材料及びはんだマスクは結合してフリップ・チップと電気基板との間に強力な機械的接着を提供する。アンダーフィル材料及びはんだマスクは結合して、フリップ・チップが電気基板に電気的に接続されるときに応力除去層を形成する。さらに加熱サイクルを加えて、アンダーフィル材料がさらに硬化され、かつ該アンダーフィル材料とはんだマスクとの間の接着結合が向上され得る。
バンプ・フリップ・チップに塗布される過剰なアンダーフィル材料は、バンプ・フリップ・チップと電気基板との間の領域から流れ出て、バンプ・フリップ・チップの側面の周囲で、制御されたフィレットを形成し得る。アンダーフィル材料の厚みとはんだマスクの厚みとを合わせたものが協働して、所望のアンダーフィル材料の過剰な体積及び所望のフィレットを提供する。
続いて、封入剤又はその他の適切な保護材料でフリップ・チップ・アセンブリを封入する。いくつかの実施形態では、硬化後工程が組み入れられる。アンダーフィル材料は、例えば、約１５〜３０分間、１００℃〜１５０℃のアンダーフィル材料硬化後温度まで加熱され得る。
図４は本発明に従う一実施形態のアンダーフィル塗布ウエハを有するバンプ付き半導体ウエハを４００で示している。アンダーフィル塗布ウエハを有するバンプ付き半導体４００は、バンプ付きダイ４６２のアレイを有する半導体ウエハ４６０を含む。バンプ付きダイ４６２は半導体ウエハ４６０の活性表面４１２の上に一連のトレース及びパッド４１４を含む。各バンプ付きダイ４６２は半導体ウエハ４６０の活性表面４１２から延在する複数の接続バンプ４２０を含む。接続バンプ４２０は半導体ウエハ４６０の活性表面４１２上に少なくとも一つのはんだバンプ又は少なくとも一つのはんだボールを含む。このはんだボール又ははんだバンプは典型的には、現在当該分野で知られているような、金属堆積、金属電気めっき、はんだボール搭載、はんだペーストのステンシル印刷、又はその他のバンプ形成工程によって形成される。
アンダーフィル材料４３０は半導体ウエハ４６０の活性表面４１２上に配設される。アンダーフィル材料４３０は、例えば、半導体ウエハ４６０の活性表面４１２から、接続バンプの高さの約６０％未満の厚さで延在する。一例では、アンダーフィル材料４３０の厚さはバンプの高さの２０％以上である。アンダーフィル材料は接続バンプ４２０の側面領域４２２の一部分に塗布され得る。アンダーフィル材料を加熱して接続バンプ４２０周囲にアンダーフィル材料が流され得る。
フラックス層４２４は接続バンプ４２０の上部に配設され得る。フラックス層４２４はバンプの上部に制限され得る。これに代えて、フラックス層４２４は接続バンプ４２０及びアンダーフィル材料４３０の上部にわたって吹き付けられ得る。さらに別の実施形態では、フラックスはアンダーフィル材料４３０内に含まれ得る。フラックス層４２４は、アンダーフィル材料４３０の塗布の前又は後で塗布され得る。バンプ・フリップ・チップ４１０はダイシング後に半導体ウエハ４６０から引き出され得る。
図５は本発明の一実施形態に従うアンダーフィル塗布ウエハ工程のフロー図を５００で示している。アンダーフィル塗布ウエハ工程５００は、バンプ付き半導体ウエハにアンダーフィル材料を塗布する工程を含む。
ブロック５１０に示されるように、バンプ付き半導体が提供される。このバンプ付き半導体ウエハは活性表面及び該活性表面から延在する複数の接続バンプを含む。この接続バンプは典型的にははんだバンプ又ははんだボールを含む。
ブロック５２０に示されるように、アンダーフィル材料を半導体ウエハの活性表面及び接続バンプの側面領域の一部分に塗布する。一例では、アンダーフィル材料は活性表面から名目上接続バンプ高さの６０％未満の厚さまで延在する。別の例では、アンダーフィル材料は活性表面から接続バンプ高さの名目上２０％〜６０％未満の厚さまで延在する。
アンダーフィル材料は、例えば、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、ポリマー材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填ポリマー材料、フラックス・アンダーフィル、又は、適切なアンダーフィル化合物を含み得る。アンダーフィル材料は、例えば、該アンダーフィル材料が注入されるスクリーン、ステンシル、又はパタン化したマスクを用いて塗布され得る。アンダーフィル材料を塗布するためにスキージーが使用され得る。バンプの上部からアンダーフィル材料を除去するためにスキージー又はその他の拭い取り器具が使用され得る。アンダーフィル材料は半導体ウエハを乾燥温度まで加熱することによって、又は真空又はそれ以外の場合には制御された環境においてアンダーフィル材料から溶媒を蒸散させることによって乾燥され得る。
これに代えて、アンダーフィル材料はパタン化したアンダーフィル・フィルムをバンプ付き半導体ウエハと位置合わせすることによって塗布され得る。パタン化したアンダーフィル・フィルムは多くの場合、複数の接続バンプに対応するアンダーフィル材料において支持層、該支持層上に配設されたアンダーフィル材料、及び少なくとも一つの開放された形体を含む。パタン化したアンダーフィル・フィルムは、例えばパタン化したアンダーフィル・フィルム及びバンプ付き半導体ウエハが積層温度になるときにバンプ付き半導体ウエハにパタン化したアンダーフィル・フィルムを押圧することによって、バンプ付き半導体ウエハに積層され得る。典型的な積層温度は、例えば６０℃〜１００℃である。パタン化したアンダーフィル・フィルムはホット・ローラ、プレス機、又は任意の適切なプレス機構を用いて圧縮され得る。これに代えて、パタン化したアンダーフィル・フィルムは、パタン化したアンダーフィル・フィルムとバンプ付き半導体ウエハとの間の領域を圧送して取り込まれた空気を除去し、かつバンプ付き半導体ウエハに対してパタン化したアンダーフィル・フィルムを確実に保持し、かつパタン化したアンダーフィル・フィルム及びバンプ付き半導体ウエハを積層温度まで加熱することによって積層され得る。バンプ付き半導体ウエハ及びパタン化したアンダーフィル・フィルムを一般に６０℃〜１００℃の積層温度まで加熱する。支持層をパタン化したアンダーフィル・フィルムから除去すると、アンダーフィル材料層が積層された状態にてバンプ付き半導体ウエハに残る。支持層はアンダーフィル材料及びバンプ付き半導体ウエハからそれを剥離又は分離することによって除去され得る。
ブロック５３０に示されるように、フラックス層は多くの場合、接続バンプに塗布される。フラックス層は接続バンプの少なくとも上部部分に塗布され得る。本発明の一実施形態では、スクリーン、ステンシル、又はパタン化したマスクを用いてフラックス層をバンプの上部に塗布する。これに代えて、フラックスはバンプ及びウエハの上に吹き付けられ得る。別の実施形態では、フラックスは半導体ウエハをフラックス溶液に浸漬し、次にフラックス溶液を乾燥させてフラックスの薄層をはんだバンプ又ははんだボールの上に残すことによって塗布される。さらに別の実施形態では、フラックスはアンダーフィル材料内に含まれる。図示されるように、フラックス層はアンダーフィル材料を塗布後に塗布され得る。これに代えて、フラックス層はアンダーフィルの塗布の前に塗布され得る。フラックス層は図示されるようにアンダーフィル材料を塗布後に塗布され得る。これに代えて、フラックス層はアンダーフィル材料を塗布する前に塗布され得る。
ブロック５４０に示されるように、アンダーフィル材料を有する半導体ウエハを加熱して接続バンプの周囲に該アンダーフィル材料を流す。アンダーフィル材料はアンダーフィル材料ステージング温度以上に加熱され得る。このステージング温度は残存する溶媒をアンダーフィル材料内から排出かつ蒸散させるように選択される。アンダーフィル材料は、例えば、該アンダーフィル材料がもはや粘性でなくなるか、又は所望のレベルの粘着性を有するまで乾燥され得る。この加熱処理中、アンダーフィルは部分的に架橋又は部分的に硬化され得る。
アンダーフィル材料ステージング温度は典型的には８０℃〜１５０℃である。乾燥時間は２分〜２０分以上であり得る。この工程中にアンダーフィル材料は部分的に硬化し得る。通常アンダーフィル材料は軟化して流れて、バンプの側面領域の良好な接着性及び被覆性を提供する。典型的にはステージング・サイクルを用いる場合、このサイクルは空気、窒素、又はその他の制御された環境において最高１５０℃以上で１０分〜２時間を超える。
ブロック５５０に示されるように、アンダーフィル材料を有する半導体ウエハをダイシングする。ウエハをダイシングするために半導体産業で利用可能なダイシング・ソー又は同様の機器を用いて半導体ウエハをダイシングして、個々のバンプ・フリップ・チップが形成される。ダイシングは典型的には、半導体ウエハを接着性の支持材料に接着し、次にバンプ付きダイ間のスクライブ・ラインに沿ってウエハを切断することによって達成される。次に、バンプ付きダイは、除去され、かつテープ又はリール上に、ワッフル・パック内に、又は保管及び出荷用のその他の適切な媒体内に設置され得る。フリップ・チップはフリップ・チップ・アセンブリのプリント配線基板及びその他の電気基板への取り付けに適したバンプ及び薄いアンダーフィル材料を有する。
ダイシングは典型的にはバンプ付け及びアンダーフィル塗布ウエハの塗布後に行われるが、該ダイシングはアンダーフィル材料の塗布前、例えば、フラックス層の塗布前に行うことも可能である。
本願明細書に開示した本発明の実施形態は現行では好ましいが、種々の変更及び変形が本発明の精神及び範囲から逸脱せずに行われ得る。本発明の範囲は添付の特許請求の範囲に記載され、同等物の意味及び範囲内に入るすべての変形はそこに包含されることが意図される。
本発明の一実施形態に従うバンプ・フリップ・チップを示す断面図である。 本発明の一実施形態に従う、取り付け前のバンプ・フリップ・チップ及びはんだマスクを有する電気基板を示す断面図である。 本発明の一実施形態に従う、取り付け後のバンプ・フリップ・チップ及びはんだマスクを有する電気基板を示す断面図である。 本発明の一実施形態に従う、電気基板へのフリップ・チップの取り付け方法を示すフロー図である。 本発明の一実施形態に従うアンダーフィル塗布ウエハを有するバンプ付き半導体ウエハを示す図である。 本発明の一実施形態に従うアンダーフィル塗布ウエハ工程を示すフロー図である。

Claims (4)

  1. 電気基板にフリップ・チップを取り付ける方法であって、
    活性表面と、前記活性表面から延在し、かつ各々が側面領域を含む複数の接続バンプと、を備えたバンプ・フリップ・チップを提供する工程と、
    前記フリップ・チップの活性表面及び前記接続バンプの側面領域の一部分にアンダーフィル材料層を塗布する工程と、
    前記電気基板上に前記フリップ・チップを位置決めする工程と、前記電気基板は該電気基板上に配設されたはんだマスクの層を含むことと、
    前記フリップ・チップを加熱して前記電気基板に該フリップ・チップを電気的に接続する工程と、前記アンダーフィル材料及び前記はんだマスクが結合して前記フリップ・チップが前記電気基板に電気的に接続されるときに応力除去層を形成することと、から成る方法。
  2. 前記アンダーフィル材料は前記接続バンプの側面領域に塗布され、かつ前記アンダーフィル材料は前記フリップ・チップの活性表面から前記接続バンプ高さの名目上２０％〜６０％の厚さで延在する請求項１に記載の方法。
  3. フリップ・チップ・アセンブリであって、
    活性表面と、前記活性表面から延在する複数の接続バンプと、を含むバンプ・フリップ・チップと、
    前記フリップ・チップの活性表面及び前記接続バンプの側面領域の一部分に配設されたアンダーフィル材料の層と、
    電気基板上に配設されたはんだマスクの層とからなり、
    前記アンダーフィル材料及びはんだマスクが結合して前記フリップ・チップが前記電気基板に電気的に接続されるときに応力除去層を形成するフリップ・チップ・アセンブリ。
  4. アンダーフィル塗布ウエハ工程であって、
    活性表面と、前記活性表面から延在する複数の接続バンプと、を備えたバンプ付き半導体ウエハを提供する工程と、
    前記半導体ウエハの活性表面及び前記接続バンプの側面領域の一部分にアンダーフィル材料を塗布する工程と、前記アンダーフィル材料は前記活性表面から前記接続バンプ高さの名目上２０％〜６０％の厚さにて延在することと、
    前記アンダーフィル材料を加熱して前記接続バンプの周囲に前記アンダーフィル材料を流す工程と、
    からなる方法。
JP2006507512A 2003-03-28 2004-03-24 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法 Expired - Lifetime JP4703556B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/402,631 2003-03-28
US10/402,631 US6774497B1 (en) 2003-03-28 2003-03-28 Flip-chip assembly with thin underfill and thick solder mask
PCT/US2004/008939 WO2004086845A2 (en) 2003-03-28 2004-03-24 Flip-chip assembley with thin underfill and thick solder mask

Publications (3)

Publication Number Publication Date
JP2006521703A true JP2006521703A (ja) 2006-09-21
JP2006521703A5 JP2006521703A5 (ja) 2007-05-17
JP4703556B2 JP4703556B2 (ja) 2011-06-15

Family

ID=32825058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507512A Expired - Lifetime JP4703556B2 (ja) 2003-03-28 2004-03-24 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法

Country Status (6)

Country Link
US (1) US6774497B1 (ja)
JP (1) JP4703556B2 (ja)
KR (1) KR101010159B1 (ja)
MY (1) MY136290A (ja)
TW (1) TWI340442B (ja)
WO (1) WO2004086845A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130162A (ja) * 2007-11-26 2009-06-11 Panasonic Corp 電子部品の接合方法及び接合構造体
KR101550412B1 (ko) 2014-08-13 2015-09-09 한국생산기술연구원 범프형성방법
US11646155B2 (en) 2020-01-29 2023-05-09 Murata Manufacturing Co., Ltd. Electrode-equipped passive component and collective body of electrode-equipped passive components

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138413B2 (en) 2006-04-13 2012-03-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US20090111206A1 (en) 1999-03-30 2009-04-30 Daniel Luch Collector grid, electrode structures and interrconnect structures for photovoltaic arrays and methods of manufacture
US8222513B2 (en) 2006-04-13 2012-07-17 Daniel Luch Collector grid, electrode structures and interconnect structures for photovoltaic arrays and methods of manufacture
US7507903B2 (en) 1999-03-30 2009-03-24 Daniel Luch Substrate and collector grid structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US8664030B2 (en) 1999-03-30 2014-03-04 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8198696B2 (en) 2000-02-04 2012-06-12 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
TWI236105B (en) * 2003-10-24 2005-07-11 Advanced Semiconductor Eng Manufacturing method for ball grid array package
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8674500B2 (en) 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US20070105277A1 (en) * 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
KR101237172B1 (ko) * 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7901983B2 (en) * 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US20080290509A1 (en) * 2003-12-02 2008-11-27 United Test And Assembly Center Chip Scale Package and Method of Assembling the Same
CN100446205C (zh) * 2004-03-29 2008-12-24 日本电气株式会社 半导体装置和其制造方法
US7244634B2 (en) 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
US20050224951A1 (en) * 2004-03-31 2005-10-13 Daewoong Suh Jet-dispensed stress relief layer in contact arrays, and processes of making same
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US20060157534A1 (en) * 2004-08-06 2006-07-20 Tessera, Inc. Components with solder masks
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US7732229B2 (en) * 2004-09-18 2010-06-08 Nanosolar, Inc. Formation of solar cells with conductive barrier layers and foil substrates
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US20060099790A1 (en) * 2004-10-26 2006-05-11 Cheng-Yuan Lin Method of implanting at least one solder bump on a printed circuit board
US8927315B1 (en) 2005-01-20 2015-01-06 Aeris Capital Sustainable Ip Ltd. High-throughput assembly of series interconnected solar cells
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US20060255476A1 (en) * 2005-05-16 2006-11-16 Kuhlman Frederick F Electronic assembly with controlled solder joint thickness
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US7371673B2 (en) * 2005-05-17 2008-05-13 Texas Instruments Incorporated Method and apparatus for attaching an IC package to a PCB assembly
JPWO2006134891A1 (ja) * 2005-06-16 2009-01-08 千住金属工業株式会社 モジュール基板のはんだ付け方法
US20070026575A1 (en) * 2005-06-24 2007-02-01 Subramanian Sankara J No flow underfill device and method
US20070149001A1 (en) * 2005-12-22 2007-06-28 Uka Harshad K Flexible circuit
US20070238222A1 (en) 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
US8729385B2 (en) 2006-04-13 2014-05-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9236512B2 (en) 2006-04-13 2016-01-12 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8884155B2 (en) 2006-04-13 2014-11-11 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9006563B2 (en) 2006-04-13 2015-04-14 Solannex, Inc. Collector grid and interconnect structures for photovoltaic arrays and modules
US8822810B2 (en) 2006-04-13 2014-09-02 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9865758B2 (en) 2006-04-13 2018-01-09 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US20070269930A1 (en) * 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
DE102006059127A1 (de) 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
KR100780694B1 (ko) * 2006-11-29 2007-11-30 주식회사 하이닉스반도체 플립 칩 패키지
KR20090101336A (ko) * 2006-12-08 2009-09-25 헨켈 아게 운트 코. 카게아아 범프 부착 반도체 웨이퍼의 코팅 방법
US20100007018A1 (en) * 2006-12-08 2010-01-14 Derek Wyatt Process for coating a bumped semiconductor wafer
WO2008073432A2 (en) * 2006-12-11 2008-06-19 Fry's Metals, Inc. No flow underfill process, composition, and reflow carrier
US8178392B2 (en) * 2007-05-18 2012-05-15 Stats Chippac Ltd. Electronic system with expansion feature
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
TWI393197B (zh) * 2008-07-16 2013-04-11 Chipmos Technoligies Inc 晶片封裝
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8247243B2 (en) 2009-05-22 2012-08-21 Nanosolar, Inc. Solar cell interconnection
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
KR101692702B1 (ko) 2010-07-01 2017-01-18 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8228682B1 (en) 2010-08-20 2012-07-24 Xilinx, Inc. Electronic assembly with trenches for underfill material
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
TWI527178B (zh) * 2010-12-15 2016-03-21 史達晶片有限公司 在無焊料遮罩的回焊期間的導電凸塊材料的自我局限的半導體裝置和方法
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
TWI536617B (zh) * 2012-02-17 2016-06-01 鴻海精密工業股份有限公司 發光二極體燈條及其製造方法
US9941176B2 (en) * 2012-05-21 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Selective solder bump formation on wafer
WO2013177541A1 (en) * 2012-05-25 2013-11-28 Applied Materials, Inc. Polymer hot-wire chemical vapor deposition in chip scale packaging
US8802556B2 (en) 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US8994191B2 (en) * 2013-01-21 2015-03-31 Advanced Micro Devices (Shanghai) Co. Ltd. Die-die stacking structure and method for making the same
US9673065B2 (en) 2013-07-18 2017-06-06 Texas Instruments Incorporated Semiconductor substrate having stress-absorbing surface layer
CN104347532B (zh) * 2013-07-31 2017-08-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9515006B2 (en) 2013-09-27 2016-12-06 Freescale Semiconductor, Inc. 3D device packaging using through-substrate posts
US9508701B2 (en) 2013-09-27 2016-11-29 Freescale Semiconductor, Inc. 3D device packaging using through-substrate pillars
US9508702B2 (en) 2013-09-27 2016-11-29 Freescale Semiconductor, Inc. 3D device packaging using through-substrate posts
US20180324955A1 (en) * 2015-12-23 2018-11-08 Intel Corporation No-flow adhesive for second and third level interconnects
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
US9978707B1 (en) * 2017-03-23 2018-05-22 Delphi Technologies, Inc. Electrical-device adhesive barrier
US10763131B2 (en) 2017-11-17 2020-09-01 Micron Technology, Inc. Semiconductor device with a multi-layered encapsulant and associated systems, devices, and methods
CN108966522A (zh) * 2018-07-17 2018-12-07 天津瑞爱恩科技有限公司 Qfn芯片焊点加固方法和元件焊点强化方法
CN108901144A (zh) * 2018-07-17 2018-11-27 天津瑞爱恩科技有限公司 增强印刷线路板软硬板组合强度的方法
CN109181406A (zh) * 2018-09-20 2019-01-11 何治伟 一种高催化效率型光固化白色阻焊油墨材料的制备方法
KR102177853B1 (ko) * 2019-05-30 2020-11-11 서울대학교 산학협력단 플렉서블 기판에서의 납땜 방법
US11616027B2 (en) 2019-12-17 2023-03-28 Analog Devices International Unlimited Company Integrated circuit packages to minimize stress on a semiconductor die
KR20210114197A (ko) * 2020-03-10 2021-09-23 엘지이노텍 주식회사 인쇄회로기판
DE102021113721A1 (de) * 2021-05-27 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines trägers, verfahren zur herstellung eines elektrischen bauteils, träger und elektrisches bauelement
CN113923865B (zh) * 2021-09-13 2023-08-22 华为技术有限公司 一种电子组件和电子设备
US11935855B2 (en) * 2021-11-24 2024-03-19 Advanced Semiconductor Engineering, Inc. Electronic package structure and method for manufacturing the same
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242211A (ja) * 1996-12-24 1998-09-11 Nitto Denko Corp 半導体装置の製法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376203B2 (ja) 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
DE1025587T1 (de) 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6265776B1 (en) 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
US6194788B1 (en) 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242211A (ja) * 1996-12-24 1998-09-11 Nitto Denko Corp 半導体装置の製法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130162A (ja) * 2007-11-26 2009-06-11 Panasonic Corp 電子部品の接合方法及び接合構造体
KR101550412B1 (ko) 2014-08-13 2015-09-09 한국생산기술연구원 범프형성방법
US11646155B2 (en) 2020-01-29 2023-05-09 Murata Manufacturing Co., Ltd. Electrode-equipped passive component and collective body of electrode-equipped passive components

Also Published As

Publication number Publication date
WO2004086845A3 (en) 2005-05-19
KR20050118694A (ko) 2005-12-19
MY136290A (en) 2008-09-30
WO2004086845A2 (en) 2004-10-14
JP4703556B2 (ja) 2011-06-15
TW200503222A (en) 2005-01-16
KR101010159B1 (ko) 2011-01-20
TWI340442B (en) 2011-04-11
US6774497B1 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
US6294840B1 (en) Dual-thickness solder mask in integrated circuit package
US6166434A (en) Die clip assembly for semiconductor package
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US7572681B1 (en) Embedded electronic component package
TWI478254B (zh) 引線上凸塊之倒裝晶片互連
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US5659203A (en) Reworkable polymer chip encapsulant
US8076232B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US6773958B1 (en) Integrated assembly-underfill flip chip process
JPH08255965A (ja) マイクロチップモジュール組立体
US20020162679A1 (en) Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP2003264205A (ja) 半導体装置の製造方法
US9391031B2 (en) Method for manufacturing electronic device and electronic device
JP2005502187A (ja) 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル
US20030201544A1 (en) Flip chip package
US6978540B2 (en) Method for pre-applied thermoplastic reinforcement of electronic components
USRE44500E1 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
EP1369919A1 (en) Flip chip package
US20040238925A1 (en) Pre-applied thermoplastic reinforcement for electronic components

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R150 Certificate of patent or registration of utility model

Ref document number: 4703556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term