KR101237172B1 - 범프-온-리드 플립 칩 인터커넥션 - Google Patents

범프-온-리드 플립 칩 인터커넥션 Download PDF

Info

Publication number
KR101237172B1
KR101237172B1 KR1020127005471A KR20127005471A KR101237172B1 KR 101237172 B1 KR101237172 B1 KR 101237172B1 KR 1020127005471 A KR1020127005471 A KR 1020127005471A KR 20127005471 A KR20127005471 A KR 20127005471A KR 101237172 B1 KR101237172 B1 KR 101237172B1
Authority
KR
South Korea
Prior art keywords
interconnect
bump
substrate
die
solder
Prior art date
Application number
KR1020127005471A
Other languages
English (en)
Other versions
KR20120041775A (ko
Inventor
라젠드라 디. 펜드스
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20120041775A publication Critical patent/KR20120041775A/ko
Application granted granted Critical
Publication of KR101237172B1 publication Critical patent/KR101237172B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

플립 칩 인터커넥트는 인터커넥트 범프를 캡처 패드 위로 접합되는 것보다, 리드에 직접 접합함으로써 제작된다. 또한, 플립 칩 패키지는 활성 표면에서 인터커넥트 패드에 부착되는 솔더 범프를 포함하는 다이와, 다이 부착 표면에 있는 전기 전도성 트레이스를 갖는 기판을 포함하며, 이때 상기 접프는 상기 트레이스로 직접 접합된다. 일부 실시예에서, 인터커넥션이 솔더 마스크를 이용하지 않고 형성된다. 일부 바업에서는 , 경화성 부착제가 다이 위에 존재하는 범프나 기판 위에 존재하는 트레이스 위로 배포되며, 상기 부착제는 접합 공정 동안 부분 경화되고, 상기 부분 경화된 부착제는 융용된 솔더를, 리플로우 공정 동안, 제한하는 기능을 수행한다.

Description

범프-온-리드 플립 칩 인터커넥션{BUMP-ON-LEAD FLIP CHIP INTERCONNECTION}
본 출원은 U.S. 가출원 No. 60/518864 "Bump-on-lead flip chip interconnection"(2003년 11월 10일)으로부터 우선권을 주장하며, 본 출원은 U.S. 가출원 No. 60/533918 "Bump-on-lead flip chip interconnection"(2003년12월 31일)으로부터 우선권을 주장한다. 전술한 가출원이 본원에서 참고로 인용된다.
본 발명은 반도체 패키지에 관한 것이며, 특히 플립 칩 인터커넥션에 관한 것이다.
플립 칩 패키지는 패키지 기판 위에 구축된 반도체 다이를 포함하고, 이때 상기 반도체 다이의 활성 측(active side)이 상기 기판에 대면한다. 기존 기술 방식으로, 범프가 반도체 다이 상의 인터커넥션 패드의 어레이에 부착되고, 상기 범프가 이에 대응하는 기판 상의 인터커넥션 패드의 어레이에 본딩(bonding)됨으로써, 기판의 회로와 반도체 다이의 회로 간 인터커넥션이 이뤄진다.
집적 회로상의 전자 특징부의 영역 밀집도는 급격하게 증가하고 있고, 회로 특징부의 더 큰 밀집도를 갖는 칩은 또한 패키지 기판과의 인터커넥션을 위한 사이트(site)의 더 큰 밀집도를 갖는다.
패키지는 사용되는 장치의 아래에 위치하는 회로, 가령 인쇄된 회로 보드(가령, "마더 보드")에 연결되는데, 이때 패키지와 아래 놓인 회로 사이의 제 2 레벨 인터커넥트(가령, 핀)를 통해 연결된다. 제 2 레벨 인터커넥트는 플립 칩 인터커넥트보다 더 큰 피치를 갖고, 따라서 기판 위의 라우팅(routing)은 종래 방식으로 "팬 아웃(fan out)"한다. 명확한 기술의 진보가 바람직한 라인과 공간의 구축을 가능하게 한다. 그러나 종래 방식의 배치에서, 어레이의 더 많은 내부 캡처 패드(capture pad)로부터 탈출할 수 있기보다 인접 패드들 간의 공간은 트레이스(trace)의 수를 제한하고, 다이 아래에 위치하는 상기 캡처 패드들 간의 라우팅이 팬 아웃하고, 패키지의 외부 핀은 종래의 방식으로 패키지 기판의 다중 금속 층 위에 형성된다. 복잡한 인터커넥트 어레이의 경우에 있어서, 다중 층을 갖는 기판은 다이 패드와 패키지상의 제 2 레벨 인터커넥트 간의 라우팅을 지닐 필요가 있다.
다층 기판은 비경제적이며, 종래의 플립 칩은 패키지 비용의 반 이상에 해당(어떤 경우에는 60%)하는 기판을 홀로 구축하는 것이 통상적이다. 다중 층 기판의 고 비용은 주류 제품에 대해 플립 칩 기술의 발전을 제한하는 요인이 되어 왔다.
종래의 플립 칩이 탈출 라우팅 패턴을 구축하는 방식에서, 추가적인 전기 기생(electrical parasitics)이 발생된다. 왜냐하면, 상기 라우팅이 신호 전송 경로에서 와이어링 층(wiring layer) 사이의 차폐되지 않은 와이어링과 비아의 짧은 연결을 포함하기 때문이다. 전기 기생은 패키지 성능을 제한함에 명백하다.
패드 위에 연결하는 것보다 리드(lead) 상으로 직접 인터커넥트 범프를 연결함으로써, 본 발명에 따르는 플립 칩 인터커넥트가 도출된다. 본 발명에 의해 더 효율적인 트레이스의 라우팅이 기판 위에 제공된다. 특히, 신호 라우팅이 기판의 단일 금속 층에서 전부 형성될 수 있다. 이에 따라 기판의 층의 개수가 감소하고, 단일 층에서 단일 트레이스를 형성하는 것에 의해, 기판이 충족해야 하는 비아, 라인, 공간 설계 룰의 일부가 완화될 수 있다. 기판을 이렇게 단순화하는 것은 플립 칩 패키지의 총 비용을 감소시키는 데 큰 역할을 한다. 범프-온-리드(bump-on-lead) 구조도 역시 기판 설계에서의 이러한 특징부(가령 비아와 "스터브(stub)")의 제거를 도우며, 신호 전송에 대해, 마이크로스트립에 의해 제어되는 임피던스 전기 환경이 가능해지고, 이에 따라 성능이 크게 향상된다.
본 발명의 하나의 태양에서, 다이 상의 인터커넥트 패드에 부착되며, 기판 위의 대응하는 트레이스와 짝지워지는 솔더 범프(solder bump)를 갖는 플립 칩 인터커넥션을 특징으로 할 수 있다.
본 발명의 또 다른 태양에서, 인터커넥트 패드에 부착되는 솔더 범프가 있는 활성 표면을 갖는 다이와, 전기 전도성 트레이스가 있는 다이 부착 표면을 갖는 기판을 포함하는 플립 칩 패키지를 특징으로 할 수 있으며, 여기서 범프가 트레이스와 직접 짝지워질 수 있다.
본 발명의 방법에 따라서, 일반적으로 범프-온-리드 인터커넥션은 공정상의 재-융용 단계 동안 융용된 솔더를 가두기 위한 솔더 마스크를 이용하지 않고 형성된다. 솔더 마스크를 사용하지 않는 것이 더 바람직한 인터커넥션 기하학적 요소를 허용한다.
일부 실시예에서, 기판은 리드 상의 인터커넥트 사이트 위에 놓이는 오프닝을 갖는 솔더 마스크를 추가로 제공받을 수도 있다. 일부 실시예에서, 기판에서, 솔더 페이스트가 인터커넥트 사이트의 리드 위에 제공된다.
본 발명의 또 다른 태양에서, 다이 부착 표면에 형성된 트레이스를 갖는 기판과, 활성 표면에 인터커넥트 패드에 부착된 범프를 갖는 다이를 제공하는 단계, 그리고 기판과 다이를 지지하는 단계, 경화 가능한 부착제를, 기판에(적어도 트레이스 상의 인터커넥션 사이트를 덮도록) 또는 다이의 활성 면에(적어도 범프를 덮도록) 분사하는 단계, 활성 면을 갖는 다이를 기판의 다이 부착 표면을 향하도록 배치하는 단계, 다이와 기판을 정렬하고 범프가 기판 위의 대응하는 트레이스에 접촉하도록 하나를 다른 한쪽으로 이동시키는 단계, 범프와 이에 대응하는 트레이스 사이에서의 부착제를 이동시키기 충분하도록, 범프를 이에 대응하는 트레이스 위에 놓고 힘을 가하는 단계, 상기 부착제를 부분적으로 경화시키는 단계, 그 후 솔더를 융용하고 재-응고시키는 단계, 범프와 트레이스 간의 제철 인터커넥션(metallurgical interconnection)을 형성하는 단계를 포함하는 플립 칩 인터커넥션이 형성되는 방법이 제공된다.
본 발명의 또 다른 태양에서, 기판의 다이 부착 표면에 형성된 트레이스를 지니고, 리드 상의 인터커넥트 사이트 위로 놓일 오프닝을 갖는 솔더 마스크를 갖는 기판을 제공하고, 활성 표면에서 인터커넥트 패드에 부착되는 범프를 갖는 다이를 제공하는 단계, 상기 기판과 상기 다이를 지지하는 단계, 다이의 활성 면을 상기 기판의 다이 부착 표면을 향하도록 배치하고, 상기 다이와 상기 기판을 정렬하여, 상기 범프가 기판 위의 대응하는 트레이스에 접촉하도록 다이나 기판 중 하나를 다른 한쪽으로 이동시키는 단계, 그리고 상기 범프와 상기 트레이스 사이에 인터커넥션을 형성하기 위해 범프를 융용하고, 재-응고하는 단계를 포함하는 플립 칩 인터커넥션을 형성하기 위한 방법이 제공된다.
일부 실시예에서 상기 솔더 범프는 연성 솔더 부분을 포함하고, 융용 및 응고 단계에서 리드 위에 인터커넥션을 형성하기 위해, 상기 범프를 융용한다. 일부 실시예에서, 상기 기판은 리드 위의 솔더 페이스트와 함께 제공되며, 상기 다이와 상기 기판을 서로쪽으로 이동시키는 단계에서, 리드 위의 솔더와 범프 간의 접촉이 발생하고, 융용 및 응고 단계에서, 인터커넥션을 형성하기 위해 리드 위의 솔더를 융용시킨다.
본 발명의 또 다른 태양에서, 기판의 다이 부착 표면에서 형성된 트레이스를 지니고 리드 위에 위치하는 인터커넥트 사이트 위에 존재하는 오프닝을 갖는 솔더 마스크를 지니고 상기 인터커넥트 사이트에서 리드 위에 존재하는 솔더 페이스트를 지니는 기판과, 활성 표면에서 인터커넥트 패드에 부착된 범프를 갖는 다이를 제공하는 단계, 상기 기판과 상기 다이를 지지하는 단계, 활성 면을 갖는 다이를 상기 기판의 다이 부착 표면 쪽으로 배치하고, 상기 다이와 상기 기판을 정렬하여, 상기 범프가 상기 기판 위의 대응하는 인터커넥트 사이트에서 가용성 인터커넥트 매체에 접촉하도록 다이나 기판 중 하나를 다른 한쪽으로 이동시키는 단계, 그리고 상기 범프와 상기 트레이스 사이에 인터커넥션을 형성하기 위해 범프를 융용하고, 재-응고하는 단계를 포함하는 플립 칩 인터커넥션을 형성하는 방법이 제공된다.
도 1은 도 2의 화살표(1-1´)에 의해 지시되는, 패키지 기판 표면의 평면에 평행인 단면도로서, 종래의 범프-온-캡처 패드 플립 칩 인터커넥션을 도시한다.
도 2는 도 1의 화살표(2-2´)에 의해 지시되는, 패키지 기판 표면의 평면에 수직인 단면도로서, 종래의 범프-온-캡처 패드 플립 칩 인터커넥션을 도시한다.
도 3은 패키지 기판 표면의 평면에 수직인 단면도로서, 또 다른 종래의 범프-온 캡처 패드 플립 칩 인터커넥션을 도시한다.
도 4는 패키지 기판 표면의 평면에 수평인 단면도로서, 본 발명을 따르는 범프-온-리드 플립 칩 인터커넥션을 도시한다.
도 5는 도 4의 화살표(6-6´)에 의해 지시되는, 패키지 기판 표면의 평면에 수직인 단면도로서, 도 4에서 나타낸 본 발명에 따르는 범프-온-리드 플립 칩 인터커넥션을 도시한다.
도 6은 패키지 기판 표면의 평면에 수평인 단면도로서, 본 발명을 따르는 또 다른 범프-온-리드 플립 칩 인터커넥션을 도시한다.
도 7은 도 6의 화살표(7-7´)에 의해 지시되는, 패키지 기판 표면의 평면에 수직인 단면도로서, 도 6에서 나타낸 본 발명에 따르는 범프-온-리드 플립 칩 인터커넥션을 도시한다.
도 8 및 도 9는 패키지 기판 표면의 평면에 수평인 단면도로서, 본 발명에 따르는 또 다른 범프-온-리드 플립 칩 인터커넥션의 각각의 부분을 도시한다.
도 10A - 도 10C는 본 발명에 따르는 플립 칩인터커넥션을 제작하기 위한 공정의 단계들을 도시한 도면이다.
도 11A - 도 11D는 본 발명에 따르는 플립 칩 인터커넥션을 제작하는 공정의 단계를 도시한 도면이다.
도 12는 본 발명에 따르는 플립 칩 인터커넥션을 제작하는 공정에 대한 압력 및 온도 스케줄을 도시한 도면이다.
도 13은 혼합 범프를 갖는 본 발명에 따르는 범프-온-리드 플립 칩 인터커넥션을 도시한 도면이다.
본 발명은 여러 다른 대안 실시예를 도시하고 있는 도면을 참조하여 더 상세히 설명될 것이다.
종래의 플립 칩 인터커넥션은 범프(종래 기술에서는 솔더 범프)를, 이에 대응하는 캡처 패드(capture pad)의 짝 표면으로 접합하기 위한 융용 공정을 이용하여 제작되며 이는 "범프-온-캡처 패드(BOC: Bump-On-Capture pad)" 인터커넥트라고 일컬어진다. BOC 설계에 있어서 두 개의 특징이 명백히 드러나는데, 첫째로, 비교적 큰 캡처 패드가 다이 상에 위치한 범프와 짝을 이루기 위해 필요하며, 둘째로는 통상적으로 "솔더 마스크"라고 일컬어지는 절연 물질이 인터커넥션 공정 동안 솔더 액을 가두기 위해 사용된다. 상기 솔더 마스크 오프닝은 캡처 패드에서의 융용된 솔더의 외곽선을 정의할 수 있다(SMD: solder mask defined). 또는 솔더 외곽선이 마스크 오프닝에 의해 정의되지 않을 수도 있다(NSMD: non-solder mask defined). 후자의 경우가 도 1에서 도시되고, 아래에서 자세히 설명되겠다. 솔더 마스크 오프닝이 캡처 패드보다 확실하게 더 클 수 있다. 솔더 마스크의 오프닝을 형성하기 위한 기법은 넓은 허용오차 범위를 가진다. 결과적으로 SMD 범프 구성에 있어서, 마스크 오프닝이 짝을 이루는 캡처 패드 표면 상에 위치할 수 있도록, 상기 캡처 패드는 커야한다(통상적으로 마스크 오프닝에 대한 설계 크기보다 상당히 커야 한다). NSMD 범프 구성에 있어서, 상기 솔더 마스크 오프닝은 상기 캡처 패드보다 커야 한다. 캡처 패드의 폭(또는 원형 패드의 경우 지름)은 통상적으로 볼(또는 범프)의 지름과 같으며, 트레이스 폭의 2 내지 4배일 수 있다. 이에 따라 최상부 기판 층에서의 라우팅 공간의 상당한 소실이 초래된다. 특히 예를 들어, "탈출 라우팅 피치"는 기판 제조 기술이 제공할 수 있는 가장 미세한 트레이스 피치보다 훨씬 더 크다. 하부 기판 층에서, 이는 상당한 수의 패드가, 관심 패드로부터 뻗어 나오는 다이의 풋프린트 아래에 있는 짧은 스터브와 비아를 통해, 하위 기판 층 상으로 라우팅되어야 함을 의미한다.
도 1 및 2는 종래 기술에서의 플립 칩 패키지의 부분(10, 20)을 도시하며, 도 1은 도 2의 선(1-1´)을 따라, 패키지 기판 표면에 평행하는 평면으로 취해진 부분 단면도이며, 도 2는, 도 1의 선(2-2´)을 따라, 패키지 기판 표면에 수직인 평면으로 취해진 부분 단면도이다. 특정 특징부는 투명하게 도시되지만 도 1의 많은 특징부들은 덮는 특징부들로 인해 부분적으로 보이지 않는다. 도 1 및 도 2를 참조하여, 패키지 기판의 다이 부착 표면은 유전체 층(12) 상에 형성된 금속 또는 층을 포함한다. 금속 층은 리드(13)와 캡처 패드(14)를 형성하도록 패터닝된다. 절연체 층(16)은 통상적으로 "솔더 마스크"라고 불리우며, 기판의 다이 부착 표면을 덮고, 상기 솔더 마스크는 광한정성 물질(photodefinable material)로 구성되는 것이 일반적이고, 종래의 포토레지스트 패터닝 기법에 의해 패턴 처리되어 캡처 패드(14)의 짝 표면을 노출시킨다. 다이(18)의 활성 측 상의 패드에 부착된 인터커넥트 범프(15)는 기판 상의 대응하는 캡처 패드(14)의 짝 표면으로 접합되어, 다이 상의 회로와 기판 상의 리드(lead) 간에 적절한 전기적 인터커넥션을 형성할 수 있다. 리플로우(reflow)된 솔더가 전기 연결을 구축하기 위해 냉각된 후, 인터커넥트를 기계적으로 고정하고, 상기 다이와 상기 기판 사이의 특징부들을 보호하는 언더필 물질(underfill material)(17)이 상기 다이(18)와 기판(12) 사이의 공간으로 유입된다.
도 1에서 나타나는 바와 같이, 기판의 상부 금속 층에서의 신호 탈출 트레이스(리드(13))는 각각의 캡처 패드(14)로부터 다이 변부 위치를 가로질러(점선(11)으로 표시됨) 다이 풋프린트 바깥쪽으로 나간다. 통상적인 예에서, 신호 트레이스는 약 112um의 탈출 피치 PE 를 가질 수 있다. 30um/30um 디자인 룰은 도 1에서 도시된 구성에서의 신호 트레이스에 대한 것이 통상적이다. 즉, 상기 트레이스는 명목상으로 폭 30um을 갖고, 그들은 서로 30um만큼 떨어져 있다. 캡처 패드는 트레이스 폭의 3배인 것이 통상적이고, 따라서 본 실시예에서, 캡처 패드는 명목상으로 폭(또는 본 실시예에서 원형일 경우, 지름) 90um을 갖는다. 그리고, 본 실시예에서, 솔더 마스크의 오프닝은 패드보다 크며, 135um의 명목 폭(또는 지름)을 가진다.
도 1 및 2는 NSMD(Non-Solder Mask Defined) 솔더 외곽선을 도시한다. 다이 상의 범프의 가용성 물질(fusible material)이 융용됨에 따라, 융용된 솔더가 리드 및 캡처 패드의 금속을 적시는 경향이 있고, 상기 솔더가 마스킹되지 않은 임의의 연속 금속 표면 위로 가해진다. 상기 솔더는 연속된 리드(13)를 따라 흐르는 경향이 있고, 이때 솔더액이 솔더 마스크(19)에 의해 제한된다(도 1 참조). 패드에서의 NSMD 솔더 외곽선이 도 2에서는 명확히 드러나며, 이때 범프(15)의 물질은 캡처 패드(14)의 측부 너머로, 그리고 기판(12)의 유전체 층 표면 아래로 흐르는 것처럼 보인다(29). 이것이 NSMD 외곽선이라 일컬어진다. 왜냐하면 상기 솔더 마스크는 표면에서 넘치는, 그리고 캡처 패드의 측부를 넘는 솔더액을 제한하지 않으며, 그리고 패드 상에 과도한 솔더가 존재하지 않는다면, 기판의 유전 표면이 융용된 솔더에 의해 적셔지지 못한다는 사실로 인하여 솔더액이 제한된다. 종래 기술을 이용한 배치(도 1)에서 캡처 패드의 밀집도의 하한(lower limit)은, 다른 요인들보다도, 신뢰할만한 좁은 마스크 구조물을 제작하는 마스크 형성 기술의 능력의 한계와, 이웃하는 마스크 오프닝들 사이에 마스크 구조물을 제공할 필요성에 의해 결정된다. 탈출 밀집도의 하한은, 다른 요인들보다도, 중앙에 위치하는 캡처 패드로부터의 탈출 라인이 외곽에 위치하는 캡처 패드들 사이로 라우팅될 필요에 의해 결정된다.
도 3은 종래 기술을 이용한 SMD(Solder Mask Defined) 솔더 외곽선을 도시한다. 다이(38)가 범프(35)를 통해 캡처 패드(34)의 짝 표면 상에 부착되며, 상기 캡처 패드(34)는 기판(32)의 유전체 층의 다이 부착 측 상의 금속 층을 패터닝함으로써 트레이스(리드(33))를 따라 형성된다. 리플로우(reflow)된 솔더가 전기 연결을 형성하기 위해 냉각된 후, 언더필 물질(underfill material)(37)이 다이(38)와 기판(32) 사이의 공간으로 유입되어, 인터커넥션이 기계적으로 고정되고 상기 다이와 상기 기판 사이의 특징부들이 보호받는다. 캡처 패드(34)는 도 1 및 2의 실시예에서보다 더 넓으며, 솔더 마스크 오프닝은 상기 캡처 패드보다 작음으로써, 솔더 마스크 물질은, (39)로 나타나는 것처럼, 각각의 캡처 패드의 짝 표면의 일부분 및 측부와 리드(33)를 덮을 수 있다. 범프(35)가 각각의 캡처 패드(34)의 짝 표면에 접촉하여 융용될 때, 캡처 패드(334) 위의 솔더 외곽 모양이 마스크 오프닝의 모양과 크기로 형성되도록 상기 솔더 마스크 물질(39)은 용융된 솔더액을 제한한다.
도 4 및 6은 본 발명의 실시예에 따르는 범프-온-리드("BOL") 플립 칩 인터커넥션을 각각 도시하며, 도 5 및 7에서의 선(4-4´)과 선(6-6´)을 따르는 기판 표면에 평행인 평면을 도시한다. 특정 특징부들은 투명한 것처럼 나타난다. 본 발명에 따르는 인터커넥션은, 범프를 기판 상의 좁은 리드 또는 트레이스 상으로 각각 접합함으로써 구축되며, 따라서 이를 본원에서는 "범프-온-리드" 인터커넥션("BOL" interconnection)이라고 일컫는다. 솔더 마스크 물질은 보통 이러한 미세한 기하 형태로 용해되지 않는다. 본 발명의 실시예들에 따르면, 솔더 마스크는 사용되지 않는다. 대신, 융용된 솔더액을 가두는 기능이 솔더 마스크 없이 조합 공정에서 이뤄진다. 도 5는 도 4의 패키지의 부분 단면도를 도시한 것인데, 이는 도 4에서의 선(5-5´)을 따르는, 패키지 기판 표면의 평면도에 수직인 평면이다. 도 7은 도 5의 패키지의 부분 단면도를 도시한 것이며, 이는 도 6에서의 선(7-7´)을 따르는, 패키지 기판 표면의 평면도에 수직인 평면이다.
본 발명을 따르는 범프-온-리드(BOL) 기판에 대한 탈출 라우팅 패턴이 도 4 및 6을 통해 도시된다. 인터커넥션 볼에 대한 다이 부착 패드가 다이 외곽부에 가깝게 한 줄로 존재하는 다이를 도시하는 도 4에서, 점선(41)이 지시하는 바와 같이, 범프(45)는, 탈출 트레이스(43) 상의 대응하는 인터커넥트 사이트와 짝을 이루며, 여기서 인터커넥트 사이트는 다이 풋프린트의 변부(41)에 가깝게 한 줄로 위치한다. 다이 부착 패드가 다이 외곽부에 가깝게 평행한 줄들의 어레이로 존재하는 다이를 도시한 도 6에서, 범프(65)는, 다이 풋프린트의 변부(61)에 가깝게 상호 보완적인 어레이의 형태로 배치된 탈출 트레이스(63) 상의 대응하는 인터커넥트 사이트와 짝을 이룬다.
도 4 및 도 6에 나타낸 바와 같이, 본 발명에 따르는 범프-온-리드 인터커넥트를 이용하여 얻어질 수 있는 라우팅 밀집도는 기판 제조 기술이 제공하는 가장 바람직한 피치와 동일할 수 있다. 도시된 특정 경우에 있어서, 이는 종래의 범프-온-캡처 패드 배치에서 얻어지는 것보다 약 90% 더 높은 라우팅 밀집도를 구성한다. BOL의 외곽부 줄(row) 구현에 있어서(가령 도 4), 범프는 기판의 가장 세밀한 트레이스 피치와 동일한 세밀한 피치로 위치한다. 이러한 배치는 조립 공정에서 도전 과제를 가진다. 왜냐하면, 범핑 피치(bumping pitch)와 본딩 피치(bonding pitch)도 매우 세밀하여야 하기 때문이다. BOL의 외곽부 어레이(array) 배치(가령 도 6)에 있어서, 범프는 영역 어레이로 배열되어, 더 큰 범핑 및 본딩 피치를 위한 더 큰 공간을 제공하고 조립 공정의 기술적 도전 과제들을 해결한다. 어레이 실시예에서도, 기판 상의 라우팅 트레이스는 외곽부 줄 배치에서와 동일한 유효 피치를 가지며, 도 6에서의 배치는, 세밀한 탈출 라우팅 피치라는 이점을 희생하지 않으면서 세밀한 피치 범핑 및 본딩에 대한 부담을 덜어준다.
도 4와 도 5를 참조하여, 기판 유전체 층(42)의 다이 부착 표면 상의 금속 층을 패터닝함으로써 리드(43)가 형성된다. 본 발명에 따라, 다이 상의 범프(45)를 리드(43)로 직접 접합함으로써, 다이(48)의 전기적 인터커넥션이 형성된다. 본 발명에 따르면, 어떠한 캡처 패드도 필요하지 않으며, 도 4 및 5에서의 실시예에서, 어떠한 솔더 마스크도 요구되지 않으며, 이에 관한 공정이 아래에서 설명된다.
종래 기술의 캡처 패드는, 범프와 동일한 폭(또는 지름)을 갖고, 트레이스 또는 리드 폭의 2 내지 4배인 것이 통상적이다. 알려진 바와 같이, 리드의 폭에 대한 일부 변동이 있을 수 있다. 본원에서 사용될 때, 명목 폭(또는 트레이스 디자인 룰 폭)의 120% 만큼의 트레이스 폭의 변동이 캡처 패드를 구성하지 않으며 본 발명에 따르는 범프-온-리드 인터커넥션(bump-on-lead interconnection)은 이러한 리드(lead)의 더 넓은 부분 상에(on) 형성되는 범프(bump)를 포함한다.
이와 유사하게, 도 6 및 7을 참조하여, 기판 유전체 층(62)의 다이 부착 표면 상의 금속 층을 패터닝함으로써 리드(63)가 형성된다. 신호 탈출 트레이스는 점선(61)으로 표시되는 바와 같이 다이 변부 위치를 가로질러, 다이 풋프린트 바깥쪽으로 간다. 본 발명에 따라서, 다이 상의 범프(65)를 리드(63) 위로 직접 접합함으로써 다이(68)의 전기적 인터커넥션이 형성된다. 다이 풋프린트의 내부 쪽의 줄들의 인터커넥트 사이트로부터 다이 변부 위치를 가로질러 뻗어 있는 특정 탈출 트레이스(가령, 66)는 더 외곽쪽의 줄의 인터커넥트 사이트 상의 범프들(65) 사이를 통과한다. 본 발명에 따르면, 어떠한 캡처 패드도 필요하지 않으며(도 6, 7 참조), 어떠한 솔더 마스크도 필요하지 않는다. 이에 대한 공정이 다음에서 설명된다.
도 4 및 도 6이 나타내는 바와 같이, 본 발명에 따르는 범프-온-리드 인터커넥트는 명백히 더 높은 신호 트레이스 탈출 라우팅 밀집도를 제공할 수 있다. 또한 도 4 및 6이 나타내는 바와 같이, 본 발명의 태양을 따르는 BOL 인터커넥트는 인터커넥트 사이트에 솔더 외곽선을 형성하기 위한 솔더 마스크의 사용을 필요로 하지 않는다.
도 4, 5, 6, 7의 실시예를 통해 나타낸 BOL 인터커넥션 구조가 솔더 마스크를 사용하지 않고, 본 발명에 따르는 몇 가지 방법을 이용하여 생성될 수 있다. 일반적으로, 인터커넥트 범프(통상적으로 솔더 범프)는 다이의 활성 측 상의 인터커넥트 패드 상에 부착된다. 기판의 다이 부착 표면("상부" 표면)은 트레이스를 제공하도록 패터닝되는 상부 금속 층을 가지며, 상기 트레이스는 특정 다이 상의 범프들의 배열과 인터커넥트되기 적합하다. 어떠한 캡처 패드도 필요하지 않기 때문에, 패터닝된 트레이스(리드)는 다이 상의 범프들의 배열에 상호 보완적인 패턴에 대응하는 사이트를 통해서만 라우팅될 필요가 있다. 본 발명의 바람직한 방법에 있어서, 인터커넥션 공정의 융용 단계 동안, 캡슐화 수지 부착제가 솔더액을 가두기 위해 사용된다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따르는 범프-온-리드 플립 칩 인터커넥션의 일부분에 대한 두 가지 실시예를 기판 표면과 평행인 평면으로 취해진 단면도로 도시한다. 특정 특징부는 투명하게 나타난다. 본 발명의 하나의 태양에 따라, 솔더 마스크가 제공되는데, 이 솔더 마스크는 약 80um 내지 90um의 명목 마스크 오프닝 지름을 가진다. 솔더 마스크 물질은 이러한 피치에서 용해될 수 있고, 특히, 기판은 90um의 오프닝에, 정렬 오차 +/- 25um을 갖는 솔더 마스크를 이용하여 비교적 저렴하게 형성될 수 있다. 일부 실시예에서는, 표준 디자인 룰에 따라 만들어진 박판 기판(laminate substrate)(가령 4 금속 층 박판)이 사용된다. 도 8 및 도 9의 실시예에서, 예를 들어, 트레이스는 ~90um 피치일 수 있고, 인터커넥션 사이트는 270um 영역 어레이 내에 있을 수 있어서, 점선(81)으로 표시되는 바와 같이 다이 풋프린트의 변부를 가로지르는 유효 탈출 피치 ~90um을 제공한다.
도 8 및 도 9의 실시예에서, 비-유동성 언더필이 요구되지 않으며, 종래 기술의 모세관 언더필이 사용될 수 있다.
도 8의 실시예에서, 범프를, 기판(82)의 다이 부착 표면 상의 유전체 층 상에 패터닝된 좁은 리드 또는 트레이스(83) 상에 위치하는 인터커넥트 사이트(84)로 직접 접합함으로써, 인터커넥션이 이뤄질 수 있다. 본 실시예에서는 패드는 존재하지 않으며, 솔더 마스크(86)가 마스크 오프닝(88)의 경계부 내로 솔더의 흐름을 제한하여, 솔더액이 솔더-습윤성 리드(solder-wettable lead)를 따라 인터커넥트 사이트로부터 멀어지는 것을 방지한다. 솔더 마스크가 리드와 리드 사이에 융용된 솔더액을 추가로 제한하거나, 이는 조립 공정 중에 이뤄질 수 있다.
도 8과 도 9의 실시예에서, 본 발명에 따라, 인터커넥트 패드가 존재하지 않는다. 좁은 리드 또는 트레이스(93)가 기판(92)의 다이 부착 표면 상의 유전체 층 상에서 패터닝된다. 솔더 페이스트가 리드(93) 상의 인터커넥트 사이트(94)에서 제공되어, 인터커넥트용 가용성 매질(fusible medium)이 제공될 수 있다. 솔더 마스크(96)의 오프닝(98)은 페이스트를 형성하는 기능을 수행한다. 가령, 표준 인쇄 공정에 의해, 페이스트가 분사되고, 리플로우(reflow)되고, 볼에 부합하기 위해 균일한 표면이 제공될 필요가 있을 경우, 경화될 수 있다. 도 8을 참조하여 전술한 기판을 이용하여 솔더 페이스트는 조립 과정에서 공급될 수 있다. 또는 기판이, 조립 단계 전에 적합하게 패터닝된 페이스트와 함께 제공될 수 있다. 솔더를 선택적으로 인터커넥트 사이트에 도포하기 위한 또 다른 방법은 본 발명의 솔더-온-리드 실시예를 이용하는 것이며, 이때 무전해도금(electroless plating)과 전자도금 기법이 포함된다. 솔더-온-리드 구성은 인터커넥트에 대한 부가적인 솔더 볼륨을 제공하고, 따라서 더 높은 제품 생산 수율이 제공되며, 더 높은 이격거리(standoff)가 제공될 수 있다.
따라서 일부 실시예에서, 본 발명에 따르는 솔더-온-리드(solder-on-lead) 구성이 높은 융용 온도 솔더 범프(가령, 종래 기술에서 세라믹 기판과의 인터커넥션을 위해 사용되는 높은-납 함유 솔더)를 갖는 다이와 유기 기판(organic substrate)의 인터커넥션을 위해 사용된다. 상기 솔더 페이스트는 유기 기판이 리플로우 동안 손상되지 않도록 충분히 낮은 융용 온도를 갖도록 선택될 수 있다. 본 실시예에서 인터커넥트를 형성하기 위해, 높은-융용 인터커넥트 범프가 솔더-온-리드 사이트에 접촉하고, 재-용융이 솔더-온-리드를 상기 범프에 융합시킬 수 있다. 솔더-온-리드 공정과 함께, 비-연성 범프(noncollapsible bump)가 사용되면, 아주 적은 양의 솔더만이 각각의 인터커넥트에 공급된다는 사실에 의해 솔더액의 이동이나 흐름이 제한됨으로써 어떠한 미리 도포될 부착제도 필요치 않으며, 비-연성 범프는 조립체의 붕괴를 방지한다.
또 다른 실시예에서, 본 발명에 따르는 솔더-온-리드 구성이 공융 솔더 범프(eutectic solder bump)를 갖는 다이의 인터커넥션을 위해 사용된다.
범프-온-리드 인터커넥션을 제조하는 바람직한 방법의 한 가지 실시예가 도 10A-10C에서 도시된다.
도면을 참조하여, 다이 부착 표면(113) 상에 하나 이상의 유전체 층과 하나의 금속 층을 갖는 기판(112)이 제공되며, 상기 금속 층은 다이 부착 표면 상에서, 인터커넥션을 위한 사이트를 갖는 회로(구체적으로, 트레이스 또는 리드(114))를 제공하도록 패터닝된다. 상기 기판(112)은, 예를 들어, 캐리어 또는 스테이지(116)에 의해 지지되고, 이때, 기판 표면은 지지대를 바라보는 다이 부착 표면(113)에 반대쪽에 있다. 캡슐화 수지(122)가 기판의 다이 부착 표면(113) 위로 분사되어, 적어도 리드(114) 상의 인터커넥트 사이트를 덮는다. 활성 측(103) 상의 다이 패드에 부착된 범프(104)를 갖는 다이(102)가 제공된다. 상기 범프는 리드의 짝 표면에 접촉할 가용성 물질(fusible material)을 포함한다. 척(106)을 포함하는 픽-앤-플레이스 툴(pick-and-place tool)(108)은 상기 척(106)을 다이의 후면(101)에 접촉시킴으로써 다이를 들어올린다. 상기 픽-앤-플레이스 툴을 이용하여, 도 10A에서 도시된 바와 같이, 범프(104)가, 기판 상에 있는 트레이스(리드)(114) 상의 대응하는 인터커넥트 사이트에 접촉하도록, 기판의 다이 부착 표면이 다이의 활성 측을 바라보도록 다이가 배치되고, 다이와 기판은 정렬되며, 하나를 다른 하나 쪽으로 이동시킨다(화살표 M을 참조). 도 10B를 참조하여, 그 후, 리드(115) 상의 인터커넥트 사이트에서 범프(105)를 접합 표면(134) 위에 눌러 붙이기 위해, 압력이 가해진다(화살표 F 참조). 압력은, 부착제(122)가 범프와 리드(154) 상의 인터커넥션 사이트의 접합 표면 간에 이동되기에 충분할 정도여야 한다. 범프의 접촉 표면 또는 리드의 접합 표면 위의 산화 막을 깨뜨리면서 상기 범프가 압력에 의해 변형될 수 있다. 범프의 변형에 의해, 범프의 가용성 물질(fusible material)이 리드의 상면 또는 에지 위로 눌러 붙을 수 있다. 참조 번호(132)가 지시하는 바와 같이, 선택된 온도로 가열됨에 따라, 부착제는 부분적으로 경화될 수 있다. 이 스테이지에서, 부착제는 반드시 부분적으로 경화되어야 하는데, 즉, 부착제와 전도성 트레이스 간의 계면을 따라 융용된 솔더가 흐르는 것을 방지하기에 충분한 범위까지만 경화되어야 한다. 그 후, 도 10C에서 도면부호(140)로 나타나는 바와 같이, 범프(105)의 가용성 물질이 융용되고, 재-응고되어, 범프(105)와 리드(115) 간에 제철 인터커넥션(metallurgical interconnection)을 형성하며, 부착제 경화가 완료되어 다이 장착을 완료하고 짝 표면(인터커넥션 인터페이스)(144)에서 전기적 인터커넥션이 고정될 수 있다. 도 10C에서 나타난 단면도에서, 범프(145)와 이에 대응하는 리드(155)의 특정 부분 상의 인터커넥션 사이트 간에 인터커넥션이 형성된다(도 6의 구성을 참조). 또 다른 리드(156)가 또 다른 곳에서 인터커넥트되며, 이는 다른 단면도에서 보일 것이다. 비교적 높은 트레이스 밀도가 나타난다. 부착제의 경화는, 솔더 융용 단계 전에, 또는 동시에, 또는 후에, 완료될 수 있다. 통상적으로, 부착제는 열에 의해 경화되는 부착제이며, 공정의 임의의 경화의 범위는 온도를 조절함으로써 제어된다. 가령, 픽-앤-플레이스 툴(pick-and-place tool)의 척(chuck)의 온도를 상승시킴으로써, 또는 기판 지지대의 온도를 상승시킴으로써, 구성요소가 가열 및 경화될 수 있다.
공정이 도 11A-11D에서 더 자세히 도시된다. 도 11A에서, 기판(212)은 다이 부착 표면에 전도성(금속) 트레이스(214)와 함께 제공되며, 트레이스 상의 인터커넥트 사이트는 부착제(222)로 덮여진다. 다이의 활성 측이 기판의 다이 부착 측을 바라보도록, 다이(202)가 기판에 관련하여 배치되고, 다이 위의 범프(204)가 트레이스(214) 위의 대응하는 짝 표면에 정렬되도록, 다이(202)가 정렬된다(화살표 A). 범프가 트레이스 상의 짝 표면에 각각 접촉하도록, 상기 다이와 상기 기판은 서로를 향해 이동된다. 그 후, 도 11B에서 도시된 바와 같이, 부착제(232)를 이동시키고 범프를 접합 표면(234) 상으로, 그리고 트레이스의 에지 이상으로 변형시키면서, 범프(205)와 트레이스(215)가 서로에 대해 이동되도록 압력이 가해진다. 트레이스 상에서의 범프의 변형에 의해, 범프의 접촉 표면과 트레이스의 짝 표면 상에서 산화막이 깨져서, 우수한 전기 연결이 이뤄지고, 트레이스 에지 이상으로의 범프의 변형이 우수한 임시 기계적 연결이 확립되는 데 도움이 된다. 도 10A-10C의 예와 같이, 트레이스(216)의 특정 부분의 인터커넥션 사이트가 도 11B의 평면을 벗어난다. 도 11C에서 도면부호(236)이 가리키는 바와 같이, 부착제가 부분적으로 경화되도록 열이 가해진다. 그 후, 도 11D에서 도시된 바와 같이, 열이 가해져서, 범프의 가용성 물질이 융용되기 충분하도록 범프의 온도가 상승한다. 이에 따라, 부착제(246)의 경화가 완료되고, 리드(215) 상의 인터커넥트 사이트에서의 짝 표면(244)으로의 범프(245)의 제철 인터커넥션(metallurgical interconnection)이 완료된다.
바람직한 방법의 또 다른 실시예에서, 부착제는 기판에 제공되는 것보다, 다이 표면, 또는 적어도 다이 표면 상의 범프에 미리 제공될 수 있다. 예를 들어, 많은 양의 부착제가 범프 상으로 이동하기 위해, 상기 부착제는 저장소에 채워지고, 다이의 활성 측이 상기 저장소에 침수되었다 빼내질 수 있다. 그 후, 픽-앤-플레이스 툴을 이용하여, 다이의 활성 측이 고정된 기판의 다이 부착 표면과 마주보도록 다이를 배치하며, 상기 다이와 상기 기판은 정렬되고, 범프가 기판 위의 대응하는 트레이스(리드)에 접촉되도록, 서로를 향해 이동한다. 이러한 방법은 U.S. 특허 No.6780682(2004.08.24)에서 설명되어 있으며, 본원에서 이를 참고로 인용하였다. 그 후, 전술한 압력을 가하는 단계, 경화 단계, 융용 단계가 수행된다.
도 12는 본 발명을 따르는 공정에 대한 압력과 온도 스케줄을 도시한다. 상기 차트에서, 시간은 수평선 왼쪽에서 오른쪽으로 진행하고, 압력 프로파일(310)은 두꺼운 시선으로 나타나며, 온도 프로파일(320)은 점선으로 나타난다. 상기 온도 프로파일은 약 80℃ - 약 90℃의 범위의 온도에서 시작된다. 상기 압력 프로파일은 0 압력에서 시작된다. 초기 시간 ti에서 시작되어, 압력이 빠르게(거의 순간적으로) Fi에서 이동/변형 압력 Fd로 상승하는 구간(312), 일정 시간 동안 상기 압력을 유지하는 구간(314)이 있다. Fd는 범프와 리드의 짝 표면 사이의 부착제를 제거하기에 충분히 큰 압력이며, 산화 막을 깨뜨리고 바람직한 제철 접촉(metallurgical contact)을 형성하면서, 상기 접합 표면 위로 범프의 가용성 부분을 변형시키기에 충분히 큰 압력이고, 일부 실시예에서는, 리드의 에지 너머로 범프와 리드의 기계 인터락("크립(creep)" 변형)을 구축하기 충분한 압력이다. 필요한 압력의 총 합은 범프 물질과 크기에 따라 다르며, 범프의 수에 따라 다르고, 불필요한 실험을 거치지 않고 결정될 수 있다. 압력이 상승함에 따라, 온도 역시 최초 온도 Ti로부터 겔 온도(gel temperature) Tg까지 빠르게 상승하는 구간(322)을 가진다. 상기 겔 온도 Tg는 부착제를 부분 경화(겔화)하기 충분히 높은 온도이다. 짧은 격차 시간 tdef가 존재한 후 Tg에 도달하기 전에 Fd에 도달하도록, 부착제의 부분 경화가 시작되기 전에 상승된 압력에 의해 부착제를 이동시키고 범프를 변형시킬 수 있기에 충분히 긴 시간 동안 압력과 온도 램프(force and temperature ramp) 구간이 설정되는 것이 바람직하다. 조립 공정이 고정 구간(314, 324)에서 이뤄진다. 부착제의 부분 경화에 영향을 주기 충분한 시간 tgel 동안 이동/변형 압력 Fd와 겔 온도 Tg에서 조립 공정은 구간(314, 325)에서 이뤄진다. 솔더 재-융용 단계 동안, 상기 부착제는 바람직한 범프 프로파일을 유지할 수 있도록 충분히 단단하게 될 것이다. 즉, 범프의 융용된 가용성 물질 또는 리드를 따르는 융용된 가용성 물질의 바람직하지 못한 이동을 방지하기에 충분히 단단하게 될 것이다. 부착제가 충분한 영역까지 부분 경화되면, 어떠한 압력도 가해지지 않도록, 압력이 급격하게 하락하는 구간(318)이 존재할 것이다. 그 후, 온도는 범프의 가용성 부분을 재-융용하기 충분한 온도 Tm까지로 추가적으로 빠르게 상승하는 구간(323)이 존재하며, 재융용 온도 Tm에서 시간 tmelt/cure 동안 조립 공정이 구간(325)에서 이뤄지며, 이때 온도와 시간은 트레이스 위의 재융용되는 솔더를 형성하기 충분하며, 부착제를 경화하기 충분한 것이 바람직하다. 그 후 최초 온도 Ti로 상기 온도가 빠르게 하락하는 구간(328)이 존재한다. 도 12에서 도시된 공정은 시간 주기 5 - 10초에 걸쳐 실행된다.
도 12의 실시예에서의 부착제는 "비-액체 언더필"이라고 불리울 수 있다. 플립 칩 인터커넥션을 구현하는 일부 예에서, 제철 인터커넥션이 우선 형성되고, 그 후 언더필 물질이 다이와 기판 사이의 공간으로 유입된다. 본 발명을 따르는 "비-액체 언더필"은 다이와 기판이 서로를 향해 이동되기 전에, 제공되고, 상기 비-액체 언더필은 범프가 접근함에 따라, 그리고 다이의 표면과 기판이 대립함에 따라, 리드로 이동한다. 본 발명을 따르는 비-액체 언더필 부착에 대한 부착제는 빠른 겔화 부착제(fast-gelling adhesive)인 것이 바람직하다. 즉, 겔 온도에서 1 - 2초의 시간 주기 동안 충분히 겔화되는 물질인 것이 바람직하다. 비-액체 언더필 부착제의 바람직한 물질은, 예를 들어, 이른바 비-전도성 페이스트를 포함하며, 그 예로는 Toshiba Chemicals사와 Loktite-Henkel사의 물질이 있다.
또 다른 범프 구조가 본 발명을 따르는 범프-온-리드 인터커넥트에서 사용될 수 있다. 특히, 예를 들어, 이른바 혼합 솔더 범프(composite solder bump)가 사용될 수 있다. 혼합 솔더 범프는 서로 다른 범프 물질로 이루어진 둘 이상의 범프 부분을 가지며, 그 중 하나의 부분은 리플로우 조건 하에서 연성(collapsible)이고, 또 다른 부분은 리플로우 조건 하에서 비-연성(non-collapsible)이다. 상기 비-연성 부분은 다이 상의 인터커넥트에 부착되며, 비-연성 부분에 대한 통상적인 공지된 물질로는 높은 납(Pb) 함유량을 지닌 다양한 솔더가 있다. 연성 부분은 비-연성 부분에 연결될 수 있으며, 본 발명에 따르는 리드와 연결되는 것은 연성 부분이다. 혼합 범프의 연성 부분을 위한 통상의 공지된 물질로는 공융 솔더(eutectic solder)가 있다.
혼합 범프를 이용하는 범프-온-리드 인터커넥트의 예가 도 13에서 도시된다. 도 13을 참조하면, 다이(302)는 비-연성 부분(345)과 연성 부분(347)을 포함하는 혼합 범프와 함께, 다이의 활성 측에 있는 다이 패드 위에 제공된다. 연성 부분은, 예를 들어, 공용 솔더 또는 비교적 낮은 온도에서 융용되는 솔더일 수 있다. 상기 연성 부분은 리드의 짝 표면에 접촉하고, 이때, 리드 너머로의 범프의 가용성 부분의 변형이 요구되며, 압력이 가해진 조건 하에서 범프의 상기 연성 부분이 변형될 수 있다. 상기 비-연성 부분은, 예를 들어, 높은 납(pb) 함유량을 지니는 솔더일 수 있다. 공정 동안 기판에 대해 압력이 가해지는 조건 하에서, 다이가 이동할 때 상기 비-연성 부분은 변형되지 않고, 공정의 리플로우 단계 중에 융용되지 않는다. 따라서 비-연성 부분의 크기는, 다이의 활성 표면과 기판의 다이 부착 표면 간의 이격 거리(standoff)를 제공하도록 정해질 수 있다.
예를 들어 도 4, 5, 6, 7에서 나타낸 실시예에서의 범프는 완전히 연성 범프일 필요는 없다. 도면에서 나타낸 구조들은 혼합 범프를 이용하여 구축되거나, 솔더-온-리드 방법을 이용하여 구축될 수 있다.

Claims (12)

  1. 반도체 장치를 제작하는 방법에 있어서, 상기 방법은
    반도체 다이를 제공하는 단계,
    인터커넥트 사이트를 갖는 트레이스(trace)를 갖는 기판을 제공하는 단계,
    인터커넥트 사이트와 반도체 다이 상의 범프 패드 간에 혼합 인터커넥트를 형성하는 단계
    를 포함하며, 상기 혼합 인터커넥트는 트레이스에 접하는 가용성 부분(fusible portion)과 반도체 다이 상의 범프 패드에 접하는 비-연성 부분(noncollapsible portion)을 가지며, 혼합 인터커넥트 아래의 인터커넥트 사이트의 폭은 혼합 인터커넥트 밖의 트레이스의 폭의 1.2배보다 작은 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  2. 제 1 항에 있어서, 비-연성 부분(noncollapsible portion)은 납 솔더를 포함하고, 가용성 부분은 공융 솔더(eutectic solder)를 포함하는 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  3. 제 1 항에 있어서, 기판은 유기 기판을 포함하고, 혼합 인터커넥트의 가용성 부분은 리플로우 동안 유기 기판의 손상을 피하는 온도에서 융용되는 물질을 포함하는 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  4. 제 1 항에 있어서, 혼합 인터커넥트 아래의 인터커넥트 사이트의 폭은 혼합 인터커넥트 밖의 트레이스의 폭 이하인 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  5. 반도체 장치를 제작하는 방법에 있어서, 상기 방법은
    반도체 다이를 제공하는 단계,
    반도체 다이 위에 범프를 형성하는 단계,
    기판을 제공하는 단계
    를 포함하며, 상기 기판의 다이 부착 표면 상에 전도성 트레이스(trace)가 형성되고, 상기 전도성 트레이스는 범프와 짝을 이루기 위한 인터커넥트 사이트를 포함하며, 상기 인터커넥트 사이트는 범프의 폭의 ½보다 작은 폭을 갖고, 범프는 반도체 다이 상의 접촉 패드로 부착되기 위한 비-연성 부분(noncollapsible portion)과 인터커넥트 사이트에 부착되기 위한 가용성 부분(fusible portion)을 갖는 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  6. 제 5 항에 있어서, 가용성 부분은, 리플로우(reflow) 동안 기판의 손상을 피하는 온도로 융용되는 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  7. 제 5 항에 있어서, 비-연성 부분은 납 솔더를 포함하고, 가용성 부분은 공융 솔더(eutectic solder)를 포함하는 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  8. 제 5 항에 있어서, 범프는 인터커넥트 사이트의 측벽에 접촉하는 것을 특징으로 하는 반도체 장치를 제작하는 방법.
  9. 반도체 장치에 있어서, 상기 장치는
    반도체 다이,
    표면에 걸쳐 형성되는 인터커넥트 사이트를 포함하는 전도성 트레이스를 갖는 기판,
    비-연성 부분(non-collapsible portion)과 가용성 부분(fusible portion)을 갖는 범프
    를 포함하며, 상기 범프는 인터커넥트 사이트와 반도체 다이 사이에 접합되고, 범프의 비-연성 부분은, 반도체 다이와 기판 간의 수직 이격 거리(standoff)를 유지하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서, 범프의 비-연성 부분은 반도체 다이 상의 접촉 패드에 부착되기 위한 납 솔더를 포함하고, 범프의 가용성 부분은 인터커넥트 사이트의 표면에 부착되기 위한 공융 솔더를 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제 9 항에 있어서, 반도체 다이와 기판 사이에 증착되는 언더필 물질을 더 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제 9 항에 있어서, 범프의 가용성 부분이 인터커넥트 사이트의 측벽에 접촉하는 것을 특징으로 하는 반도체 장치.
KR1020127005471A 2003-11-10 2004-11-10 범프-온-리드 플립 칩 인터커넥션 KR101237172B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US51886403P 2003-11-10 2003-11-10
US60/518,864 2003-11-10
US53391803P 2003-12-31 2003-12-31
US60/533,918 2003-12-31
PCT/US2004/037647 WO2005048311A2 (en) 2003-11-10 2004-11-10 Bump-on-lead flip chip interconnection

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009055A Division KR101249555B1 (ko) 2003-11-10 2004-11-10 범프-온-리드 플립 칩 인터커넥션

Publications (2)

Publication Number Publication Date
KR20120041775A KR20120041775A (ko) 2012-05-02
KR101237172B1 true KR101237172B1 (ko) 2013-02-25

Family

ID=34594933

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020067009055A KR101249555B1 (ko) 2003-11-10 2004-11-10 범프-온-리드 플립 칩 인터커넥션
KR1020127031571A KR101286379B1 (ko) 2003-11-10 2004-11-10 범프-온-리드 플립 칩 인터커넥션
KR1020127005471A KR101237172B1 (ko) 2003-11-10 2004-11-10 범프-온-리드 플립 칩 인터커넥션

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020067009055A KR101249555B1 (ko) 2003-11-10 2004-11-10 범프-온-리드 플립 칩 인터커넥션
KR1020127031571A KR101286379B1 (ko) 2003-11-10 2004-11-10 범프-온-리드 플립 칩 인터커넥션

Country Status (5)

Country Link
US (10) US7368817B2 (ko)
JP (1) JP4928945B2 (ko)
KR (3) KR101249555B1 (ko)
TW (3) TWI534915B (ko)
WO (1) WO2005048311A2 (ko)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8674500B2 (en) * 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US7521781B2 (en) * 2005-04-25 2009-04-21 Stats Chippac Ltd. Integrated circuit package system with mold clamp line critical area having widened conductive traces
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7494924B2 (en) * 2006-03-06 2009-02-24 Freescale Semiconductor, Inc. Method for forming reinforced interconnects on a substrate
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
US8081484B2 (en) 2006-11-30 2011-12-20 Cisco Technology, Inc. Method and apparatus for supporting a computer chip on a printed circuit board assembly
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US20080246147A1 (en) * 2007-04-09 2008-10-09 Chao-Yuan Su Novel substrate design for semiconductor device
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
US8604624B2 (en) * 2008-03-19 2013-12-10 Stats Chippac Ltd. Flip chip interconnection system having solder position control mechanism
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8420950B2 (en) * 2010-03-02 2013-04-16 Stats Chippac Ltd. Circuit system with leads and method of manufacture thereof
US8367467B2 (en) * 2010-04-21 2013-02-05 Stats Chippac, Ltd. Semiconductor method of forming bump on substrate to prevent ELK ILD delamination during reflow process
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US8901736B2 (en) 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
US8228682B1 (en) * 2010-08-20 2012-07-24 Xilinx, Inc. Electronic assembly with trenches for underfill material
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8642446B2 (en) 2010-09-27 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective structure around semiconductor die for localized planarization of insulating layer
CN103180944A (zh) * 2010-10-25 2013-06-26 松下电器产业株式会社 电子元件的接合方式
TWI527178B (zh) * 2010-12-15 2016-03-21 史達晶片有限公司 在無焊料遮罩的回焊期間的導電凸塊材料的自我局限的半導體裝置和方法
US8673761B2 (en) * 2011-02-19 2014-03-18 International Business Machines Corporation Reflow method for lead-free solder
JP5127946B2 (ja) * 2011-03-31 2013-01-23 株式会社東芝 電子機器、電子部品、および基板アセンブリの製造方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
US9024438B2 (en) * 2011-07-28 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligning conductive bump structure and method of making the same
US8598691B2 (en) 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
US9099340B2 (en) * 2011-10-07 2015-08-04 Volterra Semiconductor Corporation Power management applications of interconnect substrates
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9171925B2 (en) 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9281378B2 (en) 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
CN104221480B (zh) 2012-04-19 2017-09-08 松下知识产权经营株式会社 电子零件安装方法及电子零件安装线
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US8970034B2 (en) 2012-05-09 2015-03-03 Micron Technology, Inc. Semiconductor assemblies and structures
US9177899B2 (en) * 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US9287245B2 (en) * 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint
US9349837B2 (en) 2012-11-09 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase Fin height in Fin-first process
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
US9773724B2 (en) 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US9609752B1 (en) 2013-03-15 2017-03-28 Lockheed Martin Corporation Interconnect structure configured to control solder flow and method of manufacturing of same
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN105814704A (zh) 2013-12-18 2016-07-27 皇家飞利浦有限公司 用于led磷光体封装的反射焊接掩膜层
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
EP2940729A1 (en) 2014-04-28 2015-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly comprising a carrier structure made from a printed circuit board
KR101640773B1 (ko) * 2014-09-15 2016-07-19 (주) 에스에스피 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
CN104393097B (zh) * 2014-09-30 2017-02-08 中国空空导弹研究院 一种铟柱倒焊互连的方法
US9859200B2 (en) 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
KR101614721B1 (ko) * 2015-03-24 2016-04-22 (주)씨앤아이테크놀로지 점착패드를 이용하여 전자파 차폐막 형성을 위한 반도체 패키지 부착 및 분리 방법
KR101689018B1 (ko) * 2015-04-28 2016-12-22 (주) 씨앤아이테크놀로지 포켓을 이용한 반도체 패키지의 전자파 차폐막 형성 방법
KR101662069B1 (ko) * 2015-09-18 2016-10-10 (주) 씨앤아이테크놀로지 반도체 패키지의 전자파 차폐막 형성 방법
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
TWI607327B (zh) * 2015-12-25 2017-12-01 矽創電子股份有限公司 半導體元件
US10531575B2 (en) 2016-04-01 2020-01-07 Intel Corporation Systems and methods for replaceable bail grid array (BGA) packages on board substrates
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10037970B2 (en) * 2016-09-08 2018-07-31 Nxp Usa, Inc. Multiple interconnections between die
KR20180137888A (ko) * 2017-06-20 2018-12-28 주식회사 프로텍 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
US20190067232A1 (en) * 2017-08-31 2019-02-28 Micron Technology, Inc. Method for Solder Bridging Elimination for Bulk Solder C2S Interconnects
KR20190042481A (ko) * 2017-10-16 2019-04-24 시트로닉스 테크놀로지 코퍼레이션 회로의 리드 구조
KR102456322B1 (ko) * 2017-11-08 2022-10-19 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
KR102555721B1 (ko) 2018-08-20 2023-07-17 삼성전자주식회사 플립 칩 본딩 방법
DE102020135088A1 (de) 2020-03-27 2021-09-30 Samsung Electronics Co., Ltd. Halbleitervorrichtung
US11404390B2 (en) * 2020-06-30 2022-08-02 Micron Technology, Inc. Semiconductor device assembly with sacrificial pillars and methods of manufacturing sacrificial pillars
KR20220034596A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP2001156203A (ja) * 1999-11-24 2001-06-08 Matsushita Electric Works Ltd 半導体チップ実装用プリント配線板

Family Cites Families (238)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH04355933A (ja) 1991-02-07 1992-12-09 Nitto Denko Corp フリツプチツプの実装構造
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US5219117A (en) 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
US5383916A (en) 1991-11-12 1995-01-24 Puretan International, Inc. Support member for a tanning bed or comparable device
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5314651A (en) * 1992-05-29 1994-05-24 Texas Instruments Incorporated Fine-grain pyroelectric detector material and method
JP3152796B2 (ja) 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5427382A (en) 1994-05-09 1995-06-27 Pate; Elvis O. Repair kit for three-dimensional animal targets
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JP3353508B2 (ja) * 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
JPH08236654A (ja) 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
EP0747954A3 (en) 1995-06-07 1997-05-07 Ibm Solder ball comprising a metal cover with low melting point
US5796591A (en) 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US5697148A (en) 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US5775569A (en) 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5796590A (en) 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5894173A (en) 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
US5795818A (en) 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
EP0951064A4 (en) 1996-12-24 2005-02-23 Nitto Denko Corp PREPARATION OF A SEMICONDUCTOR DEVICE
US6002172A (en) 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
JP3500032B2 (ja) 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法
JPH10270496A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6281450B1 (en) * 1997-06-26 2001-08-28 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US6070321A (en) 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5985456A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Carboxyl-containing polyunsaturated fluxing adhesive for attaching integrated circuits
US6441473B1 (en) 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
US6335222B1 (en) 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6049122A (en) 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US6326241B1 (en) 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
JPH11233571A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6297564B1 (en) 1998-04-24 2001-10-02 Amerasia International Technology, Inc. Electronic devices employing adhesive interconnections including plated particles
JPH11330162A (ja) 1998-05-19 1999-11-30 Sony Corp 半導体チップの実装方法
JP2000031204A (ja) 1998-07-07 2000-01-28 Ricoh Co Ltd 半導体パッケージの製造方法
US6409073B1 (en) * 1998-07-15 2002-06-25 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for transfering solder to a device and/or testing the device
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
DE19839760A1 (de) 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
JP2000133667A (ja) 1998-10-22 2000-05-12 Citizen Watch Co Ltd 突起電極の形成方法
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP4024958B2 (ja) * 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
US6556268B1 (en) 1999-03-31 2003-04-29 Industrial Technology Research Institute Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
JP4121665B2 (ja) 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
US6268568B1 (en) 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2000323534A (ja) 1999-05-13 2000-11-24 Sony Corp 半導体素子の実装構造及び実装方法
JP2000349194A (ja) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6458622B1 (en) * 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6303400B1 (en) 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
JP3865989B2 (ja) 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US20010012644A1 (en) 2000-01-14 2001-08-09 I-Ming Chen Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP2001230339A (ja) 2000-02-18 2001-08-24 Nec Corp 半導体装置
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
JP2001313314A (ja) 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
JP2001332583A (ja) 2000-05-22 2001-11-30 Fujitsu Ltd 半導体チップの実装方法
US6787918B1 (en) * 2000-06-02 2004-09-07 Siliconware Precision Industries Co., Ltd. Substrate structure of flip chip package
US6573610B1 (en) * 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
JP2001351945A (ja) 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP3506233B2 (ja) 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP2004512127A (ja) 2000-11-01 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー 電気検出および／または信号印加装置
JP2002151532A (ja) 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6552436B2 (en) 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
US20020079595A1 (en) 2000-12-21 2002-06-27 Carpenter Burton J. Apparatus for connecting a semiconductor die to a substrate and method therefor
DE10163799B4 (de) 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6518678B2 (en) 2000-12-29 2003-02-11 Micron Technology, Inc. Apparatus and method for reducing interposer compression during molding process
US6800169B2 (en) 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6458623B1 (en) 2001-01-17 2002-10-01 International Business Machines Corporation Conductive adhesive interconnection with insulating polymer carrier
US6577014B2 (en) 2001-01-19 2003-06-10 Yu-Nung Shen Low-profile semiconductor device
US6737295B2 (en) 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2002270732A (ja) 2001-03-13 2002-09-20 Sharp Corp アンダーフィル材付き電子部品
EP1246196B1 (en) 2001-03-15 2010-02-17 Halo, Inc. Twin MONOS memory cell usage for wide program bandwidth
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
US6495397B2 (en) 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
TW498506B (en) 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US6664483B2 (en) 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US6510976B2 (en) 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
US7296727B2 (en) 2001-06-27 2007-11-20 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic components
JP4445163B2 (ja) 2001-07-13 2010-04-07 パナソニック株式会社 電子部品の実装装置
US7294457B2 (en) 2001-08-07 2007-11-13 Boehringer Ingelheim (Canada) Ltd. Direct binding assay for identifying inhibitors of HCV polymerase
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6660560B2 (en) * 2001-09-10 2003-12-09 Delphi Technologies, Inc. No-flow underfill material and underfill method for flip chip devices
US6853076B2 (en) 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
TW507341B (en) * 2001-11-01 2002-10-21 Siliconware Precision Industries Co Ltd Substrate capable of preventing delamination of chip and semiconductor encapsulation having such a substrate
US7202556B2 (en) 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
JP3891838B2 (ja) 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
AU2002234063A1 (en) * 2001-12-26 2003-09-09 Motorola, Inc. Method of mounting a semiconductor die on a substrate without using a solder mask
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US6644536B2 (en) 2001-12-28 2003-11-11 Intel Corporation Solder reflow with microwave energy
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6974659B2 (en) 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
JP3687610B2 (ja) 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
TWI268581B (en) 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
JP2003264256A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP2003273145A (ja) * 2002-03-12 2003-09-26 Sharp Corp 半導体装置
US6767411B2 (en) 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
TW530398B (en) * 2002-03-19 2003-05-01 Chipmos Technologies Inc Method for manufacturing bumps of chip scale package (CSP)
TW557536B (en) 2002-05-27 2003-10-11 Via Tech Inc High density integrated circuit packages and method for the same
TW550800B (en) 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
US6780673B2 (en) * 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
US6659512B1 (en) 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
JP2004063524A (ja) 2002-07-25 2004-02-26 Toshiba Corp 実装装置及びその実装方法若しくはプリント配線基板
US6696644B1 (en) * 2002-08-08 2004-02-24 Texas Instruments Incorporated Polymer-embedded solder bumps for reliable plastic package attachment
US6974330B2 (en) 2002-08-08 2005-12-13 Micron Technology, Inc. Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same
US7182241B2 (en) 2002-08-09 2007-02-27 Micron Technology, Inc. Multi-functional solder and articles made therewith, such as microelectronic components
US6811892B2 (en) * 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
TW561602B (en) 2002-09-09 2003-11-11 Via Tech Inc High density integrated circuit packages and method for the same
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP2004134648A (ja) 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
TW543923U (en) 2002-10-25 2003-07-21 Via Tech Inc Structure of chip package
JP2004165283A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
TW586199B (en) 2002-12-30 2004-05-01 Advanced Semiconductor Eng Flip-chip package
JP4114483B2 (ja) 2003-01-10 2008-07-09 セイコーエプソン株式会社 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6943058B2 (en) 2003-03-18 2005-09-13 Delphi Technologies, Inc. No-flow underfill process and material therefor
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US20040232560A1 (en) 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
TW572361U (en) * 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier
JP2005028037A (ja) 2003-07-11 2005-02-03 Fuji Photo Film Co Ltd 医用画像処理装置及び医用画像処理方法
TWI227556B (en) * 2003-07-15 2005-02-01 Advanced Semiconductor Eng Chip structure
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
TWI221336B (en) 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
US7271484B2 (en) * 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection
WO2005031863A1 (en) 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7112524B2 (en) 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
TWI245389B (en) * 2003-10-02 2005-12-11 Siliconware Precision Industries Co Ltd Conductive trace structure and semiconductor package having the conductive trace structure
JP2005116685A (ja) 2003-10-06 2005-04-28 Seiko Epson Corp プリント配線基板、電子部品モジュール及び電子機器
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
US7736950B2 (en) 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101249555B1 (ko) * 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7294451B2 (en) 2003-11-18 2007-11-13 Texas Instruments Incorporated Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP3981089B2 (ja) 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
JP4605155B2 (ja) 2004-03-29 2011-01-05 日本電気株式会社 半導体装置及びその製造方法
JP4024773B2 (ja) 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
TWI240389B (en) 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
US7224073B2 (en) * 2004-05-18 2007-05-29 Ultratera Corporation Substrate for solder joint
US7183493B2 (en) 2004-06-30 2007-02-27 Intel Corporation Electronic assembly having multi-material interconnects
US7057284B2 (en) * 2004-08-12 2006-06-06 Texas Instruments Incorporated Fine pitch low-cost flip chip substrate
JP2006108313A (ja) 2004-10-04 2006-04-20 Rohm Co Ltd 実装基板および半導体装置
DE102004050178B3 (de) 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
US7488896B2 (en) 2004-11-04 2009-02-10 Ngk Spark Plug Co., Ltd. Wiring board with semiconductor component
US8067823B2 (en) 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US20060131758A1 (en) 2004-12-22 2006-06-22 Stmicroelectronics, Inc. Anchored non-solder mask defined ball pad
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US7148086B2 (en) 2005-04-28 2006-12-12 Stats Chippac Ltd. Semiconductor package with controlled solder bump wetting and fabrication method therefor
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4190525B2 (ja) 2005-08-22 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4971769B2 (ja) 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
TWI286830B (en) 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
TWI294682B (en) 2006-02-03 2008-03-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US20070200234A1 (en) 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
US7317245B1 (en) 2006-04-07 2008-01-08 Amkor Technology, Inc. Method for manufacturing a semiconductor device substrate
US7541681B2 (en) 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
JP2007305881A (ja) 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
KR100764055B1 (ko) 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
TWI378540B (en) 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
US20080093749A1 (en) 2006-10-20 2008-04-24 Texas Instruments Incorporated Partial Solder Mask Defined Pad Design
TWI331388B (en) 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
JP4618260B2 (ja) 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US7521284B2 (en) 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
TWI361482B (en) 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
US8178392B2 (en) 2007-05-18 2012-05-15 Stats Chippac Ltd. Electronic system with expansion feature
US20090057378A1 (en) 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
TWI357137B (en) 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
TWI358113B (en) 2007-10-31 2012-02-11 Advanced Semiconductor Eng Substrate structure and semiconductor package usin
TW200921868A (en) 2007-11-07 2009-05-16 Advanced Semiconductor Eng Substrate structure
US7847399B2 (en) 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
JP5107012B2 (ja) 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
TWI340615B (en) 2008-01-30 2011-04-11 Advanced Semiconductor Eng Surface treatment process for circuit board
JP5106197B2 (ja) 2008-03-25 2012-12-26 京セラＳｌｃテクノロジー株式会社 半導体装置およびその製造方法
US7670939B2 (en) 2008-05-12 2010-03-02 Ati Technologies Ulc Semiconductor chip bump connection apparatus and method
US7851928B2 (en) 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
TWI425896B (zh) 2008-06-11 2014-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
KR100979497B1 (ko) 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US7790509B2 (en) 2008-06-27 2010-09-07 Texas Instruments Incorporated Method for fine-pitch, low stress flip-chip interconnect
JP2010118534A (ja) 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
TWI384600B (zh) 2008-12-09 2013-02-01 Advanced Semiconductor Eng 內埋線路基板及其製造方法
JP2010141055A (ja) 2008-12-10 2010-06-24 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US20110049703A1 (en) 2009-08-25 2011-03-03 Jun-Chung Hsu Flip-Chip Package Structure
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP2001156203A (ja) * 1999-11-24 2001-06-08 Matsushita Electric Works Ltd 半導体チップ実装用プリント配線板

Also Published As

Publication number Publication date
KR20070009973A (ko) 2007-01-19
USRE44431E1 (en) 2013-08-13
US9922915B2 (en) 2018-03-20
TWI378516B (en) 2012-12-01
USRE44377E1 (en) 2013-07-16
KR20120041775A (ko) 2012-05-02
TW200525666A (en) 2005-08-01
US20080213941A1 (en) 2008-09-04
US8558378B2 (en) 2013-10-15
WO2005048311A2 (en) 2005-05-26
KR101249555B1 (ko) 2013-04-01
US20050110164A1 (en) 2005-05-26
KR101286379B1 (ko) 2013-07-15
JP2007511103A (ja) 2007-04-26
US20110215468A1 (en) 2011-09-08
TWI534915B (zh) 2016-05-21
US20100164100A1 (en) 2010-07-01
US20120211887A1 (en) 2012-08-23
KR20130006532A (ko) 2013-01-16
TW201237976A (en) 2012-09-16
TW201304026A (zh) 2013-01-16
TWI478254B (zh) 2015-03-21
JP4928945B2 (ja) 2012-05-09
US7973406B2 (en) 2011-07-05
USRE44355E1 (en) 2013-07-09
WO2005048311A3 (en) 2006-01-05
US20130328189A1 (en) 2013-12-12
US8188598B2 (en) 2012-05-29
US7700407B2 (en) 2010-04-20
USRE44524E1 (en) 2013-10-08
US7368817B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
KR101237172B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US9159665B2 (en) Flip chip interconnection having narrow interconnection sites on the substrate
US9545013B2 (en) Flip chip interconnect solder mask
US7901983B2 (en) Bump-on-lead flip chip interconnection

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170215

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190208

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 8