JP3891838B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3891838B2
JP3891838B2 JP2001393043A JP2001393043A JP3891838B2 JP 3891838 B2 JP3891838 B2 JP 3891838B2 JP 2001393043 A JP2001393043 A JP 2001393043A JP 2001393043 A JP2001393043 A JP 2001393043A JP 3891838 B2 JP3891838 B2 JP 3891838B2
Authority
JP
Japan
Prior art keywords
chip
substrate
bonding
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001393043A
Other languages
English (en)
Other versions
JP2003197673A (ja
Inventor
良一 梶原
正博 小泉
政佳 篠田
明彦 成沢
朝雄 西村
俊章 守田
和弥 高橋
和利 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001393043A priority Critical patent/JP3891838B2/ja
Priority to TW091135033A priority patent/TWI254398B/zh
Priority to US10/321,567 priority patent/US6784554B2/en
Priority to KR10-2002-0083019A priority patent/KR100531393B1/ko
Priority to CNB021593884A priority patent/CN100431142C/zh
Publication of JP2003197673A publication Critical patent/JP2003197673A/ja
Application granted granted Critical
Publication of JP3891838B2 publication Critical patent/JP3891838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/607—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of mechanical vibrations, e.g. ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、貴金属バンプを介してフェイスダウンでＳｉチップを配線基板に実装する半導体装置と実装方法に係り、特に実装時のチップダメージを低減でき、接続部の耐熱性や温度サイクル寿命や高温高湿および高温保持信頼性を大きく改善できるチップ／基板間の接合構造並びに接合端子のメタライズ構成と金属接合方法に関する。
【０００２】
【従来の技術】
従来のＡｕバンプを用いた半導体チップのフリップチップ実装法には、
１）Ａｕ／Ａｕの直接接合、
２）絶縁樹脂によるチップ接着でＡｕ／Ａｕ接触接続、
３）異方導電性樹脂によるチップ接着でＡｕ／Ａｇ粒子／Ａｕ接触接続、
４）Ａｕ／Ｓｎの溶融接合
などがある。２），３）の樹脂接着による接触接続方式は、高湿度環境下に曝された後の各種信頼性試験で劣化が顕著で信頼性に乏しく、４）の低融点金属を使った溶融接合方式は、接合界面に脆い金属間化合物を形成して接合後の冷却過程や温度サイクル試験時にクラックを発生し易く強度信頼性が低いという問題がある。現状で信頼性に最も優れる実装法はＡｕ／Ａｕ直接接合方式である。
【０００３】
Ａｕ／Ａｕ接合方式の従来技術として、Ａｕバンプを形成した表面波デバイスを配線基板のＡｕパッドにフェイスダウンで超音波を加えて金属接合して搭載する方法が、特開平１０−１０７０７８号や電子通信学会技術報告書（１９９５年７月）に先行技術として開示されている。これらの先行技術では、Ａｕバンプ／Ａｕパッド間を確実に金属接合させるため、Ａｕパッドの膜厚を０.５μｍ 以上とし、適正な接合条件として接合荷重を７５gf／bump〜３００gf／bump、接合温度を１５０〜２５０℃、超音波印加時間を５００〜８００ｍｓとしている。この条件でのＡｕバンプ接合部の剪断強度として４０gf／bump〜１００gf／bumpが得られるとしている。表面波デバイスの誘電体基板は複合酸化物系の誘電体材料であるため強度的に非常に強く、接合荷重３００gf／bumpまでは接合によるダメージは無いとしている。接合条件の下限値である接合荷重７５gf／bump，接合温度１５０℃，超音波印加時間３００ｍｓは、これ以上下げると接合強度の低下と共に接合が不安定となり、未接合品や未接合バンプが発生して歩留まりの低下や接続信頼性の低下を招き、製品の組立てが困難になる条件だとしている。また、配線基板はセラミック基板についてのみ述べられている。
【０００４】
一方、Ａｕバンプを形成した半導体チップを有機材料を含む配線基板上にフェイスダウンで金属接合により搭載する実装方法が特開平１０−２７５８２６号に先行技術として開示されている。先行技術では、配線基板上の硬質金属：Ｎｉ(３〜５μｍ）／Ａｕ(０.０３〜０.０５μｍ）を被覆した接合パッド部を、接合前に真空中でイオンあるいは原子を照射して清浄化し、チップはバンプ形成後直後に非酸化性雰囲気中に保管して清浄さを保ったものを用いて互いに接合するとしている。接合は、これら配線基板とチップを大気中で加熱と圧力を加えて所定時間保持し、硬質金属とＡｕバンプとの間に合金層を形成して金属接合を行うとしている。このときの適正な接合条件は、接合温度がチップ側で１５０〜３００℃で基板側で６０〜１２０℃、接合荷重２０gf／bump〜３０gf／bump、接合時間１０〜１５０秒としている。イオンあるいは原子を照射して清浄化した後のパッド表面にはＡｕがわずかに残留している程度とし、上記条件で接合することによって硬質金属ＮｉとＡｕバンプ間に合金層を形成させ、接合部を破壊試験した場合にＮｉ層の一部が抉られてバンプ電極先端に付着した状態で破断するほど強固に接合できるとしている。超音波を付与すると接合温度の低温化や接合時間の短時間が図れるとしているが、詳細は開示されていない。
【０００５】
【発明が解決しようとする課題】
我々は、マイコンや画像処理デバイスやメモリなどの最新のＬＳＩチップを搭載した高速・高機能のマルチチップモジュールを開発するに当り、従来のＡｕ／Ａｕ接合方式を検討評価した。モジュール基板は、ＬＳＩチップの電極ピッチに合わせるため最小配線ピッチを９０〜４０μｍピッチとする必要があった。一般的なプリント配線基板は、Ｃｕ箔を張り付けてエッチングしてパターニングする方法で製造されるが、微細ピッチ化の点で１００μｍピッチ程度が限界である。それ以上の微細ピッチに対応可能な配線基板は、コア基板上に薄い絶縁層を形成した後でめっき手法でパターンを形成していく逐次積層方式のビルドアップ基板が生産性と信頼性とコストの点で最有力である。しかしこのビルドアップ基板は、逐次積層で形成する有機絶縁層のガラス転移温度が比較的低温（１００〜150℃）で弾性率が低いことや、めっきプロセスが無電解めっきに限定されるため厚いめっき膜の形成がコスト的に難しいこと、形状・寸法の制約から微細配線の剛性が低いことのために、従来のＡｕ／Ａｕ金属接合によるフリップチップ実装が難しいという問題がある。具体的検討例を以下に示す。
【０００６】
上記の超音波接合技術により、上記ビルドアップ基板にＡｕ／Ａｕ接合で最新のＬＳＩチップをフリップチップ実装した。その結果、接合荷重７５gf／bump，接合温度１５０〜２５０℃，接合時間３００ｍｓの条件では、Ａｕバンプを形成したチップのＡｌ電極下絶縁層に微小クラックが生じてしまい、チップダメージが本実装法の大きな問題であることが判明した。また、ビルドアップ基板が加熱されたときに微細配線部に加えられる接合荷重と超音波振動によって微細配線が大きく変形し、表面にめっき形成されたＮｉ層にクラックが発生して配線切れが発生することが判明した。これらの問題を避けるために接合荷重を下げると十分な接合が得られず、５０ピン以上のＬＳＩチップでは接合不良に基づく初期の導通不良を無くせず、接合率１００％を達成することが困難なことが判明した。また、接合温度１５０℃においては、有機基板の熱膨張率１７ppm とＬＳＩチップの熱膨張率３ppm の差によって、１０mm角のチップでは最大で約２０μｍの初期位置ずれが発生し、超音波接合時のＡｕバンプの変形過程でその位置ずれが助長されて、隣の端子と短絡する不良が発生し易いことが判明した。また、ピッチの粗いパターンに接合した場合には、位置ずれや短絡不良は発生しなかったが、接合後の冷却過程においてチップ／基板間に大きな熱歪みが発生し、チップ上のＡｌ膜厚が薄く下地が弱いＬＳＩにおいてチップダメージ（下地絶縁層のクラック）が発生することが判明した。
【０００７】
一方、基板表面を清浄化して熱圧着する従来の上記Ａｕ／Ａｕ接合法で、Ｎｉ（５μｍ）／Ａｕ(０.０５μｍ）仕様のビルドアップ基板に最新のＬＳＩチップをフリップチップ実装したところ、チップ温度１５０℃／基板温度６０℃，接合時間１０〜１５０ｓ，接合荷重２０〜３０gf／bumpの条件において、大気中の熱圧着接合では十分な金属接合が達成されなかった。接合状態の評価は、接合サンプルをＮａＯＨ水溶液中でＡｌ電極を腐食してチップを除去し、Ａｕバンプの基板側への転写率を調べる方法で行い、金属接合の有無を判断した。Ａｕバンプ転写率１００％が得られる接合条件を検討した結果、接合温度としてチップ温度３００℃／基板温度１２０℃，接合荷重２０〜３０gf／bump，接合時間１５０ｓ以上の条件で転写率１００％を確認した。しかし、上記いずれの条件においても接合時間が１０〜１５０ｓと長いため、ビルドアップ基板の温度が上昇して逐次積層した絶縁層の弾性率が低下することが判明し、この現象によって下地にコア基板のＣｕパターン配線が有る領域の微細配線部と無い領域の微細配線部の変形の大きさに差が生じることが分った。このため、Ａｕバンプの変形率にばらつきが生じ、変形率の大きいバンプは十分な金属接合が得られるが、変形率の小さいＡｕバンプは接合が不十分となることが判明した。これは、ガラス転移温度や弾性率が高い材料で構成された従来のプリント配線板では生じなかった問題である。接合温度を上げれば接合レベルが全体に引き上がるため、変形率の小さいＡｕバンプにおいても金属接合が達成されるが、基板の熱膨張に伴うバンプ／微細配線間の位置ずれが増大すること、及び微細配線部が大きく変形しそれに伴う位置ずれが加わることの２つの理由によって、１００μｍ未満の微細ピッチＬＳＩの実装が困難であった。また、生産性の点で接合時間が長いことは製造コストの上昇を招くという問題もある。
【０００８】
また、従来のＡｕ／Ａｕ接合法により各種配線基板にＬＳＩを模擬したＴＥＧチップをフリップチップ実装し、基板／チップ間に熱膨張率約３０ppm の無機絶縁フィラー入り樹脂を充填した実装サンプルを作製して−５５／１５０℃の温度サイクル試験を行って評価したところ、Ａｕバンプの基板側への転写率が１００％となる条件のサンプルではＡｕバンプの変形が大きくチップ／基板間の間隙が小さくなり、チップのＡｌ電極とＡｕバンプ間でクラックが生じ、１０００サイクルレベルで断線が生じることが判明した。Ａｕバンプの変形を抑えた条件のサンプルではＡｕバンプの転写率が１００％とならず、初期に導通が確認されたものでも数百サイクルの試験でＡｕバンプとＡｕ接続端子の接合界面が開口して短時間に断線に至ることが判明した。
【０００９】
本発明の目的は、最小配線ピッチ１００μｍ以下の微細配線層を有し、低ガラス転移温度の表面絶縁層を有する有機配線板に、最小電極ピッチが１００μｍ以下で５０ピン以上の電極パッドを有するＬＳＩチップを、基板／チップ間の位置ずれを生じさせず、かつチップダメージを生じさせず、Ａｕ／Ａｕの金属接合により全ピンを確実にフリップチップ接続する半導体の製造方法を提供することにある。
【００１０】
本発明の他の目的は、多ピン・微細ピッチのＬＳＩチップを高信頼かつ低インピーダンス特性で微細配線層を有する有機配線基板に搭載でき、組立て歩留まりが高くかつ生産性に優れた実装構造および実装プロセスを提供することにある。
【００１１】
本発明の他の目的は、微細配線層と低ガラス転移温度の有機絶縁層から成るビルドアップ層を表面層に持つ有機配線基板上に５０ピン以上の電極パッドを有する多ピンＬＳＩチップをフリップチップ接続により搭載した半導体装置であって、フリップチップ接続部の耐熱性，電気的特性，高温高湿や温度サイクル信頼性に優れた半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明において、上記第１の目的を達成するために、ＬＳＩチップの電極上に台座部の直径あるいは矩形の１辺の大きさが電極サイズの６０〜１００％あるいは最小電極ピッチの５０〜９０％の大きさで高さが５〜４０μｍの大きさを有し、その上部に台座部の直径の７０％以下の大きさで先端部がさらに小さくなり、底面から先端までの全体の高さが３０μｍ以上であるようなＡｕバンプを形成する。一方、微細配線層を持つ有機配線基板側のＣｕ配線の接続端子最表面にはＡｕめっき膜を形成する。両者をフリップチップ接合する前に、大気圧または０.１ 〜数Ｐａの減圧Ａｒ雰囲気下でＡｕバンプ表面を膜厚で５ｎｍ以上Ａｒイオンスパッタリングにより物理的にエッチングし、接続端子側のＡｕめっき表面を５ｎｍ以上またはＡｕ膜厚の１／１０〜１／２程度Ａｒイオンスパッタリングにより物理的にエッチングする。両者とも減圧下で物理的エッチングした場合には窒素ガスあるいは水分を除去したドライ空気で昇圧し、それぞれを大気中に取り出す。有機配線基板を接合装置のステージに搭載し、ＬＳＩチップを超音波接合ヘッドの接合ツール面に反転させて吸着し、両者の位置合わせを行って接合ヘッドを下降させて重ね合わせる。このときステージあるいは接合ツールは所定温度に保持しておき、有機配線基板やＬＳＩチップの温度を位置合わせ工程で所定温度に到達させておく。重ね合わせ後、チップ裏面から圧力と超音波振動を加えてＡｕバンプとＡｕめっき膜の金属接合を行う。このときの接合条件は、１bump当りに加える荷重Ｐを
１／２Ｓ1(ｍ2)×１２０(ＭＰａ)≦Ｐ(Ｎ）≦Ｓ1(ｍ2)×１８０(ＭＰａ)…（１）
（ここでＳ1：Ａｕバンプ／電極間の接触面積）
の範囲から選択する。この条件より高い荷重では、Ａｕバンプ／チップ電極の接触部でＡｕバンプの変形に伴うチップダメージが発生するためであり、低い荷重では接合面積がバンプサイズに比べて著しく小さくなり、チップ／基板間に熱歪みが発生した場合にバンプ本体が変形せずに接合界面に歪みが集中して断線する確率が増すためである。
【００１３】
その他の接合条件としては、接合雰囲気の湿度を６０％以下とし、接合温度を基板を搭載するステージ側で室温〜６０℃，接合ヘッド側で室温〜１５０℃の範囲とし、接合時間は５０〜５００ｍｓの範囲とし、振動振幅はチップの振幅として５０ｋＨｚの場合で０.３〜２.０μｍ、従ってツール振幅は接合ツール／チップ間の振動伝達効率が１／２の場合で０.６〜４.０μｍの範囲とし、ワークに合わせて適正条件を選択する。また荷重の加え方は、超音波印加中に低荷重から高荷重に上昇する方式とし、表面清浄化から接合までの接合ワークの大気中露出時間は１０分以下とする。この接合条件範囲とすることにより、Ａｕバンプの変形を先端部分近傍のみに留めて、基板／チップ間の位置ずれを生じさせず、かつチップにダメージを与えずに全ピンのＡｕ／Ａｕ金属接合を達成できることを確認した。その検討結果の一例を図１２及び図１３に示す。図１２は、有機基板側とチップ側の両面をＡｕ厚さで２０ｎｍ程度Ａｒスパッタクリーニングして、ツール振幅３μｍで超音波接合した場合の接合部断面と引張破面の走査型電子顕微鏡像を示す。接合荷重を小さくして基板側の接合面積をチップ側の接合面積に比べて１／５程度に小さくしても、引張破断面でバンプの一部が基板側に付着しているのが確認され、金属接合が達成されているのが分る。ここで言う金属接合の定義は、引張力により接合界面で破断した場合にＡｕ／Ａｕ接合部で局部的伸びを伴う延性破断を呈する接合が達成されていることを言い、バンプ側とめっき膜側の破断面にＡｕの突起が観察されることで確認できる。図１３は、バンプサイズ５０μｍΦで電極ピッチ８０μｍのチップをビルドアップ基板に接合した断面写真を示す。基板側の接合温度を室温にしているため熱変形が無く、低倍の断面像から接続端子のほぼ中央にＡｕバンプが精度よく接合されている様子が分る。また中高倍率の像から、Ａｕバンプの組織が基板側のみ偏平に潰されて金属的に接合されている状況が分る。この条件の接合サンプルでチップダメージを調べたが、ダメージの発生は無かった。これらの検討結果から、最小電極ピッチが１００μｍ以下で５０ピン以上の電極パッドを有するＬＳＩチップでも、基板／チップ間の位置ずれを生じさせず、かつチップダメージを生じさせず、Ａｕ／Ａｕの金属接合により全ピンを確実にフリップチップ接続する半導体の製造方法を提供できることが確認された。
【００１４】
次に、第２の目的を達成するために、ＬＳＩチップに前述のＡｕバンプを形成し、基板側に前述のＡｕめっき膜を形成する。接合前のスパッタリングによる表面清浄化の方法として、真空排気工程とＡｒガス導入工程を部分的に同時に行う工程とし、複数のＬＳＩチップをトレイに載せて一括スパッタリングを行う工程と複数の基板を一括スパッタリングする工程を必要個数に合わせて順次行う工程とした。また、接合温度を基板を搭載するステージ側を室温とし、チップを吸着する接合ヘッド側のみ昇温して超音波と荷重を加えて接合する方式を選択した。まず、スパッタクリーニングの工程で真空排気とＡｒガス導入を一部時間的にラップさせたことによりＡｒガス圧を所定の圧力に制御する時間が短縮されて放電開始を早めることができ、チップをトレイで扱うことにより多数チップを同時に搬送してクリーニングでき、基板をチップと分けてクリーニングする方式としたことで、それぞれのクリーニング条件の最適化とそれぞれの必要個数をタイミングよくクリーニングできるようにしたことで、ワークのクリーニングに要する時間を大幅に短縮できる。また、基板とチップの両方の接合表面を清浄化する工程を加えた超音波接合としたことにより、Ａｕ／Ａｕ接合性の大幅な改善が図れ、低荷重・低温・短時間での接合が可能となり、昇温時間の短縮と熱的揺らぎが無いことから位置合わせ工程の短縮が図れてフリップチップ接合工程の大幅な短縮が図れ、生産性を向上することができる。また、接合性の向上によって接合不良が激減し、生産歩留まりの向上も図れる。
【００１５】
次に、第３の目的を達成するために、配線基板上に形成した有機絶縁層上のＣｕ微細配線パターンを絶縁層上から突出する形状で形成し、そのＣｕ配線上の最表面にＡｕ膜を形成し、ＬＳＩチップ電極上のＡｕバンプとＡｕめっき膜とが引張力に対してＡｕバンプ接合部が２μｍ以上伸びる接合レベルで金属接合し、チップ／基板間の間隙に低熱膨張で微細な無機フィラーを含む樹脂を充填して固めた構造とした。ここで、Ａｕが２μｍ以上伸びる条件の定義を図９，図１０，図１１に破断例とともに示す。接合レベルによって、破断位置はバンプ／Ａｕ膜の接合界面近傍，バンプ内，バンプ／Ａｌ電極の接合界面近傍に別れるが、いずれのケースにおいてもＨｂ−Ｈ０をＡｕの伸びとしている。まず、Ａｕ／Ａｕの金属接合で接続する構造としたことにより、接続部の耐熱性と電気特性の大幅な向上が図れる。次に、Ａｕ／Ａｕ接合レベルが接合界面で２μｍ以上の歪みを吸収できる性能を有していること、無機フィラー入りの樹脂をチップ／基板間に充填して接合部に大きな歪みが加わらないように固めていること、基板の配線層を基板面より高くして実質的なチップ／基板間隙を広くして接合部に加わる熱歪みを小さくしたことにより温度サイクル信頼性を大幅に改善し、吸湿等によるチップ／基板間隙の広がりを延性のあるＡｕ接合部で吸収できるため高温高湿信頼性も大幅に向上できるのである。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて詳細に説明する。
【００１７】
図１は、本発明による半導体装置の断面構造の一実施例を示す。図において、配線基板は、コア基板１２とその両側に形成されたビルドアップ層１７，２７とチップ用接続端子２１で構成されている。コア基板１２は、ガラスエポキシ絶縁板８と接着したＣｕ箔をエッチングによりパターンニングした粗い配線層１０，１１と裏と表の配線間を接続するための貫通スルーホール９から構成され、ビルドアップ層１７は、塗布により形成された薄い絶縁層１３と、その上にめっき法で形成された微細配線層１４と、粗い配線層と微細配線層を接続するためのビアホール１５から構成されている。ビルドアップ層中の薄い絶縁層は、液状樹脂を１５０〜１８０℃の温度で硬化ベークさせたもので、Ｔｇ温度は１５０℃以下で弾性率も低い値である。チップ用接続端子２１は、Ｃｕめっきで形成された微細配線１８とその上のＮｉめっき膜１９、さらにその上のＡｕめっき膜２０から構成されている。ＮｉめっきはＰ入りの無電解めっきで形成されたもので膜厚は５〜１０μｍ、Ａｕめっきは置換型の無電解めっきで形成されたもので膜厚は0.03〜０.０６μｍ である。半導体チップ６は、半導体基板１の中央に形成された回路形成エリア２の領域と周辺に形成された積層絶縁膜３の領域を有し、外部接続用のＡｌ電極パッド４とそれ以外の領域を覆う保護膜５を有している。半導体チップのＡｌ電極パッド上には、超音波熱圧着によるボールボンディング法によってＡｕバンプが形成されている。チップの電極パッド数は２５６ピンで、パッドピッチは８０μｍ、パッドサイズは６５μｍ角であり、パッド材質はＡｌ−ＣｕまたはＡｌ−Ｃｕ−Ｓｉで、Ａｌ膜厚は４００ｎｍ〜１０００ｎｍである。Ａｕバンプ寸法は、圧着後のバンプ径で５０μｍΦ，台座の高さ１０〜２５μｍ，首部の径３０〜４０μｍΦでその高さ３５〜５０μｍ，ワイヤの突起部までを含めた全体高さで５０〜７０μｍである。そして、フリップチップ接合工程での表面清浄化処理は、チップ側のＡｕバンプ面をＡｒガスによってＡｕ膜厚で１０〜２０ｎｍ相当分スパッタエッチングし、基板側のＡｕパッド面をＡｕ膜厚で５〜１０ｎｍ相当分スパッタエッチングした。表面清浄化処理後に大気中に取り出してから接合を行うまでの時間を１０min 以内とし、周囲の相対湿度が６０％以下である雰囲気下で接合を行った。接合条件として、接合荷重モードは超音波印加中に荷重を増加させる変動荷重方式とし、初期荷重１ｇ／bump〜５ｇ／bumpで最終荷重を１０ｇ／bump〜３０ｇ／bumpの範囲とし、チップに押し付けるツール先端の振動振幅を１〜４μｍの範囲とし、超音波印加時間を１００ｍｓ〜５００ｍｓの範囲としてその中から最適条件を選択した。具体的には、初期荷重５ｇ／bump(１.２８kg），最終荷重２０ｇ／bump(５.１２kg），振動振幅３μｍ，超音波印加時間３００ｍｓで接合を行った。接合温度は、チップ側のツール加熱温度を１５０℃、基板を搭載するステージ温度を室温：２０℃とした。実際の接合部の断面は図Ｂに示した通りである。ビルドアップ基板のＡｕ膜厚が非常に薄いにもかかわらず、Ａｕ／Ａｕ接合界面にはほとんど欠陥が認められず、金属接合が達成されている。有機基板の外部接続端子２３には、鉛フリーの半田バンプ２８がＮｉめっき膜を介して形成されている。初期のＡｕ膜は、半田中に溶解して界面には残存していない。
【００１８】
本実施例によれば、８０μｍの配線ピッチで形成された低ガラス転移温度の表面絶縁層を有する有機配線基板上に、微細なＡｕスタッドバンプを形成したLSIチップを、接続部の位置ずれを生じさせず、かつチップダメージすなわちＡｌ電極下の絶縁多層膜のクラックを生じさせず、Ａｕ／Ａｕの金属接合によって256ピンの全数をフリップチップ接続できるため、最先端の超高速ＬＳＩチップを有機基板に搭載した高信頼のマルチチップモジュールを提供できる。このときLSIチップには特殊な加工を加える必要が無いため、モジュール製品の低コストが図られ、短期間（２ヶ月程度）で製造できる有機基板でモジュールを構成できるため、顧客の仕様に合ったシステムを組み込んだモジュールを短期間で開発できるという効果もある。また、チップを０.１mm 程度まで隣接した状態で基板への搭載が可能となって高密度実装化が図られ、モジュールの小型化が可能となるという効果もある。一方、接合部の構造として延性のあるＡｕ／Ａｕ金属接合で接続されていること、その形状がチップ側で大きく基板側で小さい接合形状であることから、チップ／基板間に歪みが発生した場合でも、チップ側に高い応力が発生する前に基板側のＡｕバンプ部や接合界面近傍の塑性変形で歪みを吸収するため、モジュール組立工程でのチップの損傷や接合部の断線といった組立て不良の発生が無く、歩留まりの高いモジュール組立てが可能となって製品コストの低減が図れるという効果もある。
【００１９】
また、Ａｕ膜厚が０.０３〜０.０６μｍと、非常に薄い接続端子にフリップチップ実装できることから、基板の外部接続端子側のＡｕ膜厚も同様に薄くでき、Ｓｎを多く含む半田で半田バンプを形成してもＡｕＳｎ金属間化合物層を形成せず、半田接続部の高強度化が図れて、マザーボードとの接続信頼性を向上できるという効果もある。
【００２０】
図２は、本発明による半導体装置の構造の他の一実施例を示す。図において、ビルドアップ基板は、スルーホール配線３２と両面配線３３，３４を有するコア基板３５の両側に、塗布形成による絶縁層３６，３７，４３，４４とめっき形成による微細配線３８，４５とビアホール配線４０，４７，４８と最表面のＡｕ膜厚が０.０５μｍ のめっき形成による接続端子３９，４１，４６からなるビルドアップ層４２，４９が形成された構造である。ビルドアップ基板の片面には、複数のＬＳＩチップ５１がＡｌ電極５２上にボールボンディング法によって形成されたＡｕバンプ５５を介して基板の接続端子４１にＡｕ／Ａｕの金属接合で接続搭載されている。バンプ高さが３０μｍで、配線の高さが２０μｍで組立てられている。そのＬＳＩチップ／基板間には、チップ側のパッシベーション膜５３と基板の絶縁層３７の両方に接着性のよい無機フィラー入りのアンダーフィル樹脂５６が充填されている。また、受動部品５７は鉛フリー半田５８によって接続端子３９に接続搭載されている。一方、ビルドアップ基板の反対側には、接続端子４６の一部を覆うようにレジスト膜５９が形成され、接続端子には鉛フリーの半田バンプが形成されている。図３は、図２の半導体装置の組立てフローの一実施例を示す。ＬＳＩチップはＡｕスタッドバンプを形成してスパッタクリーニングし、ビルドアップ基板はスパッタクリーニングしたものを準備してから、基板上に所定個数のＬＳＩチップを順番に超音波フリップチップ接合する。Ａｕバンプのスパッタ厚は１０ｎｍ以上とし、基板側のスパッタ厚はＡｕ膜厚の１／１０以上または１０ｎｍ以上としている。接合温度は、チップ側で常温〜１５０℃、基板側を常温〜６０℃としている。ＬＳＩチップ接合後、チップ／基板間にアンダーフィル樹脂を流し込み、１２０℃以下で仮ベークを行う。次に基板のチップ搭載側の受動部品接続端子に半田ペーストを印刷し、受動部品を供給してリフローする。次にフラックスを部分的に塗布した半田ボールを接続端子に供給して、リフローする。最後にフラックスを洗浄後、ＬＳＩチップ下のアンダーフィルを１５０℃のベークにより完全硬化させて、組立てを完了する。
【００２１】
本実施例によれば、ＬＳＩチップ／ビルドアップ基板の間隙が５０μｍと広く組立てられており、しかもその間隙に樹脂が充填されて加熱ベークにより硬化されているため、樹脂の硬化収縮とベーク温度１５０℃からの冷却によって接合部には常に圧縮力が加わることになり、温度サイクル試験や高温高湿試験において接合部に剥離方向の大きな力が発生しないこと、また、微小な剪断方向の歪みは柔らかいＡｕバンプの塑性変形で吸収できるために接合部周辺に高い応力が発生しないことの理由によって、ＬＳＩチップの接続信頼性が非常に高い半導体装置を提供できる。また、基板の接続端子のＡｕ膜厚を０.０５μｍ と非常に薄い膜で構成しているため、半田接続部の信頼性を向上できるという効果もある。また、ＬＳＩチップの微小接続部が低電気抵抗のＡｕで金属的にかつ最短距離で基板に接続されているため、接続部の電気抵抗やインダクタンス成分が非常に小さくて電気特性に優れており、信号伝送遅延を小さくできて高速システムの性能を低下させないという効果もある。また、Ａｕ／Ａｕフリップチップ接合部の耐熱性が高いため、後から受動部品やＬＳＩ部品の半田付け搭載が容易に行え、超先端のＬＳＩチップと半田接合部品の混載が可能となり、システム構成の選択範囲が広くなって設計が容易となるという効果もある。
【００２２】
図４は、本発明による半導体装置の断面構造の他の一実施例を示す。微細片面配線基板６５の微細接続端子６６はＣｕパターンにＮｉ／Ａｕめっきが施されている。ＬＳＩチップ６０，６１のＡｌ電極上にはＡｕスタッドバンプが形成され、基板６５の接続端子とＡｕ／Ａｕの金属接合によって接続されている。基板とＬＳＩチップの間には無機フィラー入りの低熱膨張樹脂が充填されて、加熱により硬化されている。基板６５はマザーボード６８に接着されて固定され、基板とマザーボード間はＡｕ線７０のワイヤボンディングで結線されている。
【００２３】
本実施例によれば、スルーホールの無い片面配線基板でモジュールを構成しているため、薄いＣｕ箔を貼った基板のエッチングプロセスで製造することができ、基板コストの低減によってモジュールコストを安くできるという効果がある。また、マザーボード搭載まで含めて半田接合部が無いため、後付け部品の半田付け搭載に対する制約がなく組立てが容易となり、温度サイクル信頼性や高温高湿信頼性を高くできるという効果もある。
【００２４】
図５は、本発明による半導体装置の断面構造の他の一実施例を示す。図において、２層配線プリント基板９３の片面の一部に、スルーホール８５を有する片面テープ基板９５が接着剤８６によって貼り付けられ、テープ基板のスルーホール電極８５とプリント基板の接続端子９０がＡｕ／Ａｕの高荷重条件の加熱圧着で接合されている。テープ基板の配線接続端子８４とＬＳＩチップ８０のＡｌ電極８１に形成されたＡｕめっきバンプ８２は超音波熱圧着によりＡｕ／Ａｕ接合されている。チップ／テープ基板間には樹脂８７が充填されて硬化されている。プリント基板の裏面の外部接続端子９１には半田バンプが形成されている。
【００２５】
本実施例によれば、ＬＳＩチップ搭載部のみに微細配線エリアを形成する構造としており、別工程で製造した微細配線テープ基板を圧着する方法でモジュール基板を製造できるため、基板製造のスループットを高くでき、低コスト化が可能となる。また、ＬＳＩチップがチップシュリンク等の理由で仕様変更となった場合には、テープ基板のみの最小限の変更で基板を再作製でき、仕様変更の開発期間を短縮できるという効果もある。
【００２６】
図６は、本発明によるＬＳＩチップと有機配線基板の接合構造の一実施例を示す。図において、ＬＳＩチップ１００のＡｌ電極１０１上にはボールボンディング法によってＡｕスタッドバンプ１０３が形成されている。スタッドバンプは、Ａｕボールがキャピラリツールの先端面で潰された厚さ２０μｍの土台部とキャピラリのホールに圧入して形成された胴部とＡｕワイヤが引張破断されて形成された尖塔状の先端部で構成され、先端部のみを潰して基板の接続端子にＡｕ／Ａｕ接合した形状としている。チップ側の接合部直径は４５μｍで、基板側の接合部直径は３０μｍである。有機配線基板は、コア基板１１５の両面に薄い絶縁層１０７，１０８を形成してから、その上に微細配線層を形成した構造である。チップ接続端子の構造は、Ｃｕパターンの上にＮｉ／ＡｕまたはＮｉ／Ｐｄ／Ａｕめっきした構造で、Ａｕ厚またはＰｄ＋Ａｕ厚は、０.０５〜０.１μｍである。
【００２７】
本実施例によれば、チップ側の接合面積に比べて基板側の接合面積が１／２以下と小さく、バンプ高さが初期のスタッドバンプの胴部の高さを維持して高いため、接合後の荷重開放時に生じる基板の反りの戻りが発生した場合でも、チップのＡｌ電極周辺にＡｕの降伏強度の１／２以上の力が加わることが無いため、チップのＡｌ電極下の絶縁多層膜を応力的に壊すことが無い。このため、基板の平坦精度が低くても組立て歩留まりが高くなるという効果がある。この、応力の問題は、接合中でも同様で、実施例のバンプ形状に制御することで、接合時のチップダメージを低減できる効果もある。
【００２８】
図７は、本発明によるＬＳＩチップと有機配線基板の接合構造の他の一実施例を示す。図において、ＬＳＩチップ１２０のＡｌ電極１２１上にはパッシベーション膜１２２に一部かかるようにメタライズ膜１２３が形成され、その上にＡｕバンプがめっき法により形成されている。Ａｕバンプは、めっき工程後に熱処理が加えられ、ビッカース硬度Ｈｖで８０以下となるように軟質化処理が施されている。有機配線基板のチップ接続端子１３７は、接続端子先端部の寸法が、バンプの底面の寸法に対して小さく設計されており、接合後の端子側の接合面積がバンプの底面の面積に対して１／２以下となる寸法にしている。具体的には、バンプ４０μｍ角×１５μｍ高さで、接続端子の土台部３０μｍ幅，先端部２０μｍ幅，高さ２０μｍである。接続端子の構造は、Ｃｕパターンの上にＮｉ−Ｐ／ＡｕまたはＮｉ−Ｐ／Ｐｄ／Ａｕめっきした構造で、Ａｕ厚またはＰｄ＋Ａｕ厚は、０.０５〜０.１μｍである。
【００２９】
本実施例によれば、Ａｕめっきバンプを形成したＬＳＩチップを有機配線基板にＡｕ／Ａｕ金属接合により搭載した構造としているため、Ａｌ電極が外部に露出したところが無く、高温高湿雰囲気の腐食環境下に曝されても影響を受けることがないため、非常に信頼性の高い半導体装置を提供できる。また、バンプの底面がパッシベーション膜にかかる程大きく、バンプ中央に接続端子が当る配置としているため、Ａｌ電極周辺で応力集中が発生することが無く、チップに接合ダメージを与えることが無くなって組立て歩留まりを向上できるという効果もある。最も懸念されるのは、Ａｕバンプが変形しづらいために、基板の高さばらつきやめっきバンプの高さばらつきを吸収できず、未接合端子が発生することであるが、Ａｕバンプの硬度を熱処理で下げていること及び接続端子寸法を小さくしてＡｕめっきバンプに食い込み易い工夫をしたことにより、Ａｕバンプの局所的変形により高さばらつきを吸収してこの問題を回避できている。
【００３０】
図８は、本発明による半導体装置の断面構造の他の一実施例を示す。図において、ＬＳＩチップ１４０の回路形成面には、厚さは２〜４μｍポリイミドの絶縁膜１４２とバリア膜付きのＣｕ配線１４３から構成される再配線層が形成され、その上には最表面をＡｕ膜とした電極端子１４４が形成されている。その電極端子にはＡｕスタッドバンプ１４５がボールボンディング法によって形成されている。有機配線基板は、配線ピッチ２００μｍのプリント回路基板で、接続端子には電気Ｎｉ／Ａｕめっきが施されている。基板の反対側の外部接続端子には半田バンプが形成されている。また、チップ／基板間には樹脂が充填されて固められている。
【００３１】
本実施例によれば、微細ピッチのＬＳＩチップに再配線による拡大層を形成したチップを用いて、有機基板にＡｕ／Ａｕ金属接合で接続しているため、有機配線基板に一般的なプリント回路基板を使用でき、低コスト化が可能となる。また、ポリイミドのクッションを介してチップに接合時の応力が伝わる構造であるため、組立工程におけるチップダメージの発生が全く無くなり、位置合わせの容易さと合わさって歩留まりの大幅な向上が可能となる。また、チップ／基板間の接続部の耐熱性と信頼性が高いため、モジュールのマザーボードへの搭載プロセスに対する制約がほとんど無く、取り扱いが容易で使い勝手が良いという効果もある。
【００３２】
【発明の効果】
以上詳述したように、本発明によれば、最小配線ピッチ１００μｍ以下の微細配線層を有し、低ガラス転移温度の表面絶縁層を有する有機配線板に、最小電極ピッチが１００μｍ以下で５０ピン以上の電極パッドを有するＬＳＩチップを、基板／チップ間の位置ずれを生じさせず、かつチップダメージを生じさせず、Ａｕ／Ａｕの金属接合により全ピンを確実にフリップチップ接続する半導体の製造方法を提供できる。
【００３３】
また、多ピン・微細ピッチのＬＳＩチップを高信頼かつ低インピーダンス特性で微細配線層を有する有機配線基板に搭載でき、組立て歩留まりが高くかつ生産性に優れた実装構造および実装プロセスを提供できる。
【００３４】
また、微細配線層と低ガラス転移温度の有機絶縁層から成るビルドアップ層を表面層に持つ有機配線基板上に５０ピン以上の電極パッドを有する多ピンＬＳＩチップをフリップチップ接続により搭載した半導体装置において、フリップチップ接続部の耐熱性，電気的特性，高温高湿や温度サイクル信頼性に優れた半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の断面構造の一実施例。
【図２】本発明による半導体装置の断面構造の他の一実施例。
【図３】本発明による半導体装置の断面構造の他の一実施例。
【図４】本発明による半導体装置の断面構造の他の一実施例。
【図５】本発明による半導体装置の断面構造の他の一実施例。
【図６】本発明によるＬＳＩチップと有機配線基板の接合構造の一実施例。
【図７】本発明によるＬＳＩチップと有機配線基板の接合構造の他の一実施例。
【図８】本発明による半導体装置の断面構造の他の一実施例。
【図９】接合部引張破断時のＡｕの伸びの定義と破断例。
【図１０】接合部引張破断時のＡｕの伸びの定義と破断例。
【図１１】接合部引張破断時のＡｕの伸びの定義と破断例。
【図１２】Ａｕバンプ接合部の断面形状と破断状況。
【図１３】８０μｍピッチＬＳＩチップとビルドアップ基板の接合断面例。
【符号の説明】
１…Ｓｉ基板、２…回路形成エリア、３…積層絶縁膜、４…Ａｌ電極パッド、５…保護膜、６，５４…半導体チップ、７，５５，８２…Ａｕバンプ、８…ガラスエポキシ絶縁板、９，８５…スルーホール、１０，１１…配線層、１２，３５，１１５…コア基板、１３，２２，３６，３７，４３，４４，１０７，１０８，１２６，１２８…絶縁層、１４…微細配線層、１５，２４…ビアホール、１６，２５，５９，９２，１１３，１３５，１５０…レジスト膜、１７，２７，４２，４９…ビルドアップ層、１８，３８，４５…微細配線、１９，２６，１１０，１３１…Ｎｉめっき膜、２０，１１１，１３２…Ａｕめっき膜、２１，３９，４１，４６，６６，９０，９１，１３３，１４８…接続端子、２３,６７,１１２，１３４，１４９…外部接続端子、２８，５０，９４，１１４，１３６，１５２…半田バンプ、３１，１４６…有機絶縁基板、３２，８９，１４７…スルーホール配線、３３，３４，１０５，１０６，１２７，１２９…配線、４０，４７，４８…ビアホール配線、５１，６０，６１，８０，１００，１２０，１４０…ＬＳＩチップ、５２，６２，８１，１０１，１２１，１４１…Ａｌ電極、５３，６３，１０２，１２２…パッシベーション膜、５６…アンダーフィル樹脂、５７…受動部品、５８…半田、６４，１０３，１４５…Ａｕスタッドバンプ、６５…配線基板、６８…マザーボード、６９…ＷＢ接続端子、７０…Ａｕ線、８３…絶縁テープ、８４…配線接続端子、８６…接着剤、８７，１５１…樹脂、８８…ガラスエポキシ基板、９３…プリント基板、９５…テープ基板、１０４，１２５…有機絶縁板、１０９，１３０…Ｃｕパターン、１２３…メタライズ膜、１２４…Ａｕめっきバンプ、１４２…絶縁膜、１４３…Ｃｕ配線、１４４…電極端子。

Claims (11)

  1. 少なくとも一部が有機材料で構成された多層配線基板と、電子回路が形成された半導体チップと、前記半導体チップと前記多層配線基板との間を埋める有機樹脂とを有する半導体装置において、前記多層配線基板は、チップ接続用端子下の少なくとも一部の構成部材が１５０℃以下のガラス転移温度を有する有機材料で構成されたビルドアップ基板であり、前記チップ接続用端子の最小ピッチが１００μｍピッチ以下であり、前記チップ接続用端子の表面金属がＮｉ−Ｐ／Ｐｄ／Ａｕのめっき層から構成され、かつＰｄ／Ａｕの貴金属部の総厚さが０.０５〜０.１μｍであり、前記半導体チップの電極端子にＡｕバンプが形成され、基板上の前記チップ接続用端子とチップの前記Ａｕバンプが金属接合で接続され、チップ電極／Ａｕバンプ間の接合面積ＳｃとＡｕバンプ／チップ接続用端子間の接合面積の比Ｓｋ／Ｓｃが１／２以下であることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記多層配線基板が、片面あるいは両面配線パターンを有するプリント配線基板で構成されたコア基板と、前記コア基板の上に液状樹脂を塗布して硬化させるかあるいはフィルム状の樹脂を貼り付けて形成した有機絶縁層、前記有機絶縁層上にコア基板より配線ピッチが微細で最小配線ピッチが１００μｍ以下のＣｕ配線が形成された微細配線層、及び微細配線とコア基板の配線を接続するビアホール接続部とを有する１層以上のビルドアップ層とからなる多層配線基板であることを特徴とする半導体装置。
  3. 請求項１または請求項２に記載の半導体装置において、Ａｕバンプ／チップ接続用端子がＡｕの延性破断を呈する金属接合によってフリップチップ接続され、チップ／基板間に無機絶縁フィラーを含む樹脂が充填され、基板の外部接続端子が半田バンプで構成された構造となっていることを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置において、前記コア基板上の前記有機絶縁層がガラス転移温度Ｔｇ：１５０℃以下の有機樹脂で構成され、微細配線Ｃｕパターンの少なくとも一部がめっきによって形成されていることを特徴とする半導体装置。
  5. 請求項２に記載の半導体装置において、前記コア基板上の前記有機絶縁層と前記微細配線層がポリイミドテープ基板を接着して形成されていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、前記多層配線基板上の前記チップ接続用端子の最表面金属がＡｕのめっき層で構成され、前記半導体チップの電極端子面上にＡｕスタッドバンプが形成され、前記チップ接続端子上のＡｕのめっき層と前記Ａｕスタッドバンプとが金属接合で接続されていることを特徴とする半導体装置。
  7. 貴金属同士の固相金属接合によるフリップチップ接続で半導体チップが少なくとも部分的に有機材料を含む配線基板に実装された半導体装置において、前記配線基板は、チップ接続用端子下の少なくとも一部の構成部材が１５０℃以下のガラス転移温度を有する有機材料で構成されたビルドアップ基板であり、配線基板上の前記チップ接続用端子の表面金属がＮｉ／Ｐｄ／Ａｕのめっき層から構成され、かつＰｄ／Ａｕの貴金属部の総厚さが０.０５〜０.１μｍであり、半導体チップがＳｉ基板上の電子回路形成エリアと電極パッドエリアとで構成され、その表面に厚さ２μｍ以上の有機絶縁層を挟んで再配線層が形成され、電極パッドと電気的に結線された再配線層の接続パッドがＣｕ／バリア金属／Ａｕの多層金属構造で構成され、その接続パッド上にＡｕバンプが形成され、ＡｕバンプとＡｕめっき面がＡｕ／Ａｕの金属接合でフリップチップ接続され、チップ電極／Ａｕバンプ間の接合面積ＳｃとＡｕバンプ／チップ接続用端子間の接合面積の比Ｓｋ／Ｓｃが１／２以下であり、かつ基板とチップ間の間隙が無機絶縁フィラーを含む樹脂で充填され、配線基板の裏面の外部接続端子上に半田バンプがリフローにより形成された構造を有していることを特徴とする半導体装置。
  8. 少なくとも部分的に有機材料を含む配線基板のチップ接続用端子とチップ上に形成されたＡｕバンプのフリップチップ接続において、前記配線基板は、前記チップ接続用端子下の少なくとも一部の構成部材が１５０℃以下のガラス転移温度を有する有機材料で構成されたビルドアップ基板であり、前記チップ接続用端子の表面金属がＮｉ−Ｐ／Ｐｄ／Ａｕのめっき層から構成され、かつＰｄ／Ａｕの貴金属部の総厚さが０ . ０５〜０ . １μｍであり、
    前記配線基板の前記チップ接続用端子表面をＡｕ膜厚の１／１０以上または１０ｎｍ以上でＡｕ膜厚の１／２以下の厚さだけ減圧下のＡｒ放電ガスにより物理的にスパッタエッチングする工程と、チップ上のＡｕバンプ表面を数〜数十ｎｍの厚さだけ基板側と同様にスパッタエッチングする工程と、基板とチップとを対面させて位置合わせする工程と、チップ側を室温から１５０℃の範囲の温度：Ｔｃ、基板側を室温から６０℃の範囲の温度：Ｔｂに加熱する工程と、超音波加振中にチップに加える荷重を初期荷重１ｇ／ bump 〜５ｇ／ bump で最終荷重を１０ｇ／ bump 〜３０ｇ／ bump の範囲で増加させる過程を含む超音波接合方法によりチップ電極／Ａｕバンプ間の接合面積ＳｃとＡｕバンプ／チップ接続用端子間の接合面積の比Ｓｋ／Ｓｃが１／２以下でＡｕ／Ａｕの金属接合を行う工程と、基板とチップとの間に樹脂を充填する工程と、充填した樹脂を加熱硬化させる工程と、基板の外部接続端子に半田バンプを形成する工程とを有する半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、チップと配線基板の両者をスパッタエッチングした後で超音波によりフリップチップ接合するまでの大気開放時間を１０分以内とすることを特徴とする半導体装置の製造方法。
  10. 請求項８に記載の半導体装置の製造方法において、超音波接合時の基板温度を室温とし、チップ温度を室温〜１５０℃とすることを特徴とする半導体装置の製造方法。
  11. 請求項８に記載の半導体装置の製造方法において、超音波接合時の基板温度及びチップ温度を室温とすることを特徴とする半導体装置の製造方法。
JP2001393043A 2001-12-26 2001-12-26 半導体装置およびその製造方法 Expired - Fee Related JP3891838B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001393043A JP3891838B2 (ja) 2001-12-26 2001-12-26 半導体装置およびその製造方法
TW091135033A TWI254398B (en) 2001-12-26 2002-12-03 Semiconductor device and its manufacturing method
US10/321,567 US6784554B2 (en) 2001-12-26 2002-12-18 Semiconductor device and manufacturing method thereof
KR10-2002-0083019A KR100531393B1 (ko) 2001-12-26 2002-12-24 반도체 장치 및 그 제조 방법
CNB021593884A CN100431142C (zh) 2001-12-26 2002-12-26 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001393043A JP3891838B2 (ja) 2001-12-26 2001-12-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003197673A JP2003197673A (ja) 2003-07-11
JP3891838B2 true JP3891838B2 (ja) 2007-03-14

Family

ID=19188742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001393043A Expired - Fee Related JP3891838B2 (ja) 2001-12-26 2001-12-26 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6784554B2 (ja)
JP (1) JP3891838B2 (ja)
KR (1) KR100531393B1 (ja)
CN (1) CN100431142C (ja)
TW (1) TWI254398B (ja)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7505862B2 (en) * 2003-03-07 2009-03-17 Salmon Technologies, Llc Apparatus and method for testing electronic systems
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
US20050186690A1 (en) * 2004-02-25 2005-08-25 Megic Corporation Method for improving semiconductor wafer test accuracy
US7064963B2 (en) * 2004-04-01 2006-06-20 Delphi Technologies, Inc. Multi-substrate circuit assembly
WO2005097396A1 (ja) 2004-04-08 2005-10-20 Matsushita Electric Industrial Co., Ltd. 接合方法及びその装置
US20050255722A1 (en) * 2004-05-07 2005-11-17 Salmon Peter C Micro blade assembly
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
DE102004032706A1 (de) 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
DE102004040414B4 (de) * 2004-08-19 2006-08-31 Infineon Technologies Ag Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20070007983A1 (en) * 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
KR20070107154A (ko) 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2006278913A (ja) * 2005-03-30 2006-10-12 Toyota Motor Corp 回路装置とその製造方法
US7538389B2 (en) * 2005-06-08 2009-05-26 Micron Technology, Inc. Capacitorless DRAM on bulk silicon
US20070023889A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Copper substrate with feedthroughs and interconnection circuits
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
US7586747B2 (en) * 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate
JP4638382B2 (ja) * 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法
JP2009545885A (ja) 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
KR20080042012A (ko) * 2006-11-08 2008-05-14 산요덴키가부시키가이샤 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP2009081366A (ja) * 2007-09-27 2009-04-16 Elpida Memory Inc バッチ処理装置
JP4431606B2 (ja) * 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5366674B2 (ja) * 2008-06-27 2013-12-11 パナソニック株式会社 実装構造体および実装方法
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
CN101728289B (zh) * 2008-10-10 2011-12-28 哈尔滨工业大学深圳研究生院 一种面阵封装电子元件的室温超声波软钎焊方法
JP2010171386A (ja) * 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP4865913B2 (ja) * 2009-02-04 2012-02-01 パナソニック株式会社 半導体基板構造及び半導体装置
US8410374B2 (en) 2009-02-27 2013-04-02 Ibiden Co., Ltd. Printed wiring board
US8461462B2 (en) * 2009-09-28 2013-06-11 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
US8476757B2 (en) * 2009-10-02 2013-07-02 Northrop Grumman Systems Corporation Flip chip interconnect method and design for GaAs MMIC applications
US20110227216A1 (en) * 2010-03-16 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Under-Bump Metallization Structure for Semiconductor Devices
JP4823375B1 (ja) * 2010-05-28 2011-11-24 株式会社東芝 電子機器
JP5229296B2 (ja) * 2010-10-14 2013-07-03 日本テキサス・インスツルメンツ株式会社 Ｉｃチップ上への電子部品の実装
KR20130007124A (ko) 2011-06-29 2013-01-18 삼성전자주식회사 유기 보호막을 갖는 조인트 구조
CN102244061A (zh) * 2011-07-18 2011-11-16 江阴长电先进封装有限公司 Low-k芯片封装结构
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
JP2013235882A (ja) * 2012-05-07 2013-11-21 Mitsubishi Electric Corp 半導体装置
JP5832956B2 (ja) 2012-05-25 2015-12-16 株式会社東芝 半導体発光装置
JP5869961B2 (ja) 2012-05-28 2016-02-24 株式会社東芝 半導体発光装置
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
CN103458629B (zh) * 2012-05-30 2016-12-21 碁鼎科技秦皇岛有限公司 多层电路板及其制作方法
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
US8896118B2 (en) * 2013-03-13 2014-11-25 Texas Instruments Incorporated Electronic assembly with copper pillar attach substrate
JP5763116B2 (ja) * 2013-03-25 2015-08-12 株式会社東芝 半導体装置の製造方法
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
KR101673649B1 (ko) * 2013-07-16 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20150097268A1 (en) * 2013-10-07 2015-04-09 Xintec Inc. Inductor structure and manufacturing method thereof
US20150115442A1 (en) * 2013-10-31 2015-04-30 Infineon Technologies Ag Redistribution layer and method of forming a redistribution layer
TWI576869B (zh) * 2014-01-24 2017-04-01 精材科技股份有限公司 被動元件結構及其製作方法
CN104409434A (zh) * 2014-08-28 2015-03-11 南通富士通微电子股份有限公司 半导体器件封装结构
JP6623508B2 (ja) 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
KR102248876B1 (ko) * 2014-12-24 2021-05-07 엘지디스플레이 주식회사 표시장치 어레이 기판 및 표시장치
KR101518760B1 (ko) * 2014-12-31 2015-05-08 주식회사 자이스 전도성 접착제를 이용한 칩 접착 방법
US10833256B2 (en) 2016-08-29 2020-11-10 Tohoku University Magnetic tunnel junction element and method for manufacturing same
US10923449B2 (en) 2016-10-06 2021-02-16 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
US11069606B2 (en) 2016-10-06 2021-07-20 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
US10103095B2 (en) * 2016-10-06 2018-10-16 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
CN106847936B (zh) * 2016-12-07 2019-01-01 清华大学 基于金属键合的光电器件封装结构及其制造方法
JP7012489B2 (ja) * 2017-09-11 2022-01-28 ローム株式会社 半導体装置
JP7189672B2 (ja) * 2018-04-18 2022-12-14 新光電気工業株式会社 半導体装置及びその製造方法
KR20200116577A (ko) 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220022302A (ko) 2020-08-18 2022-02-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252745B2 (ja) * 1997-03-31 2002-02-04 関西日本電気株式会社 半導体装置およびその製造方法
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6784554B2 (en) 2004-08-31
KR20030055130A (ko) 2003-07-02
JP2003197673A (ja) 2003-07-11
CN100431142C (zh) 2008-11-05
CN1430272A (zh) 2003-07-16
TW200303588A (en) 2003-09-01
US20030127747A1 (en) 2003-07-10
TWI254398B (en) 2006-05-01
KR100531393B1 (ko) 2005-11-28

Similar Documents

Publication Publication Date Title
JP3891838B2 (ja) 半導体装置およびその製造方法
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
US8513818B2 (en) Semiconductor device and method for fabricating the same
JP5375708B2 (ja) 半導体装置の製造方法
US7655504B2 (en) Semiconductor device and method of manufacturing the same
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
WO2009118999A1 (ja) 半導体装置ならびに多層配線基板および半導体装置の製造方法
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
JP2001094003A (ja) 半導体装置及びその製造方法
KR20020096985A (ko) 회로 장치 및 그 제조 방법
JP2001024085A (ja) 半導体装置
JP2004146731A (ja) 多層配線基体の製造方法
JPH10275826A (ja) 半導体装置およびその製造方法
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2003037210A (ja) 半導体装置およびその製造方法
WO2009145196A1 (ja) 半導体チップ、中間基板および半導体装置
JPH11145188A (ja) 半導体装置及びその製造方法
JP2000012724A (ja) ベアチップ実装用回路基板
JP2000306952A (ja) 実装用配線基板およびその製造方法
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JP2001085595A (ja) 半導体装置及びそれを用いた電子装置及びその製造方法
JP3598058B2 (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees