JP7189672B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7189672B2
JP7189672B2 JP2018079689A JP2018079689A JP7189672B2 JP 7189672 B2 JP7189672 B2 JP 7189672B2 JP 2018079689 A JP2018079689 A JP 2018079689A JP 2018079689 A JP2018079689 A JP 2018079689A JP 7189672 B2 JP7189672 B2 JP 7189672B2
Authority
JP
Japan
Prior art keywords
pads
semiconductor chip
bonding
circuit forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018079689A
Other languages
English (en)
Other versions
JP2019192667A (ja
JP2019192667A5 (ja
Inventor
聖二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018079689A priority Critical patent/JP7189672B2/ja
Priority to US16/380,166 priority patent/US10784177B2/en
Publication of JP2019192667A publication Critical patent/JP2019192667A/ja
Publication of JP2019192667A5 publication Critical patent/JP2019192667A5/ja
Application granted granted Critical
Publication of JP7189672B2 publication Critical patent/JP7189672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
配線基板上に半導体チップをフリップチップ実装し、半導体チップと配線基板との間にアンダーフィル樹脂を充填し、更に半導体チップをモールド樹脂等の樹脂で封止する技術が知られている。
又、配線基板上に半導体チップをフリップチップ実装し、その後モールド樹脂等の樹脂で封止する場合に、アンダーフィル樹脂を用いることなく、半導体チップと配線基板との間にもモールド樹脂等を一括で充填する技術があり、この技術はモールドアンダーフィルと称されている。
特開２０１５－７１６７０号公報
しかしながら、配線基板上に半導体チップをフリップチップ実装すると、半導体チップが規則性なく傾いて実装される場合がある。
この場合、半導体チップの傾きにより半導体チップと配線基板との隙間にばらつきが発生するが、半導体チップをモールド樹脂等の樹脂で封止する際に、樹脂が流れてくる側の隙間が小さくなる傾き方向の場合、樹脂の注入性に対して不利となる。その結果、半導体チップと配線基板との隙間への樹脂の充填性が低下し、半導体チップと配線基板との隙間に樹脂が十分に充填されない場合があった。
本発明は、上記の点に鑑みてなされたものであり、半導体チップと配線基板との隙間への樹脂の充填性を向上した半導体装置を提供することを課題とする。
本半導体装置は、一方の面に複数のパッドが形成された配線基板と、回路形成面に複数の電極が形成され、前記回路形成面が前記一方の面と対向するように前記配線基板に実装された半導体チップと、互いに対向する位置にある前記パッドと前記電極とを電気的に接続する、同一材料からなる複数の接合材と、前記一方の面に形成され、前記半導体チップを封止すると共に前記回路形成面と前記一方の面との隙間を充填する樹脂と、を有し、前記半導体チップは、前記回路形成面と前記一方の面との間隔が第１側から第２側に向かって漸次大きくなるように前記配線基板に実装され、複数の前記パッドは、前記接合材と接合される接合面の面積が異なるパッドを含み、前記第２側に配置されたパッドの接合面の面積が前記第１側に配置されたパッドの接合面の面積よりも小さく、前記第２側に配置されたパッドは、１つの前記電極と対向して１つの前記接合材により接続され、前記第１側に配置されたパッドは、１つの前記電極と対向して１つの前記接合材により接続されることを要件とする。
開示の技術によれば、半導体チップと配線基板との隙間への樹脂の充填性を向上した半導体装置を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態の変形例１に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）の配線基板１０とパッド１１及び１２のみを示した平面図である。
図１を参照するに、第１の実施の形態に係る半導体装置１は、配線基板１０と、半導体チップ２０と、はんだバンプ３０と、封止樹脂４０とを有している。
なお、本実施の形態では、便宜上、半導体装置１の封止樹脂４０側を上側又は一方の側、配線基板１０側を下側又は他方の側とする。又、各部位の封止樹脂４０側の面を一方の面又は上面、配線基板１０側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を配線基板１０の一方の面１０ａの法線方向から視ることを指し、平面形状とは対象物を配線基板１０の一方の面１０ａの法線方向から視た形状を指すものとする。
配線基板１０は、半導体チップ２０を実装可能な基板であれば特に限定されないが、例えば、コアレスのビルドアップ基板やコア有のビルドアップ基板等を用いることができる。配線基板１０は、必要に応じて任意の数の配線層及び絶縁層を有して構わない。配線基板１０の平面形状は、例えば、矩形状とすることができる。
配線基板１０の一方の面１０ａの半導体チップ搭載領域Ａには、複数のパッドが形成されている。具体的には、配線基板１０の辺１０１側に複数のパッド１１が辺１０１と略平行に配置され、配線基板１０の辺１０１の対向辺である辺１０２側に複数のパッド１２が辺１０２と略平行に配置されている。但し、パッド１１及び１２が３個ずつ配置されているのは一例であり、パッド１１及び１２の個数は搭載する半導体チップ２０の仕様に合わせて決定することができる。
配線基板１０の一方の面１０ａに形成された複数のパッドは、はんだバンプと接合される接合面（上面）の面積が異なるパッドを含んでいる。具体的には、辺１０２側に配置されたパッド１２の接合面の面積は、辺１０１側に配置されたパッド１１の接合面の面積よりも小さい。パッド１１とパッド１２の平面形状は、例えば、円形とすることができる。この場合、パッド１２はパッド１１よりも小径となる。配線基板１０の一方の面１０ａに接合面の面積が異なる複数のパッドを配置することの技術的意義については後述する。
なお、パッドがソルダーレジスト層等で被覆されている場合には、ソルダーレジスト層等の開口部から露出するパッド上面の面積が、パッドの接合面の面積となる。
半導体チップ２０は、回路形成面２０ａと一方の面１０ａとの間隔が辺１０１側から辺１０２側に向かって漸次大きくなるように、配線基板１０の一方の面１０ａ側にフリップチップ実装されている。
具体的には、半導体チップ２０の回路形成面２０ａには複数の電極２１が形成されている。各々の電極２１は、はんだバンプと接合される接合面（下面）の面積が一定であり、各々の電極２１の平面形状は例えば円形である。そして、パッド１１と対向する位置にある電極２１は、はんだバンプ３０を介してパッド１１と電気的に接続され、パッド１２と対向する位置にある電極２１は、はんだバンプ３０を介してパッド１２と電気的に接続されている。
はんだバンプ３０は、パッド１１又は１２と電極２１とを電気的に接合する接合材であり、各々のはんだバンプ３０は同一材料から形成されている。パッド１１上のはんだバンプ３０の厚さは、パッド１２上のはんだバンプ３０の厚さよりも薄い。はんだバンプ３０の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
封止樹脂４０は、配線基板１０の一方の面１０ａに形成され、半導体チップ２０を封止すると共に回路形成面２０ａと一方の面１０ａとの隙間を充填している。すなわち、封止樹脂４０は、回路形成面２０ａと一方の面１０ａとの隙間を充填するアンダーフィル樹脂を兼ねている。封止樹脂４０の材料としては、例えば、剛性に優れたエポキシ系樹脂（所謂モールド樹脂）等を用いることができる。エポキシ系樹脂等の流動性や剛性は、例えば、樹脂自体の組成や含有するフィラーの種類や量等により調整することができる。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２～図４は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図２（ａ）に示す工程では、個片化されて配線基板１０となる複数の領域（図２では、一例として３つの領域）を備えたシート状の配線基板１０Ｓを準備する。配線基板１０Ｓの一方の面１０Ｓａの各々の半導体チップ搭載領域Ａには、パッド１１及び１２が形成されている。なお、配線基板１０Ｓの平面形状は例えば矩形状であり、１０１Ｓ及び１０２Ｓは平面視における配線基板１０Ｓの互いに対向する短辺を示している。
次に、図２（ｂ）に示す工程では、回路形成面２０ａに複数の電極２１が形成され、各々の電極２１にはんだバンプ３０が形成された半導体チップ２０を複数個準備する。そして、各々の半導体チップ２０を、各々のはんだバンプ３０の先端側がパッド１１又は１２の接合面と接するように、配線基板１０Ｓの一方の面１０Ｓａ側に配置する。なお、各々のはんだバンプ３０は同一材料から形成され、各々のはんだバンプ３０の電極２１からの突起量は略一定である。すなわち、各々のはんだバンプ３０の体積は略一定である。
次に、図３（ａ）に示す工程では、リフロー等によりはんだバンプ３０を溶融後凝固させ、対向する位置にある電極２１とパッド１１又は１２とをはんだバンプ３０により接合する。この際、パッド１１の接合面の面積がパッド１２の接合面の面積よりも大きいため、パッド１１上では溶融したはんだバンプ３０がパッド１２に比べて横方向（パッド１１の外周方向）に広がる。そのため、パッド１１の接合面上のはんだバンプ３０の厚さは、パッド１２の接合面上のはんだバンプ３０の厚さよりも薄くなる。その結果、各々の半導体チップ２０は、回路形成面２０ａと一方の面１０Ｓａとの間隔が辺１０１Ｓ側から辺１０２Ｓ側に向かって漸次大きくなるように配線基板１０Ｓに実装される。
次に、図３（ｂ）に示す工程では、トランスファーモールド法により、配線基板１０Ｓの一方の面１０Ｓａに、半導体チップ２０を封止すると共に回路形成面２０ａと一方の面１０Ｓａとの隙間を充填する封止樹脂４０を形成する。具体的には、図３（ａ）に示す構造体を下型５０１と上型５０２とで形成される空間内に収容し、空間内に圧力を印加し、注入口５０３から流動化した樹脂Ｍを注入する。なお、図３（ａ）に示す構造体は、辺１０２Ｓ側が注入口５０３側にくるように、下型５０１と上型５０２とで形成される空間内に収容する。つまり、辺１０２Ｓ側から樹脂Ｍを注入する。
次に、図４（ａ）に示す工程では、樹脂Ｍを所定温度で加熱して硬化させ、封止樹脂４０を形成する。次に、図４（ｂ）に示す工程では、封止樹脂４０が形成された配線基板１０Ｓを下型５０１及び上型５０２から取出し、ダイシングブレード等を用いて切断位置Ｃで切断する。これにより、図１に示す半導体装置１が複数個作製できる。
このように、第１の実施の形態に係る半導体装置では、はんだバンプと接合されるパッドの接合面の面積を場所により変えることで、半導体チップの回路形成面と配線基板の一方の面との間隔を第１側から第２側に向かって漸次大きくしている。すなわち、配線基板に実装する半導体チップの傾きを意図的に制御している。これにより、封止樹脂を形成する工程において、半導体チップの回路形成面と配線基板の一方の面との間隔が広い側から樹脂を注入することで、半導体チップの回路形成面と配線基板の一方の面との隙間に安定的に樹脂を注入することが可能となる。その結果、半導体チップと配線基板との隙間への樹脂の充填性を向上した半導体装置を実現することができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、辺１０１側から辺１０２側に向かって接合面の面積が漸次小さくなるように、接合面の面積が異なる３種以上のパッドを配置する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図５は、第１の実施の形態の変形例１に係る半導体装置を例示する図であり、図５（ａ）は断面図、図５（ｂ）は図５（ａ）の配線基板１０Ａとパッド１１～１３のみを示した平面図である。
図５を参照するに、第１の実施の形態の変形例１に係る半導体装置１Ａは、配線基板１０が配線基板１０Ａに置換され、半導体チップ２０が半導体チップ２０Ａに置換された点が、半導体装置１（図１参照）と相違する。
配線基板１０Ａの一方の面１０ａの半導体チップ搭載領域Ａには、複数のパッドが形成されている。具体的には、配線基板１０Ａの辺１０１側に複数のパッド１１が辺１０１と略平行に配置され、配線基板１０Ａの辺１０１の対向辺である辺１０２側に複数のパッド１２が辺１０２と略平行に配置されている。そして、各々のパッド１１と各々のパッド１２との間に、パッド１３が配置されている。但し、パッド１１～１３が３個ずつ配置されているのは一例であり、パッド１１～１３の個数は搭載する半導体チップ２０Ａの仕様に合わせて決定することができる。
配線基板１０Ａの一方の面１０ａに形成された複数のパッドは、はんだバンプと接合される接合面（上面）の面積が異なるパッドを含んでいる。具体的には、辺１０２側に配置されたパッド１２の接合面の面積は、中央に配置されたパッド１３の接合面の面積よりも小さい。又、中央に配置されたパッド１３の接合面の面積は、辺１０１側に配置されたパッド１１の接合面の面積よりも小さい。パッド１１～パッド１３の平面形状は、例えば、円形とすることができる。この場合、パッド１３はパッド１１よりも小径となり、パッド１２はパッド１３よりも更に小径となる。
半導体チップ２０Ａは、配線基板１０Ａの一方の面１０ａ側にフリップチップ実装されている。具体的には、半導体チップ２０Ａの回路形成面２０ａには複数の電極２１が形成されている。各々の電極２１は、はんだバンプと接合される接合面（下面）の面積が一定であり、各々の電極２１の平面形状は例えば円形である。そして、パッド１１と対向する位置にある電極２１は、はんだバンプ３０を介してパッド１１と電気的に接続され、パッド１２と対向する位置にある電極２１は、はんだバンプ３０を介してパッド１２と電気的に接続され、パッド１３と対向する位置にある電極２１は、はんだバンプ３０を介してパッド１３と電気的に接続されている。
半導体チップ２０Ａは、回路形成面２０ａと一方の面１０ａとの間隔が辺１０１側から辺１０２側に向かって漸次大きくなるように配線基板１０Ａに実装されている。より詳しくは、パッド１１の接合面の面積がパッド１３の接合面の面積よりも大きく、パッド１３の接合面の面積がパッド１２の接合面の面積よりも大きい。そのため、半導体チップ２０Ａを配線基板１０Ａに実装する際に、パッド１３上では溶融したはんだバンプがパッド１２に比べて横方向（パッド１３の外周方向）に広がり、パッド１１上では溶融したはんだバンプがパッド１３に比べて更に横方向（パッド１１の外周方向）に広がる。そのため、パッド１３上のはんだバンプ３０の厚さはパッド１２上のはんだバンプ３０の厚さよりも薄くなり、パッド１１上のはんだバンプ３０の厚さはパッド１３上のはんだバンプ３０の厚さよりも更に薄くなる。その結果、半導体チップ２０Ａは、回路形成面２０ａと一方の面１０ａとの間隔が辺１０１側から辺１０２側に向かって漸次大きくなるように配線基板１０Ａに実装される。
なお、半導体装置１Ａは、半導体装置１と同一の製造工程により作製することができる。
このように、辺１０１側から辺１０２側に向かって接合面の面積が漸次小さくなるように３種のパッドを配置してもよい。この場合にも、半導体チップ２０Ａは、回路形成面２０ａと一方の面１０ａとの間隔が辺１０１側から辺１０２側に向かって漸次大きくなるように配線基板１０Ａに実装されるため、封止樹脂４０を形成する際に第１の実施の形態と同様の効果を奏する。
なお、辺１０１側から辺１０２側に向かって接合面の面積が漸次小さくなるように３種のパッドを配置したのは一例であり、これには限定されず、辺１０１側から辺１０２側に向かって接合面の面積が漸次小さくなるように４種以上のパッドを配置してもよい。
又、面積が同一のパッドを複数列に配置してもよい。例えば、図５（ｂ）において、パッド１２を縦方向（辺１０１及び１０２に平行な方向）に２列以上、パッド１３を縦方向に２列以上、パッド１１を縦方向に２列以上に配置してもよい。パッドピッチが狭い場合には、このようなパッド配置としても、半導体チップ２０Ａは、回路形成面２０ａと一方の面１０ａとの間隔が辺１０１側から辺１０２側に向かって漸次大きくなるように配線基板１０Ａに実装される。そのため、封止樹脂４０を形成する際に第１の実施の形態と同様の効果を奏する。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる方法で半導体チップを傾けて配線基板に実装する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図６は、第２の実施の形態に係る半導体装置を例示する図であり、図６（ａ）は断面図、図６（ｂ）は図６（ａ）の配線基板１０Ｂとパッド１４と突起部１６のみを示した平面図である。
図６を参照するに、第２の実施の形態に係る半導体装置２は、配線基板１０が配線基板１０Ｂに置換された点が、半導体装置１（図１参照）と相違する。
配線基板１０Ｂの一方の面１０ａの半導体チップ搭載領域Ａには、複数のパッドが形成されている。具体的には、配線基板１０Ｂの辺１０１側に複数のパッド１４が辺１０１と略平行に配置され、配線基板１０Ｂの辺１０１の対向辺である辺１０２側に複数のパッド１４が辺１０２と略平行に配置されている。但し、パッド１４が３個ずつ２列に配置されているのは一例であり、パッド１４の個数は搭載する半導体チップ２０の仕様に合わせて決定することができる。
配線基板１０Ｂの一方の面１０ａに形成された複数のパッド１４は、はんだバンプと接合される接合面（上面）の面積が略同一である。パッド１４の平面形状は、例えば、円形とすることができる。この場合、各々のパッド１４は略同一径となる。
配線基板１０Ｂの一方の面１０ａの半導体チップ搭載領域Ａの辺１０２側には、突起部１６が設けられている。突起部１６は、例えば、樹脂からなり、スクリーン印刷等により形成することができる。突起部１６は、回路形成面２０ａと一方の面１０ａとの間隔を決めるために設けるものであり、最低１つあればよいが、回路形成面２０ａと一方の面１０ａとの間隔を安定させるためには２つ以上設けることが好ましい。
半導体チップ２０は、回路形成面２０ａと一方の面１０ａとの間隔が辺１０１側から辺１０２側に向かって漸次大きくなるように、配線基板１０Ｂの一方の面１０ａ側にフリップチップ実装されている。
図６の例では、半導体チップ２０の平面形状は矩形状であり、半導体チップ２０の回路形成面２０ａは、平面視において辺１０１側を向く第１辺、第１辺と平行で辺１０２側を向く第２辺、第１辺の一端と第２辺の一端とを接続する第３辺、及び第１辺の他端と第２辺の他端とを接続する第４辺を備えている。
半導体チップ２０の平面形状は半導体チップ搭載領域Ａの平面形状と略同一であり、半導体チップ２０の回路形成面２０ａの第１辺は半導体チップ搭載領域Ａの第１辺Ａ１と対向する辺である。又、半導体チップ２０の回路形成面２０ａの第２辺、第３辺、及び第４辺は、半導体チップ搭載領域Ａの第２辺Ａ２、第３辺Ａ３、及び第４辺Ａ４と各々対向する辺である。
図６の例では、半導体チップ搭載領域Ａの第２辺Ａ２と第３辺Ａ３とが形成する角部、及び第２辺Ａ２と第４辺Ａ４とが形成する角部に、突起部１６が１つずつ設けられている。すなわち、一方の突起部１６の上面は半導体チップ２０の回路形成面２０ａの第２辺と第３辺とが形成する角部と接し、他方の突起部１６の上面は半導体チップ２０の回路形成面２０ａの第２辺と第４辺とが形成する角部と接している。
図７及び図８は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図７（ａ）に示す工程では、個片化されて配線基板１０Ｂとなる複数の領域（図７では、一例として３つの領域）を備えたシート状の配線基板１０Ｔを準備する。配線基板１０Ｔの一方の面１０Ｔａの各々の半導体チップ搭載領域Ａには、パッド１４及び突起部１６が形成されている。なお、配線基板１０Ｔの平面形状は例えば矩形状であり、１０１Ｔ及び１０２Ｔは平面視における配線基板１０Ｔの互いに対向する短辺を示している。
次に、図７（ｂ）に示す工程では、回路形成面２０ａに複数の電極２１が形成され、各々の電極２１にはんだバンプ３０が形成された半導体チップ２０を複数個準備する。そして、各々の半導体チップ２０を、各々のはんだバンプ３０の先端側がパッド１４の接合面と接するように、配線基板１０Ｔの一方の面１０Ｔａ側に配置する。但し、図７（ｂ）では、回路形成面２０ａと突起部１６の上面とが接するように描かれているが、はんだバンプ３０が溶融したときに回路形成面２０ａと突起部１６の上面とが接すればよいため、この工程では回路形成面２０ａと突起部１６の上面とが接していなくてもよい。なお、各々のはんだバンプ３０は同一材料から形成され、各々のはんだバンプ３０の電極２１からの突起量は略一定である。すなわち、各々のはんだバンプ３０の体積は略一定である。
次に、図８に示す工程では、リフロー等によりはんだバンプ３０を溶融後凝固させ、対向する位置にある電極２１とパッド１４とをはんだバンプ３０により接合する。この際、配線基板１０Ｔの一方の面１０Ｔａの半導体チップ搭載領域Ａの辺１０２Ｔ側に突起部１６が設けられているため、回路形成面２０ａと一方の面１０Ｔａとの間隔は辺１０２Ｔ側では突起部１６の高さで決定される。一方、辺１０１Ｔ側には突起部１６が設けられていないため、辺１０１Ｔ側は辺１０２Ｔ側よりも回路形成面２０ａと一方の面１０Ｔａとの間隔が狭くなる。その結果、各々の半導体チップ２０は、回路形成面２０ａと一方の面１０Ｔａとの間隔が辺１０１Ｔ側から辺１０２Ｔ側に向かって漸次大きくなるように配線基板１０Ｔに実装される。
以降、第１の実施の形態の図３（ｂ）～図４（ｂ）と同様の工程を実行することにより、図６に示す半導体装置２が複数個作製できる。
このように、配線基板１０Ｂにおいて、各々のパッド１４の面積は略一定とし、一方の面１０ａの半導体チップ搭載領域Ａの辺１０２側に突起部１６を設けてもよい。この場合にも、半導体チップ２０は、回路形成面２０ａと一方の面１０ａとの間隔が辺１０１側から辺１０２側に向かって漸次大きくなるように配線基板１０Ｂに実装されるため、封止樹脂４０を形成する際に第１の実施の形態と同様の効果を奏する。
なお、第２の実施の形態を第１の実施の形態又は第１の実施の形態の変形例１と組み合わせることも可能である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１、１Ａ、２ 半導体装置
１０、１０Ａ、１０Ｂ、１０Ｓ、１０Ｔ 配線基板
１０ａ、１０Ｓａ、１０Ｔａ 配線基板の一方の面
１１、１２、１３、１４ パッド
１６ 突起部
２０、２０Ａ 半導体チップ
２０ａ 回路形成面
３０ はんだバンプ
４０ 封止樹脂
１０１、１０１Ｓ、１０１Ｔ、１０２、１０２Ｓ、１０２Ｔ 辺
５０１ 下型
５０２ 上型
５０３ 注入口
Ａ 半導体チップ搭載領域
Ａ１ 第１辺
Ａ２ 第２辺
Ａ３ 第３辺
Ａ４ 第４辺
Ｃ 切断位置

Claims (8)

  1. 一方の面に複数のパッドが形成された配線基板と、
    回路形成面に複数の電極が形成され、前記回路形成面が前記一方の面と対向するように前記配線基板に実装された半導体チップと、
    互いに対向する位置にある前記パッドと前記電極とを電気的に接続する、同一材料からなる複数の接合材と、
    前記一方の面に形成され、前記半導体チップを封止すると共に前記回路形成面と前記一方の面との隙間を充填する樹脂と、を有し、
    前記半導体チップは、前記回路形成面と前記一方の面との間隔が第１側から第２側に向かって漸次大きくなるように前記配線基板に実装され、
    複数の前記パッドは、前記接合材と接合される接合面の面積が異なるパッドを含み、
    前記第２側に配置されたパッドの接合面の面積が前記第１側に配置されたパッドの接合面の面積よりも小さく、
    前記第２側に配置されたパッドは、１つの前記電極と対向して１つの前記接合材により接続され、
    前記第１側に配置されたパッドは、１つの前記電極と対向して１つの前記接合材により接続される半導体装置。
  2. 前記第１側から前記第２側に向かって接合面の面積が異なる３種以上のパッドが配置され、
    前記３種以上のパッドは、前記第１側から前記第２側に向かって前記接合面の面積が漸次小さくなるように配置されている請求項１に記載の半導体装置。
  3. 前記第２側において、前記回路形成面と前記一方の面との間に１つ以上の突起部が設けられている請求項１に記載の半導体装置。
  4. 前記半導体チップの平面形状は矩形状であり、
    前記回路形成面は、平面視において前記第１側を向く第１辺、前記第１辺と平行で前記第２側を向く第２辺、前記第１辺の一端と前記第２辺の一端とを接続する第３辺、及び前記第１辺の他端と前記第２辺の他端とを接続する第４辺を備え、
    前記１つ以上の突起部は、前記第２辺と前記第３辺とが形成する角部、及び前記第２辺と前記第４辺とが形成する角部と接するように設けられた２つの突起部を含む請求項３に記載の半導体装置。
  5. 一方の面に複数のパッドが形成された配線基板と、回路形成面に複数の電極が形成され各々の前記電極に接合材が形成された半導体チップと、を準備し、各々の前記接合材が各々の前記パッドと接するように前記一方の面側に前記半導体チップを配置し、前記接合材を溶融後凝固させて前記回路形成面と前記一方の面との間隔が第１側から第２側に向かって漸次大きくなるように前記配線基板に前記半導体チップを実装する工程と、
    前記一方の面に、前記半導体チップを封止すると共に前記回路形成面と前記一方の面との隙間を充填する樹脂を形成する工程と、を有し、
    複数の前記パッドは、前記接合材と接合される接合面の面積が異なるパッドを含み、
    前記第２側に配置されたパッドの接合面の面積が前記第１側に配置されたパッドの接合面の面積よりも小さく、
    前記半導体チップを実装する工程では、互いに対向する位置にある前記パッドと前記電極とを同一材料からなる複数の接合材で電気的に接続し、前記第１側に配置されたパッドの接合面上の前記接合材の厚さが、前記第２側に配置されたパッドの接合面上の前記接合材の厚さよりも薄くなるように前記半導体チップが実装され、
    前記第２側に配置されたパッドは、１つの前記電極と対向して１つの前記接合材により接続され、
    前記第１側に配置されたパッドは、１つの前記電極と対向して１つの前記接合材により接続され、
    前記樹脂を形成する工程では、前記第２側から前記樹脂を注入する半導体装置の製造方法。
  6. 前記第１側から前記第２側に向かって接合面の面積が異なる３種以上のパッドが配置され、
    前記３種以上のパッドは、前記第１側から前記第２側に向かって前記接合面の面積が漸次小さくなるように配置されている請求項５に記載の半導体装置の製造方法。
  7. 前記配線基板の前記第２側に１つ以上の突起部が設けられ、
    前記半導体チップを実装する工程では、前記１つ以上の突起部が前記回路形成面の前記第２側と接するように前記半導体チップが実装される請求項５に記載の半導体装置の製造方法。
  8. 前記半導体チップの平面形状は矩形状であり、
    前記回路形成面は、平面視において前記第１側を向く第１辺、前記第１辺と平行で前記第２側を向く第２辺、前記第１辺の一端と前記第２辺の一端とを接続する第３辺、及び前記第１辺の他端と前記第２辺の他端とを接続する第４辺を備え、
    前記１つ以上の突起部は、前記第２辺と前記第３辺とが形成する角部、及び前記第２辺と前記第４辺とが形成する角部と接するように設けられた２つの突起部を含む請求項７に記載の半導体装置の製造方法。
JP2018079689A 2018-04-18 2018-04-18 半導体装置及びその製造方法 Active JP7189672B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018079689A JP7189672B2 (ja) 2018-04-18 2018-04-18 半導体装置及びその製造方法
US16/380,166 US10784177B2 (en) 2018-04-18 2019-04-10 Semiconductor device with encapsulating resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018079689A JP7189672B2 (ja) 2018-04-18 2018-04-18 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2019192667A JP2019192667A (ja) 2019-10-31
JP2019192667A5 JP2019192667A5 (ja) 2021-03-25
JP7189672B2 true JP7189672B2 (ja) 2022-12-14

Family

ID=68238233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018079689A Active JP7189672B2 (ja) 2018-04-18 2018-04-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10784177B2 (ja)
JP (1) JP7189672B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US11101417B2 (en) * 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243818A (ja) 2002-02-15 2003-08-29 Denso Corp 半導体電子部品の実装方法
JP2010161425A (ja) 2010-04-26 2010-07-22 Panasonic Corp モジュールの製造方法と、その製造設備

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS538566A (en) * 1976-07-12 1978-01-26 Citizen Watch Co Ltd Mounting structure of semiconductor ic circuit
EP0248566A3 (en) * 1986-05-30 1990-01-31 AT&T Corp. Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
JP2009049499A (ja) * 2007-08-14 2009-03-05 Fujifilm Corp 半導体チップの実装方法及び半導体装置
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
JP2011243683A (ja) * 2010-05-17 2011-12-01 Fujitsu Ltd 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
US8367475B2 (en) * 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
WO2013108323A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 半導体装置製造方法および半導体装置
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9070644B2 (en) * 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US8970051B2 (en) * 2013-06-28 2015-03-03 Intel Corporation Solution to deal with die warpage during 3D die-to-die stacking
JP6303373B2 (ja) 2013-10-02 2018-04-04 住友ベークライト株式会社 圧縮成形用モールドアンダーフィル材料、半導体パッケージ、構造体および半導体パッケージの製造方法
KR20160004065A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP2016063013A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置
US20160351607A1 (en) * 2015-05-28 2016-12-01 Xintec Inc. Image sensing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243818A (ja) 2002-02-15 2003-08-29 Denso Corp 半導体電子部品の実装方法
JP2010161425A (ja) 2010-04-26 2010-07-22 Panasonic Corp モジュールの製造方法と、その製造設備

Also Published As

Publication number Publication date
US20190326189A1 (en) 2019-10-24
JP2019192667A (ja) 2019-10-31
US10784177B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US20090294978A1 (en) Semiconductor device, and manufacturing method therefor
JP7189672B2 (ja) 半導体装置及びその製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
WO2006035541A1 (ja) 半導体装置
WO2006035548A1 (ja) 配線基板および半導体装置
JP2008159955A (ja) 電子部品内蔵基板
JP2012069903A (ja) 半導体装置及びその製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP2012015142A (ja) 半導体パッケージおよびその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2005085931A (ja) 半導体チップ及びその実装回路基板
JP2007294560A (ja) 半導体装置およびその製造方法
JP4324773B2 (ja) 半導体装置の製造方法
KR20120032764A (ko) 플립칩 패키지용 기판 및 이를 이용한 플립칩 패키지의 제조 방법
JP2004363289A (ja) 半導体装置の製造方法
WO2018150809A1 (ja) 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
TW201306197A (zh) 以金屬柱銲接為晶片連接之半導體封裝構造
JP4591715B2 (ja) 半導体装置の製造方法
TWI429041B (zh) 非陣列凸塊之覆晶接合方法與構造
WO2024099219A1 (zh) 芯片封装方法及封装结构
JP2015053374A (ja) 半導体装置及び半導体装置の製造方法
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220913

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220926

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221202

R150 Certificate of patent or registration of utility model

Ref document number: 7189672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150