JP2019192667A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019192667A5 JP2019192667A5 JP2018079689A JP2018079689A JP2019192667A5 JP 2019192667 A5 JP2019192667 A5 JP 2019192667A5 JP 2018079689 A JP2018079689 A JP 2018079689A JP 2018079689 A JP2018079689 A JP 2018079689A JP 2019192667 A5 JP2019192667 A5 JP 2019192667A5
- Authority
- JP
- Japan
- Prior art keywords
- pads
- semiconductor chip
- circuit forming
- semiconductor device
- forming surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims 4
- 238000000034 method Methods 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
Description
本半導体装置は、一方の面に複数のパッドが形成された配線基板と、回路形成面に複数の電極が形成され、前記回路形成面が前記一方の面と対向するように前記配線基板に実装された半導体チップと、互いに対向する位置にある前記パッドと前記電極とを電気的に接続する、同一材料からなる複数の接合材と、前記一方の面に形成され、前記半導体チップを封止すると共に前記回路形成面と前記一方の面との隙間を充填する樹脂と、を有し、前記半導体チップは、前記回路形成面と前記一方の面との間隔が第１側から第２側に向かって漸次大きくなるように前記配線基板に実装され、複数の前記パッドは、前記接合材と接合される接合面の面積が異なるパッドを含み、前記第２側に配置されたパッドの接合面の面積が前記第１側に配置されたパッドの接合面の面積よりも小さいことを要件とする。
Claims (8)
- 一方の面に複数のパッドが形成された配線基板と、
回路形成面に複数の電極が形成され、前記回路形成面が前記一方の面と対向するように前記配線基板に実装された半導体チップと、
互いに対向する位置にある前記パッドと前記電極とを電気的に接続する、同一材料からなる複数の接合材と、
前記一方の面に形成され、前記半導体チップを封止すると共に前記回路形成面と前記一方の面との隙間を充填する樹脂と、を有し、
前記半導体チップは、前記回路形成面と前記一方の面との間隔が第１側から第２側に向かって漸次大きくなるように前記配線基板に実装され、
複数の前記パッドは、前記接合材と接合される接合面の面積が異なるパッドを含み、
前記第２側に配置されたパッドの接合面の面積が前記第１側に配置されたパッドの接合面の面積よりも小さい半導体装置。 - 前記第１側から前記第２側に向かって接合面の面積が異なる３種以上のパッドが配置され、
前記３種以上のパッドは、前記第１側から前記第２側に向かって前記接合面の面積が漸次小さくなるように配置されている請求項１に記載の半導体装置。 - 前記第２側において、前記回路形成面と前記一方の面との間に１つ以上の突起部が設けられている請求項１に記載の半導体装置。
- 前記半導体チップの平面形状は矩形状であり、
前記回路形成面は、平面視において前記第１側を向く第１辺、前記第１辺と平行で前記第２側を向く第２辺、前記第１辺の一端と前記第２辺の一端とを接続する第３辺、及び前記第１辺の他端と前記第２辺の他端とを接続する第４辺を備え、
前記１つ以上の突起部は、前記第２辺と前記第３辺とが形成する角部、及び前記第２辺と前記第４辺とが形成する角部と接するように設けられた２つの突起部を含む請求項３に記載の半導体装置。 - 一方の面に複数のパッドが形成された配線基板と、回路形成面に複数の電極が形成され各々の前記電極に接合材が形成された半導体チップと、を準備し、各々の前記接合材が各々の前記パッドと接するように前記一方の面側に前記半導体チップを配置し、前記接合材を溶融後凝固させて前記回路形成面と前記一方の面との間隔が第１側から第２側に向かって漸次大きくなるように前記配線基板に前記半導体チップを実装する工程と、
前記一方の面に、前記半導体チップを封止すると共に前記回路形成面と前記一方の面との隙間を充填する樹脂を形成する工程と、を有し、
複数の前記パッドは、前記接合材と接合される接合面の面積が異なるパッドを含み、
前記第２側に配置されたパッドの接合面の面積が前記第１側に配置されたパッドの接合面の面積よりも小さく、
前記半導体チップを実装する工程では、互いに対向する位置にある前記パッドと前記電極とを同一材料からなる複数の接合材で電気的に接続し、前記第１側に配置されたパッドの接合面上の前記接合材の厚さが、前記第２側に配置されたパッドの接合面上の前記接合材の厚さよりも薄くなるように前記半導体チップが実装され、
前記樹脂を形成する工程では、前記第２側から前記樹脂を注入する半導体装置の製造方法。 - 前記第１側から前記第２側に向かって接合面の面積が異なる３種以上のパッドが配置され、
前記３種以上のパッドは、前記第１側から前記第２側に向かって前記接合面の面積が漸次小さくなるように配置されている請求項５に記載の半導体装置の製造方法。 - 前記配線基板の前記第２側に１つ以上の突起部が設けられ、
前記半導体チップを実装する工程では、前記１つ以上の突起部が前記回路形成面の前記第２側と接するように前記半導体チップが実装される請求項５に記載の半導体装置の製造方法。 - 前記半導体チップの平面形状は矩形状であり、
前記回路形成面は、平面視において前記第１側を向く第１辺、前記第１辺と平行で前記第２側を向く第２辺、前記第１辺の一端と前記第２辺の一端とを接続する第３辺、及び前記第１辺の他端と前記第２辺の他端とを接続する第４辺を備え、
前記１つ以上の突起部は、前記第２辺と前記第３辺とが形成する角部、及び前記第２辺と前記第４辺とが形成する角部と接するように設けられた２つの突起部を含む請求項７に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018079689A JP7189672B2 (ja) | 2018-04-18 | 2018-04-18 | 半導体装置及びその製造方法 |
| US16/380,166 US10784177B2 (en) | 2018-04-18 | 2019-04-10 | Semiconductor device with encapsulating resin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018079689A JP7189672B2 (ja) | 2018-04-18 | 2018-04-18 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019192667A JP2019192667A (ja) | 2019-10-31 |
| JP2019192667A5 true JP2019192667A5 (ja) | 2021-03-25 |
| JP7189672B2 JP7189672B2 (ja) | 2022-12-14 |
Family
ID=68238233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018079689A Active JP7189672B2 (ja) | 2018-04-18 | 2018-04-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10784177B2 (ja) |
| JP (1) | JP7189672B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11024608B2 (en) | 2017-03-28 | 2021-06-01 | X Display Company Technology Limited | Structures and methods for electrical connection of micro-devices and substrates |
| US11101417B2 (en) * | 2019-08-06 | 2021-08-24 | X Display Company Technology Limited | Structures and methods for electrically connecting printed components |
| US11316086B2 (en) | 2020-07-10 | 2022-04-26 | X Display Company Technology Limited | Printed structures with electrical contact having reflowable polymer core |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538566A (en) * | 1976-07-12 | 1978-01-26 | Citizen Watch Co Ltd | Mounting structure of semiconductor ic circuit |
| EP0248566A3 (en) * | 1986-05-30 | 1990-01-31 | AT&T Corp. | Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate |
| KR100192766B1 (ko) * | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
| TW434856B (en) * | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
| JP3891838B2 (ja) * | 2001-12-26 | 2007-03-14 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP2003243818A (ja) | 2002-02-15 | 2003-08-29 | Denso Corp | 半導体電子部品の実装方法 |
| JP2006196728A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Epson Corp | 電子部品、電気光学装置、及び電子機器 |
| JP2009049499A (ja) * | 2007-08-14 | 2009-03-05 | Fujifilm Corp | 半導体チップの実装方法及び半導体装置 |
| JP2009117767A (ja) * | 2007-11-09 | 2009-05-28 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及びそれにより製造した半導体装置 |
| JP5375708B2 (ja) * | 2010-03-29 | 2013-12-25 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2010161425A (ja) | 2010-04-26 | 2010-07-22 | Panasonic Corp | モジュールの製造方法と、その製造設備 |
| JP2011243683A (ja) * | 2010-05-17 | 2011-12-01 | Fujitsu Ltd | 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 |
| KR101712043B1 (ko) * | 2010-10-14 | 2017-03-03 | 삼성전자주식회사 | 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법 |
| US8367475B2 (en) * | 2011-03-25 | 2013-02-05 | Broadcom Corporation | Chip scale package assembly in reconstitution panel process format |
| JP5820991B2 (ja) * | 2012-01-17 | 2015-11-24 | パナソニックＩｐマネジメント株式会社 | 半導体装置製造方法および半導体装置 |
| US9343419B2 (en) * | 2012-12-14 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
| US9070644B2 (en) * | 2013-03-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
| US8970051B2 (en) * | 2013-06-28 | 2015-03-03 | Intel Corporation | Solution to deal with die warpage during 3D die-to-die stacking |
| JP6303373B2 (ja) | 2013-10-02 | 2018-04-04 | 住友ベークライト株式会社 | 圧縮成形用モールドアンダーフィル材料、半導体パッケージ、構造体および半導体パッケージの製造方法 |
| KR20160004065A (ko) * | 2014-07-02 | 2016-01-12 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조방법 |
| JP2016063013A (ja) * | 2014-09-17 | 2016-04-25 | 株式会社東芝 | 半導体装置 |
| TWI607555B (zh) * | 2015-05-28 | 2017-12-01 | 精材科技股份有限公司 | 影像感測裝置 |
-
2018
- 2018-04-18 JP JP2018079689A patent/JP7189672B2/ja active Active
-
2019
- 2019-04-10 US US16/380,166 patent/US10784177B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6305302B2 (ja) | 半導体装置およびその製造方法 | |
| WO2012157584A1 (ja) | 半導体装置とその製造方法 | |
| JP2011524647A5 (ja) | ||
| JP2014127706A5 (ja) | 半導体装置の製造方法 | |
| JP2019192667A5 (ja) | ||
| JP6127293B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| CN105023885A (zh) | 半导体装置、半导体装置的制造方法 | |
| JP2018125349A5 (ja) | ||
| JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
| JP2015115419A5 (ja) | ||
| JP2018160653A5 (ja) | ||
| TWM517910U (zh) | 晶片封裝結構 | |
| JP4058637B2 (ja) | 半導体チップ、半導体装置、回路基板及び電子機器 | |
| JP6080305B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
| CN109314087B (zh) | 电子模块、连接体的制造方法以及电子模块的制造方法 | |
| JP2017028155A5 (ja) | ||
| JP2008252058A5 (ja) | ||
| JP2007324506A5 (ja) | ||
| JP2007208153A5 (ja) | ||
| JP2018085487A5 (ja) | ||
| JP5849935B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5892184B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI545670B (zh) | 影像感測器封裝用之壓頭 | |
| JP5674537B2 (ja) | 電気部品モジュール | |
| JP2007214307A5 (ja) |