KR100192766B1 - 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 - Google Patents
솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 Download PDFInfo
- Publication number
- KR100192766B1 KR100192766B1 KR1019950019581A KR19950019581A KR100192766B1 KR 100192766 B1 KR100192766 B1 KR 100192766B1 KR 1019950019581 A KR1019950019581 A KR 1019950019581A KR 19950019581 A KR19950019581 A KR 19950019581A KR 100192766 B1 KR100192766 B1 KR 100192766B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- solder ball
- solder
- ball
- land
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명은 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 구조에 관한 것이다. 이를 위하여 본 발명에서는, 기판 중 솔더볼이 부착되는 기판면의 내측 및 외각부에 서로 다른 직경을 갖는 금속성 솔더볼 랜드를 형성하고 상기 기판면중 상기 랜드가 형성되지 않는 부분에 솔더마스크를 형성하여 상기 랜드의 직경에 따라서 서로 다른 높이의 솔더볼을 형성하거나, 기판상에 동일크기로 다수의 금속성 랜드를 형성한 후 상기 기판에 솔더마스크를 형성하되, 상기 솔더마스크는 기판상의 랜드가 형성되지 않는 부분과 랜드의 외각 일부를 덮어서 랜드 중심부가 노출되도록 형성하며, 상기 랜드의 노출부위는 기판의 중심부 및 외각부에서 서로 다른 크기로 형성되어 상기 랜드에 동일 크기의 솔더볼를 얹은 뒤 용착시키므로 상기 랜드의 노출직경에 따라서 서로 다른 높이의 솔더볼을 형성하게 된다. 이에 따라서, 솔더볼의 상대적인 높이를 평탄화시킬 수 있다.
Description
제1도의 (a) 내지 (d)는 볼그리드 어레이 반도체 패키지의 휨에 따른 솔더볼의 평평도 불량 상태를 도시한 도면.
제2도의 (a) 및 (b)는 제1도의 패키지가 마더보드에 실장될 때의 접촉불량을 도시한 도면.
제3도 및 제4도는 종래의 반도체 패키지 휨을 개선하기 위한 방법을 도시한 도면.
제5도의 (a)는 본 발명에 따른 기판 솔더볼랜드 설계를 나타낸 도면.
제5도의 (b)는 본 발명에 따른 기판 솔더볼랜드에 의해 솔더볼이 평탄화되어 마더보드에 실장된 상태를 나타낸 도면.
제6도는 본 발명에 따른 기판 솔더볼랜드 설계를 나타낸 확대도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 플라스틱 바디
3 : 솔더볼 5 : 솔더볼랜드
본 발명은 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(BGA) 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판 구조에 관한 것으로, 특히 반도체장치 제조 공정중 고온공정으로 인해 기판의 중앙부가 볼록하게 변형된 경우에 솔더볼 어레이의 평평도 불량을 보정하기 위한 방법 및 그 기판구조에 관한 것이다.
최근들어 차세대 반도체 패키지로 주목되고 있는 BBA(Ball Grid Array), Cavity BGA 및 Die Down BGA 및 테이프(Tape) BGA등과 같이 솔더볼을 입출력 단자로 사용하는 반도체 장치들은 대부분 기판재료로서 PCB류 또는 폴리이미드 테이프 등을 사용하고 있다.
이러한 반도체 패키지는 제조공정중 고온(150℃이상)의 공정들을 거치는 동안 자재들이 열 응력을 받게 되며, 각 자재들은, 예를들면 플라스틱바디(2)와 PCB(PCB : Printed Circuit Board)기판(1) 사이의 열팽창 계수가 다른 관계로 제1도와 같은 휨일 발생된다.
따라서, BGA 패키지의 경우에는 기판의 한쪽만 몰딩되는 원 사이드(one-side) 몰딩방식을 택하고 있기 때문에 상기 휨현상은 더욱 심하게 된다. 이때 기판의 일면에 부착된 솔더볼(3) 어레이는 기판(1)의 휨과 더불어 휘기 때문에 솔더볼 어레이의 평평도(Coplanarity)는 악화된다. 즉, 도면에 도시된 바와 같이 일정 높이(G) 만큼의 간격이 발생된다.
이와 같이 솔더볼 어레이의 평평도가 악화되어 어느 정도를 넘어서게 되면 반도체 장치를 마더볼드(Mother Board)에 실장할 때 제2도와 같이 특정위치에 배치된 솔더볼들, 예를들면, 제2도의 (a)의 경우 기판의 외곽측에 배치된 솔더볼이 제2도의 (b)의 경우에는 기판의 내측에 배치된 솔더볼이 마더보드에 접촉되지 않아 제품의 기능을 상실하는 경우가 발생하게 된다.
종래에는 플라스틱바디 및 기판의 휨을 방지하는데 주력하였다. 즉, 제3도에 도시된 바와같이 반도체 패키지의 플라스틱바디(2)의 형상을 일반적인 정사각형이나 직사각형 모양에서 열에 대한 응력에 강한 다른 형상, 예를들면 바디의 모서리 형상을 둥근 라운드형으로 변형시키거나, 제4도에 도시된 바와 같이 상기 바디의 모서리각을 7~12。에서 25~35。로 하여 바디(2) 및 기판(1)의 휨을 최소화 하고자 하였다.
이러한 휨 방지를 위한 방안은 근본적으로 반도체 장치를 마더보드에 실장할 때 접촉도 향상을 고려한 것이라기 보다는, 바디 내부의 반도체 칩을 보호하고 자재들간의 균열을 방지하기 위한 것이다. 따라서 제1도의 (c)(d) 및 제2도의 (b)의 경우 플라스틱 바디의 휨은 개선되지만 기판의 휨의 개선은 기대하기 힘들다.
또한, 제2도의 (a)와 같이 반도체 패키지가 오목하게 휨이 발생되는 패키지는 일본공개특허공보 평7-22538(95.1.24)호에 의해 솔더볼을 평탄화시키도록 된 것이 제시된바 있다.
상기한 일본공개특허공보 평7-22538호의 주요 구성은, 솔더볼이 부착되는 랜드의 직경이 솔더마스크에 의해 한정적으로 개방되는 크기를 중앙부로부터 외주로 향하여 점차로 작아지도록 형성하거나, 또는 솔더볼이 부착되는 랜드의 직경이 솔더마스크에 의해 한정적으로 개방되는 크기를 동일하게 형성하고, 이 랜드에 융착되는 솔더볼의 공급량을 중앙부로부터 외주로 향하여 점차로 작아지게 변화시키는 것에 의해 솔더볼을 평탄화를 시켰다.
그러나, 상기한 구조는 랜드를 한정적으로 감싸는 솔더마스크에 의해 솔더볼이 융착되는 직경을 조절하도록 되어 있음으로써, 상기한 솔더마스크로 랜드를 개방되는 영역을 정확하게 조절하여 감싸지도록 하는 공정이 매우 난이하여 실용화되기가 어려웠다.
본 발명은, 기판과 플라스틱 바디로 이루어지는 반도체 패키지의 휨이 볼록하게 발생된 경우에 한해서 솔더볼을 평탄화시키도록 된 것으로, 그 구성은 상기한 기판에 형성되는 금속성 솔더볼 랜드의 직경을 중앙부로부터 외곽으로 갈수록 점차로 커지게 변화시키는 것에 의해 달성된다. 즉, 종래에는 솔더마스크에 의해 랜드가 오픈되는 크기를 조절하도록 되어 있으나, 본 발명은 랜드의 직경을 조절하도록 된 것으로, 실용화가 가능하도록 된 것이다.
다음 테이블은 솔더볼을 솔더볼 랜드에 안착시키고 리플로우한 후의 솔더볼 직경 및 높이를 표시한 것이다.
상기 표에는, 직경이 0.76mm인 솔더볼이 서로 다른 직경을 갖는 솔더볼 랜드의 랜딩영역에 안착되어 리플로우 한 후에 솔더볼의 직경 및 높이에 변화가 어떻게 일어났는지를 보여주는 것으로서, 먼저 솔더볼 랜드의 솔더볼랜드의 직경이 0.636mm인 경우, 솔더볼의 직경은 평균 0.807mm로 직경이 약 6.1% 증가하였음을 알 수 있다.
한편, 솔더볼 랜드의 솔더볼랜드의 직경이 0.605mm인 경우, 솔더볼의 직경은 평균 0.796mm로서 약 4.7% 증가하였음을 알 수 있다. 이와같이 솔더볼 랜드의 솔더볼랜드의 직경이 커짐에 따라 리플로우후의 솔더볼 직경도 더불어 증가함을 알 수 있다.
BGA 반도체 패키지 기판의 휨을 보상하는데 있어서는 솔더볼의 높이 변화가 주요 관심 대상인데 이 경우에 리플로우후 솔더볼 높이는, 솔더볼랜드의 직경이 0.636mm 일 때 평균높이가 0.588mm로서 원래 높이에 비해 29.2%가 낮아진 반면 솔더볼랜드의 직경이 0.605mm일때 평균높이는 0.600mm로서 원래 높이에 비해 26.6%가 낮아졌다.
본 발명은 이러한 실험에 착안하여 BGA 패키지 기판 휨을 솔더볼의 높이를 조정함으로서 전체적으로 평탄화 하고자 한 것이다.
제5도는 본 발명에 의한 기판 솔더볼랜드 설계를 나타낸 도면이다. 기판(1)에는 솔더볼 랜드(5)가 놓여서 후에 솔더볼이 그 위에 형성되게 되는데, 상기 랜드의 재질로는 금(Au), 니켈(Ni) 또는 동(Cu)과 같은 금속이 사용된다. 이러한 랜드는 기판이 휘어 있는 정도에 따라서 그리고 기판이 휘어있는 정도에 따라서 서로 다른 크기로 형성된다.
즉, 기판(1)의 중앙부로부터 외곽으로 갈수록 랜드의 크기가 점차로 커지게 변화시키도록 구성된 것으로, 이와 같이 형성된 랜드상에 솔더볼을 용착시킨 후 마더보드에 실장한 형상이 제5도의 (b)에 도시되어 있다.
제7도는 제5도의 기판 일부를 확대한 것으로서, 솔더볼 랜드(a)(b)(c)(d)는 기판의 최외곽에 위치한 랜드(a)가 가장 크고 기판의 내측으로 갈수록 작아져서 정 중앙의 랜드(d)가 가장 작게 형성된다.
따라서, 상기 도표에서 고찰해 본 바와 같이, 제5도의 경우, 기판의 외곽에 배치된 랜드(a)상의 솔더볼은 리플로우에 의해서 높이가 낮아지고, 기판의 내측으로 갈수록 솔더볼의 높이가 높아져서, 기판이 휨이 보상된다.
이처럼 솔더볼이 용착되는 솔더볼 랜드의 직경을 기판의 부위에 따라 차등화하므로 솔더볼의 상대적인 높이를 균일하게 조절할 수 있게 되며, 그에 따라서 기판의 휨에 의해서 생기는 마더보드에 실장시 비접촉 솔더볼 결함을 방지할 수 있다.
Claims (2)
- 기판과 플라스틱 바디로 이루어지며 기판상에서 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법에 있어서, 상기 솔더볼이 부착되는 기판의 중앙부로부터 외곽으로 갈수록 점차로 직경이 커지게 변화시키는 금속성 솔더볼 랜드를 형성하고, 이 금속성 솔더볼 랜드에 동일크기의 솔더볼을 얹은 뒤 용착시키므로 상기 기판의 중앙부가 볼록하게 변형된 경우에 솔더볼을 평탄화시키도록 된 것을 특징으로 하는 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법.
- 기판과 플라스틱 바디로 이루어지며 기판상에서 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화를 위한 기판 구조에 있어서, 상기 솔더볼이 부착되는 기판의 중앙부로부터 외곽으로 갈수록 점차로 커지는 직경을 갖는 금속성 솔더볼 랜드가 형성되어 있는 것을 특징으로 하는 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이 반도체 패키지의 솔더볼 평탄화를 위한 기판구조.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019581A KR100192766B1 (ko) | 1995-07-05 | 1995-07-05 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
JP7352581A JPH0927568A (ja) | 1995-07-05 | 1995-12-28 | ソルダボールを入出力端子として使用するボールグリッドアレイ半導体パッケージのソルダボールの平坦化方法及びその基板構造 |
US08/588,482 US5641946A (en) | 1995-07-05 | 1996-01-18 | Method and circuit board structure for leveling solder balls in ball grid array semiconductor packages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019581A KR100192766B1 (ko) | 1995-07-05 | 1995-07-05 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008433A KR970008433A (ko) | 1997-02-24 |
KR100192766B1 true KR100192766B1 (ko) | 1999-06-15 |
Family
ID=19419801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950019581A KR100192766B1 (ko) | 1995-07-05 | 1995-07-05 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5641946A (ko) |
JP (1) | JPH0927568A (ko) |
KR (1) | KR100192766B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604614B2 (en) | 2010-03-26 | 2013-12-10 | Samsung Electronics Co., Ltd. | Semiconductor packages having warpage compensation |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5812379A (en) * | 1996-08-13 | 1998-09-22 | Intel Corporation | Small diameter ball grid array pad size for improved motherboard routing |
US20060195595A1 (en) | 2003-12-19 | 2006-08-31 | Mendez Daniel J | System and method for globally and securely accessing unified information in a computer network |
JPH1126919A (ja) * | 1997-06-30 | 1999-01-29 | Fuji Photo Film Co Ltd | プリント配線板 |
US6403882B1 (en) * | 1997-06-30 | 2002-06-11 | International Business Machines Corporation | Protective cover plate for flip chip assembly backside |
US6829149B1 (en) * | 1997-08-18 | 2004-12-07 | International Business Machines Corporation | Placement of sacrificial solder balls underneath the PBGA substrate |
JPH1174312A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置およびはんだバンプの形成方法 |
US5986217A (en) * | 1997-10-22 | 1999-11-16 | Hewlett-Packard Company | Printed circuit board for mitigating thermally-induced mechanical damage of solder joints connecting electronic components |
US6310303B1 (en) | 1998-03-10 | 2001-10-30 | John J. Luvara | Structure for printed circuit design |
US6121679A (en) * | 1998-03-10 | 2000-09-19 | Luvara; John J. | Structure for printed circuit design |
US6219694B1 (en) * | 1998-05-29 | 2001-04-17 | Research In Motion Limited | System and method for pushing information from a host system to a mobile data communication device having a shared electronic address |
US6779019B1 (en) | 1998-05-29 | 2004-08-17 | Research In Motion Limited | System and method for pushing information from a host system to a mobile data communication device |
US7209949B2 (en) | 1998-05-29 | 2007-04-24 | Research In Motion Limited | System and method for synchronizing information between a host system and a mobile data communication device |
US7209955B1 (en) | 1998-05-29 | 2007-04-24 | Research In Motion Limited | Notification system and method for a mobile data communication device |
US6438585B2 (en) | 1998-05-29 | 2002-08-20 | Research In Motion Limited | System and method for redirecting message attachments between a host system and a mobile data communication device |
US7606936B2 (en) * | 1998-05-29 | 2009-10-20 | Research In Motion Limited | System and method for redirecting data to a wireless device over a plurality of communication paths |
US7266365B2 (en) | 1998-05-29 | 2007-09-04 | Research In Motion Limited | System and method for delayed transmission of bundled command messages |
US6463463B1 (en) | 1998-05-29 | 2002-10-08 | Research In Motion Limited | System and method for pushing calendar event messages from a host system to a mobile data communication device |
JP2000040867A (ja) * | 1998-07-24 | 2000-02-08 | Shinko Electric Ind Co Ltd | 半導体チップ実装用回路基板 |
JP2968788B1 (ja) * | 1998-08-05 | 1999-11-02 | 九州日本電気株式会社 | Bga型半導体装置 |
TW434767B (en) * | 1998-09-05 | 2001-05-16 | Via Tech Inc | Package architecture of ball grid array integrated circuit device |
US6498390B1 (en) * | 1998-09-16 | 2002-12-24 | Intel Corporation | Integrated circuit package that includes a thermally conductive tape which attaches a thermal element to a plastic housing |
US6168972B1 (en) | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
US6271107B1 (en) | 1999-03-31 | 2001-08-07 | Fujitsu Limited | Semiconductor with polymeric layer |
JP2000315843A (ja) | 1999-04-30 | 2000-11-14 | Fujitsu Ltd | プリント基板及び半導体装置 |
SE523164C2 (sv) * | 1999-05-17 | 2004-03-30 | Ericsson Telefon Ab L M | Monteringsarrangemang för halvledarelement med lödkulor för inriktning till mottagande yta |
EP1077490A1 (en) * | 1999-08-17 | 2001-02-21 | Lucent Technologies Inc. | Improvements in or relating to integrated circuit dies |
US6471526B1 (en) | 1999-12-16 | 2002-10-29 | Fci Americas Technology, Inc. | Electrical connector with strain relief feature |
TW434856B (en) | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
US6465338B1 (en) * | 2000-07-10 | 2002-10-15 | Lsi Logic Corporation | Method of planarizing die solder balls by employing a die's weight |
TW457545B (en) * | 2000-09-28 | 2001-10-01 | Advanced Semiconductor Eng | Substrate to form electronic package |
AU2002228926A1 (en) * | 2000-11-10 | 2002-05-21 | Unitive Electronics, Inc. | Methods of positioning components using liquid prime movers and related structures |
US6558170B1 (en) | 2000-11-22 | 2003-05-06 | Fci Americas Technology, Inc. | Strain relief for BGA connector |
US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
KR100417329B1 (ko) * | 2001-07-13 | 2004-02-11 | 구흥회 | 입자분리 및 세척 건조선별장치 |
DE10133791B4 (de) * | 2001-07-16 | 2007-04-19 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils |
US20030055902A1 (en) * | 2001-09-14 | 2003-03-20 | Elan Amir | Systems and methods for remotely updating e-mail message status information for messages forwarded from a host system e-mail account across a firewall to a wireless handheld device |
JP2003188508A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | プリント配線板、面実装形回路部品および回路モジュール |
JP3978369B2 (ja) * | 2002-05-20 | 2007-09-19 | アルプス電気株式会社 | 高周波モジュールの取付構造 |
US20080046592A1 (en) | 2002-06-26 | 2008-02-21 | Research In Motion Limited | System and Method for Pushing Information Between a Host System and a Mobile Data Communication Device |
TWI285946B (en) * | 2002-10-25 | 2007-08-21 | Siliconware Precision Industries Co Ltd | Semiconductor device with reinforced flip-chip structure and method for fabricating the same |
US7211736B2 (en) * | 2003-10-31 | 2007-05-01 | Hewlett-Packard Development Company, L.P. | Connection pad layouts |
JP2005166794A (ja) * | 2003-12-01 | 2005-06-23 | Ricoh Co Ltd | 部品パッケージとプリント配線基板および電子機器 |
JP2006190902A (ja) * | 2005-01-07 | 2006-07-20 | Denso Corp | 半導体電子部品の実装方法及び半導体電子部品の配線基板 |
KR100723497B1 (ko) | 2005-08-11 | 2007-06-04 | 삼성전자주식회사 | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 |
US20070049000A1 (en) * | 2005-08-26 | 2007-03-01 | Jay Lin | Method for re-forming BGA of a semiconductor package |
US20070054512A1 (en) * | 2005-09-08 | 2007-03-08 | International Business Machines Corporation | Topography compensating land grid array interposer |
JP4856410B2 (ja) * | 2005-09-14 | 2012-01-18 | ローム株式会社 | 半導体装置 |
JP4211828B2 (ja) * | 2006-09-12 | 2009-01-21 | 株式会社日立製作所 | 実装構造体 |
JP2008085088A (ja) * | 2006-09-28 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 配線基板とそれを用いた半導体装置 |
US20080182398A1 (en) * | 2007-01-30 | 2008-07-31 | Carpenter Burton J | Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate |
JP5350604B2 (ja) * | 2007-05-16 | 2013-11-27 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US20090111292A1 (en) * | 2007-10-31 | 2009-04-30 | William Louis Brodsky | Surface Mount Technology Pad Layout for Docking Connector Systems |
US20110100692A1 (en) * | 2009-11-02 | 2011-05-05 | Roden Topacio | Circuit Board with Variable Topography Solder Interconnects |
JP2012038766A (ja) * | 2010-08-03 | 2012-02-23 | Sumitomo Electric Ind Ltd | 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置 |
FR2967328B1 (fr) * | 2010-11-10 | 2012-12-21 | Sierra Wireless Inc | Circuit electronique comprenant une face de report sur laquelle sont agences des plots de contact |
JP2013149948A (ja) * | 2011-12-20 | 2013-08-01 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
US9960105B2 (en) * | 2012-09-29 | 2018-05-01 | Intel Corporation | Controlled solder height packages and assembly processes |
US8766453B2 (en) | 2012-10-25 | 2014-07-01 | Freescale Semiconductor, Inc. | Packaged integrated circuit having large solder pads and method for forming |
US9385098B2 (en) * | 2012-11-21 | 2016-07-05 | Nvidia Corporation | Variable-size solder bump structures for integrated circuit packaging |
JP6143104B2 (ja) * | 2012-12-05 | 2017-06-07 | 株式会社村田製作所 | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
US9064971B2 (en) * | 2012-12-20 | 2015-06-23 | Intel Corporation | Methods of forming ultra thin package structures including low temperature solder and structures formed therby |
TW201503777A (zh) * | 2013-05-30 | 2015-01-16 | Kyocera Slc Technologies Corp | 配線基板 |
US8970051B2 (en) * | 2013-06-28 | 2015-03-03 | Intel Corporation | Solution to deal with die warpage during 3D die-to-die stacking |
TWI471573B (zh) * | 2013-07-04 | 2015-02-01 | Au Optronics Corp | 顯示裝置及其電路板模組 |
CN104377181B (zh) * | 2013-08-15 | 2018-06-15 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
US9679862B2 (en) * | 2014-11-28 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having conductive bumps of varying heights |
US10153263B2 (en) * | 2015-09-22 | 2018-12-11 | Macronix International Co., Ltd. | Patterned material layer and patterning method |
MY192389A (en) * | 2016-07-01 | 2022-08-18 | Intel Corp | Systems, methods, and apparatuses for implementing a pad on solder mask (posm) semiconductor substrate package |
JP7189672B2 (ja) * | 2018-04-18 | 2022-12-14 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP7321009B2 (ja) * | 2019-07-01 | 2023-08-04 | 新光電気工業株式会社 | 配線基板、接合型配線基板及び配線基板の製造方法 |
US20210035898A1 (en) * | 2019-07-30 | 2021-02-04 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
US10825789B1 (en) | 2019-08-26 | 2020-11-03 | Nxp B.V. | Underbump metallization dimension variation with improved reliability |
JP2021034600A (ja) * | 2019-08-27 | 2021-03-01 | ローム株式会社 | 半導体装置 |
TWI720772B (zh) * | 2020-01-08 | 2021-03-01 | 錼創顯示科技股份有限公司 | 基板和顯示裝置 |
US11282773B2 (en) | 2020-04-10 | 2022-03-22 | International Business Machines Corporation | Enlarged conductive pad structures for enhanced chip bond assembly yield |
US11887958B2 (en) | 2020-08-20 | 2024-01-30 | Stmicroelectronics Ltd | Coplanar bump contacts of differing sizes |
CN112487606B (zh) * | 2020-10-29 | 2023-07-04 | 上海望友信息科技有限公司 | 一种应对bga封装的钢网开口设计方法及计算机可读存储介质 |
US11963307B2 (en) | 2021-03-30 | 2024-04-16 | International Business Machines Corporation | Vacuum-assisted BGA joint formation |
US11948807B2 (en) | 2021-03-30 | 2024-04-02 | International Business Machines Corporation | Feature selection through solder-ball population |
US20230050785A1 (en) * | 2021-08-12 | 2023-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
CN114501862B (zh) * | 2022-01-19 | 2023-08-04 | 博敏电子股份有限公司 | 一种改善刚挠结合板cob产品平整度的生产方法及其cob产品 |
CN115394635A (zh) * | 2022-09-22 | 2022-11-25 | 闻泰通讯股份有限公司 | 晶圆及其制备方法、掩模版 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3871014A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform solder wettable areas on the substrate |
US4581680A (en) * | 1984-12-31 | 1986-04-08 | Gte Communication Systems Corporation | Chip carrier mounting arrangement |
US4604644A (en) * | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
US4755631A (en) * | 1985-04-11 | 1988-07-05 | International Business Machines Corporation | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate |
CA2138032A1 (en) * | 1992-06-19 | 1994-01-06 | Allen D. Hertz | Self-aligning electrical contact array |
US5315485A (en) * | 1992-09-29 | 1994-05-24 | Mcnc | Variable size capture pads for multilayer ceramic substrates and connectors therefor |
KR100280762B1 (ko) * | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
JP3291368B2 (ja) * | 1993-07-06 | 2002-06-10 | シチズン時計株式会社 | ボールグリッドアレイ型半導体パッケージの構造 |
JP2867313B2 (ja) * | 1993-12-10 | 1999-03-08 | 日本特殊陶業株式会社 | セラミック基板 |
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
-
1995
- 1995-07-05 KR KR1019950019581A patent/KR100192766B1/ko not_active IP Right Cessation
- 1995-12-28 JP JP7352581A patent/JPH0927568A/ja active Pending
-
1996
- 1996-01-18 US US08/588,482 patent/US5641946A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604614B2 (en) | 2010-03-26 | 2013-12-10 | Samsung Electronics Co., Ltd. | Semiconductor packages having warpage compensation |
US9048168B2 (en) | 2010-03-26 | 2015-06-02 | Samsung Electronics Co., Ltd. | Semiconductor packages having warpage compensation |
Also Published As
Publication number | Publication date |
---|---|
JPH0927568A (ja) | 1997-01-28 |
US5641946A (en) | 1997-06-24 |
KR970008433A (ko) | 1997-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100192766B1 (ko) | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 | |
US7015069B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
EP0473929B1 (en) | Method of forming a thin film electronic device | |
CA2127948A1 (en) | Surface Mount Solder Assembly of Leadless Integrated Circuit Packages to Substrates | |
US6750549B1 (en) | Variable pad diameter on the land side for improving the co-planarity of ball grid array packages | |
US20060157865A1 (en) | Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor | |
US8607446B2 (en) | Method of manufacturing an electronic component | |
US20210202417A1 (en) | Microelectronic devices and apparatuses having a patterned surface structure | |
US7960271B2 (en) | Semiconductor device and method of manufacturing the same | |
US5115964A (en) | Method for bonding thin film electronic device | |
KR19980079837A (ko) | 반도체 장치 | |
KR20010078779A (ko) | Bga패키지를 이용한 반도체장치 및 그 제조방법 | |
US20070018335A1 (en) | Polygonal, rounded, and circular flip chip ball grid array board | |
US20170103958A1 (en) | Semiconductor package | |
US7115978B2 (en) | Package Structure | |
US7888790B2 (en) | Bare die package with displacement constraint | |
JP2007027576A (ja) | 半導体装置 | |
US7601612B1 (en) | Method for forming solder joints for a flip chip assembly | |
JP3049948B2 (ja) | パッケージの製造方法 | |
JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
KR100437278B1 (ko) | 반도체 플립칩 패키지 제조방법 | |
US6531664B1 (en) | Surface mount devices with solder | |
JP2006216842A (ja) | メモリカードおよびプリント配線板 | |
TWI693644B (zh) | 封裝結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |