JP4856410B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4856410B2
JP4856410B2 JP2005267328A JP2005267328A JP4856410B2 JP 4856410 B2 JP4856410 B2 JP 4856410B2 JP 2005267328 A JP2005267328 A JP 2005267328A JP 2005267328 A JP2005267328 A JP 2005267328A JP 4856410 B2 JP4856410 B2 JP 4856410B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lands
substrate
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005267328A
Other languages
English (en)
Other versions
JP2007081150A (ja
Inventor
嘉聴 稲見
泰正 糟谷
洋一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005267328A priority Critical patent/JP4856410B2/ja
Publication of JP2007081150A publication Critical patent/JP2007081150A/ja
Application granted granted Critical
Publication of JP4856410B2 publication Critical patent/JP4856410B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

この発明は、半導体装置に関する。
近年、半導体チップの高集積化に伴い、入出力信号を取り出す外部端子を多数備えた半導体装置が要求されている。このような要求に答えるべく、基板の裏面に外部端子となる半田バンプがマトリックス状に配置されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置が提案されている。
このようなＢＧＡ型半導体装置は、半導体チップが搭載された面のみが封止されたものであり、厚み方向に対して非対称であるため、半田バンプを介してＢＧＡ型半導体装置をプリント配線基板等に実装する場合等に、封止樹脂と基板との熱膨張率の違いに起因してパッケージ自体に反りが発生し、半導体装置の基板とプリント配線基板等との間隔にバラツキが生じることがあった。
その結果、例えば、半導体装置の基板とプリント配線基板等との間隔が広い箇所では両者の接合強度が低下するというように、半導体装置の基板とプリント配線基板等との間隔の違いに起因して、両者の接合強度にバラツキが生じてしまい、接合強度の弱い箇所では半田バンプが剥離したり半田バンプが切断されたりすることがあった。
従来の半導体装置としては、例えば、半田バンプが形成されるランドの面積が基板の反りに応じて設定されている半導体装置や、半田バンプの体積が基板の反りに応じて設定されている半導体装置が存在する（例えば、特許文献１参照）。
以下に、半田バンプが形成されるランドの面積が基板の反りに応じて設定されている半導体装置について、図８を用いて説明する。
図８は、従来の半導体装置をプリント配線基板に実装した構造を説明するための模式図である。ここでは、半導体装置に反りが生じている場合について説明する。
半導体装置１００が備える絶縁性基板１２１の両面には、Ｃｕ層からなる導体パターン１２３が形成されていて、両面に形成された導体パターン１２３の一部が、絶縁性基板１２１に形成されたビアホール１２６によって接続されている。絶縁性基板１２１の表面（上面）には、導体パターン１２３の一部を露出させて残りの導体パターン１２３及び絶縁性基板１２１を覆うように、ソルダーレジスト層１２５が形成されていて、その露出した導体パターン１２３の表面には、複数のワイヤボンディングパッド１２４が形成されている。
さらに、絶縁性基板１２１の表面略中央には、ソルダーレジスト層１２５及び接着層１１８を介して半導体チップ１１１がダイボンディングされている。半導体チップ１１１の上面には、複数の電極１１６が設けられていて、各電極１１６とボンディングパッド１２４とがワイヤ１１７によって電気的に接続されている。半導体装置１００には、絶縁性基板１２１の表面（上面）全体を覆うように半導体チップ１１１を封止する樹脂パッケージ部１１９が形成されている。
一方、絶縁性基板１２１の裏面（下面）には、導体パターン１２３上に複数のランド１２７、１３５が形成されていて、さらに、ランド１２７の全部を露出させる開孔部１２７ａとランド１３５の表面の一部を露出させる開孔部１３５ａを残して、導体パターン１２３、絶縁性基板１２１、及び、ランド１２７を覆うように、ソルダーレジスト層１２９が形成されている。開孔部１２７ａ、１３５ａの開口径は、絶縁性基板１２１の中央部から外周部に近づき絶縁性基板１２１の反りが大きくなるのに応じて小さくなるように設定され、この開孔部１２７ａ、１３５ａに、半田バンプ１２８が形成されている。
この半導体装置１００がプリント配線基板１５０に押し付けられると、各半田バンプ１２８の頂点が、プリント配線基板１５０に形成されているパッド１５１に均一に接触した状態となり、この後、リフローすることにより夫々の半田バンプがプリント配線基板１５０の回路１５１と接合される。
特許文献１に記載の半導体装置によれば、基板の反りが大きくなるのに応じて半田バンプが形成されるランドの開孔部の面積が小さくなるように設定されるか、又は、基板の反りが大きくなるのに応じて半田バンプの体積が大きくなるように設定されているため、基板の反りが大きくなるのに応じて半田バンプの高さを高くすることができ、半導体装置とプリント配線基板とを接着することができる。
特開２００４−２８９００２号公報
しかしながら、特許文献１に記載の半導体装置では、基板とプリント配線基板等との間隔が広くなるほど半田バンプを高くする必要があり、そのためにランドの面積を小さくしており、これに起因してランドと半田バンプとの接触面積が小さくなるため、その箇所において半田バンプとランドとの接合強度が低下し、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じるおそれがあった。
また、特許文献１に記載の半導体装置のように、基板とプリント配線基板等との間隔が広くなるほど、半田バンプの体積を大きくして半田バンプを高くすると、半田バンプの底面積に対する高さの比が大きくなるほど、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じ易くなるという問題もあった。
このように、特許文献１に記載の半導体装置においては、半導体装置とプリント配線基板とを接着することはできるが、局所的に、半田バンプとランドとの接触面積の小さい箇所や、半田バンプの底面積に対する高さの比が大きい箇所が生じてしまい、結果として、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じるおそれがあるのである。
また、特許文献１に記載の半導体装置のように、基板の反りが大きくなるのに応じて開孔部の面積を小さくするためには、開口形状の異なる複数のマスクを別途準備する必要があった。また、基板の反りが大きくなるのに応じて半田バンプの体積を大きく設定するためには、径の異なる複数種類の半田ボールを準備し、夫々に対応するランドに半田ボールを設置したり、半田ペーストの塗布量をランドごとに調整したりする必要があった。すなわち、特許文献１に記載の半導体装置を製造するためには、新たに材料や器具等を準備する必要があった。また、このような仕様の変更を行うに際して、従来から採用されている部品（ランド面積が一定の基板や同一径の半田ボール等）を用いることができなかった。そのため、部品の変更にコストや手間がかかるといった問題があった。
本発明は、上述した課題に鑑みてなされたものであり、その目的は、半導体装置の基板とプリント配線基板等との間隔の違いに応じて両者の接合強度にバラツキが生じることを防止して実装時の接続信頼性を充分に確保しつつ、リフロー時における熱衝撃や熱サイクルによって半田バンプの剥離や断線が生じることを防止することができ、さらに、従来から採用されている部品（基板や半田ボール等）をそのまま用いて製造することが可能な半導体装置を提供することにある。
上述した課題を解決するために、本発明は、以下のようなものを提供する。
請求項１の発明は、半導体チップが搭載され、表面に絶縁層と複数のランドとが形成された基板と、
上記複数のランドの夫々に形成された半田バンプと
を備えた半導体装置であって、
前記基板は、前記半導体チップと電気的に接続された導体パターンと、前記絶縁層に形成され前記導体パターンの一部を露出させる複数の開口とを有し、前記複数のランドが前記複数の開口内の前記導体パターン上にそれぞれ形成されたものであり、
上記複数のランドは、開孔部を有する少なくとも一つのランドを含み、
上記複数のランドの夫々に形成された半田バンプは、前記開口を覆いつつ前記開口から突出するように設けられており、前記開孔部を有するランドに形成された第１半田バンプと、他のランドに形成された第２半田バンプとで、上記基板表面からの高さが互いに異なることを特徴とする半導体装置である。
請求項１の発明によれば、複数のランドの夫々に形成された半田バンプは、基板（例えば、半導体チップが内部に搭載された多層基板）の表面からの高さが互いに異なる。従って、半導体装置をプリント配線基板等に実装するとき、半導体装置が備える基板とプリント配線基板等との間隔にバラツキがある場合においても、この半田バンプの高さの違いにより、半導体装置とプリント配線基板等とを均一に接合することが可能になる。
また、ランドに形成された開孔部に半田が入り込み、これにより半田バンプの高さの違いが設定されているため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。なお、以下においては、半田バンプの基板表面からの高さを、単に、半田バンプの高さともいうことにする。
また、ランドの少なくとも一つには、開孔部が形成されており、当該ランドに形成されている半田バンプは、開孔部に噛み込むにように形成されているため、アンカー効果によりランドと半田バンプとの接続強度を増加させることができる。
また、請求項１の発明に係る半導体装置は、従来から採用されている部品（ランド面積が一定の基板や同一径の半田ボール等）を用いて、製造し得るものである。すなわち、上記半導体装置は、開孔部を形成する工程さえ追加すれば製造可能なものであり、特許文献１に記載の半導体装置のように、面積の異なるランドを有する基板や、径の異なる複数種類の半田ボールを新たに準備したりする必要はないのである。
このように、請求項１の発明に係る半導体装置は、従来から採用されている部品（基板や半田ボール等）を変更しなくても製造することが可能なものであり、部品の変更によるコストや手間を軽減することが可能である。
請求項２の発明は、平面視における前記複数の開口の面積が一定である、請求項１に記載の半導体装置である。
請求項３の発明は、上記半導体チップが上記基板のチップ搭載面に搭載され、上記基板の上記チップ搭載面とは反対側の面に上記複数のランドが形成されている、請求項１または２に記載の半導体装置である。
請求項４の発明は、前記開孔部は、前記複数のランドの全部に形成されている、請求項１〜３のいずれか一項に記載の半導体装置である。
請求項５の発明は、上記開孔部は、上記複数のランドの全部に形成されていて、
上記開孔部の容積は、互いに異なる、請求項１〜３のいずれか一項に記載の半導体装置である。
この発明によれば、複数のランドに形成された開孔部の容積は、互いに異なり、半田バンプを形成する際に開孔部に入り込む半田の量が互いに異なるため、例えば、同体積の半田ボールから形成した半田バンプであっても、基板表面からの高さが互いに異なる半田バンプを形成することができる。このため、径の異なる複数種類の半田ボールを夫々対応するランドに設置する必要はなく、同一の径を有する半田ボールをランドに設置すればよいので、製造工程を複雑化することなく簡便に当該半導体装置を製造することができる。
請求項６の発明は、前記複数のランドが、前記開孔部を有するランドと、前記開孔部を有しないランドとを含む、請求項１〜３のいずれか一項に記載の半導体装置である。この構成によれば、開孔部が形成されているランドと形成されていないランドがあるため、開孔部が形成されているランドでは、開孔部に半田の一部が入り込み、その容積量に応じて半田バンプの高さが低くなる。従って、径の異なる複数種類の半田ボールを夫々に対応するランドに設置しなくとも、半田バンプの基板表面からの高さが互いに異なる半田バンプを形成することができ、製造工程を複雑化することなく簡便に当該半導体装置を製造することができる。
請求項７の発明は、深さの異なる前記開孔部が複数のランドにそれぞれ形成されている、請求項１〜６のいずれか一項に記載の半導体装置である。
請求項８の発明は、上記第１の半田バンプは、上記基板の中央近傍に形成された前記開孔部を有するランドに形成されており、前記第２半田バンプは上記第１の半田バンプより上記基板の外周側に形成されたた他のランドに形成されており、前記基板表面からの高さが、前記第１半田バンプよりも前記第２半田バンプの方が高い、請求項１〜７のいずれか一項に記載の半導体装置である。
たとえば、一のランドに形成された開孔部と上記一のランドより基板の外周側に形成された他のランドに形成された開孔部との容積の差は、上記一のランドと上記他のランドとの距離が長いほど大きくてもよい。すなわち、上記複数のランドの夫々に形成された開孔部の容積は、当該ランドが上記基板の外周側に近いほど、大きくなるか又は小さくなってもよい。
従って、基板の中央近傍から外周側に近いほど開孔部の容積が大きくなる場合には、半田バンプ形成時に、より外周側に近い開孔部には、より多くの半田が入り込むため、外周側に近いほど半田バンプの高さが低くなる。逆に、基板の中央近傍から外周側に近いほど開孔部の容積が小さくなる場合には、より外周側に近いほど半田バンプの高さが高くなる。
このように、半田バンプの高さが、基板の中央近傍から外周側に近づくにつれて漸次に変化している場合には、半導体装置をプリント配線基板等に実装するとき、半導体装置が備える基板やプリント配線基板等に傘状の反り（外周部が厚さ方向に移動する反り）が発生している場合であっても、夫々の半田バンプをプリント配線基板等と均一に接合することが可能になる。
なお、本発明において、基板の中央近傍に形成されたランドとは、複数のランドのうち、基板の中央との距離が最も短いランドをいう。そのランドは、必ずしも１つである必要はなく、例えば、基板の中央との距離が最も短いランドが複数存在する場合もある。
請求項９の発明は、前記半導体チップが樹脂パッケージ部によって封止されている、請求項１〜８のいずれか一項に記載の半導体装置である。
請求項１０の発明は、前記導体パターンがＣｕ層からなり、前記基板において前記半導体チップが搭載されるチップ搭載面の外周部分と、前記基板において前記チップ搭載面とは反対の面の外周部分とに形成されている、請求項１〜９のいずれか一項に記載の半導体装置である。
請求項１１の発明は、前記絶縁層がソルダーレジスト層である、請求項１〜１０のいずれか一項に記載の半導体装置である。
請求項１２の発明は、前記ランドが、前記導体パターン上に形成されたＮｉ層と、前記Ｎｉ層上に形成されたＡｕ層とを含む、請求項１〜１１のいずれか一項に記載の半導体装置である。
請求項１３の発明は、前記複数のランドは、前記開孔部が前記Ｎｉ層およびＡｕ層を貫通して前記導体パターンに達しているランドを含む、請求項１２に記載の半導体装置である。
請求項１４の発明は、前記複数のランドは、前記開孔部が前記Ａｕ層を貫通して前記Ｎｉ層まで達しており、前記Ｎｉ層を貫通していないランドを含む、請求項１２または１３に記載の半導体装置である。
請求項１５の発明は、前記複数のランドは、前記開孔部が前記ランドを貫通して前記導体パターンに達しているランドを含む、請求項１〜１４のいずれか一項に記載の半導体装置である。
請求項１６の発明は、前記複数のランドは、前記開孔部が前記ランドを貫通していないランドを含む、請求項１〜１５のいずれか一項に記載の半導体装置である。
請求項１７の発明は、前記複数の半田バンプを形成するために用いた複数の半田ボールが同一径である、請求項１〜１６のいずれか一項に記載の半導体装置である。
上記開孔部は、上記基板の中央部又は外周部に形成されていてもよい。
この構成によれば、基板の中央部又は外周部に開孔部が形成されているため、基板の中央部又は外周部の半田バンプの基板表面からの高さをより低くすることができる。従って、半導体装置をプリント配線基板等に実装するとき、半導体装置が備える基板やプリント配線基板等に傘状の反りが発生している場合であっても、夫々の半田バンプをプリント配線基板等と均一に接合することが可能になる。
また、基板の中央部又は外周部の半田バンプの基板表面からの高さをより低くすることができ、半田バンプの高さの違いにより均一に接合することができるため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がなくなる。従って、半導体装置に反りが発生した場合においても、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
また、上記複数のランドの夫々に形成された半田バンプは、上記基板表面からの高さが、上記基板の反りに応じて異なっていてもよい。
この構成によれば、半田バンプの基板表面からの高さが基板の反りに応じて異なるため、例えば、基板の一部分が反っている場合や、うねりが発生している場合にも、プリント配線基板等に実装する際に、夫々の半田バンプがプリント配線基板等と均一に接合するようにすることができる。
また、半田バンプの基板表面からの高さが基板の反りに応じて異なっていて、半田バンプの高さの違いにより均一に接合することができるため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がない。従って、基板の一部分が反っている場合や、うねりが発生している場合にも、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
本発明によれば、半導体装置の基板とプリント配線基板等との間隔の違いに起因して両者の接合強度にバラツキが生じることを防止して実装時の接続信頼性を充分に確保しつつ、リフロー時における熱衝撃や熱サイクルによって半田バンプの剥離や断線が生じることを防止することができ、さらに、部品の変更に係るコストや手間を軽減することが可能な半導体装置、及び、該半導体装置の製造に用いられる基板を提供することができる。
まず、本発明に係る半導体装置の一例について図面を用いて説明する。
図１は、本発明に係る半導体装置の一例を模式的に示す断面図である。
図１に示す半導体装置は、複数あるランドの一部に開孔部が形成されている半導体装置である。
半導体装置１０は、基板２０、基板２０に接着層１８を介してダイボンディングされた半導体チップ１１、半導体チップ１１の上面に設けられた電極１６と基板２０に設けられたボンディングパッド２４とを電気的に接続するワイヤ１７、これらを封止する樹脂パッケージ部１９、基板２０が備えるランド２７、３５、３７上に形成された半田バンプ２８とから構成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
基板２０が備える絶縁性基板２１は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、絶縁性基板２１としては、絶縁性を有するものであれば、特に限定されるものではなく、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、セラミック等からなる基板を挙げることができる。
絶縁性基板２１の両面には、Ｃｕ層からなる導体パターン２３が形成されている。具体的に、導体パターン２３は、絶縁性基板２１の半導体チップが搭載されるチップ搭載面（上面）の外周部分と、その反対面（下面）の外周部分とに形成されている。絶縁性基板２１のチップ搭載面の外周部分に形成された導体パターン２３と、絶縁性基板２１の反対面の外周部分に形成された導体パターン２３とは、ビアホール２６によって接続されている。ビアホール２６は、絶縁性基板２１に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。
上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
絶縁性基板２１のチップ搭載面には、絶縁性基板２１の外周部分に形成された導体パターン２３の一部を露出させて、残りの導体パターン２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２５が形成されていて、その露出した導体パターン２３の表面には、複数のワイヤボンディングパッド２４が形成されている。
一方、絶縁性基板２１の反対面には、導体パターン２３の一部を露出させる複数の開口を有し、残りの部分の導体パターン２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２９（絶縁層）が形成されていて、その複数の開口から露出した各導体パターン２３の表面には、ランド２７、３５、３７が夫々形成されている。前記複数の開口は、平面視における面積が一定である。
図２（ａ）〜図２（ｃ）は、図１に示した半導体装置の部分拡大断面図である。
図２（ａ）は、ランド２７周辺の部分拡大断面図である。
図２（ａ）に示すように、ランド２７は、導体パターン２３上に形成されたＮｉ層２７ａと、Ｎｉ層２７ａ上に形成されたＡｕ層２７ｂとから構成されている。ランド２７の略中央には、Ｎｉ層２７ａ及びＡｕ層２７ｂを貫通して導体パターン２３まで達する開孔部３２が形成されている。各ランド２７上には、半田バンプ２８の一部が開孔部３２に入り込むようにして、半田バンプ２８が形成されている。
図２（ｂ）は、ランド３５周辺の部分拡大断面図である。
図２（ｂ）に示すように、ランド３５は、導体パターン２３上に形成されたＮｉ層３５ａと、Ｎｉ層３５ａ上に形成されたＡｕ層３５ｂとから構成されている。ランド３５の略中央には、開孔部３６が形成され、この開孔部３６はＮｉ層３５ａまで達していて、当該Ｎｉ層３５ａを貫通していない。各ランド３５上には、半田の一部が開孔部３６に入り込むようにして、半田バンプ２８が形成されている。
図２（ｃ）は、ランド３７周辺の部分拡大断面図である。
図２（ｃ）に示すように、ランド３７は、導体パターン２３上に形成されたＮｉ層３７ａと、Ｎｉ層３７ａ上に形成されたＡｕ層３７ｂとから構成されていて、各ランド３７上には、半田バンプ２８が形成されている。なお、ランド２７、３５、３７上に形成された各半田バンプ２８は、略同一の体積を有する半田ボールから形成されたものである。
各開孔部３２、３６の容積を比較すると、ランド２７に形成された開孔部３２は、ランド３５に形成された開孔部３６よりも容積が大きい。また、最外周部にあるランド３７には、開孔部が形成されていない。
このように、図１に示した半導体装置１０では、開孔部３２、３６が形成されているランド２７、３５と、開孔部３２、３６が形成されていないランド３７とがある。ランド２７、３５では、半田の一部が開孔部３２、３６に入り込んだ状態で半田バンプ２８が形成されている一方、ランド３７では、表面上に半田バンプ２８が形成されているため、半田バンプ２８の高さが互いに異なっている。
さらに、ランド２７、３５では、開孔部３２、３６の容積が互いに異なっていて、開孔部３２、３６に入り込んでいる半田の量が互いに異なっているため、半田バンプ２８の高さは、互いに異なっている。
図３は、本発明に係る半導体装置をプリント配線基板に実装した構造を説明するための模式図である。
ここでは、本発明に係る半導体装置（図１参照）が上側に反っていた場合に、この半導体装置をプリント配線基板に実装した構造について説明する。
半導体装置１０では、半導体装置１０に形成された各半田バンプ２８の基板２０の表面からの高さが絶縁性基板２１の反りに応じて異なるように形成されている。すなわち、半田バンプ２８の高さを異ならせることにより、各半田バンプ２８の頂点が同一平面上に並ぶように形成されている。
この半導体装置１０がプリント配線基板５０に押し付けられると、各半田バンプ２８の頂点が、プリント配線基板５０に形成されているパッド５１に均一に接触した状態となり、その後、リフローすることにより夫々の半田バンプ２８がプリント配線基板５０と均一に接合することとなる。
半導体装置１０によれば、ランド２７、３５、３７の夫々に形成された半田バンプ２８は、基板２０の表面からの高さが互いに異なる。従って、プリント配線基板５０に実装するとき、基板２０とプリント配線基板５０との間隔にバラツキがある場合においても、半田バンプ２８の高さの違いにより均一に接合するようにすることができる。
また、ランド２７、３５に形成された開孔部３２、３６に半田が入り込み、これにより半田バンプ２８の高さの違いが設定されているため、半田バンプ２８とランド２７、３５、３７との接触面積や、半田バンプ２８の底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ２８の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
半導体装置１０は、従来から採用されている部品（ランド面積が一定の基板や同一径の半田ボール等）を用いて、製造し得るものである。すなわち、半導体装置１０は、開孔部３２、３６を形成する工程さえ追加すれば製造可能なものであり、面積の異なるランドを有する基板や、径の異なる複数種類の半田ボールを新たに準備したりする必要はないのである。
このように、半導体装置１０は、従来から採用されている部品（基板や半田ボール等）を変更しなくても製造することが可能なものであり、部品の変更によるコストや手間を軽減することが可能である。
また、半導体装置１０によれば、開孔部３２、３６が形成されているランド２７、３５と形成されていないランド３７があるため、ランド２７、３５では、夫々、開孔部３２、３６に半田の一部が入り込み、その容積量に応じて半田バンプ２８の高さが低くなる（図１参照）。従って、径の異なる複数種類の半田ボールを夫々に対応するランドに設置しなくとも、高さが互いに異なる半田バンプ２８を形成することができ、製造工程を複雑化することなく簡便に半導体装置１０を製造することができる。
また、半導体装置１０によれば、基板２０の中央部（最外周部以外）に開孔部３２、３６が形成されているため、基板２０の中央部にある半田バンプ２８の基板２０の表面からの高さをより低くすることができる。従って、半導体装置１０をプリント配線基板５０に実装するとき、半導体装置１０が備える基板２０やプリント配線基板５０に傘状の反りが発生している場合であっても、夫々の半田バンプ２８をプリント配線基板５０と均一に接合することが可能になる。
また、基板２０の中央部にある半田バンプ２８の基板２０の表面からの高さをより低くすることができ、半田バンプ２８の高さの違いにより均一に接合することができるため、半田バンプ２８とランド２７、３５、３７との接触面積や、半田バンプ２８の底面積に対する高さの比を変化させる必要がなくなる。従って、半導体装置１０に反りが発生した場合においても、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ２８の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
また、半導体装置１０によれば、半田バンプ２８の基板２０の表面からの高さが基板２０の反りに応じて異なるため、例えば、基板２０の一部が反っている場合や、うねりが発生している場合にも、プリント配線基板５０に実装する際に、夫々の半田バンプ２８がプリント配線基板５０と均一に接合するようにすることができる。
また、半田バンプ２８の基板２０の表面からの高さが基板２０の反りに応じて異なっていて、半田バンプ２８の高さの違いにより均一に接合することができるため、半田バンプ２８とランド２７、３５、３７との接触面積や、半田バンプ２８の底面積に対する高さの比を変化させる必要がない。従って、基板２０の一部が反っている場合や、うねりが発生している場合にも、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ２８の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
上述した実施形態では、基板２０の中央部（最外周部以外）に位置するランド２７、３５に開孔部３２、３６が形成されている場合について説明したが、本発明における開孔部は、例えば、基板の外周部に位置するランドに形成されていてもよく、また、外周部の一部分や中央部の一部分に形成されていてもよく、基板の一部分に形成されていれば、特にその位置や範囲は限定されるものではない。
図１〜図３に示した例では、ランドの一部に開孔部が形成されている場合について説明したが、本発明においては、ランドのすべてに開孔部が形成されていてもよい。このような半導体装置の一例について、図４、図５を用いて説明する。
なお、図４、図５においては、上述した図１〜図３に示した構成要素と対応する構成要素には同一の符号を付した。
図４は、本発明に係る半導体装置の他の一例を模式的に示す断面図である。
半導体装置４０は、基板４９、基板４９に接着層１８を介してダイボンディングされた半導体チップ１１、半導体チップ１１の上面に設けられた電極１６と基板２０に設けられたボンディングパッド２４とを電気的に接続するワイヤ１７、これらを封止する樹脂パッケージ部１９、基板２０が備えるランド２７上に形成された半田バンプ２８とから構成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
基板４９が備える絶縁性基板２１の両面には、Ｃｕ層からなる導体パターン２３が形成されている。具体的に、導体パターン２３は、絶縁性基板２１の半導体チップが搭載される搭載面（上面）の外周部分と、その反対面（下面）の外周部分とに形成されている。
絶縁性基板２１の反対面には、導体パターン２３の一部を露出させて残りの導体パターン２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２９が形成されていて、その露出した各導体パターン２３の表面には、ランド４１、４３、４５が夫々形成されている。
ランド４１、４３、４５は、導体パターン２３の表面に形成されていて、Ｎｉ層とＡｕ層とから構成されている。
ランド４１の略中央には、Ｎｉ層及びＡｕ層を貫通して導体パターン２３まで達する開孔部４２が形成されている。一方、ランド４３の略中央には、Ｎｉ層及びＡｕ層の合計の厚さの２／３程度の深さを有する開孔部４４が形成されている。また、ランド４５の略中央には、Ｎｉ層及びＡｕ層の合計の厚さの１／３程度の深さを有する開孔部４６が形成されている。各ランド４１、４３、４５上には、半田バンプ２８の一部が夫々、開孔部４２、４４、４６に入り込むようにして、半田バンプ２８が形成されている。
各開孔部４２、４４、４６の容積を比較すると、ランド４１に形成された開孔部４２は、ランド４３に形成された開孔部４４よりも容積が大きく、ランド４３に形成された開孔部４４は、ランド４５に形成された開孔部４６よりも大きい。
このように、図４に示した半導体装置４０では、ランド４１、４３、４５に形成されている開孔部４２、４４、４６の容積は、開孔部４２、開孔部４４、開孔部４６の順に小さくなっており、開孔部４２、４４、４６に入り込んでいる半田の量が互いに異なっているため、ランド４１、４３、４５に形成される半田バンプ２８の高さが漸次に高くなっている。
なお、半導体装置４０の他の構成については、図１及び図２に示した半導体装置１０と同様であるから、ここでの説明は省略する。
図５は、図４に示した半導体装置をプリント配線基板に実装した構造を説明するための模式図である。
図３では、半導体装置が反っている場合について説明したが、半導体装置を実装するプリント配線基板等が反っていてもよい。この場合について図５を用いて以下に説明する。ここでは、半導体装置４０を実装するプリント配線基板５６が下側に反っていた場合に、この半導体装置４０をプリント配線基板５６に実装した構造について説明する。
半導体装置４０では、半導体装置４０に形成された各半田バンプ２８の高さが搭載するプリント配線基板５６の反りに応じて異なるように形成されている。すなわち、プリント配線基板５６の反りに起因して生じるプリント配線基板５６と基板４９との間隔のバラツキを打ち消すように半田バンプ２８の高さが異なるように形成されている。
この半導体装置４０がプリント配線基板５６に押し付けられると、各半田バンプ２８の頂点が、プリント配線基板５６に形成されているパッド５７に均一に接触した状態となり、この後、リフローすることにより夫々の半田バンプ２８がプリント配線基板５６と均一に接合する。
半導体装置４０によれば、ランド４１、４３、４５に夫々形成された開孔部４２、４４、４６の容積は、互いに異なり、半田バンプ２８を形成する際に開孔部４２、４４、４６に入り込む半田の量が互いに異なるため、同体積の半田ボールから形成した半田バンプ２８であっても、高さが互いに異なる半田バンプ２８を形成することができる。このため、径の異なる複数種類の半田ボールを夫々に対応するランドに設置する必要はなく、同一の径を有する半田ボール２８をランド４１、４３、４５に設置すればよいので、製造工程を複雑化することなく簡便に半導体装置４０を製造することができる。
また、半導体装置４０によれば、開孔部４２と開孔部４６との容積の差と、開孔部４２と開孔部４４との容積の差とを比較すると、開孔部間の距離が長い前者の方が大きい。ここで、開孔部４２は、導体パターン２６にまで達しており、開孔部４２、４４、４６のうち一番容積が大きい。従って、開孔部４２、４４、４６の容積は、基板４９の中央近傍から外周側に近づくほど小さくなり、開孔部４２、４４、４６に半田の入り込む量は、中央近傍から外周側に近づくほど少なくなるため、外周側に近いほど半田バンプ２８の高さが高くなる。
このように、半田バンプ２８の高さが、基板４９の中央近傍から外周側に近づくにつれて漸次に変化しているため、半導体装置４０をプリント配線基板５６に実装するとき、プリント配線基板５６に傘状の反りが発生している場合であっても、夫々の半田バンプ２８をプリント配線基板５６と均一に接合することが可能になる。
また、半導体装置４０によれば、ランド４１、４３、４５には、夫々、開孔部４２、４４、４６が形成されており、リフローして形成された半田バンプ２８は、開孔部４２、４４、４６に噛み込むように形成されているため、アンカー効果によりランド４１、４３、４５と半田バンプ２８との接続強度を増加させることができる。
図４、図５に示した半導体装置４０では、基板４９の中央近傍から外周側に近づくにつれて開孔部４２、４４、４６の容積が漸次に小さくなっている場合について説明したが、本発明における開孔部は、例えば、基板の中央近傍から外周側に近づくにつれて開孔部の容積が漸次に大きくなっていてもよく、また、容積が同じ部分があってもよく、特に各開孔部間の容積の差の態様は限定されるものではない。
上述した実施形態では、図３では、半導体装置が上側に反り、プリント配線基板に反りがない場合、図５では、半導体装置に反りがなく、プリント配線基板が下側に反っている場合について説明したが、本発明はこれに限定されるものではない。すなわち、本発明では、例えば、半導体装置が下側に反り、プリント配線基板に反りがない場合、半導体装置に反りがなく、プリント配線基板が上側に反っている場合、半導体装置とプリント配線基板との双方が上側に反っている場合、半導体装置とプリント配線基板との双方が下側に反っている場合についても同様に適用することができる。
上述した実施形態では、夫々のランド２７、３５、３７及びランド４２、４４、４６に形成された半田バンプ２８の体積が同一である場合について説明したが、本発明はこの例に限定されない。すなわち、本発明において、半田バンプのランド表面からの高さが異なっていれば、各半田バンプの体積は特に限定されるものではない。この場合、各半田バンプの体積は、半導体装置の反りや搭載するプリント配線基板等の反りに応じた体積であり、半田バンプの頂点が、搭載するプリント配線基板等に均一に接触するように設定されていることが好ましい。
上述した実施形態では、基板２０、４９のチップ搭載面とは反対側の面に半田バンプ２８が形成されている半導体装置１０、４０について説明したが、本発明における半導体装置はこの例に限定されるものではない。本発明における半導体装置として、例えば、半導体チップが基板（例えば、多層基板）の内部に搭載され、該基板のいずれかの面に半田バンプが形成されている半導体装置や、基板の一主面に凹部が形成され、該凹部内に半導体チップが搭載され、上記一主面に半田バンプが形成されている半導体装置が挙げられる。
次に、本発明の半導体装置において使用される基板について説明する。
図６は、本発明に係る基板の一例を模式的に示す断面図である。
基板２０が備える絶縁性基板２１は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、絶縁性基板２１としては、絶縁性を有するものであれば、特に限定されるものではなく、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、セラミック等からなる基板を挙げることができる。
絶縁性基板２１の両面には、Ｃｕ層からなる導体パターン２３が形成されている。具体的に、導体パターン２３は、絶縁性基板２１の半導体チップが搭載されるチップ搭載面（上面）の外周部分と、その反対面（下面）の外周部分とから形成されている。絶縁性基板２１のチップ搭載面の外周部分に形成された導体パターン２３と、絶縁性基板２１の反対面の外周部分に形成された導体パターン２３とは、ビアホール２６によって接続されている。ビアホール２６は、絶縁性基板２１に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。
上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
絶縁性基板２１のチップ搭載面には、絶縁性基板２１の外周部分に形成された導体パターン２３の一部を露出させて、残りの導体パターン２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２５が形成されていて、その露出した導体パターン２３の表面には、複数のワイヤボンディングパッド２４が形成されている。
一方、絶縁性基板２１の反対面には、導体パターン２３の一部を露出させて残りの導体パターン２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２９が形成されていて、その露出した各導体パターン２３の表面には、夫々ランド２７、３５、３７が形成されている。
ランド２７、３５、３７は、導体パターン２３の表面に形成されたＮｉ層と、該Ｎｉ層の表面に形成されたＡｕ層とから構成されている。ランド２７の略中央には、Ｎｉ層及びＡｕ層を貫通して導体パターン２３まで達する開孔部３２が形成されている。また、ランド３５の略中央には、Ｎｉ層まで達する開孔部３６が形成されている。
ランドに形成された開孔部３２、３６は、絶縁性基板２１の中央部から外周部に近づくにつれて漸次にその容積が小さくなっていて、最外周部にあるランド３７には、開孔部が形成されていない。
基板２０によれば、基板２０を用いて製造される半導体装置１０（図１参照）に形成される半田バンプ２８は、基板２０の表面からの高さが互いに異なることになるため、半導体装置１０をプリント配線基板５０（図３参照）に実装する際に、基板２０とプリント配線基板５０との間隔にバラツキがある場合においても、夫々の半田バンプ２８がプリント配線基板５０と均一に接合するようにすることができる。
また、基板２０を用いて製造される半導体装置１０では、半田バンプ２８の高さの違いにより均一に接合するため、半田バンプ２８とランド（ランド２７、３５、３７）との接触面積や、半田バンプ２８の底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ２８の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
また、基板２０は、開孔部３２、３６を形成する工程さえ追加すれば製造可能なものであり、面積の異なるランドを形成するためのマスク等の変更が不要であるため、マスク等の変更によるコストや手間の増大を低減することができる。
また、基板２０によれば、開孔部が形成されているランド（ランド２７、３５）と形成されていないランド（ランド３７）があるため、基板２０を用いて半導体装置１０を製造すれば、ランド２７、３５では、夫々、開孔部３２、３６に半田の一部が入り込み、その容積量に応じて形成される半田バンプ２８の高さが低くなることとなる。
従って、基板２０を用いれば、径の異なる複数種類の半田ボールを夫々に対応するランドに設置しなくとも、基板２０の表面からの高さが互いに異なる半田バンプ２８を形成することができ、製造工程を複雑化することなく簡便に半導体装置１０を製造することができる。
また、基板２０によれば、基板２０の中央部（最外周部以外）に開孔部３２、３６が形成されているため、基板２０を用いて半導体装置１０を製造すれば、基板２０の中央部の半田バンプ２８（例えば、ランド２７やランド３５に形成された半田バンプ２８）の基板２０の表面からの高さを低くすることができる。従って、基板２０を用いて製造した半導体装置１０をプリント配線基板５０に実装するとき、半導体装置１０が備える基板２０やプリント配線基板５０に傘状の反りが発生している場合であっても、夫々の半田バンプ２８をプリント配線基板５０と均一に接合することが可能になる。
また、基板２０を用いて製造される半導体装置１０では、基板２０の中央部の半田バンプ２８の基板２０の表面からの高さをより低くすることができ、半田バンプ２８の高さの違いにより均一に接合することができるため、半田バンプ２８とランド２７、３５、３７との接触面積や、半田バンプ２８の底面積に対する高さの比を変化させる必要がなくなる。従って、基板２０を用いて製造した半導体装置１０に反りが発生した場合においても、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ２８の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
図６を用いて説明した基板では、基板２０の中央部（最外周部以外）に位置するランド２７、３５に開孔部３２、３６が形成されている場合について説明したが、本発明における開孔部は、例えば、基板の外周部に位置するランドに形成されていてもよく、また、外周部の一部や中央部の一部に形成されていてもよく、基板の一部に形成されていれば、特にその位置や範囲は限定されるものではない。
図６に示した例では、ランドの一部に開孔部が形成されている場合について説明したが、本発明においては、ランドのすべてに開孔部が形成されていてもよい。このような基板の一例について、図７を用いて説明する。
なお、図７においては、上述した図６に示した構成要素と対応する構成要素には同一の符号を付した。
図７は、本発明に係る基板の他の一例を模式的に示す断面図である。
基板４９が備える絶縁性基板２１の両面には、Ｃｕ層からなる導体パターン２３が形成されている。具体的に、導体パターン２３は、絶縁性基板２１の半導体チップが搭載される搭載面（上面）の外周部分と、その反対面（下面）の外周部分とに形成されている。
絶縁性基板２１の反対面には、導体パターン２３の一部を露出させて残りの導体パターン２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２９が形成されていて、その露出した各導体パターン２３の表面には、夫々ランド４１、４３、４５が形成されている。
ランド４１、４３、４５は、導体パターン２３の表面に形成されていて、Ｎｉ層とＡｕ層とから構成されている。
ランド４１の略中央には、Ｎｉ層及びＡｕ層を貫通して導体パターン２３まで達する開孔部４２が形成されている。一方、ランド４３の略中央には、Ｎｉ層及びＡｕ層の合計の厚さの２／３程度の深さを有する開孔部４４が形成されている。また、ランド４５の略中央には、Ｎｉ層及びＡｕ層の合計の厚さの１／３程度の深さを有する開孔部４６が形成されている。
ランド４１、４３、４５に形成された開孔部４２、４４、４６は、絶縁性基板２１の中央近傍から外周側に向かって漸次にその容積が小さくなるように変化している。なお、基板４９の他の構成については、図６に示した基板２０と同様であるから、ここでの説明は省略する。
基板４９によれば、ランド４１、４３、４５の夫々に形成された開孔部４２、４４、４６の容積は、互いに異なり、半田バンプ２８を形成する際に開孔部４２、４４、４６に入り込む半田の量が互いに異なるため、同体積の半田ボールから形成した半田バンプ２８（図５参照）であっても、基板４９の表面からの高さが互いに異なる半田バンプ２８を形成することができる。このため、基板４９を用いて製造した半導体装置４０（図５参照）であれば、径の異なる複数種類の半田ボールを夫々に対応するランドに設置する必要はなく、同一の径を有する半田ボールをランド４１、４３、４５に設置すればよいので、製造工程を複雑化することなく簡便に当該半導体装置を製造することができる。
また、基板４９によれば、開孔部４２と開孔部４６との容積の差と、開孔部４２と開孔部４４との容積の差とを比較すると、開孔部間の距離が長い前者の方が大きい。ここで、開孔部４２は、導体パターン２６にまで達しており、開孔部４２、４４、４６のうち一番容積が大きい。従って、開孔部４２、４４、４６の容積は、基板４９の中央近傍から外周側に近づくほど小さく、半田バンプ２８（図５参照）の形成時に、開孔部４２、４４、４６に半田の入り込む量は、中央近傍から外周側に近づくほど少ないため、外周側に近いほど半田バンプ２８の高さが高くなる。
このように、半田バンプ２８の高さが、基板４９の中央近傍から外周側に近づくにつれて漸次に変化することとなるため、基板４９を用いて製造した半導体装置４０をプリント配線基板５６に実装するとき、プリント配線基板５６に傘状の反りが発生している場合であっても、夫々の半田バンプ２８をプリント配線基板５６と均一に接合することが可能になる。
また、基板４９によれば、ランド４１、４３、４５の夫々には、開孔部４２、４４、４６が形成されており、ランド４１、４３、４５に形成される半田バンプ２８は、開孔部４２、４４、４６に噛み込むように形成されることとなるため、アンカー効果によりランド４１、４３、４５と半田バンプ２８との接続強度を増加させることができる。
図７に示した基板４９では、基板４９の中央近傍から外周側に近づくにつれて開孔部４２、４４、４６の容積が漸次に小さくなっている場合について説明したが、本発明における開孔部は、例えば、基板の中央部から外周部に近づくにつれて開孔部の容積が漸次に大きくなっていてもよく、また、容積が同じ部分があってもよく、特に各開孔部間の容積の差の態様は限定されるものではない。
次に、本発明に係る基板の製造方法と、上記基板を用いた本発明の半導体装置の製造方法とについて説明する。ここでは、図５に示した基板の製造方法と、図１に示した半導体装置の製造方法とについて説明する。
（ａ）絶縁性基板２１を出発材料とし、まず、絶縁性基板２１の両面に、導体パターン２３を形成する。導体パターン２３は、絶縁性基板２１の両面に無電解メッキ等によりベタの金属層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張基板にエッチング処理を施すことにより形成してもよい。
（ｂ）次に、絶縁性基板２１に、ドリルやレーザ等によりマトリックス状に貫通孔を穿設する。貫通孔は、ビアホール２６となるものであり、貫通孔の直径は、例えば１２０〜１５０μｍ程度である。
（ｃ）次に、無電解メッキを施し、さらに電解メッキを施すことにより、貫通孔の壁面に金属薄膜を形成し、さらに貫通孔に充填材を充填することにより、ビアホール２６を形成する。上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材、金属充填材を挙げることができる。また、貫通孔をメッキにより充填することにより、ビアホール２６を形成してもよい。また、ビアホール２６には、蓋メッキを施してもよい。
（ｄ）次に、絶縁性基板２１の表面に、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことにより、ソルダーレジスト層２５を形成する。絶縁性基板２１の裏面にも、同様にしてソルダーレジスト層２９を形成する。
（ｅ）次に、ソルダーレジスト層２５の所定箇所に露光現像処理により開口を形成し、露出した箇所にＮｉメッキやＡｕメッキを行うことにより、導体パターン２３上の所定位置にボンディングパッド２４を形成する。
また、ソルダーレジスト層２９に対しても同様の処理を行い、ランド２７、３５、３７を形成する。
（ｆ）次に、ランド２７の中央に、導体パターン２３まで達する開孔部３２を、ランド３５の中央に、Ｎｉ層３５ａまで達する開孔部３６をレーザ処理により形成する。
このレーザ処理においては、使用するレーザの種類、ビーム径、ショット数等を適宜選択することにより開孔部３２、３６の形状（例えば、直径、深さ）を設定することができる。
本実施形態では、ランド２７、３５を形成した後に、レーザ処理により開孔部３２、３６を形成することとしたが、本発明においてはこれに限定されず、ランド形成時に一体的に形成してもよい。
また、本実施形態では、レーザ処理により開孔部３２、３６を形成することとしたが、この例に限定されるものではない。本発明において、開孔部を形成する方法としては、まず、ランドを形成した後、ドライフィルム等からなるエッチング保護層でランドとして残す部分を被覆し、その後、過硫酸ナトリウム溶液や過酸化水素と硫酸の混合溶液等のエッチング液を用いて、化学エッチングによりＮｉ及び／又はＡｕを除去して形成する方法が挙げられる。
上記（ａ）〜（ｆ）の工程を経ることにより、基板２０を製造することができる。
次に基板２０を用いた本発明の半導体装置の製造方法について説明する。
（ｇ）まず、基板２０の表面略中央にソルダーレジスト層２９の上から半田ペーストやＡｇペーストを塗布して接着層１８を形成し、接着層１８上に半導体チップ１１を搭載してリフローすることにより、ソルダーレジスト層２９及び接着層１８を介して半導体チップ１１をダイボンディングする。
（ｈ）続いて、半導体チップ１１の上面に設けられた電極１６と、ボンディングパッド２４とをワイヤを用いてワイヤボンディングする。そして、基板２０の上面全体を覆うように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１９を形成する。
（ｉ）次に、ランド２７（開孔部３２）、ランド３５（開孔部３６）、ランド３７上に半田ボールを設置し、リフローして半田バンプ２８を形成することにより、半導体装置１０を製造することができる。
以上、本発明に係る半導体装置及び基板の実施形態について説明したが、本発明の半導体装置及び基板は、上述した例に限定されるものではなく、本発明の構成を充足する範囲内で、適宜設計変更を行うことが可能である。
本発明に係る半導体装置の一例を模式的に示す断面図である。 図１に示した半導体装置の部分拡大断面図である。 本発明に係る半導体装置を実装用基板に実装した構造を説明するための模式図である。 本発明に係る半導体装置の他の一例を模式的に示す断面図である。 図４に示した半導体装置を実装用基板に実装した構造を説明するための模式図である。 本発明に係る基板の一例を模式的に示す断面図である。 本発明に係る基板の他の一例を模式的に示す断面図である。 従来の半導体装置の一例を模式的に示す断面図である。
符号の説明
１０、４０ 半導体装置
１１ 半導体チップ
１６ 電極
１７ ワイヤ
１８ 接着層
１９ 樹脂パッケージ部
２０、４９ 基板
２１ 絶縁性基板
２３ 導体パターン
２４ ワイヤボンディングパッド
２５、２９ ソルダーレジスト層
２７、３５、３７、４１、４３、４５ ランド
２７ａ、３５ａ、３７ａ Ｎｉ層
２７ｂ、３５ｂ、３７ｂ Ａｕ層
２８ 半田バンプ
３２、３６、４２、４４、４６ 開孔部

Claims (17)

  1. 半導体チップが搭載され、表面に絶縁層と複数のランドとが形成された基板と、
    前記複数のランドの夫々に形成された半田バンプと
    を備えた半導体装置であって、
    前記基板は、前記半導体チップと電気的に接続された導体パターンと、前記絶縁層に形成され前記導体パターンの一部を露出させる複数の開口とを有し、前記複数のランドが前記複数の開口内の前記導体パターン上にそれぞれ形成されたものであり、
    前記複数のランドは、開孔部を有する少なくとも一つのランドを含み、
    前記複数のランドの夫々に形成された半田バンプは、前記開口を覆いつつ前記開口から突出するように設けられており、前記開孔部を有するランドに形成された第１半田バンプと、他のランドに形成された第２半田バンプとで、前記基板表面からの高さが互いに異なることを特徴とする半導体装置。
  2. 平面視における前記複数の開口の面積が一定である、請求項１に記載の半導体装置。
  3. 前記半導体チップが前記基板のチップ搭載面に搭載され、前記基板の前記チップ搭載面とは反対側の面に前記複数のランドが形成されている、請求項１または２に記載の半導体装置。
  4. 前記開孔部は、前記複数のランドの全部に形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記開孔部は、前記複数のランドの全部に形成されていて、
    前記開孔部の容積は、互いに異なる、請求項１〜３のいずれか一項に記載の半導体装置。
  6. 前記複数のランドが、前記開孔部を有するランドと、前記開孔部を有しないランドとを含む、請求項１〜３のいずれか一項に記載の半導体装置。
  7. 深さの異なる前記開孔部が複数のランドにそれぞれ形成されている、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記第１の半田バンプは、前記基板の中央近傍に形成された前記開孔部を有するランドに形成されており、前記第２半田バンプは前記第１の半田バンプより前記基板の外周側に形成された他のランドに形成されており、前記基板表面からの高さが、前記第１半田バンプよりも前記第２半田バンプの方が高い、請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記半導体チップが樹脂パッケージ部によって封止されている、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記導体パターンがＣｕ層からなり、前記基板において前記半導体チップが搭載されるチップ搭載面の外周部分と、前記基板において前記チップ搭載面とは反対の面の外周部分とに形成されている、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記絶縁層がソルダーレジスト層である、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記ランドが、前記導体パターン上に形成されたＮｉ層と、前記Ｎｉ層上に形成されたＡｕ層とを含む、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記複数のランドは、前記開孔部が前記Ｎｉ層およびＡｕ層を貫通して前記導体パターンに達しているランドを含む、請求項１２に記載の半導体装置。
  14. 前記複数のランドは、前記開孔部が前記Ａｕ層を貫通して前記Ｎｉ層まで達しており、前記Ｎｉ層を貫通していないランドを含む、請求項１２または１３に記載の半導体装置。
  15. 前記複数のランドは、前記開孔部が前記ランドを貫通して前記導体パターンに達しているランドを含む、請求項１〜１４のいずれか一項に記載の半導体装置。
  16. 前記複数のランドは、前記開孔部が前記ランドを貫通していないランドを含む、請求項１〜１５のいずれか一項に記載の半導体装置。
  17. 前記複数の半田バンプを形成するために用いた複数の半田ボールが同一径である、請求項１〜１６のいずれか一項に記載の半導体装置。
JP2005267328A 2005-09-14 2005-09-14 半導体装置 Expired - Fee Related JP4856410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267328A JP4856410B2 (ja) 2005-09-14 2005-09-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005267328A JP4856410B2 (ja) 2005-09-14 2005-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2007081150A JP2007081150A (ja) 2007-03-29
JP4856410B2 true JP4856410B2 (ja) 2012-01-18

Family

ID=37941122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267328A Expired - Fee Related JP4856410B2 (ja) 2005-09-14 2005-09-14 半導体装置

Country Status (1)

Country Link
JP (1) JP4856410B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224697A (ja) * 2008-03-18 2009-10-01 Asmo Co Ltd プリント基板及び電子部品実装基板
WO2011158456A1 (ja) * 2010-06-16 2011-12-22 パナソニック株式会社 半導体装置及びその製造方法並びに該半導体装置を備えた実装体
JP7086702B2 (ja) * 2018-05-08 2022-06-20 新光電気工業株式会社 配線基板及びその製造方法、半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291368B2 (ja) * 1993-07-06 2002-06-10 シチズン時計株式会社 ボールグリッドアレイ型半導体パッケージの構造
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP3397553B2 (ja) * 1995-12-21 2003-04-14 株式会社東芝 半導体装置
JPH11150207A (ja) * 1997-11-17 1999-06-02 Toshiba Microelectronics Corp 半導体装置及び半導体装置の製造方法
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2003179335A (ja) * 2001-09-28 2003-06-27 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2005072212A (ja) * 2003-08-22 2005-03-17 Fujikura Ltd 電子部品とその製造方法及び電子装置

Also Published As

Publication number Publication date
JP2007081150A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
US20040173375A1 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US20100071950A1 (en) Wiring Board and Manufacturing Method Thereof
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
KR20040051310A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP5000105B2 (ja) 半導体装置
JP4856410B2 (ja) 半導体装置
JP2013065811A (ja) プリント回路基板及びその製造方法
KR20160125719A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP5106758B2 (ja) 半導体装置
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
JP2013254984A (ja) 半導体装置
JP2006210796A (ja) 回路装置およびその製造方法
JP5653144B2 (ja) 半導体パッケージの製造方法
JP2007012715A (ja) 半導体装置及び基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4856410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees