JP2007081150A - 半導体装置及び基板 - Google Patents
半導体装置及び基板 Download PDFInfo
- Publication number
- JP2007081150A JP2007081150A JP2005267328A JP2005267328A JP2007081150A JP 2007081150 A JP2007081150 A JP 2007081150A JP 2005267328 A JP2005267328 A JP 2005267328A JP 2005267328 A JP2005267328 A JP 2005267328A JP 2007081150 A JP2007081150 A JP 2007081150A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lands
- semiconductor device
- opening
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 半導体チップが搭載され、表面に複数のランドが形成された基板と、複数のランドの夫々に形成された半田バンプとを備えた半導体装置であって、複数のランドの少なくとも一部には、開孔部が形成され、複数のランドの夫々に形成された半田バンプは、基板表面からの高さが互いに異なることを特徴とする半導体装置。
【選択図】 図1
Description
その結果、例えば、半導体装置の基板とプリント配線基板等との間隔が広い箇所では両者の接合強度が低下するというように、半導体装置の基板とプリント配線基板等との間隔の違いに起因して、両者の接合強度にバラツキが生じてしまい、接合強度の弱い箇所では半田バンプが剥離したり半田バンプが切断されたりすることがあった。
図8は、従来の半導体装置をプリント配線基板に実装した構造を説明するための模式図である。ここでは、半導体装置に反りが生じている場合について説明する。
また、特許文献1に記載の半導体装置のように、基板とプリント配線基板等との間隔が広くなるほど、半田バンプの体積を大きくして半田バンプを高くすると、半田バンプの底面積に対する高さの比が大きくなるほど、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じ易くなるという問題もあった。
このように、特許文献1に記載の半導体装置においては、半導体装置とプリント配線基板とを接着することはできるが、局所的に、半田バンプとランドとの接触面積の小さい箇所や、半田バンプの底面積に対する高さの比が大きい箇所が生じてしまい、結果として、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じるおそれがあるのである。
(1) 半導体チップが搭載され、表面に複数のランドが形成された基板と、
上記複数のランドの夫々に形成された半田バンプと
を備えた半導体装置であって、
上記複数のランドの少なくとも一部には、開孔部が形成され、
上記複数のランドの夫々に形成された半田バンプは、上記基板表面からの高さが互いに異なることを特徴とする半導体装置。
また、ランドに形成された開孔部に半田が入り込み、これにより半田バンプの高さの違いが設定されているため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。なお、以下においては、半田バンプの基板表面からの高さを、単に、半田バンプの高さともいうことにする。
このように、(1)の発明に係る半導体装置は、従来から採用されている部品(基板や半田ボール等)を変更しなくても製造することが可能なものであり、部品の変更によるコストや手間を軽減することが可能である。
(2) 半導体チップと、
上記半導体チップが搭載される搭載面の反対側の面に複数のランドが形成された基板と、
上記複数のランドの夫々に形成された半田バンプと
を備えた半導体装置であって、
上記複数のランドの少なくとも一部には、開孔部が形成され、
上記複数のランドの夫々に形成された半田バンプは、上記基板表面からの高さが互いに異なることを特徴とする半導体装置。
また、半田バンプの高さの違いにより均一に接合するため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
このように、(2)の発明に係る半導体装置は、従来から採用されている部品(基板や半田ボール等)を変更しなくても製造することが可能なものであり、部品の変更によるコストや手間を軽減することが可能である。
(3) 上記(1)又は(2)の半導体装置であって、
上記開孔部は、上記複数のランドの全部に形成されていて、
上記開孔部の容積は、互いに異なることを特徴とする。
(4) 上記(1)〜(3)のいずれか1の半導体装置であって、
上記複数のランドは、上記基板の中央近傍に形成された一のランドと、上記一のランドより上記基板の外周側に形成された2以上の他のランドとからなり、
上記一のランドに形成された開孔部と上記他のランドに形成された開孔部との容積の差は、上記一のランドと上記他のランドとの距離が長いほど大きいことを特徴とする。
従って、基板の中央近傍から外周側に近いほど開孔部の容積が大きくなる場合には、半田バンプ形成時に、より外周側に近い開孔部には、より多くの半田が入り込むため、外周側に近いほど半田バンプの高さが低くなる。逆に、基板の中央近傍から外周側に近いほど開孔部の容積が小さくなる場合には、より外周側に近いほど半田バンプの高さが高くなる。
(5) 上記(1)又は(2)の半導体装置であって、
上記開孔部は、上記複数のランドの一部に形成されていることを特徴とする。
(6) 上記(5)の半導体装置であって、
上記開孔部は、上記基板の中央部又は外周部に形成されていることを特徴とする。
また、基板の中央部又は外周部の半田バンプの基板表面からの高さをより低くすることができ、半田バンプの高さの違いにより均一に接合することができるため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がなくなる。従って、半導体装置に反りが発生した場合においても、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
(7) 上記(1)〜(6)のいずれか1の半導体装置であって、
上記複数のランドの夫々に形成された半田バンプは、上記基板表面からの高さが、上記基板の反りに応じて異なることを特徴とする。
また、半田バンプの基板表面からの高さが基板の反りに応じて異なっていて、半田バンプの高さの違いにより均一に接合することができるため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がない。従って、基板の一部分が反っている場合や、うねりが発生している場合にも、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
(8) 半導体チップが搭載される搭載面の反対側の面に複数のランドが形成された基板であって、
上記複数のランドの少なくとも一部は、開孔部が形成され、
上記複数のランドは、同体積の半田ボールを用いて当該ランドの表面に半田バンプを形成した場合に、各半田バンプの前記基板表面からの高さが互いに異なるように、構成されていることを特徴とする基板。
また、当該基板を用いて製造される半導体装置では、半田バンプの高さの違いにより均一に接合するため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
(9) 上記(8)の基板であって、
上記開孔部は、上記複数のランドの全部に形成されていて、
上記開孔部の容積は、互いに異なることを特徴とする。
(10) 上記(9)の基板であって、
上記複数のランドは、上記基板の中央近傍に形成された一のランドと、上記一のランドより上記基板の外周側に形成された2以上の他のランドとからなり、
上記一のランドに形成された開孔部と上記他のランドに形成された開孔部との容積の差は、上記一のランドと上記他のランドとの距離が長いほど大きいことを特徴とする。
従って、基板の中央近傍から外周側に近いほど開孔部の容積が大きくなる場合には、半田バンプ形成時に、より外周側に近い開孔部には、より多くの半田が入り込むため、外周側に近いほど半田バンプの高さが低くなる。逆に、基板の中央近傍から外周側に近いほど開孔部の容積が小さくなる場合には、より外周部に近いほど半田バンプの高さが高くなる。
(11) 上記(8)の基板であって、
上記開孔部は、上記複数のランドの一部に形成されていることを特徴とする。
(12) 上記(11)の基板であって、
上記開孔部は、上記基板の中央部又は外周部に形成されていることを特徴とする。
また、当該基板を用いて製造される半導体装置では、基板の中央部又は外周部の半田バンプの基板表面からの高さをより低くすることができ、半田バンプの高さの違いにより均一に接合することができるため、半田バンプとランドとの接触面積や、半田バンプの底面積に対する高さの比を変化させる必要がなくなる。従って、半導体装置に反りが発生した場合においても、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプの剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
図1は、本発明に係る半導体装置の一例を模式的に示す断面図である。
図1に示す半導体装置は、複数あるランドの一部に開孔部が形成されている半導体装置である。
半導体装置10は、基板20、基板20に接着層18を介してダイボンディングされた半導体チップ11、半導体チップ11の上面に設けられた電極16と基板20に設けられたボンディングパッド24とを電気的に接続するワイヤ17、これらを封止する樹脂パッケージ部19、基板20が備えるランド27、35、37上に形成された半田バンプ28とから構成されている。樹脂パッケージ部19は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
図2(a)は、ランド27周辺の部分拡大断面図である。
図2(a)に示すように、ランド27は、導体パターン23上に形成されたNi層27aと、Ni層27a上に形成されたAu層27bとから構成されている。ランド27の略中央には、Ni層27a及びAu層27bを貫通して導体パターン23まで達する開孔部32が形成されている。各ランド27上には、半田バンプ28の一部が開孔部32に入り込むようにして、半田バンプ28が形成されている。
図2(b)に示すように、ランド35は、導体パターン23上に形成されたNi層35aと、Ni層35a上に形成されたAu層35bとから構成されている。ランド35の略中央には、開孔部36が形成され、Ni層35aまで達している。各ランド35上には、半田の一部が開孔部35に入り込むようにして、半田バンプ28が形成されている。
図2(c)に示すように、ランド37は、導体パターン23上に形成されたNi層37aと、Ni層37a上に形成されたAu層37bとから構成されていて、各ランド37上には、半田バンプ28が形成されている。なお、ランド27、35、37上に形成された各半田バンプ28は、略同一の体積を有する半田ボールから形成されたものである。
このように、図1に示した半導体装置10では、開孔部32、36が形成されているランド27、35と、開孔部32、36が形成されていないランド37とがある。ランド27、35では、半田の一部が開孔部32、36に入り込んだ状態で半田バンプ28が形成されている一方、ランド37では、表面上に半田バンプ28が形成されているため、半田バンプ28の高さが互いに異なっている。
さらに、ランド27、35では、開孔部32、36の容積が互いに異なっていて、開孔部32、36に入り込んでいる半田の量が互いに異なっているため、半田バンプ28の高さは、互いに異なっている。
ここでは、本発明に係る半導体装置(図1参照)が上側に反っていた場合に、この半導体装置をプリント配線基板に実装した構造について説明する。
この半導体装置10がプリント配線基板50に押し付けられると、各半田バンプ28の頂点が、プリント配線基板50に形成されているパッド51に均一に接触した状態となり、その後、リフローすることにより夫々の半田バンプ28がプリント配線基板50と均一に接合することとなる。
また、ランド27、35に形成された開孔部32、36に半田が入り込み、これにより半田バンプ28の高さの違いが設定されているため、半田バンプ28とランド27、35、37との接触面積や、半田バンプ28の底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ28の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
このように、半導体装置10は、従来から採用されている部品(基板や半田ボール等)を変更しなくても製造することが可能なものであり、部品の変更によるコストや手間を軽減することが可能である。
また、基板20の中央部にある半田バンプ28の基板20の表面からの高さをより低くすることができ、半田バンプ28の高さの違いにより均一に接合することができるため、半田バンプ28とランド27、35、37との接触面積や、半田バンプ28の底面積に対する高さの比を変化させる必要がなくなる。従って、半導体装置10に反りが発生した場合においても、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ28の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
また、半田バンプ28の基板20の表面からの高さが基板20の反りに応じて異なっていて、半田バンプ28の高さの違いにより均一に接合することができるため、半田バンプ28とランド27、35、37との接触面積や、半田バンプ28の底面積に対する高さの比を変化させる必要がない。従って、基板20の一部が反っている場合や、うねりが発生している場合にも、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ28の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
なお、図4、図5においては、上述した図1〜図3に示した構成要素と対応する構成要素には同一の符号を付した。
半導体装置40は、基板49、基板49に接着層18を介してダイボンディングされた半導体チップ11、半導体チップ11の上面に設けられた電極16と基板20に設けられたボンディングパッド24とを電気的に接続するワイヤ17、これらを封止する樹脂パッケージ部19、基板20が備えるランド27上に形成された半田バンプ28とから構成されている。樹脂パッケージ部19は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
ランド41の略中央には、Ni層及びAu層を貫通して導体パターン23まで達する開孔部42が形成されている。一方、ランド43の略中央には、Ni層及びAu層の合計の厚さの2/3程度の深さを有する開孔部44が形成されている。また、ランド45の略中央には、Ni層及びAu層の合計の厚さの1/3程度の深さを有する開孔部46が形成されている。各ランド41、43、45上には、半田バンプ28の一部が夫々、開孔部42、44、46に入り込むようにして、半田バンプ28が形成されている。
このように、図4に示した半導体装置40では、ランド41、43、45に形成されている開孔部42、44、46の容積は、開孔部42、開孔部44、開孔部46の順に小さくなっており、開孔部42、44、46に入り込んでいる半田の量が互いに異なっているため、ランド41、43、45に形成される半田バンプ28の高さが漸次に高くなっている。
なお、半導体装置40の他の構成については、図1及び図2に示した半導体装置10と同様であるから、ここでの説明は省略する。
図3では、半導体装置が反っている場合について説明したが、半導体装置を実装するプリント配線基板等が反っていてもよい。この場合について図5を用いて以下に説明する。ここでは、半導体装置40を実装するプリント配線基板56が下側に反っていた場合に、この半導体装置40をプリント配線基板56に実装した構造について説明する。
この半導体装置40がプリント配線基板56に押し付けられると、各半田バンプ28の頂点が、プリント配線基板56に形成されているパッド57に均一に接触した状態となり、この後、リフローすることにより夫々の半田バンプ28がプリント配線基板56と均一に接合する。
図6は、本発明に係る基板の一例を模式的に示す断面図である。
基板20が備える絶縁性基板21は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、絶縁性基板21としては、絶縁性を有するものであれば、特に限定されるものではなく、ビスマレイミド−トリアジン樹脂(BT樹脂)、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、セラミック等からなる基板を挙げることができる。
上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
また、基板20を用いて製造される半導体装置10では、半田バンプ28の高さの違いにより均一に接合するため、半田バンプ28とランド(ランド27、35、37)との接触面積や、半田バンプ28の底面積に対する高さの比を変化させる必要がない。従って、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ28の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
従って、基板20を用いれば、径の異なる複数種類の半田ボールを夫々に対応するランドに設置しなくとも、基板20の表面からの高さが互いに異なる半田バンプ28を形成することができ、製造工程を複雑化することなく簡便に半導体装置10を製造することができる。
また、基板20を用いて製造される半導体装置10では、基板20の中央部の半田バンプ28の基板20の表面からの高さをより低くすることができ、半田バンプ28の高さの違いにより均一に接合することができるため、半田バンプ28とランド27、35、37との接触面積や、半田バンプ28の底面積に対する高さの比を変化させる必要がなくなる。従って、基板20を用いて製造した半導体装置10に反りが発生した場合においても、リフロー時の熱衝撃や熱サイクル等による膨張や収縮によって半田バンプ28の剥離が生じることを防止することができ、接続信頼性を充分に確保することができる。
なお、図7においては、上述した図6に示した構成要素と対応する構成要素には同一の符号を付した。
基板49が備える絶縁性基板21の両面には、Cu層からなる導体パターン23が形成されている。具体的に、導体パターン23は、絶縁性基板21の半導体チップが搭載される搭載面(上面)の外周部分と、その反対面(下面)の外周部分とに形成されている。
ランド41の略中央には、Ni層及びAu層を貫通して導体パターン23まで達する開孔部42が形成されている。一方、ランド43の略中央には、Ni層及びAu層の合計の厚さの2/3程度の深さを有する開孔部44が形成されている。また、ランド45の略中央には、Ni層及びAu層の合計の厚さの1/3程度の深さを有する開孔部46が形成されている。
また、ソルダーレジスト層29に対しても同様の処理を行い、ランド27、35、37を形成する。
このレーザ処理においては、使用するレーザの種類、ビーム径、ショット数等を適宜選択することにより開孔部32、36の形状(例えば、直径、深さ)を設定することができる。
また、本実施形態では、レーザ処理により開孔部32、36を形成することとしたが、この例に限定されるものではない。本発明において、開孔部を形成する方法としては、まず、ランドを形成した後、ドライフィルム等からなるエッチング保護層でランドとして残す部分を被覆し、その後、過硫酸ナトリウム溶液や過酸化水素と硫酸の混合溶液等のエッチング液を用いて、化学エッチングによりNi及び/又はAuを除去して形成する方法が挙げられる。
次に基板20を用いた本発明の半導体装置の製造方法について説明する。
11 半導体チップ
16 電極
17 ワイヤ
18 接着層
19 樹脂パッケージ部
20、49 基板
21 絶縁性基板
23 導体パターン
24 ワイヤボンディングパッド
25、29 ソルダーレジスト層
27、35、37、41、43、45 ランド
27a、35a、37a Ni層
27b、35b、37b Au層
28 半田バンプ
32、36、42、44、46 開孔部
Claims (12)
- 半導体チップが搭載され、表面に複数のランドが形成された基板と、
前記複数のランドの夫々に形成された半田バンプと
を備えた半導体装置であって、
前記複数のランドの少なくとも一部には、開孔部が形成され、
前記複数のランドの夫々に形成された半田バンプは、前記基板表面からの高さが互いに異なることを特徴とする半導体装置。 - 半導体チップと、
前記半導体チップが搭載されるチップ搭載面の反対側の面に複数のランドが形成された基板と、
前記複数のランドの夫々に形成された半田バンプと
を備えた半導体装置であって、
前記複数のランドの少なくとも一部には、開孔部が形成され、
前記複数のランドの夫々に形成された半田バンプは、前記基板表面からの高さが互いに異なることを特徴とする半導体装置。 - 前記開孔部は、前記複数のランドの全部に形成されていて、
前記開孔部の容積は、互いに異なることを特徴とする請求項1又は2に記載の半導体装置。 - 前記複数のランドは、前記基板の中央近傍に形成された一のランドと、前記一のランドより前記基板の外周側に形成された2以上の他のランドとからなり、
前記一のランドに形成された開孔部と前記他のランドに形成された開孔部との容積の差は、前記一のランドと前記他のランドとの距離が長いほど大きいことを特徴とする請求項1〜3のいずれか1に記載の半導体装置。 - 前記開孔部は、前記複数のランドの一部に形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記開孔部は、前記基板の中央部又は外周部に形成されていることを特徴とする請求項5に記載の半導体装置。
- 前記複数のランドの夫々に形成された半田バンプは、前記基板表面からの高さが、前記基板の反りに応じて異なることを特徴とする請求項1〜6のいずれか1に記載の半導体装置。
- 半導体チップが搭載される搭載面の反対側の面に複数のランドが形成された基板であって、
前記複数のランドの少なくとも一部には、開孔部が形成され、
前記複数のランドは、同体積の半田ボールを用いて当該ランドの表面に半田バンプを形成した場合に、各半田バンプの前記基板表面からの高さが互いに異なるように、構成されていることを特徴とする基板。 - 前記開孔部は、前記複数のランドの全部に形成されていて、
前記開孔部の容積は、互いに異なることを特徴とする請求項8に記載の基板。 - 前記複数のランドは、前記基板の中央近傍に形成された一のランドと、前記一のランドより前記基板の外周側に形成された2以上の他のランドとからなり、
前記一のランドに形成された開孔部と前記他のランドに形成された開孔部との容積の差は、前記一のランドと前記他のランドとの距離が長いほど大きいことを特徴とする請求項9に記載の基板。 - 前記開孔部は、前記複数のランドの一部に形成されていることを特徴とする請求項8に記載の基板。
- 前記開孔部は、前記基板の中央部又は外周部に形成されていることを特徴とする請求項11に記載の基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267328A JP4856410B2 (ja) | 2005-09-14 | 2005-09-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267328A JP4856410B2 (ja) | 2005-09-14 | 2005-09-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081150A true JP2007081150A (ja) | 2007-03-29 |
JP4856410B2 JP4856410B2 (ja) | 2012-01-18 |
Family
ID=37941122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005267328A Expired - Fee Related JP4856410B2 (ja) | 2005-09-14 | 2005-09-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4856410B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224697A (ja) * | 2008-03-18 | 2009-10-01 | Asmo Co Ltd | プリント基板及び電子部品実装基板 |
WO2011158456A1 (ja) * | 2010-06-16 | 2011-12-22 | パナソニック株式会社 | 半導体装置及びその製造方法並びに該半導体装置を備えた実装体 |
JP2019197770A (ja) * | 2018-05-08 | 2019-11-14 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722538A (ja) * | 1993-07-06 | 1995-01-24 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの構造 |
JPH0927568A (ja) * | 1995-07-05 | 1997-01-28 | Anam Ind Co Inc | ソルダボールを入出力端子として使用するボールグリッドアレイ半導体パッケージのソルダボールの平坦化方法及びその基板構造 |
JPH09172020A (ja) * | 1995-12-21 | 1997-06-30 | Toshiba Corp | 半導体装置 |
JPH11150207A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Microelectronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
JP2003179335A (ja) * | 2001-09-28 | 2003-06-27 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2005072212A (ja) * | 2003-08-22 | 2005-03-17 | Fujikura Ltd | 電子部品とその製造方法及び電子装置 |
-
2005
- 2005-09-14 JP JP2005267328A patent/JP4856410B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722538A (ja) * | 1993-07-06 | 1995-01-24 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの構造 |
JPH0927568A (ja) * | 1995-07-05 | 1997-01-28 | Anam Ind Co Inc | ソルダボールを入出力端子として使用するボールグリッドアレイ半導体パッケージのソルダボールの平坦化方法及びその基板構造 |
JPH09172020A (ja) * | 1995-12-21 | 1997-06-30 | Toshiba Corp | 半導体装置 |
JPH11150207A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Microelectronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
JP2003179335A (ja) * | 2001-09-28 | 2003-06-27 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP2005072212A (ja) * | 2003-08-22 | 2005-03-17 | Fujikura Ltd | 電子部品とその製造方法及び電子装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224697A (ja) * | 2008-03-18 | 2009-10-01 | Asmo Co Ltd | プリント基板及び電子部品実装基板 |
WO2011158456A1 (ja) * | 2010-06-16 | 2011-12-22 | パナソニック株式会社 | 半導体装置及びその製造方法並びに該半導体装置を備えた実装体 |
JP2019197770A (ja) * | 2018-05-08 | 2019-11-14 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
JP7086702B2 (ja) | 2018-05-08 | 2022-06-20 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4856410B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2007201250A (ja) | 配線基板および半導体装置 | |
US6969674B2 (en) | Structure and method for fine pitch flip chip substrate | |
US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
JP5117270B2 (ja) | 配線基板、半導体装置、ならびに半導体装置の製造方法 | |
JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
KR20060132247A (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
JP5000105B2 (ja) | 半導体装置 | |
JP4856410B2 (ja) | 半導体装置 | |
EP3971963A1 (en) | Semiconductor package assembly | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
JPWO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
KR20100119328A (ko) | 반도체 패키지 및 그 제조방법 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP5106758B2 (ja) | 半導体装置 | |
JP2011146490A (ja) | 回路基板及びその製造方法、半導体装置、並びに電子回路装置 | |
JP2007019275A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
KR20110013902A (ko) | 패키지 및 그 제조방법 | |
JP2015119195A (ja) | 配線基板及びその製造方法 | |
JP2013254984A (ja) | 半導体装置 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JP2007012715A (ja) | 半導体装置及び基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071004 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071004 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4856410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |