JP2002141367A - バンプ形成方法、電子部品、および半田ペースト - Google Patents

バンプ形成方法、電子部品、および半田ペースト

Info

Publication number
JP2002141367A
JP2002141367A JP2000363235A JP2000363235A JP2002141367A JP 2002141367 A JP2002141367 A JP 2002141367A JP 2000363235 A JP2000363235 A JP 2000363235A JP 2000363235 A JP2000363235 A JP 2000363235A JP 2002141367 A JP2002141367 A JP 2002141367A
Authority
JP
Japan
Prior art keywords
coating layer
opening
bump
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000363235A
Other languages
English (en)
Other versions
JP3423930B2 (ja
Inventor
Seiki Sakuyama
誠樹 作山
Yasuo Yamagishi
康男 山岸
Masataka Mizukoshi
正孝 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000363235A priority Critical patent/JP3423930B2/ja
Priority to TW089127851A priority patent/TW511189B/zh
Priority to US09/746,336 priority patent/US6518163B2/en
Priority to KR1020000082597A priority patent/KR100691679B1/ko
Priority to US09/746,336 priority patent/US20010008310A1/en
Publication of JP2002141367A publication Critical patent/JP2002141367A/ja
Priority to US10/191,533 priority patent/US6580169B2/en
Priority to US10/373,773 priority patent/US6630742B2/en
Application granted granted Critical
Publication of JP3423930B2 publication Critical patent/JP3423930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 基板に設けられた複数の電極パッドに対し
て、コスト的に有利に、しかも高さのバラツキの少ない
バンプを形成できるようにする。 【解決手段】 複数の電極パッドが設けられた基板に対
して、複数の電極パッドに対応して複数の開口部が形成
されたマスクを設け、複数の電極パッドのそれぞれが露
出した状態とする工程と、開口部内に半田ペーストを充
填する工程と、半田ペーストを加熱処理する工程と、を
備えたバンプ形成方法において、半田ペーストの半田粉
末として、マスクの厚み以上でこの厚みの１．５倍以下
の粒径を有するものの割合が１０重量％以下であるもの
を使用する。好ましくは、半田粉末として、開口部の開
口径の４０％以上の粒径を有するものの割合が１０重量
％以下であるものを使用し、マスクの厚みの４０〜１０
０％の粒径を有するものの割合が３０重量％以上のもの
を使用するのがさらに好ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板に設けられた
電極パッド上にバンプを形成する方法、バンプが形成さ
れた電子部品、および半田ペーストに関する。
【０００２】
【従来の技術】近年においては、電子部品実装の高密度
化への要求が強くなっており、ベアチップ実装方式が注
目されている。このベアチップ実装方式としては、ワイ
ヤボンディング法によるフェイスアップ方式と、金属バ
ンプを用いたフェイスダウン方式とがあるが、フェイス
ダウン方式の実装形態が主流となりつつある。フェイス
ダウン方式における金属バンプによる接続は、低抵抗な
接続が期待できる方法である反面、半導体チップの電極
パッドに対応した微細なピッチへのバンプ形成や、安定
した接続信頼性を得るためのバンプ高さの精度確保、更
には低コストに形成できるなど、多くの要求がある。
【０００３】バンプ形成方法としては、従来よりめっき
法や蒸着法などがあるが、めっきや蒸着によるバンプ形
成方法では、多大な設備投資が必要であり、バンプ高さ
や金属組成の制御が難しいなどの問題があった。そこ
で、低コストに金属ペーストを供給できる印刷法も注目
されつつある。
【０００４】印刷法としては、メタルマスクを用いる方
法の他、特開平７−２７３４３９号や特開平１１−３４
０２７０号などに開示されているように、樹脂マスクを
利用した方法もある。メタルマスクを用いる方法では、
電極パッドの形成位置に対応して予め開口部が形成され
たメタルマスクを基板上に載置するが、樹脂マスクを用
いる方法では、基板上に樹脂層を形成した後に電極パッ
ドに対応する部位を除去して開口部が形成される。その
後は、両法ともに、マスク上に載置した半田ペーストを
スキージを用いて開口部内に押し込んだ後に加熱するこ
とによりバンプが形成される。メタルマスクを用いる方
法では、開口部内に半田ペーストを充填した後にメタル
マスクが除去され、樹脂マスクを用いる方法では、バン
プの形成後に必要に応じて樹脂マスクが除去される。
【０００５】
【発明が解決しようとする課題】しかしながら、半田ペ
ーストを構成する半田粉末のうち粒径の大きなものの割
合が大きければ、たとえば平均粒径が３０〜４０μｍで
は、マスク上を繰り返してスキージを移動させたとき
に、一旦開口部に充填された半田粉末が掻き取られてし
まったり、半田ペーストを開口部内に充填した後にメタ
ルマスクを除去する場合には、その際に開口部の内面に
付着した半田ペーストがマスクとともに持ち去られる危
険性があった。そのため、粒径の大きな半田粉末を使用
した場合には、形成されるバンプの大きさにバラツキが
生じやすかった。
【０００６】このような問題を回避するためには、粒径
の小さい半田粉末の割合が小さいものを使用する必要が
ある。たとえば、マスクの厚みの１／３以下の粒径（汎
用されているマスクの厚みを考慮すれば、実質的に１５
μｍ以下の粒径）の半田粉末の割合が大きいものを使用
すれば、上記した問題は著しく低減される。
【０００７】一方、半田粉末の作製方法には、たとえば
ディスクアトマイズ法やガスアトマイズ法があるが、こ
れらの方法では粒径の小さな粉末を安定して作製するこ
とは困難である。そのため、ある程度の範囲の粒度分布
を有する粉末を作製した後に、分級により微粉末を採取
しているのが実情である。ところが、微粉末を分級する
ことは相当の労力を要するばかりか、多量の微粉末を採
取するのは困難である。たとえば、２０μｍ以下の半田
粉末は、現在の技術では、全体の約２０％程度しか採取
できないとされており、コスト的にも不利である。ま
た、粒径の小さい微粉末は比表面積が大きいことから酸
化しやすいため、このような半田粉末により構成される
半田ペーストは寿命が短いといった問題もある。
【０００８】本発明は上記した事情のもとで考え出され
たものであって、基板に設けられた複数の電極パッドに
対して、コスト的に有利に、しかも高さのバラツキを少
ないバンプを形成するようにできることをその課題とす
る。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
め、本発明では、次の技術的手段を講じている。
【００１０】すなわち、本発明の第１の側面により提供
されるバンプ形成方法では、複数の電極パッドが設けら
れた基板に対して、上記複数の電極パッドに対応して複
数の開口部が形成されたマスクを設け、上記複数の電極
パッドのそれぞれが露出した状態とする工程と、上記開
口部内に半田ペーストを充填する工程と、半田ペースト
を加熱処理する工程と、を備えたバンプ形成方法であっ
て、上記半田ペーストは、半田粉末とフラックスビヒク
ルとを含み、上記半田粉末は、上記マスクの厚み以上で
この厚みの１．５倍以下の粒径のものの割合が１０重量
％以下であることを特徴としている。
【００１１】なお、本発明で「基板」という場合には、
特段の限定がない限り、電極パッドが形成された全ての
基板を含み、回路基板やシリコンウエハはいうまでもな
く、半導体チップなども含むものとする。また、「開口
径」は、開口部が円形でない場合には、開口部の面積に
相当する面積を有する円の径を指すものとする。
【００１２】このバンプ形成方法において使用される半
田ペーストでは、マスクの厚みとの関係で、当該厚みと
比較して相対的に粒径の大きな半田粉末の割合が小さく
されている。これにより、開口部内への半田ペーストの
充填を確実ならしめるためにマスク上でスキージを繰り
返して移動させたとしても、一旦開口部に充填された半
田粉末が欠き取られてしまう危険性は少なくなる。ま
た、マスクとしてメタルマスクを使用した場合には、半
田ペーストを開口部内に充填した後にメタルマスクを除
去したとしても、その際に開口部の内面に付着した半田
ペーストがメタルマスクとともに持ち去られるといった
危険性は少なくなる。このため、上記方法によりバンプ
を形成すれば、バンプの大きさにバラツキが生じにくく
なる。
【００１３】なお、上記した粒径範囲に属する半田粉末
は、少なければ少ないほどその効果が顕著に現れること
から、そのような半田粉末の割合は、最も好ましくは０
重量％とされる。また、上述した効果をさらに確実に享
受するためには、開口部の開口径の４０％以上の粒子径
を有するものを１０重量％以下とするのが好ましい。
【００１４】好ましい実施の形態においては、半田粉末
としては、マスクの厚みの４０〜１００％の粒径を有す
るものが３０重量％以上含まれるもの、さらに好ましく
は５０重量％以上含まれるものが使用される。
【００１５】このような半田ペーストでは、マスクの厚
みとの関係で、当該厚みと比較して適度な粒径の半田粉
末の割合が大きくされ、相対的に粒径の小さな半田粉末
の割合が小さくされている。マスクの厚みが、たとえば
５０〜１００μｍ程度であるとすると、粒径が２０μｍ
以下の半田粉末の割合が少なくなっている。先にも述べ
たように、粒径が２０μｍ以下の半田粉末を調整するの
は労力を要するばかりか収率も悪く、コストにも不利で
あったが、そのような粒径の半田粉末を割合を低減すれ
ば、自ずとそのような不利益は低減される。また、粒径
の小さなものの割合が少なくなれば、半田粉末全体とし
ては酸化されにくくなり、半田ペーストの寿命が長くな
るといった利点も得られる。
【００１６】なお、半田粉末全体としての平均粒径は、
マスクの厚みやこれに形成された開口部の径などより適
宜設定される、たとえば５〜２０μｍとされる。
【００１７】半田粉末を構成する半田成分としては、た
とえばＳｎ、Ｐｂ、Ａｇ、Ｓｂ、Ｂｉ、Ｃｕ、Ｉｎ、お
よびＺｎからなる群より選ばれる少なくとも１種を含む
ものが好ましく使用される。より具体的には、たとえば
６３％Ｓｎ―Ｐｂ（融点：１８３℃）、Ｓｎ―３．５％
Ａｇ（融点：２２１℃）、５％Ｓｎ―Ｐｂ（融点：３１
５℃）などが好ましく使用される。
【００１８】一方、フラックスビヒクルとしては、たと
えばロジン、活性剤、および溶剤を含むものが使用され
る。
【００１９】ロジンは、主として半田ペーストの粘着性
を増進する役割を果たすものである。ロジンとしては、
公知の種々のものを用いることができ、たとえば重合ロ
ジン、水素添加ロジン、エステル化ロジンなどを用いる
ことができる。
【００２０】活性剤は、主として個々の半田粉末の表面
や電極パッドの表面に形成された酸化膜を、半田ペース
トを加熱処理したときに除去する役割を果たすものであ
る。活性剤としては、たとえば有機酸または有機アミン
を用いることができる。有機酸は、多くの場合、分子構
造の骨格にカルボキシル基を有し、有機アミンは、分子
構造の骨格にアミノ基を有し、ともに半田ペースト中に
おいて半田粉末表面および電極表面の酸化膜除去能力を
発揮し得るからである。
【００２１】活性剤としては、たとえばセバシン酸、コ
ハク酸、アジピン酸、グルタル酸、トリエタノールアミ
ン、モノエタノールアミンからなる群より選ばれる少な
くとも１種の有機酸または有機アミンが使用される。活
性剤がその作用を最大限享受するには、半田の融点付近
で分解あるいは気化するものを使用するのが好ましい。
一方、半田の融点以下の温度では、半田ペースト中の活
性剤は、酸化膜除去能力を最大限に発揮するべく半田ペ
ースト中に均一に分散する必要があることから、溶剤あ
るいはロジンと相溶性があるものを用いるのが好まし
い。このため、たとえばＳｎ−Ａｇ系の半田を用いる場
合には、有機酸として、セバシン酸（分解温度：２３０
〜２９０℃）、コハク酸（分解温度：２００〜２５０
℃）、アジピン酸（分解温度：２３０〜２８０℃）など
が好ましく使用される。
【００２２】なお、半田ペーストにおける活性剤の含有
量は、たとえば０．１〜２重量％とされる。活性剤の含
有量が不当に多い場合は、半田ペーストの粘度の上昇を
招いて半田ペーストの流動性が損なわれ、マスクの開口
部内への充填が困難となるからである。一方、活性剤の
含有量が不当に少ない場合には、半田粉末などの酸化膜
を十分に除去できないからである。
【００２３】溶剤は、主として半田ペーストの粘度を調
整する役割を果たすものであり、溶剤により半田ペース
トの粘度は、たとえば１００〜４００Ｐａ・ｓの範囲に
調整される。半田ペーストの粘度が１００Ｐａ・ｓより
も小さければ、開口部に半田ペーストが充填した際に、
樹脂分（ロジン）が開口部より押し出され、半田の濡れ
性が阻害されるからである。一方、半田ペーストの粘度
が４００Ｐａ・ｓよりも大きければ、開口部内に半田ペ
ーストが流入しにくいからである。
【００２４】溶剤は、半田粉末の融点よりも低い沸点を
有する第１の溶剤と、半田粉末の融点よりも高い沸点を
有する第２の溶剤と、組み合わせて使用するのが好まし
い。
【００２５】そうすれば、半田ペーストを加熱した場合
には、半田粉末が溶融する前に第１の溶剤が気化し、半
田粉末の溶融し始めた後に第２の溶剤が気化する。これ
により、第１の溶剤および第２の溶剤により半田ペース
トの粘度の調整に必要な溶剤量を十分に確保しつつも、
半田粉末の溶融し始めた後に気化する溶剤の量を少なく
できる。その結果、溶剤の気化時に気化熱として半田か
ら奪われる熱量が少なくなり、加熱時の半田の温度の低
下が抑制され、未溶融の半田粉末が残存してしまうとい
った不都合が抑制される。
【００２６】一方、半田の溶融し始めた後においては、
第２の溶剤が気化し始めるが、その後の一定期間は一定
量の第２の溶剤が残存することとなる。半田の溶融時に
は、ロジンなどの樹脂分の流動性を維持し、また活性剤
が溶剤の気化に伴って持ち去られることを回避して、活
性剤を半田の隅々にまで行き渡らせて活性剤を有効に作
用させるためには、半田の溶融時に一定量の溶剤が残存
していることが必要である。この役割を第２の溶剤が果
たすこととなる。
【００２７】このように、第１の溶剤と第２の溶剤とを
組み合わせることにより、半田ペーストの粘度を所望の
ものとしてマスクの開口部への半田ペーストの充填を確
実ならしめることができるとともに、活性剤が有効に作
用して半田粉末が相互に溶融し合ってバラツキの少ない
半田バンプを形成することができる。その結果、高精度
な半田バンプを形成することが可能となり、半導体素子
などのように、微細なピッチで設けられた電極パッド上
へ、微細なピッチで正確に半田バンプを形成することが
可能となる。
【００２８】このような効果をより確実に享受するため
には、第１の溶剤としては、半田粉末の融点よりも５〜
５０℃低い沸点を有するものを使用するのが好ましく、
第２の溶剤としては、半田粉末の融点よりも５〜５０℃
高い沸点を有するものが使用するのが好ましい。つま
り、第１の溶剤の沸点が不当に低い場合には、第１の溶
剤が室温で蒸発して半田ペーストの粘度が上昇してしま
うことが懸念され、当該沸点が不当に高い場合には、当
該沸点と半田粉末の融点が近似し、半田粉末の溶融時に
第１の溶剤の気化により奪われる熱量を十分に低減でき
ないからである。一方、第２の溶剤の沸点が不当に高い
場合には、半田ペーストの加熱工程において、第２の溶
剤を十分に気化させることができず、当該沸点が不当に
低ければ、当該沸点と半田粉末の融点とが近似し、第２
の溶剤の気化に伴って活性剤が持ち去られ、活性剤を十
分に機能させることができないからである。
【００２９】使用される第１の溶剤および第２の溶剤の
種類は、半田の融点、主として半田粉末の組成により決
定される。代表的な半田粉末の組成と、それに適する第
１の溶剤および第２の溶剤との組み合わせを下表１に示
す。
【００３０】
【表１】
【００３１】なお、第１の溶剤および第２の溶剤は、上
述したような第１の溶剤および第２の溶剤の役割を十分
に果たすべく、半田ペーストに対して各々２〜６重量％
の組成範囲で含ませるのが好ましい。
【００３２】フラックスビヒクルには、半田ペーストに
対して形態保持性を付与すべく、チクソ剤を混合しても
よい。チクソ剤としては、公知の種々のもの用いること
ができ、硬化ヒマシ油、ヒドロキシステアリン酸などを
用いることができる。
【００３３】半田ペーストの構成成分として使用される
全ての成分は、ハロゲン元素及びアルカリ金属元素を含
有しないもの、もしくはその含有量が極めて少ないもの
を使用するのが好ましい。半田バンプ形成後にハロゲン
元素やアルカリ金属元素が残存すれば、腐食による半導
体素子の劣化やマイグレーションによる電極間のショー
トが生じるからである。特に、フラックスビヒクルのハ
ロゲン元素及びアルカリ金属元素の含有量は１００ｐｐ
ｍ以下であることが望ましい。
【００３４】好ましい実施の形態においては、上記マス
クは、上記基板上に第１の被覆層を形成するとともに、
この第１の被覆層上に第２の被覆層を形成する工程と、
上記第１の被覆層および上記第２の被覆層における上記
各電極パッド上に対応する部位に、露光およびエッチン
グ液を用いた現像により上記開口部を形成する工程と、
を経て上記基板上に設けられ、かつ、上記第１の被覆層
は、上記第２の被覆層を現像するための上記エッチング
液により溶解する材料により形成されており、上記第２
の被覆層の現像と同時に、上記第１の被覆層をエッチン
グ処理する。
【００３５】このようなバンプ形成方法では、露光後に
おける現像において、第２の被覆層における電極パッド
に対応した部分のみが選択的に除去され、第２の被覆層
に上記開口部を構成する第１の開口部が形成される。一
方、第１の被覆層は、第２の被覆層の現像に使用される
エッチング液に溶解する材料により形成されているた
め、上記エッチング液により、第１の被覆層も同時にエ
ッチング処理される。このとき、第１の被覆層は、第２
の被覆層の下層として形成されているため、第１の開口
部が形成された第２の被覆層は、第１の被覆層に対して
はエッチング用のマスクとして機能する。したがって、
第１の被覆層は、第２の被覆層に形成された第１の開口
部に対応し、かつ電極パッドに対応する部分のみが選択
的に除去されて上記開口部を構成する第２の開口部が形
成される。このように、上記したバンプ形成方法では、
開口部の形成に際して、第１の被覆層および第２の被覆
層のそれぞれに対して別個にエッチング処理を行う必要
はなく、作業効率的に有利となる。
【００３６】なお、「露光」という用語にあっては、特
段の限定がない限り、Ｘ線や電子線（電子ビーム）など
の照射も含まれるものとする。
【００３７】第１の被覆層を形成するための材料は、第
２の被覆層の現像を行うためのエッチング液により溶解
されるものであればよく、使用するエッチング液の種類
に応じて適宜選択すればよい。
【００３８】一方、第２の被覆層を形成するための材料
としては、感光性を有する高分子化合物、あるいは感光
性を有する化合物と他の化合物との混合物などが使用さ
れるが、光を照射した部分が硬化するネガ型および光を
照射した部分が分解されるポジ型のいずれをも使用でき
る。なお、「感光性」という用語の意味には、光照射に
より硬化（反応）あるいは分解（反応）する性質ばかり
でなく、電子線（電子ビーム）やＸ線などの照射により
硬化（反応）あるいは分解（反応）する性質をも含むも
のとする。
【００３９】ネガ型の被覆層を形成可能な材料として
は、重合性ビニル基を有するビニルエステル、スチレ
ン、アクリル酸エステル、メタクリル酸エステルなどの
モノマー、あるいはこれらのモノマーからなるオリゴマ
ー、不飽和ポリエステル樹脂、およびウレタンアクリレ
ートの他、重合性不飽和二重結合を有するアクリル系モ
ノマまたはオリゴマなどを例示することができる。もち
ろん、感光性を有する化合物のみによりネガ型の被覆層
を形成してもよいし、感光性を有する化合物と他の化合
物、たとえばアクリル系、エポキシ系、あるいはイミド
系などの高分子化合物との混合物によりネガ型の被覆層
を形成してもよい。
【００４０】ポジ型の被覆層を形成可能な材料として
は、光分解を受けやすいエーテル結合を有する高分子化
合物（たとえばポリエチレンオキサイド、セルロース、
ポリアセタールなど）の他、光照射によりラジカルを生
じやすいポリエチレンなどの高分子化合物、ジアゾ化合
物などのように光照射により分解する低分子化合物と他
の化合物との混合物などが挙げられる。
【００４１】好ましい実施の形態においては、上記第１
の被覆層は、水溶性またはアルカリ性水溶液に溶解し易
い高分子を含む材料により形成されている。
【００４２】このバンプ形成方法では、水またはアルカ
リ性水溶液などの水溶液により、少なくとも第１の被覆
層を溶解させれば第２の被覆層をも同時に除去すること
ができる。すなわち、第２の被覆層が第１の被覆層と同
様に水溶性またはアルカリ性水溶液に易溶性の高分子を
含む材料により形成されていれば、水またはアルカリ性
水溶液などの水溶液により第２の被覆層も同時に溶解除
去される。一方、第２の被覆層が難水溶性またはアルカ
リ性水溶液に難溶性の高分子を主成分として含む材料に
より形成されている場合には、第１の被覆層のみが積極
的に溶解する。第１の被覆層は、第２の被覆層の下層と
して形成されているため、第１の被覆層を溶解させれ
ば、基板に対する第２の被覆層の付属性がなくなる。こ
の状態では、第２の被覆層自体が溶解せずとも、第２の
被覆層をフイルム状のままで容易に除去することができ
る。この場合、第２の被覆層を溶解する必要がないこと
から、水またはアルカリ性水溶液などの水溶液の使用量
を少なくできるといった利点がある。したがって、この
観点からは、第２の被覆層は、難水溶性またはアルカリ
性水溶液に難溶性の高分子を主成分とした材料により形
成するのが好ましい。
【００４３】第２の被覆層を難水溶性またはアルカリ性
水溶液に難溶性とする場合には、第２の被覆層にアクリ
ル酸エステルなどのアクリル系、ビスフェノールＡ型な
どのエポキシ系、ビスマレイミド型ポリイミドなどのイ
ミド系などの高分子を含有させるのが好ましい。もちろ
ん、これらの高分子を組み合わせて使用してもよい。
【００４４】また、第１の被覆層に含ませる水溶性また
はアルカリ性水溶液に易溶性の高分子としては、動物性
ゼラチンや植物性デンプンのような天然高分子、デンプ
ン誘導体や繊維素誘導体のような半合成高分子の他、種
々の合成高分子を使用することができる。合成高分子と
しては、ホモポリマー（ストレートポリマー）およびコ
ポリマーのいずれをも使用することができる。ホモポリ
マーとしては、ポリビニルアルコール、ポリビニルピロ
リドンなどのビニル系、ポリアクリルアミドやポリアク
リル酸などのようなアクリル系の他、ポリエチレンオキ
サイドなどが挙げられる。コポリマーとしては、ポリ酢
酸ビニル部分のケン化物などのようなランダム系、ポリ
（スチレン−エチレンオキサイド）などのようなブロッ
ク系、ポリ（エチレン−ビニルアルコール）−ｇ−（エ
チレンオキサイド）のようなグラフト系などが挙げられ
る。
【００４５】好ましい実施の形態においては、上記複数
の電極パッドは、複数の群に組み分けられるものであ
り、上記マスクは、上記複数の電極パッドを覆うように
被覆層を形成する工程と、上記被覆層に対し、上記複数
の電極パッドの各々に対応して、各群毎に容積の異なる
開口部を形成する工程と、を経て形成される。
【００４６】このようなバンプ形成方法によると、各開
口部内に充填される半田ペーストの量は、各電極パッド
の群毎に異なったものとなる。このため、各電極パッド
上に形成されるバンプは、各群毎に異なるサイズとする
ことが可能となる。
【００４７】たとえば、複数群のうちの第１の電極パッ
ド群の各々に対応して形成される第１の開口部が、複数
群のうちの第２の電極パッド群の各々に対応して形成さ
れる第２の開口部よりも容積が大きい場合には、第１の
開口部に充填される半田ペーストの量の方が、第２の開
口部に充填される半田ペーストの量よりも多くなる。こ
のため、最終的に形成されるバンプについては、第１の
電極パッド上に形成されるバンプのほうが、第２の電極
パッド上に形成されるバンプよりも大きくなる。
【００４８】好ましい実施の形態においては、上記複数
の電極パッドは、第１の電極パッドの群と第２の電極パ
ッドの群とに組み分けられ、上記第１の電極パッドは、
上記第２の電極パッドよりも小さな面積で形成されてお
り、かつ、上記開口部は、上記第１の電極パッドに対応
して形成された第１の開口部と、上記第２の電極パッド
に対応するとともに、上記第１の開口部より容積の小さ
な第２の開口部を有している。
【００４９】このようなバンプ形成方法によると、たと
えば半田溶融時に開口部の内面に溶融半田が接触しない
条件下では、被覆層の厚みが均一であれば、開口部の容
積が大きいほうが、そこに形成される半田バンプは高く
なる。つまり、開口部が大きいほど充填される半田ペー
ストの量が多くなるため、電極パッド上に形成されるバ
ンプも高くなる。また、電極パッドが小さければ、電極
パッドとバンプとの接合面積が小さくなり、より球状に
近いバンプとされるため、この観点からもバンプの高さ
を大小させることができる。
【００５０】このように、被覆層に対して大きさの異な
る開口部を形成し、また電極パッドの面積を異なるもの
とすれば、電極パッドからバンプ頂点までの距離が相違
する複数のバンプ群を、同一の工程で同時的に形成する
ことが可能となる。
【００５１】以上においては、高さの異なる２種類のバ
ンプを形成する例を説明したが、もちろん本発明は高さ
の異なる３種類以上のバンプを形成する場合にも適用で
きる。たとえば、開口容積の異なる第１開口部および第
２開口部に加えて、これらとは容積の異なる第３開口部
を設けてもよく、もちろん第４以上の開口部を設けても
よい。
【００５２】被覆層は、たとえば溶融樹脂を塗布するこ
とにより、あるいは樹脂フィルムを敷設することにより
形成される。ただし、樹脂フィルムを敷設して被覆層を
形成するほうが、被覆層を形成する工程が容易となるば
かりでなく、均一な厚さの被覆層を簡易に形成すること
が可能である点で有利である。
【００５３】被覆層は、たとえばポリメチルメタクリレ
ート、ポリアクリレート、ポリメチルイソプロペニルケ
トンなどをベース樹脂とした絶縁性の高い樹脂により構
成することができ、好ましくは、多官能のアクリレート
などの光重合型モノマーを含む感光性材料で構成され
る。
【００５４】好ましい実施の形態においては、上記複数
の電極パッドは、複数の第１の電極パッドおよび複数の
第２の電極パッドを有しているとともに、上記開口部
は、第１の開口部、第２の開口部、および第３の開口部
を有しており、上記マスクは、上記第１の電極パッドを
覆い、上記第２の電極パッドを露出させて第１の被覆層
を形成する工程と、この第１の被覆層に対し、上記第１
の電極パッドに対応して第１の開口部を形成する工程
と、上記第１の被覆層と上記第２の電極パッドを覆うよ
うに第２の被覆層を形成する工程と、上記第２の被覆層
に対し、上記第２の電極パッドに対応して上記第２の開
口部を形成し、上記第１の開口部に対応して上記第３の
開口部を形成する工程と、を経て形成される。
【００５５】このようなバンプ形成方法によると、第１
の電極パッドが形成された領域は、第１の被覆層および
第２の被覆層によりマスクが構成され、第２の電極パッ
ドが形成された領域は、第２の被覆層のみによりマスク
が構成されている。そして、第１の電極パッド上には、
第１の開口部および第３の開口部が設けられ、第２の電
極パッド上には、第２の開口部が形成されている。第２
の開口部と第３の開口部は双方ともに第２の被覆層に形
成されているから、第２の被覆層の厚みが均一であれ
ば、その深さは同一となる。このため、第１の電極パッ
ド上には、第２の電極パッド上に比べて、第１の開口部
の深さ（第１の被覆層の厚み）の分だけ、大きな深さを
有する開口部が形成されていることなる。したがって、
上記マスクを用いた場合には、第１の電極パッド上に載
せられる半田ペーストの量は、第２の電極パッド上に載
せられるそれよりも多くなり、そこに形成される半田バ
ンプの高さも大きくなる。その結果、上記バンプ形成方
法では、基板表面からバンプ頂点までの距離が有意に相
違する複数のバンプ群を形成することが可能となる。
【００５６】第３の開口部は、第２の開口部に比べて大
きく形成するのが好ましい。そうすれば、第１の電極パ
ッド上に載せられる半田ペーストの量を、第２の電極パ
ッド上に載せられる半田ペーストの量に比べて大きくす
ることができる結果、第１の電極パッド上に形成される
バンプの高さと、第２の電極パッド上に形成されるバン
プの高さとをより有意に相違させることができる。
【００５７】好ましい実施の形態においては、第３の開
口部は、上記第１の開口部よりも大きな開口面積を有す
るように形成され、かつ、上記第２の被覆層のみを選択
的に除去する工程をさらに含んでおり、上記第１の被覆
層は基板上に設けられたまま残される。
【００５８】このようなバンプ形成方法では、バンプの
形成後においても、第３の開口部よりも開口面積の小さ
な第１の開口部を有する第１の被覆層が残されているか
ら、第１の電極パッド上には、残された第１の被覆層に
底上げされた格好で、第１の被覆層の表面から、たとえ
ば球状部分が突出したバンプが形成される。一方、第２
の電極パッド上には、たとえば直接的に球状のバンプが
形成される。このため、第１の電極パッド上のバンプと
第２の電極パッド上のバンプとでは、その高さを確実に
相違させることができる。
【００５９】第１の被覆層および第２の被覆層のそれぞ
れは、たとえば溶融樹脂を塗布することにより、あるい
は樹脂フィルムを敷設することにより形成される。ただ
し、樹脂フィルムを敷設して被覆層を形成するほうが、
被覆層を形成する工程が容易となるばかりでなく、均一
な厚さの被覆層を簡易に形成することが可能である点で
有利である。
【００６０】第１の被覆層は、たとえばエポキシアクリ
レート、エポキシ、およびポリイミドなどをベース樹脂
とした絶縁性の高い樹脂により構成することができる。
【００６１】第２の被覆層は、たとえばポリメチルメタ
クリレート、ポリアクリレート、およびポリメチルイソ
プロペニルケトンなどをベース樹脂とした絶縁性の高い
樹脂により構成することができ、好ましくは、多官能の
アクリレートなどの光重合型モノマーを含む感光性材料
で構成される。一方、第１の被覆層は、第２の樹脂膜に
第２の開口部および第３の開口部を形成するときに、そ
のエッチング液などにより処理侵食を受けないような、
第２の樹脂膜とは異なる化学的性質を示す材料である必
要がある。たとえば、第１の樹脂膜としては、エポキシ
アクリレート、エポキシ、ポリイミドなどの材料で構成
される樹脂膜を使用することができる。このような構成
によれば、樹脂膜を形成する工程が容易となるばかりで
なく、均一な厚さの樹脂膜を簡易に形成することが可能
である。
【００６２】好ましい実施の形態においては、上記開口
部内への半田ペーストの充填は、基板支持体上に上記基
板を支持させる工程と、上記マスクの高さ位置と上記基
板の周囲との高さ位置との差を緩和するスキージング用
補助手段を設ける工程と、上記マスクまたは上記スキー
ジング用補助手段上に半田ペーストを準備する工程と、
スキージを移動させて上記半田ペーストを上記開口部内
に落とし込む工程と、を経て行われる。
【００６３】なお、開口部への半田ペーストの充填は、
上記した各工程を含んでいればよく、必ずしも上記した
順序で各工程を行う必要はない。たとえば、基板上に被
覆層形成した後に開口部を形成し、それから基板支持体
上に基板を支持させて開口部に半田ペーストを充填して
もよい。
【００６４】このようなバンプ形成方法では、スキージ
ング補助手段を設けることにより、基板上における被覆
層の高さ位置と、基板の周囲との高さ位置との差を緩和
される。このため、被覆層上ばかりでなく、スキージン
グ用補助手段上を沿うようにしてスキージを移動させる
ことができる。つまり、基板上の半田ペーストばかりで
なく、スキージング用補助手段上の半田ペーストをも同
時に移動させて、開口部内への充填用に使用することが
できる。このことは、幅寸法が一様でない基板（たとえ
ばシリコンウエハ）にバンプを形成する場合において
も、各々の開口部に対して、容易かつ確実に半田ペース
トを充填できることを意味している。
【００６５】図１８（ａ）に示したように、シリコンウ
エハのような円盤状の基板１５の電極パッド１５ａ上に
バンプを形成する場合には、マスク１６の開口部１６ａ
に半田ペーストＰを充填する際に、次のような問題が生
じていた。開口部１６ａへの半田ペーストＰの充填は、
マスク１６における特定の縁部１６Ａに半田ペーストＰ
を準備しておき、スキージＳを反対側の縁部１６Ｂに移
動させることにより行われる。このとき、スキージＳの
移動経路に着目すれば、図１８（ｂ）に示したようにス
キージＳの移動方向に直交する方向の基板１５（マスク
１６）の寸法は、最初はスキージＳの移動に伴って大き
くなり、最大寸法の部分を通過した後は小さくなる。し
たがって、スキージＳの出発部位の近傍に半田ペースト
Ｐを準備していれば、準備された半田ペーストＰの長さ
寸法に略対応した幅にしか半田ペーストＰを移動させる
ことができない。そのため、上記最大寸法の部分の縁部
分に形成された開口部１６ａ′については、十分な量の
半田ペーストＰ′を確実に充填するのが困難となってい
た。また、マスク１６の周縁のぎりぎりまで開口部１６
ａが形成されていれば、その開口部１６ａに半田ペース
トを充填しようとしてマスク１６の反対の縁部１６Ｂに
までスキージＳを移動させた場合に、半田ペーストＰが
マスク１６から掻き落されてしまう。このため、その半
田ペーストＰを、再びスキージＳを用いてスキージＳの
出発部分にまで移動させることができず、半田ペースト
の有効利用が図れないといった問題もあった。
【００６６】これに対して、上記した半田バンプ形成方
法では、基板の周囲がスキージング用補助手段によって
囲まれているため、スキージの移動方向に直交する方向
の寸法ついては、スキージング補助手段をも含めて考え
れば、基板の最大寸法よりも大きくすることができ、ま
たスキージの移動方向の寸法についても、基板の寸法よ
りも大きくすることができる。
【００６７】したがって、被覆層上、あるいはスキージ
ング用補助手段上に、基板の最大寸法を対応し、あるい
はそれ以上の長さ寸法となるように半田ペーストを準備
しておき、これをスキージにより移動させれば、基板の
最大寸法もしくはその近傍領域に形成された開口部に対
しても、半田ペーストを確実に充填することができるよ
うになる。また、充填時におけるスキージの移動方向の
寸法を大きくできれば、スキージが基板の縁部に達した
場合においても、半田ペーストをスキージング補助手段
上に退避させておくことができるため、その半田ペース
トを再び利用することができるようになる。
【００６８】上記した効果をより確実に享受するために
は、スキージング用補助手段と、被覆層とは、面一また
は略面一とするのが好ましいが、スキージの移動を損な
わない範囲で、それらの高さに多少の相違があってもか
まわない。
【００６９】スキージング用補助手段は、たとえば基板
の周囲を囲むようにして樹脂層を形成することにより、
あるいは基板の形状に対応した開口を有する平板などを
基板の周囲を囲むようにして配置することにより設けら
れる。また、スキージング補助手段は、被覆層に設けら
れた全ての開口部を露出させることができる開口を有し
ていればよく、スキージの移動を損なわない限りは、開
口の周縁部が被覆層上に覆いかぶさり、スキージング補
助手段の表面が被覆層の表面よりも高位となるようにス
キージング補助手段を設けてもよい。もちろん、スキー
ジング用補助手段は、必ずしも基板の周囲全体を囲むよ
うにして設ける必要はなく、本発明の目的が達成できる
範囲においては、少なくとも基板の周囲における必要領
域にのみ設ければ足りる。また、スキージング用補助手
段は、必ずしも一体化された１つの部材や要素により設
ける必要もなく、複数の部材や要素を組み合わせて、ス
キージング用補助手段を構成するようにしてもよい。
【００７０】ただし、樹脂層は、バンプの形成後に除去
した後においては再使用ができないが、平板は繰り返し
使用できるから、このような観点からは、平板を配置し
てスキージング用補助手段を設けるのが好ましい。ま
た、平板によりスキージング用補助手段を構成すれば、
被覆層の開口部に充填されなかった過剰な半田ペースト
を、スキージング用補助手段上に退避させておくことが
でき、次の基板に対してバンプを形成する際に、スキー
ジング用補助手段に退避させた半田ペーストを再使用す
ることができるようになる。
【００７１】なお、樹脂層によりスキージング用補助手
段を形成する場合には、被覆層を除去する際に同時に樹
脂層をも除去すべく、たとえば被覆層と同じエッチング
液に溶解する材料により樹脂層を形成するのが好まし
い。
【００７２】一方、基板支持体は、基板の少なくとも一
部を収容可能な凹部を有したものを使用するのが好まし
い。そうすれば、開口部に半田ペーストを充填すべく、
基板上にスキージを移動させた場合であっても、基板支
持体に対して基板が移動してしまうことを抑制すること
ができる。また、基板支持部に対する基板のセットは、
凹部内に基板を収容すればよく、接着剤などを用いて基
板支持体に対して基板を固定する必要もないため、コス
ト的にも作業効率的にも有利である。
【００７３】本発明の第２の側面によれば、基板に設け
られた電極パッド上にバンプを形成する方法であって、
上記基板上に第１の被覆層を形成するとともに、上記第
１の被覆層上に第２の被覆層を形成する工程と、上記第
１の被覆層および第２の被覆層における上記電極パッド
に対応する部分に、露光およびエッチング液を用いた現
像により上記電極パッドを露出させる開口部を形成する
工程と、上記開口部内に金属を充填する工程と、上記金
属を加熱により上記電極パッドに一体化する工程と、を
含み、かつ、上記第１の被覆層は、上記第２の被覆層を
現像するための上記エッチング液により溶解する材料に
より形成されており、上記第２の被覆層の現像と同時
に、上記第１の被覆層をエッチング処理して上記開口部
を形成することを特徴とする、バンプ形成方法が提供さ
れる。
【００７４】このようなバンプ形成方法によれば、第２
の被覆層のエッチング処理により第２の被覆層に上記開
口部を構成する第１の開口部が形成されると同時に、第
２の被覆層をマスクとして第１の被覆層にも上記開口部
を構成する第２の開口部が形成される。したがって、開
口部の形成に際しては、各被覆層に対して個別にエッチ
ング処理することなく、実質的に第２の被覆層に対する
エッチング処理により開口部を形成することができる。
【００７５】好ましい実施の形態においては、上記第１
の被覆層は、水溶性またはアルカリ性水溶液に溶解し易
い高分子を含む材料により形成されている。
【００７６】このようなバンプ形成方法によれば、水ま
たはアルカリ性水溶液を用いて少なくとも第１の被覆層
を溶解させれば、第２の被覆層も同時に溶解され、ある
いは第２の被覆層が基板から分離されるため、マスク全
体を除去できる。
【００７７】本発明の第３の側面においては、複数の群
に組み分けられる複数の電極パッドを有する基板上に、
これらの複数の電極パッドに対応した部位に上記各群毎
に容積の異なる開口部を有するマスクを設ける工程と、
上記開口部に半田ペーストを充填する工程と、加熱処理
により、半田ペーストからバンプを形成する工程と、を
有することを特徴とする、バンプ形成方法が提供され
る。
【００７８】このようなバンプ形成方法によると、各開
口部内に充填される半田ペーストの量が、各電極パッド
の群毎に異なったものとなるため、各電極パッド上に形
成されるバンプを大きさの異なるものにすることがで
き、バンプの高さを各群毎に相違するものとすることも
可能となる。
【００７９】バンプの高さを各群毎に相違するものとす
るためには、たとえば複数の電極パッドを、第１の電極
パッドの群とこれよりも面積の大きな第２の電極パッド
の群とに組み分け、第１の電極パッドに対応して形成さ
れた第１の開口部の容積を、第２の電極パッドに対応す
る第２の開口部の容積よりも小さくすることが考えられ
る。
【００８０】電極パッドに載せられた半田ペーストの量
が多いほど大きなバンプが形成され、また被覆層の厚み
が均一で、溶融半田が開口部の内面に接触しないとすれ
ば、電極パッドの面積が小さいほどバンプの高さが大き
くなる。そのため、開口部と電極パッドとの関係を上記
したものとすれば、より確実に異なる高さのバンプを形
成することができるようになる。
【００８１】被覆層は、たとえば基板上に溶融樹脂を塗
布することにより、あるいは基板上に樹脂フィルムを敷
設することにより形成される。この被覆層を構成する成
分としては、たとえばポリメチルメタクリレート、ポリ
アクリレート、およびポリメチルイソプロペニルケトン
が挙げられ、これらの成分は単独で使用しても、複数種
を併用してもよい。
【００８２】本発明の第４の側面においては、複数の第
１の電極パッドおよび複数の第２の電極パッドを有する
基板上に、上記複数の第１の電極パッドを覆い、上記複
数の第２の電極パッドが露出した状態で第１の被覆層を
形成する工程と、上記第１の被覆層に対し、上記複数の
第１の電極パッドに対応して、複数の第１の開口部を形
成する工程と、上記第１の被覆層と上記複数の第２の電
極パッドを覆うようにして第２の被覆層を形成する工程
と、上記第２の被覆層に対し、上記複数の第２の電極パ
ッドに対応して複数の第２の開口を形成し、上記複数の
第１の開口部に対応して複数の第３の開口部を形成する
工程と、上記複数の第１の開口部、上記複数の第２の開
口部、および上記複数の第３の開口部内に半田ペースト
を充填する工程と、加熱処理により、半田ペーストから
バンプを形成する工程と、上記第２の被覆層を除去する
工程と、を有することを特徴とする、バンプ形成方法が
提供される。
【００８３】このようなバンプ形成方法では、第１の電
極パッドが形成された領域と、第２の電極パッドが形成
された領域とではマスクの厚みが異なったものとなって
いる。したがって、第１の電極パッドに形成されるバン
プと第２の電極パッド上に形成されるバンプとでは、そ
の高さを異なるものとすることができるようになる。
【００８４】第２の開口部と第３の開口部とで、その内
部に充填される半田ペーストの量を顕著に異ならしめて
第１の電極パッド上のバンプと第２の電極パッド上のそ
れとで、その高さを確実に異ならしめるべく、第３の開
口部の面積を、第２の開口部のそれよりも大きくするの
が好ましい。
【００８５】また、第３の開口部を第１の開口部よりも
大きな開口面積を有するように形成するとともに、第２
の被覆層のみを選択的に除去して第１の被覆層は基板上
に設けたまま残してもよい。
【００８６】そうすれば、バンプの形成後においても第
１の被覆層が残されているから、第１の電極パッド上に
は、第１の被覆層に底上げされた格好で第１の被覆層か
ら、たとえば球状部分が突出したバンプが形成される一
方、第２の電極パッド上には、たとえば直接的に球状の
バンプが形成される。このため、第１の電極パッド上の
バンプと第２の電極パッド上のバンプとでは、その高さ
を確実に相違させることができるようになる。
【００８７】第１の被覆層および第２の被覆層は、たと
えば基板上に溶融樹脂を塗布することにより、あるいは
基板上に樹脂フィルムを敷設することにより形成され
る。
【００８８】第１の被覆層は、たとえばエポキシアクリ
レート、エポキシ、およびポリイミドなどをベース樹脂
とした絶縁性の高い樹脂により構成することができる。
【００８９】第２の被覆層は、たとえばポリメチルメタ
クリレート、ポリアクリレート、およびポリメチルイソ
プロペニルケトンなどをベース樹脂とした絶縁性の高い
樹脂により構成することができる。
【００９０】本発明の第５の側面においては、基板に設
けられた電極パッド上にバンプを形成する方法であっ
て、基板支持体上に上記基板を支持させる工程と、少な
くとも上記基板を覆うようにして被覆層を形成する工程
と、上記被覆層における上記電極パッドに対応する部分
に開口部を形成する工程と、上記基板上における上記被
覆層の高さ位置と上記基板の周囲との高さ位置との差を
緩和するスキージング用補助手段を上記基板の周囲を囲
むようにして設ける工程と、上記被覆層または上記スキ
ージング用補助手段上に金属ペースト（半田ペーストを
含む）または金属粉を準備する工程と、スキージの移動
により上記金属ペーストまたは金属粉を上記開口部内に
落とし込む工程と、上記金属ペーストまたは金属粉を加
熱溶融・固化させて上記電極パッド上に一体化させる工
程と、上記スキージング用補助手段を取り除く工程と、
を含むことを特徴とする、バンプ形成方法が提供され
る。
【００９１】なお、このバンプ形成方法においては、上
記した各工程を含んでいればよく、必ずしも上記した順
序で各工程を行う必要はない。たとえば、基板上に被覆
層形成した後に開口部を形成し、それから基板支持体上
に基板を支持させて半田ペーストを開口部に充填しても
よい。
【００９２】このようなバンプ形成方法では、スキージ
ング補助手段を設けることにより、基板上における被覆
層の高さ位置と、基板の周囲との高さ位置との差が緩和
される。このため、被覆層上ばかりでなく、スキージン
グ補助手段をも利用して金属粉や金属ペーストを移動さ
せることができるようになり、幅寸法が一様でない基板
にバンプを形成する場合でも、確実に個々の開口部内に
金属粉などを充填することができるようになる。
【００９３】上記した効果をより確実に享受するために
は、スキージング用補助手段と、被覆層とは、面一また
は略面一とするのが好ましいが、スキージの移動を損な
わない範囲で、それらの高さに多少の相違があってもか
まわない。
【００９４】スキージング用補助手段は、たとえば基板
の周囲を囲むようにして樹脂層を形成することにより、
あるいは基板の形状に対応した開口を有する平板などを
基板の周囲を囲むように配置することにより設けられ
る。また、スキージング補助手段は、被覆層に設けられ
た全ての開口部を露出させることができる開口を有して
いればよく、スキージの移動を損なわない限りは、開口
の周縁部が被覆層上に覆いかぶさり、スキージング補助
手段の表面が被覆層の表面よりも高位となるようにスキ
ージング補助手段を設けてもよい。
【００９５】一方、基板支持体は、基板の少なくとも一
部を収容可能な凹部を有するものを使用するのが好まし
い。そうすれば、基板支持体に対して基板が移動するこ
とが抑制されるため、スキージの移動をスムーズに行う
ことができる。
【００９６】上述した本発明の第１から第５の側面のい
ずれにおいても、加熱処理された半田ペーストから形成
された上記バンプにフラックスを塗布し、再び加熱処理
を行ってバンプの形を整える工程をさらに備えているの
が好ましい。
【００９７】フラックスとしては、たとえばポリペール
とヘキシレングリコールを含むものが使用される。
【００９８】上述した本発明の第１から第５の側面のい
ずれにおいても、上記開口部の面積は、これに対応する
電極パッドの面積の２５倍以下とするのが好ましい。そ
うすれば、半田溶融時に電極パッド上に確実に溶融半田
を寄り集めることができ、球状の良好な半田を形成する
ことができるようになる。
【００９９】本発明の第６の側面においては、基板と、
この基板の同一表面上に形成された複数の第１の電極パ
ッドおよび複数の第２電極パッドと、上記第１の電極パ
ッド上に形成された第１のバンプと、上記第２の電極パ
ッド上に形成された第２のバンプと、を備え、上記第１
の電極パッドの面積は、上記第２の電極パッドの面積よ
りも小さく、上記第１のバンプの頂点の位置が上記第２
のバンプの頂点の位置よりも高くされていることを特徴
とする、電子部品が提供される。
【０１００】本発明の第７の側面においては、基板と、
この基板の同一表面上に形成された複数の第１電極パッ
ドおよび複数の第２電極パッドと、上記第１の電極パッ
ドの形成領域に形成され、上記第１の電極パッドの各々
に対応した開口部を有する被覆層と、上記開口部を介し
て上記第１の電極パッドと導通するとともに上記被覆層
から球状部が突出する第１のバンプと、上記第２電極パ
ッド上に球状部が直接的に形成された第２のバンプと、
を備え、上記第１のバンプの頂点の位置が上記第２のバ
ンプの頂点の位置よりも高くされていることを特徴とす
る、電子部品が提供される。
【０１０１】被覆層は、たとえばエポキシアクリレー
ト、エポキシ、およびポリイミドなどをベース樹脂とし
た絶縁性の高い樹脂により構成することができる。
【０１０２】上述した本発明の第６および第７の側面に
記載した電子部品の好ましい実施の形態においては、上
記第２のバンプを介して実装対象物が上記基板上に搭載
されており、上記第１のバンプの高さが、電子部品の高
さの１．２倍以上の高さとされている。
【０１０３】この構成では、たとえば基板との間に実装
対象物を介在した状態で、第１のバンプを介して追加の
実装対象物を基板上に搭載することができ、また第１の
バンプを介して基板を他の基板に実装することができ
る。このよう構成を採用できれば、基板に電子部品を実
装する際の実装効率を高めることができ、また複数の半
導体チップなどからなる電子部品の小型化を達成するこ
とができる。
【０１０４】本発明の第６および第７の側面においては
大きさの異なる２種類のバンプを有する電子部品につい
て、また本発明の第１から第４の側面においては必要に
応じて大きさの異なる２種類のバンプの形成方法につい
て説明した。しかしながら、本発明は、大きさの異なる
３種類以上のバンプを形成する場合において、任意の２
つのバンプに大小関係を持たせる場合に適用可能であ
り、必ずしも大きさの異なる２種類のバンプを形成する
場合にのみ適用されるものではない。
【０１０５】本発明の第８の側面においては、半田粉末
と、溶剤とを含む半田ペーストであって、上記溶剤は、
上記半田粉末の融点よりも低い沸点を有する第１の溶剤
と、上記半田粉末の融点よりも高い沸点を有する第２の
溶剤と、を含むことを特徴とする、半田ペーストが提供
される。
【０１０６】このような半田ペーストは、半田バンプの
形成に好適に使用することができる。本発明の第１の側
面においても、好ましい実施の形態においては本発明の
第８の側面に記載した半田ペーストと同様の半田ペース
トを使用するのは上述した通りである。したがって、本
発明の第８の側面の半田ペーストを半田バンプの形成に
使用した場合には、本発明の第１の側面において同様の
半田ペーストを使用した場合と同様な効果を享受するこ
とができる。
【０１０７】すなわち、半田溶融時には第１の溶剤が既
に気化しているから、半田が溶融し始めた後に溶剤の気
化熱として半田から奪われる熱量が低減され、未溶融の
半田粉末が残存してしまうといった不都合が抑制される
といった効果を享受できる。半田溶融後においても、第
２の溶剤の一定量が残存するため、ロジンなどの樹脂分
の流動性を維持し、また活性剤が溶剤の気化に伴って持
ち去られることを回避して、活性剤を半田の隅々にまで
行き渡らせて活性剤を有効に作用させることができる。
その結果、大きさにバラツキない良好な球状の半田バン
プを形成することができるといった効果を享受できる。
【０１０８】このような効果をより確実に享受するため
には、第１の溶剤としては、半田粉末の融点よりも５〜
５０℃低いものを使用するのが好ましく、第２の溶剤と
しては、半田粉末の融点よりも５〜５０℃高いものを使
用するのが好ましい。同様な理由から、半田ペースト中
の第１の溶剤の含有量を２〜６重量％、第２の溶剤の含
有量を２〜６重量％とするのが好ましい。
【０１０９】使用すべき第１の溶剤および第２の溶剤の
種類は、使用される半田粉末の種類（融点）により決定
されるものであり、本発明の第８の側面においても、本
発明の第１の側面において例示したもの（表１参照）を
使用するのが好ましい。
【０１１０】本発明のその他の特徴および利点は、添付
図面を参照して以下に行う詳細な説明によって、より明
らかとなろう。
【０１１１】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して具体的に説明する。
【０１１２】まず、本発明の第１の実施の形態に係るバ
ンプ形成方法について、図１ないし図５を参照して具体
的に説明する。図１（ａ）〜（ｅ）は基板上にマスクを
形成する工程を説明するための断面図、図２（ａ）およ
び（ｂ）は基板の周りにスキージング補助手段を設ける
工程を説明するための断面図および平面図、図３
（ａ），（ｂ）および図４（ａ），（ｂ）は印刷工程を
説明するための断面図および平面図、図５（ａ）〜
（ｄ）は最終的なバンプ形成工程を説明するための断面
図である。なお、第１の実施の形態では、円形状の基板
にバンプを形成する方法について説明するものとする。
【０１１３】第１の実施の形態に係るバンプ形成方法
は、マスクを形成する工程、スキージング補助手段を設
ける工程、印刷工程、および最終的にバンプを形成する
工程に大別される。
【０１１４】マスクを形成する工程は、図１（ａ）に示
す基板１の位置決め、図１（ｂ）に示す第１の被覆層２
１の形成、図１（ｃ）に示す第２の被覆層２２の形成、
および図１（ｄ）および（ｅ）に示す開口部２３の形成
の各作業からなる。
【０１１５】基板１の位置決めは、図１（ａ）に示した
ように基板支持体４の凹部４０内に、基板１を収容する
ことにより行われる。凹部４０は、基板１の平面視面積
に対応した開口面積を有するとともに、基板１の厚みよ
りも小さな深さを有している。このため、凹部４０内に
は、基板１はその下部位置のみが収容されて位置決めさ
れ、基板１の移動が阻害される。
【０１１６】このような手法による基板１の位置決めで
は、基板１を基板支持体４に固定するために接着剤など
を使用する必要がなく、作業性が改善される。なお、基
板１には、複数の電極パッド１０が設けられている。
【０１１７】第１の被覆層２１の形成は、水溶性の高い
高分子であるポリビニルアルコールやポリアクリル酸な
どの溶液を、スピンコートやスクリーン印刷などの公知
の手法により塗布した後に、加熱乾燥させることにより
行われる（図１（ｂ）参照）。第１の被覆層２１の厚み
は、たとえば０．０１〜１０μｍ程度に設定される。
【０１１８】第２の被覆層２２の形成は、光重合性ある
いは光分解性（感光性）の高い材料を含んだ樹脂フイル
ムを、第１の被覆層２１上に熱圧着することにより行わ
れる（図１（ｃ）参照）。樹脂フイルムとしては、たと
えば光照射部分が重合するネガ型と構成されたもの、す
なわちアクリレート酸エステルやメタクリル酸エステル
などに光重合開始剤を混合させたものが使用される。第
２の被覆層２２の厚みは、第１の被覆層２１の厚みや形
成すべきバンプの高さに応じて設定されるが、たとえば
高さが７５μｍのバンプを形成する場合には、その厚み
は２０〜６０μｍ程度とされる。
【０１１９】開口部２３の形成は、図１（ｄ）および
（ｅ）に示したように第２の被覆層２２に対して第２の
開口部２２ａを形成すると同時に、第１の被覆層２１に
対しても同時に第１の開口部２１ａを形成することによ
り行われる。
【０１２０】第２の開口部２２ａの形成に際しては、た
とえば第２の被覆層２２をネガ型の樹脂を用いて形成す
る場合には、まず図１（ｄ）に示したように電極パッド
１０に対応する部分が光不透過部５０とされたフォトマ
スク５を配置した状態で光を照射する。その後、図１
（ｅ）に示したように、フォトマスク５を取り去り、テ
トラメチルアンモニウムハイドロオキサイド水溶液など
のエッチング液により光照射されなかった部分（非重合
部）を除去することにより第２の開口部２２ａが形成さ
れる。このとき、第２の開口部２２ａが形成された第２
の被覆層２２は、第１の被覆層２１に対してはマスクと
して機能する。そして、第１の被覆層２１を水溶性の高
い高分子材料により形成しておけば、上記エッチング液
（水溶液）によって第１の被覆層２１についても、電極
パッド１０に対応する部分のみが選択的に除去されて第
１の開口部２１が形成される。このようにして第１およ
び第２の被覆層２１，２２に開口部２３（２１ａ，２２
ａ）が形成され、電極パッド１０を露出した状態で基板
１を覆うマスク２が形成される。
【０１２１】なお、開口部２３の開口面積は、電極パッ
ド１０の面積の２５倍以下とするのが好ましい。
【０１２２】スキージング補助手段を設ける工程は、図
２（ａ）および（ｂ）に示したように中央部に開口部６
０が形成された矩形枠状の平板６を、基板１の周囲を囲
むようにして配置することにより行われる。平板６は、
たとえばテフロン（登録商標）などの樹脂やステンレス
などの金属により全体が形成されている。そして、平板
６の開口部６０は、基板１の平面視面積に略対応した開
口面積を有しており、平板６の厚みは、基板１上の第２
の被覆層２２の高さ位置と、基板１周りにおける第２の
被覆層２２の高さ位置との差に略対応している。このた
め、平板６を配置した状態では、基板１の周りにおける
第２の被覆層２２の高さ位置が、基板１上における第２
の被覆層２２の高さ位置と同一または略同一とされてい
る。その結果、基板１上の第２の被覆層２２上ばかりで
なく、スキージング補助手段６上をもスキージＳや半田
ペーストＰなどを移動させることができる（図３および
図４参照）。
【０１２３】もちろん、スキージＳの移動を損なわない
範囲においては、スキージング補助手段６と第２の被覆
層２２との高さ位置に相違があってもかまわない。この
場合、スキージング補助手段６よりも第２の被覆層２２
の高さ位置のほうが、たとえば２００μｍ程度低くても
よい。
【０１２４】印刷工程は、図３（ａ），（ｂ）および図
４（ａ），（ｂ）に示したようにスキージＳにより半田
ペーストＰを移動させ、半田ペーストＰを開口部２３内
に充填することにより行われる。
【０１２５】まず、図３（ａ）および（ｂ）に示したよ
うに、スキージング補助手段６の一辺に沿うようにし
て、スキージング補助手段６上ないし第２の被覆層２２
上に半田ペーストＰを準備する。このとき、準備する半
田ペーストＰの領域長さＬは、基板１の最大幅寸法Ｗよ
りも長くなるように準備しておくのが好ましい。本実施
形態では、第２の被覆層２２と同一または略同一高さと
なるようにスキージング補助手段６が設けられているた
め、スキージング補助手段６をも利用して半田ペースト
Ｐを準備しておくことができる。これにより、基板１の
幅が一様でない場合であっても、基板１の最大幅寸法Ｗ
よりも長くなるように半田ペーストＰを準備しておくこ
とができるようになる。この場合には、スキージＳとし
ては、その長さ寸法が基板１の最大幅寸法Ｗよりも長い
ものが使用される。
【０１２６】このような印刷工程で使用される半田ペー
ストＰとしては、半田粉末とフラックスビヒクルとを含
むものが使用され、好ましくは粘度が１００〜４００Ｐ
ａ・ｓのものが使用される。
【０１２７】半田としては、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、
Ｃｕ、Ｃｄ、Ｓｂなどを成分としたものが使用でき、代
表的には６３％Ｓｎ−Ｐｂ、Ｓｎ−３．５％Ａｇ、５％
Ｓｎ−Ｐｂなどが使用される。
【０１２８】半田粉末としては、たとえばマスク２の厚
み以上で、この厚みの１．５倍以下の粒径を有する粒子
の割合が１０重量％以下であるものが使用される。好ま
しくは、半田粉末としては、開口部２３の開口径の４０
％以上の粒径を有する粒子の割合が１０重量％以下のも
のが使用され、さらに好ましくは、マスク２の厚みの４
０〜１００％の粒径を有する粒子の割合が３０重量％以
上であるものが使用される。
【０１２９】フラックスビヒクルは、ロジン、活性剤、
および溶剤を含むものが使用され、好ましくは、ハロゲ
ン元素およびアルカリ金属元素の合計含有量が１００ｐ
ｐｍ以下のものが使用される。
【０１３０】ロジンとしては、たとえば重合ロジン、水
素添加ロジン、エステル化ロジンなどを用いることがで
きる。半田ペーストＰにおけるロジンの含有量は、たと
えば２〜６重量％とされる。
【０１３１】活性剤としては、セバシン酸、コハク酸、
アジピン酸、グルタン酸、トリエタノールアミン、モノ
エタノールアミンなどの有機酸または有機アミンを用い
ることができる。半田ペーストＰにおける活性剤の含有
量は、たとえば０．０１〜２重量％とされる。
【０１３２】溶剤としては、半田粉末の融点よりも低い
沸点を有する第１の溶剤と、上記半田粉末の融点よりも
高い沸点を有する第２の溶剤と、を含むものを使用する
のが好ましい。さらに好ましくは、第１の溶剤として
は、半田粉末の融点よりも５〜５０℃低い沸点を有する
もの、第２の溶剤としては、半田粉末の融点よりも５〜
５０℃高い沸点を有するものが使用される。半田ペース
トＰにおける第１の溶剤および第２の溶剤の含有量は、
それぞれ２〜６重量％程度とされる。
【０１３３】次いで、図４（ａ）および（ｂ）に示した
ように半田ペーストＰを覆うようにしてスキージＳを配
置し、このスキージＳをスキージング補助手段６および
第２の被覆層２２上に接するようにして移動させる。こ
の過程においては、スキージＳの長さおよび半田ペース
トＰの準備領域の長さＬが基板１の最大幅Ｗよりも長い
ことから、全ての開口部２３上をスキージＳおよび半田
ペーストＰが移動し、全ての開口部２３内に半田ペース
トＰ′が落とし込まれる。各開口部２３内への半田ペー
ストＰの充填を確実ならしめるべく、先の移動経路とは
反対にスキージＳを移動させてもよい。
【０１３４】本実施形態で使用される半田ペーストＰ
は、マスク２の厚みとの関係で、当該厚みと比較して相
対的に粒径の大きな半田粉末の割合が小さくされてい
る。これにより、スキージＳをマスク２上で繰り返して
移動させたとしても、一旦開口部２３に充填された半田
粉末がスキージＳによって掻き取られてしまう危険性は
少なくなる。
【０１３５】最終的にバンプを形成する工程は、まず図
５（ａ）に示したようにスキージＳおよびスキージング
補助手段６を取り除いた後に半田ペーストを加熱処理
し、マスク２を除去することにより行われる。
【０１３６】スキージング補助手段６を取り除く際に、
スキージング補助手段６上に開口部２３に充填されなか
った余剰な半田ペーストＰを退避させておけば、スキー
ジング補助手段６と同時に余剰な半田ペーストＰを除去
することができる。しかも、次に別の基板１に対して半
田ペーストＰの印刷を行う際に、半田ペーストＰを退避
させておいたスキージング補助手段６を使用する場合に
は、当該半田ペーストＰを再使用することができる。
【０１３７】半田ペーストＰの加熱処理は、スキージＳ
およびスキージング補助手段６を除去した印刷後の基板
１を、たとえば加熱炉内に搬入することにより行われ
る。加熱炉内の温度は、使用する半田ペースト（特に半
田成分）の種類により決定されるが、概ね２５０〜４５
０℃程度とされる。この加熱処理により、半田ペースト
Ｐ′が溶融するが、その際の半田の表面張力によって溶
融半田は球状となる。そして、溶融半田を冷却して固化
させれば、図５（ｂ）に示したように球状のバンプＢが
電極パッド１０に一体化された状態で形成される。
【０１３８】本実施形態では、半田ペーストＰとして半
田粉末の融点よりも低い沸点を有する第１の溶剤と、上
記半田粉末の融点よりも高い沸点を有する第２の溶剤と
を含むものが使用される。このため、半田溶融時には第
１の溶剤が既に気化しているから、半田が溶融し始めた
後に溶剤の気化熱として半田から奪われる熱量が低減さ
れ、未溶融の半田粉末が残存してしまうといった不都合
が抑制される。半田溶融後においても、第２の溶剤の一
定量が残存するため、ロジンなどの樹脂分の流動性を維
持し、また活性剤が溶剤の気化に伴って持ち去られるこ
とを回避して、活性剤を半田の隅々にまで行き渡らせて
活性剤を有効に作用させることができる。その結果、大
きさのバラツキの少ない良好な球状の半田バンプを形成
することができるようになる。また、上述した通り、開
口部２３内に一旦充填された半田粉末が、繰り返し行わ
れるスキージングにより掻き取られることもないため、
開口部２３内への半田ペーストＰ′の充填量が一定化さ
れて、この点からもバンプの大きさにバラツキが生じに
くくなる。
【０１３９】マスク２の除去は、図５（ｃ）および
（ｄ）に示したように第１の被覆層２１を水や水溶液な
どの処理液により溶解除去した後、第２の被覆層２２を
基板１から剥離することにより行われる。つまり、第２
の被覆層２２を水に対して溶解しない材料により形成し
ておけば、図５（ｃ）に示したように第１の被覆層２の
みが選択的に除去される。これにより、第２の被覆層３
と基板１との間の接着が解かれ、図５（ｄ）に示したよ
うに第２の被覆層３を除去することができる。
【０１４０】もちろん、第２の被覆層３をも溶解し得る
水溶液により第１の被覆層２を溶解させれば、その水溶
液によって水溶性の第２の被覆層３もまた溶解するた
め、第１および第２の被覆層２，３を同時に溶解除去で
きる。
【０１４１】基板１からマスク２除去した後は、図５
（ｄ）に示したように基板１は基板支持体４から取り外
されるが、基板１基板支持体４の凹部４０に収容されて
いるだけであるため、基板１は基板支持体４から容易に
取り外すことができる。
【０１４２】本実施形態では、マスク２は、樹脂などに
より被覆層２１，２２を形成することにより設けたが、
マスクとしては、電極パッドに対応した開口部が予め設
けられたメタルマスクを使用し、これを基板上に載置す
ることによりマスクを設けてもよい。このようなマスク
を使用した場合においても、本実施形態で使用される半
田ペーストはマスクの厚みと比較して相対的に粒径の大
きな半田粉末の割合が小さくされているから、半田ペー
ストを開口部内に充填した後にメタルマスクを除去した
としても、その際に開口部の内面に付着した半田ペース
トがメタルマスクとともに持ち去られる危険性も少なく
なる。このため、メタルマスクを使用したバンプ形成方
法においても、バンプの大きさにバラツキが生じにくく
なる。
【０１４３】次に、図６および図７を参照して本発明の
第２の実施の形態に係るバンプ形成方法について説明す
る。図６（ａ）〜（ｆ）は、本発明の第２の実施の形態
に係るバンプ形成方法の説明図、図７（ａ）および
（ｂ）は、それぞれ図６（ａ）および（ｂ）の要部拡大
図である。なお、本実施形態では、後において個々の電
子素子となる複数の領域のそれぞれに、電極パッドおよ
び配線が形成されたウエハ（基板）の状態で、各領域に
対して一括して半田バンプを形成する場合について説明
する。
【０１４４】本実施形態のバンプ形成方法は、図６
（ａ）に示すように電極パッド１０ａ，１０ｂを複数の
群に組み分け、図６（ｆ）に示すように各群毎に高さの
異なるバンプＢａ，Ｂｂを形成することを目的としてい
る。そのため、マスク２に形成される開口部２３ａ，２
３ｂの大きさを、各群毎に異なるものとして形成する
が、基本的な工程は先に説明した本発明の第１の実施の
形態に係るバンプ形成方法と同様である。具体的には次
の通りである。
【０１４５】図６（ａ）に示したように、基板１上に
は、複数の第１の電極パッド１０ａと複数の第２の電極
１０ｂとがそれぞれ複数個ずつ形成されている。これら
の電極パッド１０ａ，１０ｂは、図７（ａ）に示したよ
うに、基板１に対してパターン形成された配線（図示
略）における端子となるべき部位を露出させるようにし
て絶縁膜１１を形成した後、露出した部位およびその周
縁部を覆うようにして金メッキなどを施すことにより形
成されている。そのため、各電極パッド１０ａ，１０ｂ
は、周縁部に対して中央部が窪んだ形状とされている。
また、バンプＢａとバンプＢｂとの高さを確実に相違さ
せるべく、第１の電極パッド１０ａは、第２の電極パッ
ド１０ｂよりも小さな面積で形成しておくのが好まし
い。
【０１４６】このような基板１に対して、図６（ｂ）に
示すように、たとえば各電極パッド１０ａ，１０ｂを覆
うように感光性及び絶縁性を有する樹脂材料により被覆
層２Ａを形成する。被覆層２Ａは、たとえば上記樹脂材
料をフィルム状に成形し、それを基板１上に熱圧着する
ことにより形成される。このようにして形成される被覆
層２Ａは、図７（ｂ）に示すように絶縁層１１に対して
は密着する。それに対して、各電極パッド１０ａ，１０
ｂが窪んだ形状とされているから、被覆層２Ａは各電極
パッド１０ａ，１０ｂの中央部に対しては密着せず、若
干の空間を隔てた状態とされる。
【０１４７】なお、被覆層２Ａを構成する樹脂材料とし
ては、ポリメチルメタクリレート、ポリアクリレート、
およびポリメチルイソプロペニルケトンなどが挙げられ
る。
【０１４８】次いで、本発明の第１の実施の形態の場合
と同様に、被覆層２Ａにおける各電極パッド１０ａ，１
０ｂに対応する部位に対して、露光処理および現像処理
を施す。これにより、図６（ｃ）に示すように、被覆層
２Ａに対して各電極パッド１０ａ，１０ｂに対応して開
口部２３ａ，２３ｂが形成され、基板１上にマスク２が
設けられる。このとき、露光処理に用いるフォトマスク
の各窓部を所定の面積で形成しておくことにより、第１
の電極パッド１０ａに対応する部位に対しては、相対的
に開口面積及び容積が大きな第１の開口部２３ａを形成
し、第２の電極パッド１０ｂに対応する部位に対して
は、相対的に開口面積及び容積の小さな第２の開口部２
３ｂを形成する。
【０１４９】また、現像処理は、たとえばエッチング処
理を用いて、被覆層２Ａにおける各開口部２３ａ，２３
ｂを形成すべき部位を除去することにより行われる。被
覆層２Ａが各電極パッド１０ａ，１０ｂの中央部に対し
て浮いた状態とされていれば、被覆層２Ａが適切に除去
され、その結果、各開口部２３ａ，２３ｂの形成後に各
電極パッド１０ａ，１０ｂの中央部に被覆層２Ａが残っ
てしまうこともない。
【０１５０】第１および第２の開口部２３ａ，２３ｂを
形成した後は、図６（ｄ）に示すように、これらの開口
部２３ａ，２３ｂに半田ペーストＰａ，Ｐｂを充填す
る。この半田ペーストＰａ，Ｐｂの充填は、たとえば本
発明の第１の実施の形態において説明した印刷工程と同
様にして形成される。もちろん、半田ペーストＰａ，Ｐ
ｂとしては、本発明の第１の実施の形態で用いたのと同
様なものを使用することができる。
【０１５１】次に、加熱処理により、各開口部２３ａ，
２３ｂに充填されている半田ペーストＰａ，Ｐｂを加熱
して溶融させる。これにより、ハンダペーストＰａ，Ｐ
ｂに含まれている半田成分以外の溶剤等の成分が揮発消
失するとともに、図６（ｅ）に示すように、半田成分が
その表面張力によって略球形に寄り集まる。その後の冷
却過程においては、そのままの形状で半田が固化し、各
電極パッド１０ａ，１０ｂに固着して複数の半田バンプ
Ｂａ，Ｂｂが形成される。このとき、相対的に容積の大
きな第１の開口部２３ａには、相対的に体積が大きくて
高い第１のバンプＢａが形成され、相対的に容積の小さ
な開口部２３ｂには、相対的に体積が小さくて低い第２
のバンプＢｂが形成される。
【０１５２】その後、図６（ｆ）に示すように、基板１
からマスク２を剥離し、あるいは適当な溶剤を用いてマ
スク２を溶解させることにより、基板１からマスク２を
除去する。
【０１５３】このようにして高さの異なる第１のバンプ
Ｂａと第２のバンプＢｂが形成された基板（ウエハ）１
は、ダイヤモンドカッタなどを用いて個々の電子素子形
成領域毎に分割することにより、たとえば図８に示した
ように中央部に背の低い第２のバンプＢｂが集められた
領域が２カ所設けられ、その他の領域に背の高いバンプ
Ｂａが設けられた電子素子７とされる。
【０１５４】図８に示したような電子素子（メインチッ
プ）７には、たとえば図９に示したように他の電子素子
（サブチップ）８１，８２が実装される。これらのサブ
チップ８１，８２は、図１０（ａ）に示したように第２
のバンプＢｂが集められた領域に対応した面積を有し、
その表面に配線部（図示略）に導通するとともに、メイ
ンチップ７の第２のバンプＢｂに対応して電極パッド８
１ａ，８２ａが設けられている。サブチップ８１，８２
としては、メモリＬＳＩやアナログ素子などが使用され
る。
【０１５５】サブチップ８１，８２の実装は、図１０
（ｂ）に示したように各サブチップ８１，８２の電極パ
ッド８１ａ，８２ａをメインチップの第２のバンプＢｂ
に位置合わせして対向接触させ、その状態で低バンプ１
８を加熱溶融し、その後に冷却することにより行われ
る。
【０１５６】サブチップ８１，８２を実装したメインチ
ップ７は、たとえば図１１に示したように再配線基板９
に実装される。再配線基板９には、配線部（図示略）に
導通するとともにメインチップ７の第１のバンプＢａに
対応して複数の電極パッド９０が設けられている。この
ような再配線基板９に対するメインチップ７の実装は、
図１２（ａ）に示すように、まずメインチップ７を反転
させて再配線基板９の電極パッド９０に対してメインチ
ップ７の第１のバンプＢａを位置合わせする。
【０１５７】次いで、図１２（ｂ）に示すようにメイン
チップ７の第１のバンプＢａを再配線基板９の電極パッ
ド９０に対して各々対向接触させ、その状態で第１のバ
ンプＢａを加熱溶融した後に冷却し、再配線基板９にメ
インチップ７を固定することにより、マルチチップパッ
ケージＸが形成される。
【０１５８】このとき、サブチップ８１，８２は、メイ
ンチップ７と再配線基板９との間に収容された格好とさ
れる。このような状態を適切に達成するためには、再配
線基板９へのメインチップ７の実装時に第１のバンプＢ
ａが変形することを考慮すると、メインチップ７の第１
の電極パッド１０ａからの第１のバンプＢａの頂点まで
の距離は、第１の電極パッド１０ａからサブチップ８
１，８２の外側表面までの距離の１．２倍以上であるこ
とが望ましい。
【０１５９】次に、図１３を参照して本発明の第３の実
施の形態に係るバンプ形成方法を説明する。なお、本実
施形態では、後において個々の電子素子となる複数の領
域のそれぞれに、電極パッドおよび配線が形成されたウ
エハ（基板）の状態で、各領域に対して一括して半田バ
ンプを形成する場合について説明する。
【０１６０】本実施形態のバンプ形成方法は、図１３
（ａ）に示すように電極パッド１０ａ′，１０ｂ′を複
数の群に組み分け、図１３（ｈ）に示すように各群毎に
高さの異なるバンプＢａ′，Ｂｂ′を形成することを目
的としている。そのため、マスク２の形成方法が先に説
明した本発明の第１および第２の実施の形態に係るバン
プ形成方法と異なるが、基本的な工程は先に説明した本
発明の第１および第２の実施の形態に係るバンプ形成方
法と同様である。具体的には次の通りである。
【０１６１】図１３（ａ）に示すように、基板１′上に
は、複数の第１の電極パッド１０ａ′と複数の第２の電
極１０ｂ′とがそれぞれ複数個ずつ形成されている。こ
の基板１′に対して、図１３（ｂ）に示すように、各電
極パッド１０ａ′，１０ｂ′を覆うように絶縁性の第１
の被覆層２１′を形成する。第１の被覆層２１′は、た
とえば絶縁性の樹脂材料により形成されたフィルムを熱
圧着することにより形成される。第１の被覆層２１′を
構成する樹脂としては、エポキシアクリレート、エポキ
シ、ポリイミドなどが挙げられる。
【０１６２】次いで、図１３（ｃ）に示すように、公知
の技術、たとえばフォトリソグラフィにより第１の被覆
層２１′に対して、第１の電極パッド１０ａ′に対応す
る部位に第１の開口部２１ａ′を形成する。第１の開口
部２１ａ′は、その開口面積が第１の電極パッド１０
ａ′の面積よりも小さくなるように形成される。第１の
開口部２１ａ′の形成と同時に、第１の被覆層２１′に
おける第２の電極パッド１０ｂ′が形成された領域に対
応する部位を除去し、第２の電極パッド１０ｂ′を露出
させる。
【０１６３】続いて、図１３（ｄ）に示すように、第１
の被覆層２１′および第２の電極パッド１０ｂ′を覆う
ようにして第２の被覆層２２′を形成する。第２の被覆
層２２′は、第２の実施の形態で形成した被覆層２Ａ
（図６（ｂ）参照）と同様の樹脂材料を用いて形成する
ことができる。
【０１６４】次いで、図１３（ｅ）に示すように、第２
の実施の形態と同様の方法により、たとえばフォトリソ
グラフィにより第２の被覆層２２′に対して複数の第２
および第３の開口部２２ａ′，２２ｂ′を形成する。第
２の開口部２２ｂ′は、第２の電極パッド１０ｂ′に対
応する部位に、相対的に開口面積および容積の小さなも
のとして形成される。第３の開口部２２ａ′は、第１の
電極パッド１０ａ′に対応する部位に形成され、第１の
開口部２１ａ′に連通し、第１および第２の開口部２１
ａ′，２２ｂ′よりも相対的に開口面積および容積の大
きなものとされる。
【０１６５】このようにして第１の被覆層２１′および
第２の被覆層２２′を形成し、また第１から第３の開口
部２１ａ′，２２ａ′，２２ｂ′を形成することによ
り、マスク２′が形成される。
【０１６６】続いて、図１３（ｆ）に示すように、第１
から第３の開口２１ａ′，２２ａ′，２２ｂ′に半田ペ
ーストＰａ′，Ｐｂ′を充填する。半田ペーストＰ
ａ′，Ｐｂ′は、本発明の第１の実施の形態において説
明した方法を採用することができる。
【０１６７】次に、加熱処理により、各開口部２１
ａ′，２２ａ′，２２ｂ′に充填された半田ペーストＰ
ａ′，Ｐｂ′を溶融させる。これにより、半田ペースト
Ｐａ′，Ｐｂ′に含まれている半田成分以外の溶剤等の
成分が揮発消失する。そして、図１３（ｇ）に示すよう
に、第１の開口部２１ａ′内に充填された半田ペースト
Ｐａ′はその内部に充填されたまま溶融する。第３の開
口部２２ａ′内に充填された半田ペーストＰａ′は、半
田成分がその表面張力によって略球形に寄り集まる。そ
の後の冷却過程においては、そのままの形状が維持さ
れ、第１の開口部２１ａ′内に充填された半田ペースト
Ｐａ′を介して第１の電極パッド１０ａ′上に固着され
て、第１のバンプＢａ′とされる。第２の開口部２２
ｂ′内に充填された半田ペーストＰｂ′もまた、半田成
分がその表面張力によって略球形に寄り集まり、その後
の冷却過程において、そのままの形状が維持されて第２
の電極パッド１０ｂ′上に固着され、第２のバンプＢ
ｂ′とされる。
【０１６８】最後に、図１３（ｈ）に示すように、第２
の被覆層２２′を基板１′上から除去することにより、
基板１′における各電極パッド１０ａ′，１０ｂ′上に
バンプＢａ′，Ｂｂ′が形成される。このとき、第１の
被覆層２１′が除去されずに残存したままとされ、第１
のバンプＢａ′は第１の被覆層２１′により底上げされ
た格好で形成される。そして、第３の開口部２２ａ′が
第２の開口部２２ｂ′よりも容積が大きくされているこ
とにより、第１のバンプＢａ′の球状の部分が第２のバ
ンプＢｂ′よりも大きくなる。その結果、第１のバンプ
Ｂａ′は、電極パッド１０ａ′，１０ｂ′からその頂点
までの距離が第２のバンプＢｂ′よりも大きくなる。
【０１６９】このようにして高さの異なる第１のバンプ
Ｂａ′と第２のバンプＢｂ′が形成された基板（ウエ
ハ）１′は、第２の実施の形態の場合と同様に、たとえ
ばダイヤモンドカッタなどを用いて分割することにより
図１４に示したような個々の電子素子とされる。この電
子素子７′は、図８に示したような第２の実施の形態の
電子素子７と同様に、図１４に良く表れているように中
央部に背の低い第２のバンプＢｂ′が集められ、その他
の領域に背の高いバンプＢａ′が設けられている。
【０１７０】この電子素子（メインチップ）７′は、本
発明の第２の実施の形態の場合と同様に、高密度化が図
られらたマルチチップパッケージＸ′を構成することが
できる。
【０１７１】この場合、まず、図１４（ａ）および
（ｂ）に示したように、電子素子（メインチップ）７′
に他の電子素子（サブチップ）８′が実装される。この
サブチップ８′としては、メモリＬＳＩやアナログ素子
などが使用される。サブチップ８′の実装は、サブチッ
プ８′に設けられた電極パッド８０′をメインチップ
７′の第２のバンプＢｂ′に位置合わせして対向接触さ
せ、その状態で第２のバンプＢｂ′を加熱溶融し、その
後に冷却することにより行われる。
【０１７２】サブチップ８′を実装したメインチップ
７′は、たとえば図１４（ｃ）および（ｄ）に示したよ
うに、再配線基板９′に実装される。再配線基板９′に
対するメインチップ７′の実装は、図１４（ｃ）に示す
ように、まずメインチップ７′を反転させて再配線基板
９′の電極パッド９０′に対してメインチップ７′の第
１のバンプＢａ′を位置合わせする。次いで、図１４
（ｄ）に示すように、メインチップ７′の第１のバンプ
Ｂａ′を再配線基板９′の電極パッド９０′に対して各
々対向接触させ、その状態で第１のバンプＢａ′を加熱
溶融した後に冷却し、再配線基板９′にメインチップ
７′を固定することにより、マルチチップパッケージ
Ｘ′が形成される。
【０１７３】このとき、サブチップ８′は、メインチッ
プ７′と再配線基板９′との間に収容された格好とされ
る。このような状態を適切に達成するためには、再配線
基板９′へのメインチップ７′の実装時に第１のバンプ
Ｂａ′が変形することを考慮すると、メインチップ７′
の第１の電極パッド１０ａ′からの第１のバンプＢａ′
の頂点までの距離は、第１の電極パッド１０ａ′からサ
ブチップ８′の外側表面までの距離の１．２倍以上であ
ることが望ましい。
【０１７４】次に、図１５ないし図１７を参照して本発
明の第４の実施の形態に係る半導体チップ（電子部品）
７″およびこれを用いたマルチチップパッケージＸ″に
ついて説明する。
【０１７５】図１５に示したように、半導体チップ７″
のチップ基板の表面には、相対的に面積の小さな第１の
電極パッド１０ａ″、相対的に面積の大きな第２の電極
パッド１０ｂ″、およびこれらに導通する配線部（図示
せず）が形成されている。第１および第２の電極パッド
１０ａ″，１０ｂ″には、各々、相対的に大きな第１の
バンプＢａ″および相対的に小さい第２のバンプＢｂ″
が接合形成されている。
【０１７６】半導体チップ７″は、第２の実施の形態に
係るバンプ形成方法と同一の工程を経て得ることができ
るが、構造上、第１の電極パッド１０ａ″と第２の電極
パッド１０ｂ″とで面積に差異がある点で相違する。
【０１７７】本発明の第２の実施の形態に係るバンプ形
成方法では、第１の電極パッド１０ａ″には、第２の電
極パッド１０ｂ″上よりも、より多量の半田ペーストが
載せられる（図６（ｄ）参照）。そのため、当該バンプ
形成方法を採用することによて、第１の電極パッド１０
ａ″上に相対的に高い第１のバンプＢａ″が形成され、
第２の電極パッド１０ｂ″上には相対的に低い第２のバ
ンプＢｂ″が形成される。
【０１７８】また、第１の電極パッド１０ａ″の面積が
相対的に小さいため、第１のバンプＢａ″と第１の電極
パッド１０ａ″との接合面積が小さくなるため、第１の
バンプＢａ″の形状は球形に近くなる。一方、第２の電
極パッド１０ｂ″の面積が相対的に大きいため、第２の
バンプＢｂ″と第２の電極パッド１０ｂ″との接合面積
が大きくなるため、第２のバンプＢｂ″は、球の一部が
比較的大きく欠如した形状となる。このことは、各電極
パッド上に同量の半田ペーストを載せた場合には、電極
パッドの面積が小さいほうが高いバンプを形成できるこ
とを意味している。したがって、本実施形態の半導体チ
ップ７″のように、電極パッド１０ａ″、１０ｂ″の面
積に差異を設けることによっても、第１および第２のバ
ンプＢａ″，Ｂｂ″の高さの差異を有意に確保すること
ができるようになる。
【０１７９】図１６は、図１５に示した半導体チップ
７″に、サブチップ８１″，８２″を搭載した状態にお
ける断面図である。サブチップ８１″，８２″は、たと
えばメモリＬＳＩやアナログ素子であり、半導体チップ
７″の第２のバンプＢｂ″に対応する電極パッド８１
ａ″，８２ａ″およびこれに導通する配線部（図示せ
ず）が形成された構造を有する。サブチップ８１″，８
２″の電極パッド８１ａ″，８２ａ″は、第２のバンプ
Ｂｂ″を介して、半導体チップ７″の第２の電極パッド
１０ｂ″と導通している。そして、当該半導体チップ
７″を他の実装対象物へ搭載するときに第１のバンプＢ
ａ″が変形することを考慮すると、第１の電極パッド１
０ａ″から第１のバンプＢａ″の頂点までの距離は、第
２の電極パッド１０Ｂ″からサブチップ８１″，８２″
の外表面までの距離の１．２倍以上であることが望まし
い。
【０１８０】図１７は、サブチップ８１″，８２″を搭
載した上述の半導体チップ７″を、再配線基板９″に搭
載することにより構成したマルチチップパッケージ（電
子部品）Ｘ″を示す断面図である。再配線基板９″に
は、半導体チップ７″の第１のバンプＢａ″に対応する
電極パッド９０″およびこれに導通する配線部（図示せ
ず）が形成された構造を有する。再配線基板９″の電極
パッド９０″が、第１のバンプＢａ″を介して、半導体
チップ７″の第１の電極パッド１０ａ″２と導通してい
る。第２のバンプＢｂ″を介して半導体チップ７″に搭
載されているサブチップ８１″，８２″は、半導体チッ
プ７″と、再配線基板９″との間に収容されており、マ
ルチチップパッケージＸ″の高密度化が図られている。
【０１８１】
【実施例】以下、実施例により本発明を説明する。
【０１８２】実施例１〜７および比較例１〜４において
は、半田ペースト中の半田粉末の粒径と、形成されるバ
ンプ高さのバラツキとの関係を考察する。
【０１８３】〔実施例１〜７〕ロジンとしてポリペール
を４５ｇ、溶剤として２−メチル−２，４ペンタジオー
ルを２０ｇおよびジエチレングリコールモノブチルエー
テルを２０ｇ、活性剤として有機酸であるセバシン酸を
１０ｇ、チクソ剤として硬化ヒマシ油を５ｇ用い、これ
らを混合してフラックスビヒクルを調製した。当該フラ
ックスビヒクルと、表２に示す粒度分布を有するＳｎ−
３．５％Ａｇ半田粉末とを、１：９の重量割合で混練し
て半田ペーストを作成した。この半田ペーストを用いて
以下のように半田バンプを形成した。
【０１８４】１５０μｍのピッチで１万個の電極パッド
（７０×７０μｍ）が設けられた半導体素子形成領域を
３０個有するウェハに対して、厚さ５０μｍのアクリレ
ート膜を形成し、露光・現像により電極パッドに対応す
る部位に直径１２５μｍの開口部を形成してマスクとし
た。この開口部に、上記した半田ペーストを充填し、２
６０℃まで加熱を行うことにより半田ペーストを溶融さ
せるとともに、半田を一体化させてバンプを形成した。
そのときの平均バンプの高さおよびバラツキを表２に示
した。表２においては、バラツキは標準偏差により示し
た。
【０１８５】
【表２】
【０１８６】〔比較例１〜４〕ロジンとしてポリペール
を４５ｇ、溶剤として２−メチル−２，４ペンタジオー
ルを２０ｇおよびジエチレングリコールモノブチルエー
テルを２０ｇ、活性剤として有機酸であるセバシン酸を
１０ｇ、チクソ剤として硬化ヒマシ油を５ｇ用い、これ
らを混合してフラックスビヒクルを調製した。当該フラ
ックスビヒクルと、表３に示す粒度分布を有するＳｎ−
３．５％Ａｇ半田粉末とを、１：９の重量割合で混練し
て半田ペーストを作成した。この半田ペーストを用いて
以下のように半田バンプを形成した。
【０１８７】１５０μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、厚さ５０μｍのアクリレート
膜を形成し、露光・現像により電極パッドに対応する部
位に直径１２５μｍの開口部を形成してマスクとした。
この開口部に、上記した半田ペーストを充填し、２６０
℃まで加熱を行うことにより半田ペーストを溶融させる
とともに、半田を一体化させ、バンプを形成した。その
ときの平均バンプの高さおよびバラツキを表３に示し
た。表３においては、バラツキは標準偏差により示し
た。
【０１８８】
【表３】
【０１８９】表２および表３から分かるように、半田粉
末としては、マスクの厚み以上で、マスクの厚みの１．
５倍以下の粒子径（５０〜７５μｍ）を有する粒子の割
合が１０重量％以下、開口部の開口径の４０％以上の粒
子径（＞５０μｍ）を有する粒子の割合が１０重量％以
下、マスクの厚みの４０〜１００％の粒子径（２０〜５
０μｍ）を有する粒子の割合が３０重量％以上のものを
使用するのが好ましい。
【０１９０】実施例８〜１１および比較例５〜８におい
ては、半田ペーストに使用される溶剤の種類と形成され
るバンプの高さのバラツキについて考察する。
【０１９１】〔実施例８〕ロジンとしてポリペールを５
０ｇ、第１の溶剤として２−メチル−２，４ペンタジオ
ールを２０ｇ、第２の溶剤としてジエチレングリコール
モノブチルエーテルを２０ｇ、活性剤として有機酸であ
るセバシン酸を１０ｇ用い、これらを混合してフラック
スビヒクルを調製した。当該フラックスビヒクルと、平
均粒径が１６μｍであるＳｎ−３．５％Ａｇ半田粉末
（表２の粉末１）とを、１：９の重量割合で混練して半
田ペーストを作成した。この半田ペーストを用いて以下
のように半田バンプを形成した。
【０１９２】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させてバンプを形成した。
【０１９３】このように形成されたバンプは、高さが約
８０μｍであり、最大高さと最低高さとの差（以下「バ
ラツキ」と記載する。）は１．２μｍという高精度なバ
ンプであった。また、バンプ形成後のバンプ内のハロゲ
ン元素及びアルカリ金属元素の残渣は１０ｐｐｍ以下で
あり、半導体素子に対する影響は見られなかった。
【０１９４】〔実施例９〕ロジンとしてポリペールを５
５ｇ、第１の溶剤として２−メチル−２，４ペンタジオ
ールを１５ｇ、第２の溶剤としてジエチレングリコール
モノブチルエーテルを２０ｇ、活性剤として有機酸であ
るコハク酸を１０ｇ用いて、これらを混合してフラック
スビヒクルを用意した。当該フラックスビヒクルと、平
均粒径が１６μｍであるＳｎ−３．５％Ａｇ半田粉末
（表２の粉末１）とを、１：９の重量割合で混練して半
田ペーストを作成した。この半田ペーストを用いて以下
のように半田バンプを形成した。
【０１９５】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させてバンプを形成した。
【０１９６】このように形成されたバンプは、高さが約
７８μｍであり、バラツキは１．３μｍという高精度な
バンプであった。また、バンプ形成後のバンプ内のハロ
ゲン元素及びアルカリ金属元素の残渣は１０ｐｐｍ以下
であり、半導体素子に対する影響は見られなかった。
【０１９７】〔実施例１０〕ロジンとしてポリペールを
５０ｇ、第１の溶剤として２−メチル−２，４ペンタジ
オールを２０ｇ、第２の溶剤としてジエチレングリコー
ルモノブチルエーテルを２０ｇ、活性剤として有機酸で
あるセバシン酸を５ｇおよびコハク酸を５ｇ用い、これ
らを混合してフラックスビヒクルを用意した。当該フラ
ックスビヒクと、平均粒径が１６μｍであるのＳｎ−
３．５％Ａｇ半田粉末（表２の粉末１）とを、１：９の
重量割合で混練して半田ペーストを作成した。この半田
ペーストを用いて以下のように半田バンプを形成した。
【０１９８】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させ、バンプを形成した。
【０１９９】このように形成されたバンプは、高さが約
８１μｍであり、バラツキは１．８μｍという高精度な
バンプであった。また、バンプ形成後のバンプ内のハロ
ゲン元素及びアルカリ金属元素の残渣は１０ｐｐｍ以下
であり、半導体素子に対する影響は見られなかった。
【０２００】〔実施例１１〕ロジンとしてポリペールを
４５ｇ、第１の溶剤として２−メチル−２，４ペンタジ
オールを２０ｇ、第２の溶剤としてジエチレングリコー
ルモノブチルエーテルを２０ｇ、活性剤として有機酸で
あるセバシン酸を１０ｇおよび有機アミンであるトリエ
タノールアミンを５ｇ用い、これらを混合してフラック
スビヒクルを用意した。当該フラックスビヒクルと、平
均粒径が１６μｍであるＳｎ−３．５％Ａｇ半田粉末
（表２の粉末１）とを、１：９の重量割合で混練して半
田ペーストを作成した。この半田ペーストを用いて以下
のように半田バンプを形成した。
【０２０１】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させてバンプを形成した。
【０２０２】このように形成されたバンプは、高さが約
８０μｍであり、バラツキは１．４μｍという高精度な
バンプであった。また、バンプ形成後のバンプ内のハロ
ゲン元素及びアルカリ金属元素の残渣は１０ｐｐｍ以下
であり、半導体素子に対する影響は見られなかった。
【０２０３】〔比較例５〕ロジンとしてポリペールを５
０ｇ、溶剤として半田粉末の融点よりも低沸点である２
−メチル−２，４ペンタジオールのみを４０ｇ、活性剤
として有機酸であるセバシン酸を１０ｇ用い、これらを
混合してフラックスビヒクルを用意した。当該フラック
スビヒクルと、平均粒径である１６μｍのＳｎ−３．５
％Ａｇ半田粉末（表２の粉末１）とを、１：９の重量割
合で混練して半田ペーストを作成した。この半田ペース
トを用いて以下のように半田バンプを形成した。
【０２０４】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃で
加熱を行った。
【０２０５】その結果、一部に半田ボールが生じるなど
して、溶融時に一体化できない半田が生じた。この結果
形成された半田バンプは、高さが平均５９μｍであり、
バラツキは９μｍという精度の悪いものであった。
【０２０６】〔比較例６〕ロジンとしてポリペールを５
０ｇ、溶剤として半田粉末の融点よりも低沸点である２
−メチル−２，４ペンタジオールを２０ｇおよびエチレ
ングリコールジブチルエーテルを２０ｇ、有機酸として
セバシン酸を１０ｇ用いて、これらを混合してフラック
スビヒクルを用意した。当該フラックスビヒクルと、平
均粒径が１６μｍのＳｎ−３．５％Ａｇ半田粉末とを、
１：９の重量割合で混練して半田ペーストを作成した。
この半田ペーストを用いて以下のように半田バンプを形
成した。
【０２０７】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃で
加熱を行った。
【０２０８】その結果、一部に半田ボールが生じるなど
して、溶融時に一体化できない半田が生じた。この結果
形成された半田バンプは、高さが平均５０μｍであり、
バラツキは１２μｍという精度の悪いものであった。
【０２０９】〔比較例７〕ロジンとしてポリペールを５
０ｇ、溶剤として半田粉末の融点よりも高沸点であるジ
エチレングリコールモノブチルエーテル４０ｇ、活性剤
として有機酸であるセバシン酸を１０ｇ用い、これらを
混合してフラックスビヒクルを用意した。当該フラック
スビヒクルと、平均粒径が１６μｍであるＳｎ−３．５
％Ａｇ半田粉末（表２の粉末１）とを、１：９重量割合
で混練して半田ペーストを作成した。この半田ペースト
を用いて以下のように半田バンプを形成した。
【０２１０】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃で
加熱を行った。
【０２１１】その結果、未溶融のため一体化しない半田
粉末がバンプ表面上に残り、所望のバンプを形成するこ
とができなかった。
【０２１２】〔比較例８〕ロジンとしてポリペールを５
０ｇ、溶剤として半田粉末の融点よりも高沸点であるジ
エチレングリコールモノブチルエーテルを２０ｇおよび
１，５−ペンタンジオールを２０ｇ、活性剤として有機
酸であるセバシン酸を１０ｇ用い、これらを混合してフ
ラックスビヒクルを用意した。当該フラックスビヒクル
と、平均粒径が１６μｍであるＳｎ−３．５％Ａｇ半田
粉末（表２の粉末１）とを、１：９の重量割合で混練し
て半田ペーストを作成した。この半田ペーストを用いて
以下のように半田バンプを形成した。
【０２１３】２００μｍのピッチで１万個の電極パッド
（φ７０μｍ）が設けられた半導体素子形成領域を３０
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径１６０μｍの開口部を有するメ
タルマスク（厚さ４０μｍ）を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、２６０℃で
加熱を行った。
【０２１４】その結果、未溶融のため一体化しない半田
粉末がバンプ表面上に残り、所望のバンプを形成するこ
とができなかった。
【０２１５】実施例１２〜２０においては、先に説明し
た第１の実施の形態に係るバンプ形成方法について考察
する。
【０２１６】〔実施例１２〕本実施例では、次の方法に
よりバンプの形成を試みた。まず、１５０μｍのピッチ
で１万個の電極パッド（φ７０μｍ）が設けられた半導
体素子形成領域を３０個有する厚さ０．６ｍｍ、直径６
インチ（約１５．３ｃｍ）のシリコンウエハ上に、５．
0 重量％のポリビニルアルコールを含む水溶液をスピン
コート法により塗布した後に、約１１０℃で３０分間加
熱して厚さが約０．１μｍの第１の被覆層を形成した。
次いで、厚さ５０μｍの感光性アクリレート樹脂フィル
ム（商品名：ＮＩＴ−２５０；ニチゴーモートン社製）
を１０５℃、３．５ｋｇ／ｍｍ 2で熱圧着して第２の被
覆層を形成した。
【０２１７】この第２の被覆層を、電極パッドに対応す
る部位に光不透過部が形成されたマスクを介して露光し
て、光が照射された領域を重合させた。露光後の第２の
被覆層を、２．３体積％のテトラメチルアンモニウムハ
イドロオキサイドを含む水溶液（エッチング液）により
現像し、光が照射されなかった部分を除去して直径１２
５μｍの開口部とした。このとき、先のエッチング液が
水溶液とされ、第１の被覆層が水溶性の樹脂により形成
されているから、第１の被覆層における電極パッドに対
応する部分も同時に除去され、第１の被覆層にも開口部
が形成されて電極パッドが露出する。
【０２１８】その後、印刷法により第１の被覆層および
第２の被覆層の開口部内に平均粒子径が１６μｍである
Ｓｎ−３．５％Ａｇ半田粉末（表２の粉末１）を充填
し、２６５℃で半田をリフローさせた後に固化させた。
次いで、５．０体積％のモノエタノールアミン水溶液で
第１および第２の被覆層のそれぞれを溶解除去した。そ
の結果、高さ７５±１．５μｍのバンプが形成された。
【０２１９】〔実施例１３〕本実施例では、５．0 重量
％のポリアクリル酸を含む水溶液をスピンコート法によ
り塗布した後に、約１１０℃で３０分間加熱して厚さが
約０．１μｍの第１の被覆層を形成した以外は、実施例
１２と同様にしてバンプを形成した。その結果、高さ７
５±１．５μｍのバンプが形成された。
【０２２０】〔実施例１４〕本実施例では、実施例１２
と同様にして、第１および第２の被覆層を形成した後に
各被覆層に開口部を形成した。その後、開口部内にフラ
ックスを塗布してから平均粒径１５μｍであるＳｎ−
３．５％Ａｇ半田粉末（表２の粉末１）を充填し、当該
半田粉末を２６５℃でリフローした後に固化させた。そ
して、５．０体積％のモノエタノールアミン水溶液で第
１および第２の被覆層のそれぞれを溶解除去した。その
結果、高さ８０±２．０μｍのバンプが形成された。
【０２２１】〔実施例１５〕本実施例では、実施例１２
と同様にして、第１および第２の被覆層を形成した後に
各被覆層に開口部を形成した。ただし、第２の被覆層の
厚みを２５μｍとした。その後、貫通孔内にフラックス
を塗布してから、２８０℃の溶融半田浴（Ｓｎ−３．５
％Ａｇ）に基板を浸漬させた。そして、５．０体積％の
モノエタノールアミン水溶液で第１および第２の被覆層
のそれぞれを溶解除去した。その結果、高さ７５±２．
５μｍのバンプが形成された。
【０２２２】〔実施例１６〕本実施例では、実施例１５
と同様にして第１および第２の被覆層を形成した後に各
被覆層に開口部を形成した。その後、メッキにより開口
部内に半田（Ｓｎ−３．５％Ａｇ）を充填した後にフラ
ックスを塗布し、これを２６５℃でリフローした後に固
化させた。そして、５．０体積％のモノエタノールアミ
ン水溶液で第１および第２の被覆層のそれぞれを溶解除
去した。その結果、高さ７５±１．０μｍのバンプが形
成された。
【０２２３】〔実施例１７〕本実施例では、次のように
してバンプの形成を試みた。まず、テフロン製の基板支
持体（２００×２００×２ｍｍ）に、１５０μｍピッチ
で直径７０μｍの円形電極が計３０万個形成された厚さ
０．６ｍｍ、直径６インチ（約１５．３ｃｍ）のシリコ
ンウエハを基板として載置した。
【０２２４】次いで、感光性アクリレート樹脂フィルム
（商品名：ＮＩＴ−２５０；ニチゴーモートン社製）を
１００℃、３．５ｋｇ／ｍｍ2で熱圧着して被覆層を形
成した。この被覆層を、電極パッドに対応する部分に光
不透過部が形成されたマスクを介して露光して、光が照
射された領域を重合させた。露光後の被覆層を、２．３
体積％のテトラメチルアンモニウムハイドロオキサイド
を含む水溶液（エッチング液）により現像し、光が照射
されなかった部分を除去して直径１２５μｍの開口部を
形成してマスクとした。
【０２２５】その後、シリコンウエハと略同一形状の開
口を有する厚さ０．６ｍｍの平板を、基板を囲むように
して配置した。次いで、印刷法により被覆層の開口部内
にペースト状の半田（半田粉末として平均粒子径が１６
μｍであるＳｎ−３．５％Ａｇ（表２の粉末１））を充
填した後、平板を取り外してから半田ペーストを２６５
℃でリフローした後に固化させた。そして、５．０体積
％のモノエタノールアミン水溶液で被覆層を溶解除去し
た。その結果、高さ７５±１．５μｍのバンプが形成さ
れた。
【０２２６】〔実施例１８〕本実施例では、シリコンウ
エハの平面視面積に対応した開口を有し、かつ深さが
０．４５ｍｍの凹部が形成された基板支持体に、凹部内
のその下部が収容されるようにしてシリコンウエハを固
定した。この状態において、実施例１７と同様にして被
覆層を形成するとともに、当該被覆層に基板の電極パッ
ドに対応する開口部を形成してマスクとした。
【０２２７】次いで、シリコンウエハと略同一形状の開
口を有する厚さ０．１５ｍｍの平板を、基板を囲むよう
にして配置した。その後、実施例１７と同様にして、開
口部部内への半田の充填、半田のリフロー・固化、およ
び被覆層の除去を行った。その結果、高さ７５±１．５
μｍのバンプが形成された。
【０２２８】〔実施例１９〕本実施例では、基板支持体
としてステンレス製のものを使用した以外は実施例１７
と同様にしてバンプの形成を試みた。その結果、高さ７
５±１．５μｍのバンプが形成された。
【０２２９】〔実施例２０〕本実施例では、基板支持体
としてステンレス製のものを使用した以外は実施例１８
と同様にしてバンプの形成を試みた。その結果、高さ７
５±１．５μｍのバンプが形成された。
【０２３０】実施例２１〜２３においては、本発明の第
２の実施の形態に係るバンプ形成方法について考察す
る。
【０２３１】〔実施例２１〕メインチップとして、再配
線基板との導通を図るための第１の電極パッド８００個
（電極径φ８０μm、ピッチ：２２０μm）およびサブチ
ップとの導通を図るための第２の電極パッド１００個×
２（電極径φ：１１０μm、ピッチ：２２０μm）がチッ
プ基板表面に形成された半導体チップを使用した。
【０２３２】当該メインチップに対して、第１および第
２の電極パッドを覆うように、フィルム状で感光性を示
すポリメチルメタクリレート絶縁膜（厚さ：１００μ
m）を敷設し、露光処理および現像処理を施して、当該
フィルムにおける各第１の電極パッドに対応する箇所に
第１の開口部、各第２の電極パッドに対応する箇所に第
２の開口部をそれぞれ形成してマスクとした。第１の開
口部の開口径を２００μmとし、第２の開口部の開口径
を５０μmとした。第１および第２の開口部に、平均粒
径が１６μｍであるＳｎ−３．５％Ａｇ半田粉末（表２
の粉末１）を５５vol％含有する半田ペーストを充填し
た後、２６０℃で加熱し、半田ペースト中の半田粉末を
溶融し、一体化した。
【０２３３】次いで、１０wt％モノエタノールアミン水
溶液を用いて、フィルム状の絶縁膜を化学的に除去し
た。その後、ロジンとしてポリペールを５０wt％および
溶剤としてへキシレングリコールを５０wt％含むフラッ
クスをバンプに塗布し、再び２６０℃で加熱を行い、バ
ンプの形状を整えた。
【０２３４】その結果、再配線基板導通用の第１の電極
パッド上には高さ１６１μmの第１のバンプが形成さ
れ、サブチップ導通用の第２の電極パッド上には高さ３
０μmの第２のバンプが形成された。
【０２３５】次いで、電極パッド１００個をチップ基板
上に有するサブチップとしての半導体チップ（厚さ：１
００μm）２個を、メインチップの第２のバンプ群、即
ち高さ３０μmの低いバンプ群（各１００個）に、２６
０℃で加熱しながら搭載した。そして、これを反転し、
同じく２６０℃で加熱しながら、第１のバンプ、即ち高
さ１６１μmの高いバンプを介してメインチップを再配
線基板上に搭載した。
【０２３６】その結果、メインチップと再配線基板との
間に２個のサブチップを収容しつつ、メインチップと再
配線基板との良好な接続を形成することができた。
【０２３７】〔実施例２２〕メインチップとして、再配
線基板との導通を図るための第１の電極パッド８００個
（電極径φ１００μm、ピッチ：３００μm）およびサブ
チップとの導通を図るための第２の電極パッド１００個
×２（電極径φ：８０μm、ピッチ：１５３μm）がチッ
プ基板表面に形成された半導体チップを使用した。当該
メインチップに対して、第１および第２の電極パッドを
覆うように、フィルム状で感光性を示すポリメチルメタ
クリレート絶縁膜（厚さ：５０μm）を敷設し、露光処
理および現像処理を施して、当該フィルムにおける各電
極パッドに対応する箇所に第１および第２の開口部を形
成した。第１の電極パッド上の第１の開口部の開口径を
２８０μmとし、第２の電極パッド上の第２の開口部の
開口径を５０μmとした。
【０２３８】第１および第２の開口部内に、平均粒径が
１６μｍであるＳｎ−３．５％Ａｇ半田粉末（表２の粉
末１）を５５ｖｏｌ％含有する半田ペーストを充填した
後、２６０℃で加熱し、半田ペースト中の半田粉末を溶
融し、一体化した。次いで、１０wt％モノエタノールア
ミン水溶液を用いて、フィルム状の絶縁膜を化学的に除
去した。その後、ロジンとしてポリペールを５０ｗｔ％
および溶剤としてへキシレングリコールを５０ｗｔ％含
むフラックスをバンプに塗布し、再び２６０℃で加熱を
行い、バンプの形状を整えた。
【０２３９】その結果、再配線基板導通用の第１の電極
パッド上には高さ１５４μｍのバンプが形成され、サブ
チップ導通用の第２の電極パッド上には高さ２８μmの
バンプが形成された。
【０２４０】次いで、電極パッド１００個をチップ基板
上に有するサブチップとしての半導体チップ（厚さ：１
００μｍ）２個を、メインチップの第２のバンプ群、す
なわち高さ２８μｍの低いバンプ群（各１００個）に、
２６０℃で加熱しながら搭載した。そして、これを反転
し、同じく２６０℃で加熱しながら、第１のバンプ、す
なわち高さ１５４μｍの高いバンプを介してメインチッ
プを再配線基板上に搭載した。
【０２４１】その結果、メインチップと再配線基板との
間に２個のサブチップを収容しつつ、メインチップと再
配線基板との良好な接続を形成することができた。
【０２４２】〔実施例２３〕メインチップとして、再配
線基板との導通を図るための第１の電極パッド８００個
（電極径φ１００μm、ピッチ：３００μm）およびサブ
チップとの導通を図るための第２の電極パッド１００個
×２（電極径φ：８０μm、ピッチ：１５３μm）がチッ
プ基板表面に形成された半導体チップを使用した。
【０２４３】当該メインチップに対して、電極パッドを
覆うように、フィルム状で感光性を示すポリメチルメタ
クリレート絶縁膜（厚さ：５０μm）を敷設し、露光処
理および現像処理を施して、当該フィルムにおける第１
および第２電極パッドに対応する箇所に第１および第２
の開口部を形成した。第１の電極パッド上の第１の開口
部の開口径を２８０μmとし、第２の電極パッドの第１
の群（１００個）の各電極パッド上の第２−１の開口部
の開口径を５０μmとし、第２の電極パッドの第２の群
（１００個）の各電極パッド上の第２−２の開口部の開
口径を４０μmとした。
【０２４４】次いで、各開口部内に、平均粒径が１６μ
ｍであるＳｎ−３．５％Ａｇ半田粉末（表２の粉末１）
を５５ｖｏｌ％含有する半田ペーストを充填した後、２
６０℃で加熱し、半田ペースト中の半田粉末を溶融し、
一体化した。次いで、１０ｗｔ％モノエタノールアミン
水溶液を用いて、フィルム状の絶縁膜を化学的に除去し
た。その後、ロジンとしてポリペールを５０ｗｔ％およ
び溶剤としてへキシレングリコールを５０ｗｔ％含むフ
ラックスをバンプに塗布し、再び２６０℃で加熱を行
い、バンプの形状を整えた。
【０２４５】その結果、再配線基板導通用の第１の電極
パッド上には高さ１５４μｍの第１のバンプが形成さ
れ、サブチップ導通用の第２の電極パッドの第１群およ
び第２群上には、それぞれ高さ２８μｍおよび１８μｍ
の第２−１および第２−２のバンプが形成された。
【０２４６】次いで、電極パッド１００個をチップ基板
上に有するサブチップとしての第１の半導体チップ（厚
さ：１００μｍ）および第２の半導体チップ（厚さ：１
０５μｍ）を、各々、メインチップの第２−１のバン
プ、すなわち高さ２８μｍのバンプ（１００個）および
第２−２のバンプ、すなわち高さ１８μｍのバンプ（１
００個）に、２６０℃で加熱しながら搭載した。そし
て、これを反転し、同じく２６０℃で加熱しながら、第
１のバンプ、すなわち高さ１５４μｍの高いバンプを介
してメインチップを再配線基板上に搭載した。
【０２４７】その結果、メインチップと再配線基板との
間に２個のサブチップを収容しつつ、メインチップと再
配線基板との良好な接続を形成することができた。
【０２４８】（付記１） 複数の電極パッドが設けられ
た基板に対して、上記複数の電極パッドに対応して複数
の開口部が形成されたマスクを設け、上記複数の電極パ
ッドのそれぞれが露出した状態とする工程と、上記開口
部内に半田ペーストを充填する工程と、半田ペーストを
加熱処理する工程と、を備えたバンプ形成方法であっ
て、上記半田ペーストは、半田粉末とフラックスビヒク
ルとを含み、上記半田粉末は、上記マスクの厚み以上で
この厚みの１．５倍以下の粒径を有するものの割合が１
０重量％以下であることを特徴とする、バンプ形成方
法。 （付記２） 上記半田粉末は、上記開口部の開口径の４
０％以上の粒径を有するものの割合が１０重量％以下で
ある、付記１に記載のバンプ形成方法。 （付記３） 上記半田粉末は、上記マスクの厚みの４０
〜１００％の粒径を有するものの割合が３０重量％以上
である、付記１または２に記載のバンプ形成方法。 （付記４） 上記半田粉末の平均粒径は、５〜２０μｍ
である、付記１ないし３のいずれか１つに記載のバンプ
形成方法。 （付記５） 上記フラックスビヒクルは、上記半田粉末
の融点よりも低い沸点を有する第１の溶剤と、上記半田
粉末の融点よりも高い沸点を有する第２の溶剤と、を含
んでいる、付記１ないし４のいずれか１つに記載のバン
プ形成方法。 （付記６） 上記第１の溶剤の沸点は、上記半田粉末の
融点よりも５〜５０℃低く、上記第２の溶剤の沸点は、
上記半田粉末の融点よりも５〜５０℃高い、付記５に記
載のバンプ形成方法。 （付記７） 上記半田ペーストにおける上記第１の溶剤
の含有量は２〜６重量％であり、上記第２の溶剤の含有
量は２〜６重量％である、付記５または６に記載のバン
プ形成方法。 （付記８） 上記フラックスビヒクルは、ハロゲン元素
およびアルカリ金属元素の合計含有量が１００ｐｐｍ以
下である、付記１ないし７のいずれか１つに記載のバン
プ形成方法。 （付記９） 上記フラックスビヒクルは、活性剤をさら
に含んでおり、この活性剤は、セバシン酸、コハク酸、
アジピン酸、グルタル酸、トリエタノールアミン、およ
びモノエタノールアミンからなる群より選ばれる少なく
とも１種の有機酸または有機アミンを含んでいる、付記
１ないし８のいずれか１つに記載のバンプ形成方法。 （付記１０） 上記半田ペーストにおける上記活性剤の
含有量は、０．０１〜２重量％である、付記９に記載の
半田バンプの形成方法。 （付記１１） 上記半田ペーストの粘度は、１００〜４
００Ｐａ・ｓである、付記１ないし１０のいずれか１つ
に記載のバンプ形成方法。 （付記１２） 上記マスクは、上記基板上に第１の被覆
層を形成するとともに、この第１の被覆層上に第２の被
覆層を形成する工程と、上記第１の被覆層および上記第
２の被覆層における上記各電極パッドに対応する部位
に、露光およびエッチング液を用いた現像により上記開
口部を形成する工程と、を経て上記基板上に設けられ、
かつ、上記第１の被覆層は、上記第２の被覆層を現像す
るためのエッチング液により溶解する材料により形成さ
れており、上記第２の被覆層の現像と同時に、上記第１
の被覆層をエッチング処理する、付記１ないし１１のい
ずれか１つに記載のバンプ形成方法。 （付記１３） 上記複数の電極パッドは、複数の群に組
み分けられるものであり、上記マスクは、上記複数の電
極パッドを覆うように被覆層を形成する工程と、上記被
覆層に対し、上記複数の電極パッドの各々に対応して、
各群毎に容積の異なる開口部を形成する工程と、を経て
形成される、付記１ないし１１のいずれか１つに記載の
バンプ形成方法。 （付記１４） 上記複数の電極パッドは、複数の第１の
電極パッドおよび複数の第２の電極パッドを有している
とともに、上記開口部は、第１の開口部、第２の開口
部、および第３の開口部を有しており、上記マスクは、
上記第１の電極パッドを覆い、上記第２の電極パッドを
露出させて第１の被覆層を形成する工程と、この第１の
被覆層に対し、上記第１の電極パッドに対応して上記第
１の開口部を形成する工程と、上記第１の被覆層と上記
第２の電極パッドを覆うように第２の被覆層を形成する
工程と、上記第２の被覆層に対し、上記第２の電極パッ
ドに対応して上記第２の開口部を形成し、上記第１の開
口部に対応して上記第３の開口部を形成する工程と、を
経て形成される、付記１ないし１１のいずれか１つに記
載のバンプ形成方法。 （付記１５） 上記開口部内への半田ペーストの充填
は、基板支持体上に上記基板を支持させる工程と、上記
マスクの高さ位置と上記基板の周囲との高さ位置との差
を緩和するスキージング用補助手段を設ける工程と、上
記マスクまたは上記スキージング用補助手段上に半田ペ
ーストを準備する工程と、スキージを移動させて上記半
田ペーストを上記開口部内に落とし込む工程と、を経て
行われる、付記１ないし１４のいずれか１つに記載のバ
ンプ形成方法。 （付記１６） 基板に設けられた電極パッド上にバンプ
を形成する方法であって、上記基板上に第１の被覆層を
形成するとともに、上記第１の被覆層上に第２の被覆層
を形成する工程と、上記第１の被覆層および第２の被覆
層における上記電極パッドに対応する部分に、露光およ
びエッチング液を用いた現像により上記電極パッドを露
出させる開口部を形成する工程と、上記開口部内に金属
を充填する工程と、上記金属を加熱により上記電極パッ
ドに一体化する工程と、を含み、かつ、上記第１の被覆
層は、上記第２の被覆層を現像するための上記エッチン
グ液により溶解する材料により形成されており、上記第
２の被覆層の現像と同時に、上記第１の被覆層をエッチ
ング処理して上記開口部を形成することを特徴とする、
バンプ形成方法。 （付記１７） 上記第１の被覆層は、水溶性またはアル
カリ性水溶液に溶解し易い高分子を含む材料により形成
されている、付記１２または１６に記載のバンプ形成方
法。 （付記１８） 複数の群に組み分けられる複数の電極パ
ッドを有する基板上に、これらの複数の電極パッドに対
応した部位に、上記各群毎に異なる大きさの開口部を有
するマスクを形成する工程と、上記開口部に半田ペース
トを充填する工程と、加熱処理により、半田ペーストか
らバンプを形成する工程と、上記被覆層を上記基板から
除去する工程と、を有することを特徴とする、バンプ形
成方法。 （付記１９） 上記被覆層は、上記基板上に樹脂フィル
ムを敷設することにより形成される、付記１３または１
８に記載のバンプ形成方法。 （付記２０） 上記被覆層は、ポリメチルメタクリレー
ト、ポリアクリレート、およびポリメチルイソプロペニ
ルケトンからなる群より選ばれる少なくとも１種の成分
を含んでいる、付記１３、１８および１９のいずれか１
つに記載のバンプ形成方法。 （付記２１） 上記複数の電極パッドは、第１の電極パ
ッドの群と第２の電極パッドの群とに組み分けられ、上
記第１の電極パッドは、上記第２の電極パッドよりも小
さな面積で形成されており、かつ、上記開口部は、上記
第１の電極パッドに対応して形成された第１の開口部
と、上記第２の電極パッドに対応するとともに、上記第
１の開口部より容積の小さな第２の開口部を有してい
る、付記１３、１８ないし２０のいずれか１つに記載の
バンプ形成方法。 （付記２２） 複数の第１の電極パッドおよび複数の第
２の電極パッドを有する基板上に、上記複数の第１の電
極パッドを覆い、上記複数の第２の電極パッドが露出し
た状態で第１の被覆層を形成する工程と、上記第１の被
覆層に対し、上記複数の第１の電極パッドに対応して、
複数の第１の開口部を形成する工程と、上記第１の被覆
層と上記複数の第２の電極パッドを覆うようにして第２
の被覆層を形成する工程と、上記第２の被覆層に対し、
上記複数の第２の電極パッドに対応して複数の第２の開
口を形成し、上記複数の第１の開口部に対応して複数の
第３の開口部を形成する工程と、上記複数の第１の開口
部、上記複数の第２の開口部、および上記複数の第３の
開口部内に半田ペーストを充填する工程と、加熱処理に
より、半田ペーストからバンプを形成する工程と、を有
することを特徴とする、バンプ形成方法。 （付記２３） 上記第１の開口部は、上記第２の開口部
よりも大きな開口面積を有するように形成される、付記
１４または２２に記載のバンプ形成方法。 （付記２４） 上記第３の開口部は、上記第１の開口部
よりも大きな開口面積を有するように形成され、かつ、
上記第２の被覆層のみを選択的に除去する工程をさらに
含んでおり、上記第１の被覆層は基板上に設けられたま
ま残される、付記１４、２２および２３のいずれか１つ
に記載のバンプ形成方法。 （付記２５） 上記第１の被覆層および上記第２の被覆
層のうちの少なくとも一方は、上記基板上に樹脂フィル
ムを敷設することにより形成される、付記１４、２２な
いし２４のいずれか１つに記載のバンプ形成方法。 （付記２６） 上記第１の被覆層は、エポキシアクリレ
ート、エポキシ、ポリイミドからなる群より選ばれる少
なくとも１種を含んでいる、付記１４、２２ないし２５
のいずれか１つに記載のバンプ形成方法。 （付記２７） 上記第２の被覆層は、ポリメチルメタク
リレート、ポリアクリレート、およびポリメチルイソプ
ロペニルケトンからなる群より選ばれる少なくとも１種
を含んでいる、付記１４、２２ないし２６のいずれか１
つに記載のバンプ形成方法。 （付記２８） 基板に設けられた電極パッド上にバンプ
を形成する方法であって、基板支持体上に上記基板を支
持させる工程と、少なくとも上記基板を覆うようにして
被覆層を形成する工程と、上記被覆層における上記電極
パッドに対応する部分に開口部を形成する工程と、上記
基板上における上記被覆層の高さ位置と上記基板の周囲
との高さ位置との差を緩和するスキージング用補助手段
を設ける工程と、上記被覆層または上記スキージング用
補助手段上に金属ペーストまたは金属粉を準備する工程
と、スキージの移動により上記金属ペーストまたは金属
粉を上記開口部内に落とし込む工程と、上記金属ペース
トまたは金属粉を加熱溶融・固化させて上記電極パッド
上に一体化させる工程と、上記スキージング用補助手段
を取り除く工程と、を含むことを特徴とする、バンプ形
成方法。 （付記２９） 上記基板の周囲の高さ位置は、上記スキ
ージング用補助手段により上記被覆層の高さ位置と同一
または略同一とされる、付記１５または２８に記載のバ
ンプ形成方法。 （付記３０） 上記スキージング用補助手段は、上記基
板の形状に対応した開口を有する平板である、付記１
５、２８および２９のいずれか１つに記載のバンプ形成
方法。 （付記３１） 上記基板支持体は、上記基板の少なくと
も一部を収容可能な凹部を有している、付記１５、２８
ないし３０のいずれか１つに記載のバンプ形成方法。 （付記３２） 加熱処理された半田ペーストから形成さ
れた上記バンプにフラックスを塗布し、再び加熱処理を
行ってバンプの形を整える工程をさらに備えている、付
記１ないし３１のいずれか１つに記載のバンプ形成方
法。 （付記３３） 上記フラックスは、ポリペールとヘキシ
レングリコールを含んでいる、付記３２に記載のバンプ
形成方法。 （付記３４） 上記開口部の面積は、これに対応する電
極パッドの面積の２５倍以下である、付記１ないし３３
のいずれか１つに記載のバンプ形成方法。 （付記３５） 基板と、この基板の同一表面上に形成さ
れた複数の第１の電極パッドおよび複数の第２電極パッ
ドと、上記第１の電極パッド上に形成された第１のバン
プと、上記第２の電極パッド上に形成された第２のバン
プと、を備え、上記第１の電極パッドの面積は、上記第
２の電極パッドの面積よりも小さく、上記第１のバンプ
の頂点の位置が上記第２のバンプの頂点の位置よりも高
くされていることを特徴とする、電子部品。 （付記３６） 基板と、この基板の同一表面上に形成さ
れた複数の第１電極パッドおよび複数の第２電極パッド
と、上記第１の電極パッドの形成領域に形成され、上記
第１の電極パッドの各々に対応した開口部を有する被覆
層と、上記被覆層を介して上記第１の電極パッドと導通
するとともに上記被覆層から球状部分が突出する第１の
バンプと、上記第２電極パッド上に球状部分が直接的に
形成された第２のバンプと、を備え、上記第１のバンプ
の頂点の位置は、上記第２のバンプの頂点の位置よりも
高くされていることを特徴とする、電子部品。 （付記３７） 上記被覆層は、エポキシアクリレート、
エポキシ、およびポリイミドからなる群より選ばれる少
なくとも１種の樹脂を含んでいる、付記３６に記載のバ
ンプ形成方法。 （付記３８） 上記第２のバンプを介して実装対象物が
上記基板上に搭載されており、上記第１のバンプの高さ
が、電子部品の高さの１．２倍以上の高さとされてい
る、付記３５ないし３７に記載の電子部品。 （付記３９） 上記基板との間に上記実装対象物が介在
した状態で、上記第１のバンプを介して追加の実装対象
物が上記基板に搭載されている、付記３８に記載の電子
部品。 （付記４０） 上記基板との間に上記実装対象物が介在
した状態で、上記バンプを介して、上記基板が他の基板
に実装されている、付記３８に記載の電子部品。 （付記４１） 半田粉末と、溶剤とを含む半田ペース
トであって、上記溶剤は、上記半田粉末の融点よりも低
い沸点を有する第１の溶剤と、上記半田粉末の融点より
も高い沸点を有する第２の溶剤と、を含むことを特徴と
する、半田ペースト。 （付記４２） 上記第１の溶剤の沸点は、上記半田粉末
の融点よりも５〜５０℃低く、上記第２の溶剤の沸点
は、上記半田粉末の融点よりも５〜５０℃高い、付記４
１に記載の半田ペースト。 （付記４３） 上記第１の溶剤の含有量は２〜６重量％
であり、上記第２の溶剤の含有量は２〜６重量％であ
る、付記４１または４２に記載の半田ペースト。
【０２４９】
【発明の効果】以上の説明から明らかなように、本発明
では、基板に設けられた複数の電極パッドに対して、コ
スト的に有利にバンプを形成し、しかも各バンプ間のバ
ラツキを少ないバンプ形成方法に関する技術が提供され
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るバンプ形成方
法におけるマスクを形成する工程を説明するための断面
図である。
【図２】（ａ）および（ｂ）は、基板の周りにスキージ
ング補助手段を設ける工程を説明するための断面図およ
び平面図である。
【図３】（ａ）および（ｂ）は、印刷工程を説明するた
めの断面図および平面図である。
【図４】（ａ）および（ｂ）は、印刷工程を説明するた
めの断面図および平面図である。
【図５】最終的なバンプ形成工程を説明するための断面
図である。
【図６】本発明の第２の実施の形態に係るバンプ形成方
法を説明するための断面図である。
【図７】（ａ）および（ｂ）は、図６（ａ）および
（ｂ）の要部を拡大した断面図である。
【図８】本発明の第２の実施の形態に係るバンプ形成方
法を経て得られる電子素子の一例を示す斜視図である。
【図９】図８の電子素子（メインチップ）にサブチップ
を実装した状態を示す斜視図である。
【図１０】図８の電子素子（メインチップ）に対するサ
ブチップの実装工程を説明するための斜視図である。
【図１１】図９の状態とされたメインチップを再配線基
板に実装した状態を示す斜視図である。
【図１２】図９の状態とされたメインチップを再配線基
板に実装する工程を説明するための断面図である。
【図１３】本発明の第３の実施の形態に係るバンプ形成
方法を説明するための断面図である。
【図１４】図１３の電子素子（メインチップ）にサブチ
ップを実装し、これを再配線基板に実装する工程を説明
するための断面図である。
【図１５】本発明の第４の実施の形態に係る半導体チッ
プの断面図である。
【図１６】図１５の半導体チップにサブチップを搭載し
た状態を示す断面図である。
【図１７】図１６の状態とされた半導体チップを再配線
基板に搭載した状態を示す断面図である。
【図１８】（ａ）および（ｂ）は、従来のバンプ形成方
法における印刷工程を説明するための断面図および平面
図である。
【符号の説明】
Ｘ，Ｘ′，Ｘ″ マルチチップパッケージ（電子部品） １，１′，１″ 基板（シリコンウエハ） １０ 電極パッド １０ａ，１０ａ′，１０ａ″ 第１の電極パッド １０ｂ，１０ｂ′，１０ｂ″ 第２の電極パッド ２，２′，２″ マスク ２Ａ 被覆層 ２１，２１′ 第１の被覆層 ２２，２２′ 第２の被覆層 ２３ 開口部 ４ 基板支持体 ４０ 凹部（基板支持体の） ６ 平板（スキージング補助手段） ６０ 開口（平板の） ７，７′，７″ 電子素子，半導体チップ（電子部品） ８，８′，８１，８１″，８２，８２″ サブチップ
（実装対象物） ９ 再配線基板（他の基板） Ｓ スキージ Ｐ，Ｐ′，Ｐ″ 半田ペースト Ｂ バンプ Ｂａ，Ｂａ′，Ｂａ″ 第１のバンプ Ｂｂ，Ｂｂ′，Ｂｂ″ 第２のバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水越 正孝 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 複数の電極パッドが設けられた基板に対
    して、上記複数の電極パッドに対応して複数の開口部が
    形成されたマスクを設け、上記複数の電極パッドのそれ
    ぞれが露出した状態とする工程と、上記開口部内に半田
    ペーストを充填する工程と、半田ペーストを加熱処理す
    る工程と、を備えたバンプ形成方法であって、 上記半田ペーストは、半田粉末とフラックスビヒクルと
    を含み、 上記半田粉末は、上記マスクの厚み以上でこの厚みの
    １．５倍以下の粒径を有するものの割合が１０重量％以
    下であることを特徴とする、バンプ形成方法。
  2. 【請求項２】 上記半田粉末は、上記開口部の開口径の
    ４０％以上の粒径を有するものの割合が１０重量％以下
    である、請求項１に記載のバンプ形成方法。
  3. 【請求項３】 上記半田粉末は、上記マスクの厚みの４
    ０〜１００％の粒径を有するものの割合が３０重量％以
    上である、請求項１または２に記載のバンプ形成方法。
  4. 【請求項４】 上記フラックスビヒクルは、上記半田粉
    末の融点よりも低い沸点を有する第１の溶剤と、上記半
    田粉末の融点よりも高い沸点を有する第２の溶剤と、を
    含んでいる、請求項１ないし３のいずれか１つに記載の
    バンプ形成方法。
  5. 【請求項５】 上記第１の溶剤の沸点は、上記半田粉末
    の融点よりも５〜５０℃低く、上記第２の溶剤の沸点
    は、上記半田粉末の融点よりも５〜５０℃高い、請求項
    ４に記載のバンプ形成方法。
  6. 【請求項６】 上記マスクは、上記基板上に第１の被覆
    層を形成するとともに、この第１の被覆層上に第２の被
    覆層を形成する工程と、上記第１の被覆層および上記第
    ２の被覆層における上記各電極パッドに対応する部位
    に、露光およびエッチング液を用いた現像により上記開
    口部を形成する工程と、を経て上記基板上に設けられ、
    かつ、 上記第１の被覆層は、上記第２の被覆層を現像するため
    のエッチング液により溶解する材料により形成されてお
    り、上記第２の被覆層の現像と同時に、上記第１の被覆
    層をエッチング処理する、請求項１ないし５のいずれか
    １つに記載のバンプ形成方法。
  7. 【請求項７】 上記複数の電極パッドは、複数の群に組
    み分けられるものであり、 上記マスクは、上記複数の電極パッドを覆うように被覆
    層を形成する工程と、上記被覆層に対し、上記複数の電
    極パッドの各々に対応して、各群毎に容積の異なる開口
    部を形成する工程と、を経て形成される、請求項１ない
    し５のいずれか１つに記載のバンプ形成方法。
  8. 【請求項８】 上記複数の電極パッドは、複数の第１の
    電極パッドおよび複数の第２の電極パッドを有している
    とともに、上記開口部は、第１の開口部、第２の開口
    部、および第３の開口部を有しており、 上記マスクは、上記第１の電極パッドを覆い、上記第２
    の電極パッドを露出させて第１の被覆層を形成する工程
    と、この第１の被覆層に対し、上記第１の電極パッドに
    対応して上記第１の開口部を形成する工程と、上記第１
    の被覆層と上記第２の電極パッドを覆うように第２の被
    覆層を形成する工程と、上記第２の被覆層に対し、上記
    第２の電極パッドに対応して上記第２の開口部を形成
    し、上記第１の開口部に対応して上記第３の開口部を形
    成する工程と、を経て形成される、請求項１ないし５の
    いずれか１つに記載のバンプ形成方法。
  9. 【請求項９】 上記開口部内への半田ペーストの充填
    は、基板支持体上に上記基板を支持させる工程と、上記
    マスクの高さ位置と上記基板の周囲との高さ位置との差
    を緩和するスキージング用補助手段を設ける工程と、上
    記マスクまたは上記スキージング用補助手段上に半田ペ
    ーストを準備する工程と、スキージを移動させて上記半
    田ペーストを上記開口部内に落とし込む工程と、を経て
    行われる、請求項１ないし８のいずれか１つに記載のバ
    ンプ形成方法。
  10. 【請求項１０】 基板に設けられた電極パッド上にバン
    プを形成する方法であって、 上記基板上に第１の被覆層を形成するとともに、上記第
    １の被覆層上に第２の被覆層を形成する工程と、 上記第１の被覆層および第２の被覆層における上記電極
    パッドに対応する部分に、露光およびエッチング液を用
    いた現像により上記電極パッドを露出させる開口部を形
    成する工程と、 上記開口部内に金属を充填する工程と、 上記該金属を加熱により上記電極パッドに一体化する工
    程と、を含み、かつ、 上記第１の被覆層は、上記第２の被覆層を現像するため
    の上記エッチング液により溶解する材料により形成され
    ており、上記第２の被覆層の現像と同時に、上記第１の
    被覆層をエッチング処理して上記開口部を形成すること
    を特徴とする、バンプ形成方法。
  11. 【請求項１１】 上記第１の被覆層は、水溶性またはア
    ルカリ性水溶液に溶解し易い高分子材料により形成され
    ている、請求項６または１０に記載のバンプ形成方法。
  12. 【請求項１２】 複数の群に組み分けられる複数の電極
    パッドを有する基板上に、これらの複数の電極パッドを
    覆うように被覆層を形成する工程と、 上記被覆層に対し、上記複数の電極パッドの各々に対応
    して、上記各群毎に異なる大きさの開口部を形成する工
    程と、 上記開口部に半田ペーストを充填する工程と、 加熱処理により、半田ペーストからバンプを形成する工
    程と、 上記被覆層を上記基板から除去する工程と、を有するこ
    とを特徴とする、バンプ形成方法。
  13. 【請求項１３】 複数の第１の電極パッドおよび複数の
    第２の電極パッドを有する基板上に、上記複数の第１の
    電極パッドを覆い、上記複数の第２の電極パッドが露出
    した状態で第１の被覆層を形成する工程と、 上記第１の被覆層に対し、上記複数の第１の電極パッド
    に対応して、複数の第１の開口部を形成する工程と、 上記第１の被覆層と上記複数の第２の電極パッドを覆う
    ようにして第２の被覆層を形成する工程と、 上記第２の被覆層に対し、上記複数の第２の電極パッド
    に対応して複数の第２の開口を形成し、上記複数の第１
    の開口部に対応して複数の第３の開口部を形成する工程
    と、 上記複数の第１の開口部、上記複数の第２の開口部、お
    よび上記複数の第３の開口部内に半田ペーストを充填す
    る工程と、 加熱処理により、半田ペーストからバンプを形成する工
    程と、を有することを特徴とする、バンプ形成方法。
  14. 【請求項１４】 上記第１の開口部は、上記第２の開口
    部よりも大きな面積で形成される、請求項８または１３
    に記載のバンプ形成方法。
  15. 【請求項１５】 基板に設けられた電極パッド上にバン
    プを形成する方法であって、 基板支持体上に上記基板を支持させる工程と、 少なくとも上記基板を覆うようにして被覆層を形成する
    工程と、 上記被覆層における上記電極パッドに対応する部分に開
    口部を形成する工程と、 上記基板上における上記被覆層の高さ位置と上記基板の
    周囲との高さ位置との差を緩和するスキージング用補助
    手段を設ける工程と、 上記被覆層または上記スキージング用補助手段上に金属
    ペーストまたは金属粉を準備する工程と、 スキージの移動により上記金属ペーストまたは金属粉を
    上記開口部内に落とし込む工程と、 上記金属ペーストまたは金属粉を加熱溶融・固化させて
    上記電極パッド上に一体化させる工程と、 上記スキージング用補助手段を取り除く工程と、を含む
    ことを特徴とする、バンプ形成方法。
  16. 【請求項１６】 上記スキージング用補助手段は、上記
    基板の形状に対応した開口を有する平板である、請求項
    ９または１５に記載のバンプ形成方法。
  17. 【請求項１７】 上記基板支持体は、上記基板の少なく
    とも一部を収容する凹部を有している、請求項９、１５
    および１６のいずれか１つに記載のバンプ形成方法。
  18. 【請求項１８】 基板と、 この基板の同一表面上に形成された複数の第１の電極パ
    ッドおよび複数の第２電極パッドと、 上記第１の電極パッド上に形成された第１のバンプと、 上記第２の電極パッド上に形成された第２のバンプと、
    を備え、 上記第１の電極パッドの面積は、上記第２の電極パッド
    の面積よりも小さく、 上記第１のバンプの頂点の位置が上記第２のバンプの頂
    点の位置よりも高くされていることを特徴とする、電子
    部品。
  19. 【請求項１９】 基板と、 この基板の同一表面上に形成された複数の第１電極パッ
    ドおよび複数の第２電極パッドと、 上記第１の電極パッドの形成領域に形成され、上記第１
    の電極パッドの各々に対応した開口部を有する被覆層
    と、 上記第１の電極パッドと導通するとともに上記被覆層か
    ら突出する第１のバンプと、 上記第２電極パッド上に形成された第２のバンプと、を
    備え、 上記第１のバンプの頂点の位置が上記第２のバンプの頂
    点の位置よりも高くされていることを特徴とする、電子
    部品。
  20. 【請求項２０】 半田粉末と、溶剤とを含む半田ペース
    トであって、 上記溶剤は、上記半田粉末の融点よりも低い沸点を有す
    る第１の溶剤と、上記半田粉末の融点よりも高い沸点を
    有する第２の溶剤と、を含むことを特徴とする、半田ペ
    ースト。
JP2000363235A 1999-12-27 2000-11-29 バンプ形成方法、電子部品、および半田ペースト Expired - Fee Related JP3423930B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000363235A JP3423930B2 (ja) 1999-12-27 2000-11-29 バンプ形成方法、電子部品、および半田ペースト
TW089127851A TW511189B (en) 1999-12-27 2000-12-26 Method for forming bumps, semiconductor device, and solder paste
US09/746,336 US6518163B2 (en) 1999-12-27 2000-12-26 Method for forming bumps, semiconductor device, and solder paste
KR1020000082597A KR100691679B1 (ko) 1999-12-27 2000-12-27 범프 형성 방법, 전자 부품, 및 땜납 페이스트
US09/746,336 US20010008310A1 (en) 1999-12-27 2001-03-15 Method for forming bumps, semiconductor device, and solder paste
US10/191,533 US6580169B2 (en) 1999-12-27 2002-07-10 Method for forming bumps, semiconductor device, and solder paste
US10/373,773 US6630742B2 (en) 1999-12-27 2003-02-27 Method for forming bumps, semiconductor device, and solder paste

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP36892499 1999-12-27
JP11-368924 1999-12-27
JP2000143442 2000-05-16
JP2000-143442 2000-05-16
JP2000-251909 2000-08-23
JP2000251909 2000-08-23
JP2000363235A JP3423930B2 (ja) 1999-12-27 2000-11-29 バンプ形成方法、電子部品、および半田ペースト

Publications (2)

Publication Number Publication Date
JP2002141367A true JP2002141367A (ja) 2002-05-17
JP3423930B2 JP3423930B2 (ja) 2003-07-07

Family

ID=27480827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000363235A Expired - Fee Related JP3423930B2 (ja) 1999-12-27 2000-11-29 バンプ形成方法、電子部品、および半田ペースト

Country Status (4)

Country Link
US (4) US6518163B2 (ja)
JP (1) JP3423930B2 (ja)
KR (1) KR100691679B1 (ja)
TW (1) TW511189B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101468A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
WO2006025387A1 (ja) * 2004-09-03 2006-03-09 Matsushita Electric Industrial Co., Ltd. バンプ形成方法及びはんだバンプ
JP2007081150A (ja) * 2005-09-14 2007-03-29 Rohm Co Ltd 半導体装置及び基板
JP2008047928A (ja) * 2007-09-06 2008-02-28 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法
US7452797B2 (en) 2003-04-15 2008-11-18 Harima Chemicals, Inc. Solder deposition method and solder bump forming method
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
JP2010157775A (ja) * 2010-04-14 2010-07-15 Renesas Technology Corp 半導体装置の製造方法
JP2010238825A (ja) * 2009-03-30 2010-10-21 Murata Mfg Co Ltd 導電性インク、バンプ形成方法及び電子部品
JP2013069687A (ja) * 2011-09-20 2013-04-18 Haraeus Materials Technology Gmbh & Co Kg ペースト及びエレクトロニクス構成要素を基材と結合する方法
US8709293B2 (en) 2004-12-17 2014-04-29 Panasonic Corporation Flip-chip mounting resin composition and bump forming resin composition
JP2015042419A (ja) * 2013-07-25 2015-03-05 山栄化学株式会社 半田バンプ形成用樹脂組成物、半田バンプ形成方法、及び半田バンプを備えた部材
JP2016536145A (ja) * 2013-08-29 2016-11-24 アルファ・メタルズ・インコーポレイテッドAlpha Metals, Inc. アルミニウムへの接合
JP2017064760A (ja) * 2015-09-30 2017-04-06 株式会社タムラ製作所 はんだ組成物および電子基板
JP2017213598A (ja) * 2016-05-30 2017-12-07 荒川化学工業株式会社 鉛フリーはんだペースト用フラックス、鉛フリーはんだペースト
JP7370549B1 (ja) 2022-11-24 2023-10-30 株式会社エイム 半田配置方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US20020160597A1 (en) * 2001-04-30 2002-10-31 Wen-Kun Yang Wafer level package and the process of the same
US6935553B2 (en) * 2002-04-16 2005-08-30 Senju Metal Industry Co., Ltd. Reflow soldering method
KR100455387B1 (ko) * 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
WO2003107413A2 (de) * 2002-06-17 2003-12-24 Infineon Technologies Ag Verfahren und vorrichtung für die herstellung eines elektronischen bauteils mit aussenkontaktflächen
US20050140009A1 (en) * 2002-06-17 2005-06-30 Horst Groeninger Method and apparatus for the production of an electronic component with external contact areas
US7182241B2 (en) * 2002-08-09 2007-02-27 Micron Technology, Inc. Multi-functional solder and articles made therewith, such as microelectronic components
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP3879642B2 (ja) * 2002-09-20 2007-02-14 セイコーエプソン株式会社 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
JP3813945B2 (ja) * 2003-05-07 2006-08-23 任天堂株式会社 ゲーム装置およびゲームプログラム
JP3968051B2 (ja) * 2003-05-14 2007-08-29 富士通株式会社 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
US7173231B2 (en) * 2003-09-16 2007-02-06 Wen Ching Chen Chip scale package structure for an image sensor
US7084500B2 (en) * 2003-10-29 2006-08-01 Texas Instruments Incorporated Semiconductor circuit with multiple contact sizes
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2005183903A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子デバイスおよび電子デバイスを形成する方法
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
TW200600975A (en) * 2004-02-20 2006-01-01 Jsr Corp Bilayer laminated film for bump formation and method of bump formation
US7185799B2 (en) * 2004-03-29 2007-03-06 Intel Corporation Method of creating solder bar connections on electronic packages
US20050269384A1 (en) * 2004-06-04 2005-12-08 Inventec Corporation Method of preventing flashing between solder pads on circuit board
JP2006024752A (ja) * 2004-07-08 2006-01-26 Nec Electronics Corp 半導体装置およびその製造方法
US7432596B1 (en) * 2004-10-12 2008-10-07 Energy Innovations, Inc. Apparatus and method for bonding silicon wafer to conductive substrate
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US7910403B2 (en) * 2005-03-09 2011-03-22 Panasonic Corporation Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
US7153765B2 (en) * 2005-03-31 2006-12-26 Intel Corporation Method of assembling soldered packages utilizing selective solder deposition by self-assembly of nano-sized solder particles
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
CN101156236B (zh) * 2005-04-06 2011-11-16 松下电器产业株式会社 倒装片安装方法及凸块形成方法
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
WO2007007865A1 (en) * 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
KR20080037681A (ko) * 2005-08-23 2008-04-30 로무 가부시키가이샤 반도체 칩 및 그 제조 방법 및 반도체 장치
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
EP1952099A1 (en) * 2005-11-14 2008-08-06 Mydata Automation AB A jetting apparatus and method of improving the performance of a jetting apparatus
TW200810647A (en) * 2005-12-20 2008-02-16 Ibiden Co Ltd Method for manufacturing printed wiring board
US7517788B2 (en) * 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
TWI292614B (en) * 2006-01-20 2008-01-11 Advanced Semiconductor Eng Flip chip on leadframe package and method of making the same
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
US8142850B2 (en) * 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US20070269973A1 (en) * 2006-05-19 2007-11-22 Nalla Ravi K Method of providing solder bumps using reflow in a forming gas atmosphere
US20080003804A1 (en) * 2006-06-29 2008-01-03 Ravi Nalla Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
US7703658B2 (en) * 2007-03-29 2010-04-27 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
US7902064B1 (en) * 2007-05-16 2011-03-08 Intermolecular, Inc. Method of forming a layer to enhance ALD nucleation on a substrate
US20090230175A1 (en) * 2008-03-11 2009-09-17 Nec Electronics Corporation Flux for soldering and method for manufacturing an electronic device using the same
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
JP5247571B2 (ja) * 2008-04-24 2013-07-24 パナソニック株式会社 配線基板と配線基板の接続方法
EP2219426A1 (de) * 2009-02-02 2010-08-18 Beckhoff Automation GmbH Verfahren zum Herstellen von Kontaktstellen
KR101023296B1 (ko) * 2009-11-09 2011-03-18 삼성전기주식회사 포스트 범프 형성방법
US8039384B2 (en) * 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
WO2012066664A1 (ja) * 2010-11-18 2012-05-24 Ｄｏｗａホールディングス株式会社 はんだ粉及びはんだ粉の製造方法
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
TWI552824B (zh) * 2011-10-18 2016-10-11 千住金屬工業股份有限公司 焊料凸塊形成方法及裝置
US8791579B2 (en) * 2011-11-17 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusting sizes of connectors of package components
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
KR102283505B1 (ko) 2014-08-05 2021-07-30 삼성전자주식회사 반도체 패키지 및 반도체 모듈
JP6160608B2 (ja) * 2014-12-26 2017-07-12 千住金属工業株式会社 急加熱工法用フラックス及び急加熱工法用ソルダペースト
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
CN105290650B (zh) * 2015-11-13 2017-09-05 北京达博长城锡焊料有限公司 水溶性无铅无卤素锡膏用助焊剂及制备方法
CN105845567B (zh) * 2016-04-07 2019-02-22 上海大学 利用物理方法制备纳米肖特基结构的工艺
DE102016220678A1 (de) * 2016-10-21 2018-04-26 Robert Bosch Gmbh Druckvorrichtung und Druckverfahren zum Auftragen eines viskosen oder pastösen Materials
US9966341B1 (en) * 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
CN107150187A (zh) * 2017-07-15 2017-09-12 芜湖乾凯材料科技有限公司 助焊剂及其制备方法、焊锡膏及其制备方法
KR20210043790A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
JP7449816B2 (ja) * 2020-08-21 2024-03-14 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
US12021048B2 (en) * 2021-08-30 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05169294A (ja) * 1991-12-20 1993-07-09 Senju Metal Ind Co Ltd ソルダーペースト
JPH07144293A (ja) * 1993-11-22 1995-06-06 Fujitsu Ten Ltd 窒素リフロー用低残渣クリームはんだ
JPH07273439A (ja) * 1994-03-31 1995-10-20 Du Pont Kk 半田バンプ形成方法
JPH08172259A (ja) * 1994-08-08 1996-07-02 Hewlett Packard Co <Hp> Ｃｐｄによる基板へのバンプ形成方法
JPH09102497A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09306917A (ja) * 1996-05-13 1997-11-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11340270A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd はんだバンプ形成方法及び半導体モジュールの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062896A (en) * 1990-03-30 1991-11-05 International Business Machines Corporation Solder/polymer composite paste and method
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US6319810B1 (en) * 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
US5726502A (en) * 1996-04-26 1998-03-10 Motorola, Inc. Bumped semiconductor device with alignment features and method for making the same
US6680976B1 (en) * 1997-07-28 2004-01-20 The Board Of Trustees Of The University Of Illinois Robust, reliable compression and packetization scheme for transmitting video
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
CA2278904A1 (en) * 1998-09-02 2000-03-02 Lucent Technologies Inc. Mobile terminal and base station in a packet radio services network
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6357028B1 (en) * 1999-03-19 2002-03-12 Picturetel Corporation Error correction and concealment during data transmission
JP3726998B2 (ja) * 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
US6542504B1 (en) * 1999-05-28 2003-04-01 3Com Corporation Profile based method for packet header compression in a point to point link
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6791982B2 (en) * 1999-09-29 2004-09-14 Telefonaktiebolaget Lm Ericsson Segmentation protocol that supports compressed segmentation headers
US6882637B1 (en) * 1999-10-14 2005-04-19 Nokia Networks Oy Method and system for transmitting and receiving packets
US6782047B1 (en) * 1999-11-09 2004-08-24 Nokia Networks Oy Variable length encoding of compressed data
US6396043B1 (en) * 1999-11-22 2002-05-28 Amkor Technology, Inc. Thin image sensor package fabrication method
US6608841B1 (en) * 1999-12-30 2003-08-19 Nokia Networks Oy System and method for achieving robust IP/UDP/RTP header compression in the presence of unreliable networks
JP3865557B2 (ja) * 2000-01-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05169294A (ja) * 1991-12-20 1993-07-09 Senju Metal Ind Co Ltd ソルダーペースト
JPH07144293A (ja) * 1993-11-22 1995-06-06 Fujitsu Ten Ltd 窒素リフロー用低残渣クリームはんだ
JPH07273439A (ja) * 1994-03-31 1995-10-20 Du Pont Kk 半田バンプ形成方法
JPH08172259A (ja) * 1994-08-08 1996-07-02 Hewlett Packard Co <Hp> Ｃｐｄによる基板へのバンプ形成方法
JPH09102497A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09306917A (ja) * 1996-05-13 1997-11-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11340270A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd はんだバンプ形成方法及び半導体モジュールの製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452797B2 (en) 2003-04-15 2008-11-18 Harima Chemicals, Inc. Solder deposition method and solder bump forming method
JP2005101468A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
WO2006025387A1 (ja) * 2004-09-03 2006-03-09 Matsushita Electric Industrial Co., Ltd. バンプ形成方法及びはんだバンプ
US7799607B2 (en) 2004-09-03 2010-09-21 Panasonic Corporation Process for forming bumps and solder bump
US8709293B2 (en) 2004-12-17 2014-04-29 Panasonic Corporation Flip-chip mounting resin composition and bump forming resin composition
JP2007081150A (ja) * 2005-09-14 2007-03-29 Rohm Co Ltd 半導体装置及び基板
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
JP2008047928A (ja) * 2007-09-06 2008-02-28 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法
JP2010238825A (ja) * 2009-03-30 2010-10-21 Murata Mfg Co Ltd 導電性インク、バンプ形成方法及び電子部品
JP2010157775A (ja) * 2010-04-14 2010-07-15 Renesas Technology Corp 半導体装置の製造方法
JP2013069687A (ja) * 2011-09-20 2013-04-18 Haraeus Materials Technology Gmbh & Co Kg ペースト及びエレクトロニクス構成要素を基材と結合する方法
JP2015042419A (ja) * 2013-07-25 2015-03-05 山栄化学株式会社 半田バンプ形成用樹脂組成物、半田バンプ形成方法、及び半田バンプを備えた部材
JP2016536145A (ja) * 2013-08-29 2016-11-24 アルファ・メタルズ・インコーポレイテッドAlpha Metals, Inc. アルミニウムへの接合
JP2017064760A (ja) * 2015-09-30 2017-04-06 株式会社タムラ製作所 はんだ組成物および電子基板
JP2017213598A (ja) * 2016-05-30 2017-12-07 荒川化学工業株式会社 鉛フリーはんだペースト用フラックス、鉛フリーはんだペースト
JP7370549B1 (ja) 2022-11-24 2023-10-30 株式会社エイム 半田配置方法
JP2024075833A (ja) * 2022-11-24 2024-06-05 株式会社エイム 半田配置方法

Also Published As

Publication number Publication date
US20030082897A1 (en) 2003-05-01
KR100691679B1 (ko) 2007-03-09
US6518163B2 (en) 2003-02-11
US6630742B2 (en) 2003-10-07
KR20010082601A (ko) 2001-08-30
US20030157761A1 (en) 2003-08-21
JP3423930B2 (ja) 2003-07-07
US6580169B2 (en) 2003-06-17
US20010008310A1 (en) 2001-07-19
TW511189B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JP3423930B2 (ja) バンプ形成方法、電子部品、および半田ペースト
EP1032030B1 (en) Flip chip bump bonding
US5880017A (en) Method of bumping substrates by contained paste deposition
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
JP3556922B2 (ja) バンプ形成方法
JP3215008B2 (ja) 電子回路の製造方法
JP2003204148A (ja) 電極間接続構造体の形成方法および電極間接続構造体
JP2008182279A (ja) ハンダバンプの形成方法および電子部品の製造方法
JPWO2006043377A1 (ja) はんだバンプ形成用シートとその製造方法
KR100765146B1 (ko) 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
JP4142680B2 (ja) はんだバンプ形成方法
JP2006210937A (ja) ハンダバンプの形成方法
JP2006173654A (ja) ハンダバンプの形成方法
JP6274341B2 (ja) はんだバンプ形成方法
JP2794731B2 (ja) はんだバンプの形成方法
JP2012124427A (ja) 電子部品の製造方法および半導体装置の製造方法
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体
JP2002224884A (ja) 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JP4367630B2 (ja) バンプ形成方法
JP2005333162A (ja) ハンダバンプの形成方法
JP4685081B2 (ja) 電子部品製造方法
JPH09129667A (ja) 半田バンプ形成方法
JP2006203236A (ja) ハンダバンプの形成方法
JPH04279088A (ja) 回路パターンの被覆方法
JP2008109145A5 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees