JP2008047928A - 半導体装置の製造方法及び電気的接続部の処理方法 - Google Patents

半導体装置の製造方法及び電気的接続部の処理方法 Download PDF

Info

Publication number
JP2008047928A
JP2008047928A JP2007231338A JP2007231338A JP2008047928A JP 2008047928 A JP2008047928 A JP 2008047928A JP 2007231338 A JP2007231338 A JP 2007231338A JP 2007231338 A JP2007231338 A JP 2007231338A JP 2008047928 A JP2008047928 A JP 2008047928A
Authority
JP
Japan
Prior art keywords
electrical connection
semiconductor device
manufacturing
paste
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007231338A
Other languages
English (en)
Inventor
Hirohisa Nakayama
浩久 中山
Shiro Sato
史郎 佐藤
Masanori Shoji
正宣 庄司
Hitoshi Nosaka
仁志 野坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007231338A priority Critical patent/JP2008047928A/ja
Publication of JP2008047928A publication Critical patent/JP2008047928A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】外部端子の信頼性が向上する半導体装置の製造方法及び電気的接続部の処理方法を提供する。
【解決手段】半導体装置の製造方法は、(a)半導体基板20と電気的に導通する電気的接続部12,14に、酸を含むペーストを設けること、このとき電気的接続部12,14の材料である金属の還元反応が終了するまで所定時間放置すること、(b)電気的接続部12,14を洗浄することにより、ペーストを電気的接続部12,14から除去すること、(c)電気的接続部12,14に導電部材を設けること、を含む。
【選択図】図1

Description

本発明は、半導体装置の製造方法及び電気的接続部の処理方法に関する。
BGAやCSPなどの半導体パッケージの外部端子としてハンダボールが使用されている。ハンダボールは、半導体パッケージのインターポーザの電気的接続部(ランド)に設けられる。通常、ランドの表面には、メッキ皮膜などの酸化防止膜が形成されており、こうすることによりランド表面の酸化を防止し、ハンダボールの搭載工程の信頼性向上を図っている。しかしながら、この従来の方法によれば、メッキ皮膜などの処理工程が増加するのみならず、例えばメッキ皮膜としてNiを使用した場合にはハンダ接合により硬くて脆い合金層が形成され、外部端子の機械的信頼性の低下を招くことがある。
特開2000−114313号公報
本発明の目的は、外部端子の信頼性が向上する半導体装置の製造方法及び電気的接続部の処理方法を提供することにある。
(1)本発明に係る半導体装置の製造方法は、
(a)半導体基板と電気的に導通する電気的接続部に、酸を含むペーストを設けること、
(b)前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
(c)前記電気的接続部に導電部材を設けること、
を含む。本発明によれば、ペーストに含まれる酸により、電気的接続部の表面に被着している酸化膜を除去することができるので、その後に行う導電部材を設ける工程の信頼性が向上する。また、ペーストの塗布工程及び洗浄工程を行うことにより、酸化膜が除去できるので、あらかじめメッキ皮膜を形成する工程に比べて製造工程が極めて簡単である。(2)この半導体装置の製造方法において、
前記導電部材はハンダからなってもよい。
(3)この半導体装置の製造方法において、
前記(c)工程において、前記ハンダを前記電気的接続部にフラックスを介して設けてもよい。
(4)この半導体装置の製造方法において、
前記(a)工程で設ける前記ペーストは、前記(c)工程で設けるフラックスと同一材料から構成されてもよい。これによれば、製造工程で用いる薬品点数を少なくすることができる。
(5)この半導体装置の製造方法において、
前記(a)工程で設ける前記ペーストは、前記(c)工程で設けるフラックスよりも酸の比率が大きい材料から構成されてもよい。これによれば、電気的接続部の表面の酸化膜を効果的に除去することができる。
(6)この半導体装置の製造方法において、
前記(a)工程で設ける前記ペーストは、前記(c)工程で設けるフラックスの酸よりも還元力の大きい酸を含む材料から構成されてもよい。これによれば、電気的接続部の表面の酸化膜を効果的に除去することができる。
(7)この半導体装置の製造方法において、
前記(a)及び(b)工程を大気又は酸素雰囲気において行ってもよい。これにより、工程中に電気的接続部の表面に気体が被着した場合であっても、その気体は酸化膜として形成されることになるので、洗浄工程によりペーストとともに除去することができる。したがって、電気的接続部の導電面を確実に露出させることができる。
(8)この半導体装置の製造方法において、
前記ペーストの酸は、有機酸であってもよい。
(9)この半導体装置の製造方法において、
前記ペーストの酸は、無機酸であってもよい。
(10)この半導体装置の製造方法において、
前記半導体基板は、インターポーザに搭載され、
前記電気的接続部は、インターポーザに形成されたランドであってもよい。
(11)この半導体装置の製造方法において、
前記電気的接続部は、前記半導体基板に形成された電極パッドであってもよい。
(12)この半導体装置の製造方法において、
前記半導体基板には、樹脂層が形成され、
前記電気的接続部は、前記樹脂層上に形成されたランドであってもよい。
(13)この半導体装置の製造方法において、
複数の前記電気的接続部のそれぞれは、複数行複数列に配列され、
前記(a)及び(b)工程を、前記複数行複数列の外側の端部に位置する電気的接続部に対して行ってもよい。
(14)この半導体装置の製造方法において、
前記(a)及び(b)工程を、前記複数行複数列の外側の角部に位置する電気的接続部に対して行ってもよい。これによれば、複数の電気的接続部が配列された複数行複数列のうちの角部は応力が最も加えられやすい。
(15)この半導体装置の製造方法において、
前記複数の電気的接続部のそれぞれは、所定エリアを囲む領域に複数行複数列に配列され、
前記(a)及び(b)工程を、前記所定エリアに最も近い内側の端部に対して行ってもよい。これによれば、例えばメッキ皮膜に起因した機械的信頼性の低下を招くことがないので、応力の加えられやすい電気的接続部に対して行うと効果的である。
(16)本発明に係る電気的接続部の処理方法は、
(a)電気的接続部に酸を含むペーストを設けること、
(b)導電部材を前記電気的接続部に設ける前に、前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
を含む。本発明によれば、ペーストに含まれる酸により、電気的接続部の表面に被着している酸化膜を除去することができるので、その後に行う導電部材を設ける工程の信頼性が向上する。また、ペーストの塗布工程及び洗浄工程を行うことにより、酸化膜が除去できるので、あらかじめメッキ皮膜を形成する工程に比べて製造工程が極めて簡単である。(17)この電気的接続部の処理方法において、
前記(a)及び(b)工程を大気圧又は酸素雰囲気において行ってもよい。これにより、工程中に電気的接続部の表面に気体が被着した場合であっても、その気体は酸化膜として形成されることになるので、洗浄工程によりペーストとともに除去することができる。したがって、電気的接続部の導電面を確実に露出させることができる。
(18)この電気的接続部の処理方法において、
前記ペーストの酸は、有機酸であってもよい。
(19)この電気的接続部の処理方法において、
前記ペーストの酸は、無機酸であってもよい。
(20)この電気的接続部の処理方法において、
前記電気的接続部は、マザーボードに形成され、
前記(b)工程後に、電子部品を前記マザーボードの前記電気的接続部にハンダ接合してもよい。
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1〜図4は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を示す図である。この半導体装置の製造方法は、電気的接続部の処理方法を含む。
本実施の形態では、インターポーザ10を用意する。インターポーザ10には、半導体チップ(半導体基板)20が搭載されている。すなわち、本実施の形態では、半導体チップ20をパッケージ化した半導体パッケージ40を用意する。
インターポーザ10は、半導体チップ20を搭載するための配線基板である。インターポーザ10は半導体パッケージ40の一部をなす。インターポーザ10は、有機系の樹脂基板(例えばエポキシ基板、ポリイミド基板)であってもよいし、無機系の基板(例えばガラス基板、セラミック基板)であってもよく、あるいは有機系・無機系の複合構造の基板(例えばガラスエポキシ基板)であってもよい。
インターポーザ10には、その両面に導電性材料からなる電気的接続部12,14が形成されている。電気的接続部12,14は、例えば配線パターンのランドであってもよく、金属(例えばCu)により形成されている。また、インターポーザ10の表面には保護膜(例えばソルダレジスト)16が設けられている。保護膜16は、電気的接続部12,14を避けて配線パターンの他の部分を保護している。例えば、保護膜16は、電気的接続部14(又は電気的接続部12)の中央部を避けてその外周端部にオーバーラップして設けられている。
インターポーザ10は、単層基板であってもよいし、多層基板であってもよい。いずれにしても電気的接続部12,14のそれぞれは相互に電気的に導通している。電気的接続部12,14の相互の電気的接続は、スルーホールにより図ることができる。
半導体チップ20は、集積回路22及びそれに電気的に接続されている電極パッド(例えばAlパッド)24を有する。電極パッド24は、半導体チップ20の端部(例えば対向する2辺又は4辺)に位置することが一般的である。なお、半導体チップ20の電極パッド24側の表面には、パッシベーション膜28が設けられている。
半導体チップ20は、インターポーザ10における電気的接続部12側の面に搭載されている。これにより、電気的接続部14は半導体チップ20と電気的に導通する。半導体チップ20の搭載形態としては、電極パッド24の形成面をインターポーザ10側に向けるフェースダウン型であってもよいし、それとは逆向きのフェースアップ型であってもよい。フェースダウン型の場合、電極パッド24上にはバンプ(例えばAuバンプ)が設けられることが多い。その場合、半導体チップ20(詳しくはバンプ)とインターポーザ10(詳しくは電気的接続部12)の両者の電気的接続は、異方性導電材料30により図ることができる。異方性導電材料30は、フィルム(ACF)又はペースト(ACP)のいずれであってもよい。異方性導電材料30は、バインダ及びそのバインダに分散された複数の導電粒子を有し、導電粒子がバンプ及び電気的接続部12の間に介在することにより両者間の電気的接続を図るものである。あるいは、フェースダウン型のその他の電気的接続として、導電樹脂ペーストによるもの、金属接合(例えばAu−Au接合、Au−Sn接合又はハンダ接合)、絶縁樹脂の収縮力による形態を適用してもよい。また、金属接合の場合、半導体チップ20とインターポーザ10との間にアンダーフィル材(樹脂)を充填してもよい。なお、フェースアップ型の場合には、両者の電気的接続はワイヤにより図られ、全体が樹脂封止されることが多い。
本実施の形態では、図2(A)〜図4に示すように、上述のインターポーザ10の電気的接続部14に外部端子60を形成する。まず、図2(A)〜図2(C)に示すように、電気的接続部の処理方法を説明する。
図2(A)に示すように、電気的接続部14の表面には、酸化膜15が被着している。この酸化膜15は、自然酸化、半導体チップ20の搭載工程の加熱、又はインターポーザ10の乾燥工程の加熱などに起因して形成されることが知られている。
最初に、電気的接続部14にペースト54を設ける(図2(B)参照)。ペースト54は酸を含む。ペースト54の酸は、無機酸又は有機酸のいずれであってもよい。無機酸として、ハロゲン化水素水溶液を使用してもよい。無機酸の具体例としては、臭酸(HBr)、塩酸(HCl)、硫酸(HSO)、硝酸(HNO)、リン酸(HPO)などが挙げられる。有機酸の具体例としては、カルボン酸(RCOOH)が挙げられる。無機酸は有機酸に比べて還元力が大きいので、無機酸を含むペースト54を使用すると酸化膜15を効果的に除去することができる。また、無機酸の中でも、塩酸、硫酸は、とりわけ還元力が大きいので(例えば臭酸よりも大きいので)より好ましい。
ペースト54は、フラックスであってもよい。その場合、ペースト54は、樹脂、活性剤、溶剤、チクソ剤を含むものであってもよい。樹脂としては、水溶性樹脂又はロジン系樹脂を用いることができる。フラックスの組成は、酸を含むものであれば特に限定されるものではない。例えば、フラックスの組成として、脂肪族グリコールエーテル、変性硬化ひまし油、グリセルエーテル、有機酸、有機アミンのハロゲン塩、ハンダ粉末が所定比率で混在していてもよい。
ペースト54は、後述のハンダ付け用のフラックス56(図3(A)参照)と同一材料からなるものであってもよい。これによれば、製造工程で用いる薬品点数を少なくすることができる。あるいは、ペースト54は、ハンダ付け用フラックス56よりも酸の比率が大きい材料からなるものであってもよい。また、ペースト54は、ハンダ付け用フラックス56の酸よりも還元力の大きい酸を含む材料からなるものであってもよい。これらにより、電気的接続部14の表面の酸化膜15を効果的に除去することができる。
ペースト54を設ける方法は、図2(A)に示すように、ピン50により液滴52を転写するピン転写方式を適用してもよい。その他の方式として、印刷方式(例えばスクリーン印刷方式)、インクジェット方式、ディスペンサによる塗布方式などを適用してもよい。ペースト54を設ける領域は、インターポーザ10における電気的接続部14を含む領域であればよく、例えば図2(B)に示すように、それぞれの電気的接続部14ごとの複数領域にわけて設けてもよい。
図2(B)に示すように、ペースト54を設けた後、電気的接続部14の材料である金属の還元反応が終了するまで所定時間放置する。例えば、電気的接続部14の材料が銅であり、臭酸を含むペースト54を設けた場合には、以下の化学反応が起こる。
CuO(酸化銅)+2HBr(臭酸)→CuBr(臭化銅)+HO(水)
上記化学反応を促進するために加熱してもよい。あるいは、ペースト54に含まれる酸の揮発を防止するため、加熱せずに常温で放置しておいてもよい。酸の揮発を防止することにより、上記化学反応を確実に起こすことができる。
その後、図2(C)に示すように、電気的接続部14を洗浄することにより、ペースト54を電気的接続部14から除去する。こうして、ペースト54とともに、電気的接続部14の表面に被着している酸化膜15を除去することができる。すなわち、電気的接続部14の導電面を確実に露出させることができる。
上述のペースト54の塗布工程及び洗浄工程を、大気又は酸素雰囲気において行ってもよい。これによれば、工程中に電気的接続部14の表面に何らかの気体が被着した場合であっても、その気体は酸化膜として形成されることになるので、洗浄工程によりペースト54とともに除去することができる。したがって、電気的接続部14の導電面を確実に露出させることができる。なお、上述のペーストの塗布工程及び洗浄工程は、複数の電気的接続部14の全てに対して行うことができる。
次に、電気的接続部14上に導電部材を設ける。導電部材としてハンダを用いる場合には、図3(A)及び図3(B)に示すように、電気的接続部14にフラックス56を介してハンダ58を設けてもよい。ハンダ58は、固形のハンダボールとして電気的接続部14に搭載してもよい。ハンダ付け用のフラックス56は、ハンダ58の濡れ性向上及び完成後の外部端子60の表面の酸化防止を図るためのもので、あらかじめハンダ58を設ける前に電気的接続部14に設けておいてもよい。ハンダ58は、例えばスズ(Sn)を含む。
その後、図4に示すように、リフロー工程を経て、電気的接続部14に外部端子60を形成する。その後、外部端子60に残存するフラックス56を洗浄により除去する。
以上の工程を複数のインターポーザ10の集合体において行った場合には、インターポーザ10が得られるように個辺切断する。こうして、図4に示す半導体装置1を製造することができる。
本実施の形態に係る半導体装置の製造方法によれば、ペースト54に含まれる酸により、電気的接続部14の表面に被着している酸化膜15を除去することができるので、その後に行うハンダ58を設ける工程の信頼性が向上する。詳しくは、メッキ皮膜を形成しなくても電気的接続部14の酸化防止が図られ、メッキ皮膜に起因する硬くて脆い合金層の形成を防止し、外部端子の機械的信頼性の低下を防止することができる。また、電気的接続部14の表面の酸化防止を図ることにより、ハンダと電気的接続部14の電気的導通を確実に達成することができる。さらに、ペースト54の塗布工程及び洗浄工程を行うことにより、酸化膜15が除去できるので、あらかじめメッキ皮膜を形成する工程に比べて製造工程が極めて簡単である。
次に、本実施の形態の変形例を説明する。図5は、外部端子の形成工程前のインターポーザの平面図である。本変形例では、複数の電気的接続部14の一部に対して、上述のペースト54の塗布工程及び洗浄工程を行う。
図5に示すように、複数の電気的接続部14のそれぞれは、インターポーザ10上に複数行複数列に配列されている。例えば複数の電気的接続部14の配列形態は矩形であってもよい。そして、本変形例では、複数の電気的接続部14のうち応力の加わりやすい位置に対して、上述のペースト54の塗布工程及び洗浄工程を行う。その他の電気的接続部14に対しては、酸化防止のためにメッキ皮膜を形成しておいてもよい。こうすることで、応力の加わりやすい部分の機械的強度を向上させるとともに、メッキ皮膜を形成することのメリット(例えば温度サイクル信頼性の向上)を奏することができる。なお、ここでの応力とは、インターポーザ10又は半導体チップ20の膨張又は収縮に起因して加えられる応力を含む。
例えば、複数行複数列の外側の端部(最も外側を含む)に位置する電気的接続部14a(のみ)、あるいは複数行複数列の外側の角部に位置する電気的接続部14b(のみ)に対して、ペースト54の塗布工程及び洗浄工程を行ってもよい。
また、図5に示すように、複数の電気的接続部14のそれぞれが所定エリア62(例えば半導体チップ搭載エリア)を囲む領域に複数行複数列に配列される場合、所定エリア62に最も近い内側の端部(最も内側を含む)に位置する電気的接続部14c(のみ)、あるいは所定エリア62の角部に対応する電気的接続部14d(のみ)に対して、ペースト54の塗布工程及び洗浄工程を行ってもよい。また、電気的接続部14a(又は電気的接続部14b)とともに、電気的接続部14c(又は電気的接続部14d)に対して、ペースト54の塗布工程及び洗浄工程を行ってもよい。
なお、本変形例で使用される半導体装置は、ファンイン型、ファンアウト型又はファンインアウト型のいずれであってもよい。複数の電気的接続部14は、ファンイン型であれば半導体チップ20の搭載エリアの内側のみに設けられ、ファンアウト型であれば半導体チップ20の搭載エリアの外側のみに設けられ、ファンインアウト型であれば半導体チップ20の搭載エリアの内側及び外側に設けられる。
本変形例によれば、例えばメッキ皮膜に起因した機械的信頼性の低下を招くことがないので、応力の加えられやすい電気的接続部14a〜14dに対して行うと効果的である。
(第2の実施の形態)
図6〜図8は、本発明の第2の実施の形態に係る半導体装置の製造方法を示す図である。
本実施の形態では、半導体基板120を用意し(図6参照)、半導体基板120の電極パッド(電気的接続部)124に対して、第1の実施の形態において説明したペーストの塗布工程及び洗浄工程を行い、外部端子160を形成する(図7参照)。外部端子160は導電部材からなり、例えばハンダ若しくは金(Au)などから形成してもよい。本工程をウエハ状態で行う場合には、半導体基板120として半導体ウエハを用意する。半導体ウエハは外部端子160の形成工程終了後に、複数の個辺の半導体チップを得るために切断される。
半導体基板120は、集積回路122及びそれに電気的接続されている電極パッド(Alパッド)124を有する。電極パッド124は、半導体ウエハのそれぞれの半導体チップに対応する領域の端部(例えば対向する2辺又は4辺)に位置することが一般的である。なお、半導体基板120の電極パッド124側の表面には、パッシベーション膜128が設けられている。
図8に示すように、本実施の形態の変形例として、集積回路222上を含む領域に電極パッド224が設けられた半導体基板220を用意し、その半導体基板220の電極パッド224に対して上述のペーストの塗布工程及び洗浄工程を行ってもよい。複数の電極パッド224のそれぞれは、集積回路222上(詳しくはパッシベーション膜126上)に複数行複数列に配列されている。
本変形例によれば、電極パッド224が集積回路222上に配置されるため、応力により耐え得る構造が要求されるが、本変形例を適用することによりその要求が満たされる。
なお、本変形例は、第1の実施の形態の変形例に適用することも可能である。すなわち、複数の電極パッド224のうち機械的応力が加わりやすい位置に対してのみ、上述のペーストの塗布工程及び洗浄工程を行ってもよい。
(第3の実施の形態)
図9〜図11は、本発明の第3の実施の形態に係る半導体装置の製造方法である。図10は、図9のX−X線断面図である。
本実施の形態では、いわゆるウエハレベルにおいて再配置配線が施された半導体基板320を用意し(図10参照)、半導体基板320の電気的接続部(例えばランド)332に対して、第1の実施の形態において説明したペーストの塗布工程及び洗浄工程を行い、外部端子360を形成する(図11参照)。外部端子360は導電部材からなり、例えばハンダ又は金(Au)などから形成してもよい。本工程をウエハ状態で行う場合には、半導体基板320として半導体ウエハを用意する。半導体ウエハは外部端子360の形成工程終了後に、複数の個辺の半導体チップを得るために切断される。
半導体基板320は、集積回路322及びそれに電気的接続されている電極パッド(Alパッド)324を有する。電極パッド324は、半導体ウエハのそれぞれの半導体チップに対応する領域の端部(例えば対向する2辺又は4辺)に位置することが一般的である。なお、半導体基板320の電極パッド324側の表面には、パッシベーション膜326が設けられている。
半導体基板320には、集積回路322側の面上に樹脂層328が形成されている。樹脂層328は、後述の配線層330の電気的接続部332の下地層である。樹脂層328は、例えば複数の電極パッド324の配列領域よりも内側に形成されている。樹脂層328の材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等が挙げられる。
半導体基板320には、電極パッド324と電気的に接続されている配線層330が形成されている。配線層330は、電極パッド324から樹脂層328上に至るように形成され、樹脂層328上に形成された電気的接続部(例えばランド)332を有する。配線層330は、例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれか1つ又は複数を積層することで形成することができる。なお、複数の電気的接続部332のそれぞれは、樹脂層328上に複数行複数列に配列されていてもよい。
また、半導体基板320には、配線層330の一部を覆うように樹脂層334が設けられている。樹脂層334は、配線層330の電気的接続部332(の少なくとも中央部)を避けて形成されている。樹脂層334は、ソルダレジストであってもよい。
図11に示すように、半導体基板320の電気的接続部332に対して外部端子360を形成した後、外部端子360の根元部を補強するために、外部端子360の上端部を避ける領域に樹脂層336をさらに設けてもよい。
なお、本実施の形態は、第1の実施の形態の変形例に適用することも可能である。すなわち、複数の電気的接続部332のうち機械的応力が加わりやすい位置に対してのみ、上述のペーストの塗布工程及び洗浄工程を行ってもよい。
(第4の実施の形態)
図12及び図13は、本発明の第4の実施の形態に係る電気的接続部の処理方法を示す図である。
本実施の形態では、マザーボード410に形成された電気的接続部(例えばランド)412に対して、第1の実施の形態において説明したペーストの塗布工程及び洗浄工程を行う。マザーボード410には、電気的接続部412を避けて保護膜(例えばソルダレジスト)414が設けられている。
マザーボード410は、複数の電子部品を搭載するための基板であり、その例としては、リジッド基板、フレキシブル基板、フレキシブルリジッド基板、又はビルドアップ基板などが挙げられる。電子部品としては、例えば、半導体装置、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどが挙げられる。例えば、ペーストの塗布工程及び洗浄工程終了後に、電子部品として例えば半導体装置1をマザーボード410の電気的接続部412にハンダ接合してもよい(図13参照)。
(第5の実施の形態)
本発明の第5の実施の形態に係る電子機器として、図14にはノート型パーソナルコンピュータ1000が示され、図15には携帯電話2000が示されている。本実施の形態に係る電子機器は、上述のいずれかの実施の形態により製造された半導体装置を内蔵する。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の第1の実施の形態を説明する図である。 本発明の第1の実施の形態を説明する図である。 本発明の第1の実施の形態を説明する図である。 本発明の第1の実施の形態を説明する図である。 本発明の第1の実施の形態の変形例を説明する図である。 本発明の第2の実施の形態を説明する図である。 本発明の第2の実施の形態を説明する図である。 本発明の第2の実施の形態の変形例を説明する図である。 本発明の第3の実施の形態を説明する図である。 本発明の第3の実施の形態を説明する図である。 本発明の第3の実施の形態を説明する図である。 本発明の第4の実施の形態を説明する図である。 本発明の第4の実施の形態を説明する図である。 本発明の第5の実施の形態を説明する図である。 本発明の第5の実施の形態を説明する図である。
符号の説明
10…インターポーザ 14…電気的接続部 20…半導体チップ(半導体基板)
54…ペースト 56…フラックス 58…ハンダ 60…外部端子
62…所定エリア 120…半導体基板 124…電極パッド 160…外部端子
220…半導体基板 224…電極パッド 320…半導体基板 324…電極パッド
328…樹脂層 332…電気的接続部 360…外部端子 410…マザーボード
412…電気的接続部

Claims (20)

  1. (a)半導体基板と電気的に導通する電気的接続部に、酸を含むペーストを設けること、
    (b)前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
    (c)前記電気的接続部に導電部材を設けること、
    を含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記導電部材はハンダからなる半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記(c)工程において、前記ハンダを前記電気的接続部にフラックスを介して設ける半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記(a)工程で設ける前記ペーストは、前記(c)工程で設けるフラックスと同一材料からなる半導体装置の製造方法。
  5. 請求項3記載の半導体装置の製造方法において、
    前記(a)工程で設ける前記ペーストは、前記(c)工程で設けるフラックスよりも酸の比率が大きい材料からなる半導体装置の製造方法。
  6. 請求項3記載の半導体装置の製造方法において、
    前記(a)工程で設ける前記ペーストは、前記(c)工程で設けるフラックスの酸よりも還元力の大きい酸を含む材料からなる半導体装置の製造方法。
  7. 請求項1から請求項6のいずれかに記載の半導体装置の製造方法において、
    前記(a)及び(b)工程を大気又は酸素雰囲気において行う半導体装置の製造方法。
  8. 請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、
    前記ペーストの酸は、有機酸である半導体装置の製造方法。
  9. 請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、
    前記ペーストの酸は、無機酸である半導体装置の製造方法。
  10. 請求項1から請求項9のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板は、インターポーザに搭載され、
    前記電気的接続部は、インターポーザに形成されたランドである半導体装置の製造方法。
  11. 請求項1から請求項9のいずれかに記載の半導体装置の製造方法において、
    前記電気的接続部は、前記半導体基板に形成された電極パッドである半導体装置の製造方法。
  12. 請求項1から請求項9のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板には、樹脂層が形成され、
    前記電気的接続部は、前記樹脂層上に形成されたランドである半導体装置の製造方法。
  13. 請求項1から請求項12のいずれかに記載の半導体装置の製造方法において、
    複数の前記電気的接続部のそれぞれは、複数行複数列に配列され、
    前記(a)及び(b)工程を、前記複数行複数列の外側の端部に位置する電気的接続部に対して行う半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法において、
    前記(a)及び(b)工程を、前記複数行複数列の外側の角部に位置する電気的接続部に対して行う半導体装置の製造方法。
  15. 請求項13又は請求項14記載の半導体装置の製造方法において、
    前記複数の電気的接続部のそれぞれは、所定エリアを囲む領域に複数行複数列に配列され、
    前記(a)及び(b)工程を、前記所定エリアに最も近い内側の端部に対して行う半導体装置の製造方法。
  16. (a)電気的接続部に酸を含むペーストを設けること、
    (b)導電部材を前記電気的接続部に設ける前に、前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
    を含む電気的接続部の処理方法。
  17. 請求項16記載の電気的接続部の処理方法において、
    前記(a)及び(b)工程を大気圧又は酸素雰囲気において行う電気的接続部の処理方法。
  18. 請求項16又は請求項17記載の電気的接続部の処理方法において、
    前記ペーストの酸は、有機酸である電気的接続部の処理方法。
  19. 請求項16又は請求項17記載の電気的接続部の処理方法において、
    前記ペーストの酸は、無機酸である電気的接続部の処理方法。
  20. 請求項16から請求項19のいずれかに記載の電気的接続部の処理方法において、
    前記電気的接続部は、マザーボードに形成され、
    前記(b)工程後に、電子部品を前記マザーボードの前記電気的接続部にハンダ接合する電気的接続部の処理方法。
JP2007231338A 2007-09-06 2007-09-06 半導体装置の製造方法及び電気的接続部の処理方法 Withdrawn JP2008047928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007231338A JP2008047928A (ja) 2007-09-06 2007-09-06 半導体装置の製造方法及び電気的接続部の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007231338A JP2008047928A (ja) 2007-09-06 2007-09-06 半導体装置の製造方法及び電気的接続部の処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005011763A Division JP4035733B2 (ja) 2005-01-19 2005-01-19 半導体装置の製造方法及び電気的接続部の処理方法

Publications (1)

Publication Number Publication Date
JP2008047928A true JP2008047928A (ja) 2008-02-28

Family

ID=39181289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007231338A Withdrawn JP2008047928A (ja) 2007-09-06 2007-09-06 半導体装置の製造方法及び電気的接続部の処理方法

Country Status (1)

Country Link
JP (1) JP2008047928A (ja)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942775A (ja) * 1972-06-09 1974-04-22
JPS5794578A (en) * 1980-12-04 1982-06-12 Taimu Chem:Kk Acidic cleaner having viscosity
JPH01256154A (ja) * 1988-04-06 1989-10-12 Olympus Optical Co Ltd バンプ電極を備えた半導体素子の製造方法
JPH02225683A (ja) * 1989-02-28 1990-09-07 Seimi Chem Kk 酸洗浄剤
JPH0381093A (ja) * 1989-08-23 1991-04-05 Yuho Chem Kk 無洗浄タイプのフラックス及びはんだペースト
JPH03260081A (ja) * 1990-03-09 1991-11-20 Kaiho Giken:Kk ペースト状酸洗浄剤
JPH0592296A (ja) * 1991-04-17 1993-04-16 Yuho Chem Kk フラツクス又ははんだペースト用腐食防止剤
JPH06268356A (ja) * 1993-01-18 1994-09-22 Hideaki Yamaguchi プリフラックスの使用方法およびプリント配線板の製造方法
JPH10215058A (ja) * 1997-01-30 1998-08-11 Nec Toyama Ltd 印刷配線板の表面処理方法
JP2001035874A (ja) * 1999-07-21 2001-02-09 Nittetsu Micro Metal:Kk 低融点金属電極の形成方法及び形成装置
JP2001156441A (ja) * 1999-11-29 2001-06-08 Nec Ibaraki Ltd Csp・bgaのリペア工法
JP2002141367A (ja) * 1999-12-27 2002-05-17 Fujitsu Ltd バンプ形成方法、電子部品、および半田ペースト
JP2003258416A (ja) * 2002-03-05 2003-09-12 Ngk Spark Plug Co Ltd 配線基板、及び、配線基板の製造方法
JP2004104002A (ja) * 2002-09-12 2004-04-02 Oki Electric Ind Co Ltd ボール電極形成方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942775A (ja) * 1972-06-09 1974-04-22
JPS5794578A (en) * 1980-12-04 1982-06-12 Taimu Chem:Kk Acidic cleaner having viscosity
JPH01256154A (ja) * 1988-04-06 1989-10-12 Olympus Optical Co Ltd バンプ電極を備えた半導体素子の製造方法
JPH02225683A (ja) * 1989-02-28 1990-09-07 Seimi Chem Kk 酸洗浄剤
JPH0381093A (ja) * 1989-08-23 1991-04-05 Yuho Chem Kk 無洗浄タイプのフラックス及びはんだペースト
JPH03260081A (ja) * 1990-03-09 1991-11-20 Kaiho Giken:Kk ペースト状酸洗浄剤
JPH0592296A (ja) * 1991-04-17 1993-04-16 Yuho Chem Kk フラツクス又ははんだペースト用腐食防止剤
JPH06268356A (ja) * 1993-01-18 1994-09-22 Hideaki Yamaguchi プリフラックスの使用方法およびプリント配線板の製造方法
JPH10215058A (ja) * 1997-01-30 1998-08-11 Nec Toyama Ltd 印刷配線板の表面処理方法
JP2001035874A (ja) * 1999-07-21 2001-02-09 Nittetsu Micro Metal:Kk 低融点金属電極の形成方法及び形成装置
JP2001156441A (ja) * 1999-11-29 2001-06-08 Nec Ibaraki Ltd Csp・bgaのリペア工法
JP2002141367A (ja) * 1999-12-27 2002-05-17 Fujitsu Ltd バンプ形成方法、電子部品、および半田ペースト
JP2003258416A (ja) * 2002-03-05 2003-09-12 Ngk Spark Plug Co Ltd 配線基板、及び、配線基板の製造方法
JP2004104002A (ja) * 2002-09-12 2004-04-02 Oki Electric Ind Co Ltd ボール電極形成方法

Similar Documents

Publication Publication Date Title
JP4035733B2 (ja) 半導体装置の製造方法及び電気的接続部の処理方法
TWI419300B (zh) 內建電子零件之基板及其製造方法
JP5897584B2 (ja) 半導体装置における鉛フリー構造
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US6887778B2 (en) Semiconductor device and manufacturing method
JP2006202969A (ja) 半導体装置およびその実装体
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP5404513B2 (ja) 半導体装置の製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2009111307A (ja) 部品内蔵配線板
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005252162A (ja) 半導体装置及びその製造方法
US7344971B2 (en) Manufacturing method of semiconductor device
JP2008047928A (ja) 半導体装置の製造方法及び電気的接続部の処理方法
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP2005303021A (ja) 配線基板、半導体装置およびこれらの製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6007956B2 (ja) 部品内蔵配線板
JP2006108181A (ja) 半導体装置およびその製造方法およびその実装体
JP2013110441A (ja) 部品内蔵配線板の製造方法
JP2004349630A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A621 Written request for application examination

Effective date: 20080115

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD04 Notification of resignation of power of attorney

Effective date: 20080703

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Effective date: 20101110

Free format text: JAPANESE INTERMEDIATE CODE: A131

A131 Notification of reasons for refusal

Effective date: 20120111

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20120309

Free format text: JAPANESE INTERMEDIATE CODE: A761