JPH01256154A - バンプ電極を備えた半導体素子の製造方法 - Google Patents

バンプ電極を備えた半導体素子の製造方法

Info

Publication number
JPH01256154A
JPH01256154A JP63083170A JP8317088A JPH01256154A JP H01256154 A JPH01256154 A JP H01256154A JP 63083170 A JP63083170 A JP 63083170A JP 8317088 A JP8317088 A JP 8317088A JP H01256154 A JPH01256154 A JP H01256154A
Authority
JP
Japan
Prior art keywords
electrode
solder
electrode pad
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63083170A
Other languages
English (en)
Inventor
Yoshiro Nishimura
芳郎 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP63083170A priority Critical patent/JPH01256154A/ja
Publication of JPH01256154A publication Critical patent/JPH01256154A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、少量多品種の生産に容易に対応でき、且つ
低コストで形成可能なバンプ電極を備えた半導体素子の
製造方法に関する。
(従来の技術〕 従来、半導体チップを実装する際の、半導体チツブと基
板の配線パターンとを電気的に接続する手段としては、
Vツイヤボンディングの他にワイヤレスボンディングが
あり、その一つとしてバンプ電極を用いて基板の配線パ
ターン面に直接接続させる方式がある。そしてかかるバ
ンプ電極の形成方法とし2ては、STLやCCBと称さ
れる方法が知られている。
S T L方法は、第5図に示すように、半導体チップ
101のAl電罹パフド102上に、Cr −Cu−^
Uの多層金属からなる下地電極層103を蒸着などによ
り形成し、該下地電極層103上にNiと^Uのメッキ
したCuボール104をハンダ105で溶着してバンプ
電極を形成するものである。なお106は電極パッド1
02以外の半導体チップ101の表面に形成されている
ガラス等からなるパンシヘーション膜である。またCC
B方法は、第6図に示すようにSTL法におけるCuボ
ールに代えて、ハンダを用いて半球状のバンプ電極を形
成するもので、半導体チップ101の電極パッド102
上に形成した下池電挽層103にハンダを蒸着したのち
、リフローすることCよりハンダの表面張力で半球状の
ハンダバンプ107を形成するものである。
〔発明が解決しようとする課題〕
ところで従来の半導体素子へのバンプ?1tPi形成方
法においては、下地電極層を形成するために、半導体ウ
ェハ表面にマスクを作成する工程と、多層金属層を蒸着
又はメッキ等で形成する工程と、必要部分だけに金属層
を残ずエノチング工程などを必要とし、更には孔を設け
たマスクを介してCuボールを埋め込んだり、あるいは
蒸着によりハンダ層を形成するなどの工程を必要とし、
製造装置や工程が複雑であり、生産性も悪く製品がコス
ト高になるという問題点がある。更には多量生産を行う
場合には、生産ラインを一旦設定すれば効率的に製造す
ることが可能となるが、少量多品種の半導体素子を製造
する場合に、品種毎に生産ラインの組み直し等を行うこ
とは煩雑で困難であり、従来のバンプ電極形成方法は小
回りがきかず少量多品種の生産に対応することは困難で
あるという問題点がある。
本発明は、従来の半導体素子のバンプ電極形成方法にお
ける上記問題点を解決するためになされたもので、少量
多品種の生産に容易に対応でき、低コストで形成できる
バンプ電極を備えた半導体素子の製造方法を提供するこ
とを目的とする。
〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、電極パッド上にバンプ電極を備
えた半導体素子の製造方法において、酸化防止雰囲気中
で、半導体素子の電極パッド上に、該電極パッドサイズ
と同等又は細い径のハンダ細線を一定量溶融させ、ハン
ダバンプ電極を形成するものである。
このようにしてバンプ電極を形成するものであるため、
電極バンドの位置、数等の異なる種々の半導体素子に対
しても、極めて簡単な工程で電極パッド上に容易にバン
プ電極を形成することができる。
〔実施例〕
以下実施例について説明する。第1図へ〜(01は、本
発明に係る半導体素子の製造方法の一実施例の各工程を
示す説明図である。第1図へにおいて、■は100℃〜
300℃程度に熱せられている加熱板で、該加熱板l上
には半導体ウェハ2が載置されて加熱されるようになっ
ている。半導体ウェハ2にはAI等で形成されたtiバ
ッド3が設けられており、該tiパフド3の一辺の大き
さは80μ〜250μで、好ましくは100μ〜150
μ程度である。4は半導体ウェハ2の上方に配置された
ハンダ細線導出用ガイドで、半導体ウェハ2の電極パッ
ド3に沿って移動できるように構成されている。ハンダ
細線5は前記ガイド4の導出孔から導出され、且つクラ
ンパー6でクランプされて半導体ウニ4ハ2の電極バッ
ド3に向けて上下動されるように配置されている。ハン
ダ細線5の径は30μ〜150μで、好ましくは50μ
〜100μ程度であり、その最大径は半導体ウェハ2の
電極バッド3のサイズと同等かそれより細い径に設定さ
れている。
次に各製造工程について説明する。まず第1図(8)に
示すように、半導体ウェハ2を加熱板1に載置する。こ
れにより半導体ウェハ2の電極パッド3は所定温度に加
熱される。次いでハンダ細線導出用ガイド4を、クラン
パー6によりクランプされているハンダ細線5が半導体
ウェハ2の?48iパッド3上に位置するように移動さ
せる。
次いで第1図+B+に示すように、ハンダ細線5をクラ
ンプしているクランパー6を一定量降下させ、N2のよ
うな酸化防止雰囲気内において、ハンダ細線5の先端部
を74極パフド3上に当接させて、ハンダ細線5の先端
部の一定量を電極パッド3上に溶融付着させる。なおN
2などからなる酸化防止雰囲気は、電極パッド部分にカ
バーをかけて形成される。
次に、第1[g(C)に示すように、クランパー6を上
昇させると、ハンダ細線5は溶融部分5aより分離して
、その先端はガイド4の下端近傍まで退避させられる。
そして電極パッド3上のハンダ溶融部7は表面張力によ
り電極パッド3上に半球状に保持される。
次いで第1図の)に示すように、クランパー6を一旦開
いてハンダ細線5のクランプを解き、クランパー6のみ
を一定量上昇させ、再びクランパー6を閉じてハンダ細
vA5をクランプさせる。そしてクランパー6を一定量
降下させて、ハンダ細線5が次の電極パッド3と対向す
るようにガイド4を移行させ、第1図八に示す状態にす
る。
以下同様な工程を繰り返して、1@次電極パッド3にハ
ンダ細線5を一定量溶融付着させ、ハンダ溶融部7を形
成する。半導体ウェハ2の全ての電極パッド3にハンダ
溶融部7を形成したのち、半導体ウェハ2を加熱板1よ
り取り外して冷却することにより、電極パッド3上にハ
ンダバンプ7aの形成された半導体ウェハが得られる。
次いでチップ毎に切断するためのスクライブライン8に
沿ってダイシングを行うことにより、ハンダバンプ7a
を備えた半導体素子が得られる。
なお上記実施例では、半導体ウェハ2を固定しておいて
ハンダ細線導出用ガイド4を移動させるようにしたもの
を示したが、両者をそれぞれ一方向に移動できるように
構成するなどして、要するに両者を相対的に移動できる
ように構成すればよい。
次に、本発明の第2実施例を第2図へ〜(01の工程説
明図に基づいて説明する。この実施例は、ハンダ細線を
クランプするクランパーを2個用いて、ハンダ!iI線
の保持、搬送を確実にしてハンダバンプを形成するよう
にしたものである。すなわち、まず第2国人に示すよう
に、ハンダ細線5が、加熱板1上に載置した半導体ウェ
ハ2の電極バッド3上に位置するようにハンダ細線導出
用ガイド4を移動させ、第1クランパー11を開き、第
1クランパー11の下方に離間して配置した第2クラン
パー12でハンダ細線5をクランプする。
次いで第2図(Blに示すように、ハンダ細線5をクラ
ンプした第2クランパー12を一定量降下させて、電極
パッド3にハンダ細線5の一定量を溶融接着させる。電
極パッド3にハンダ細線5の一定量を溶融付着させたの
ち、第2図10+に示すように、第2クランパー12を
上昇させて、ハンダ細線5を溶融部分5aより分離して
、ガイド4の先端部近傍へ退避させる。
次いで第1クランパーでハンダ細線5をクランプし、一
方第2クランパー12を開放したのち、第2図(0)に
示すように、第1クランパー11を降下させ、ハンダ細
線5を導出用ガイド4から一定量導出させ、次いで第2
クランパー12でハンダ細vA5をクランプし、第1ク
ランパー11を開放して上昇させ、第2国人に示す状態
にする。以下同様にして順次各電極パッド3ヘハンダ溶
融部7を形成し、半導体ウェハ2を加熱板1より取り外
し、スクライブライン8で分離することにより、ハンダ
バンプ7aを備えた半導体素子が得られる。
このように、本発明によるバンプ電極形成方法によれば
、従来のハンダを蒸着又はメッキしたのち加熱して成形
する方法に比べ、加熱された半導体ウェハの電極パッド
に単にハンダ細線を当接して加熱しながら溶融形成する
ものであるため、極めて簡易な工程でバンプ電極を形成
することができ、少量多品種の半導体素子の作成に極め
て有益なものである。
なお、半導体ウェハの電極パッド面を、硝酸。
硫酸、塩酸、リン酸、オレイン酸、バルミチン酸。
ステアリン酸、酪酸、レジン、炭酸ソーダ、ホウフッ化
亜鉛、ホウフッ化カドミウム、ヒドラジンの少なくとも
1種類を含む溶液で、予め洗浄してお(ことにより、ハ
ンダ溶融部7の接着状態を良好にすることができる。
また第3図に示すように、半導体ウェハ2の電極バッド
3上に予め、^u、 Cr、 Cu、 Sn、 Ni+
 Tiの少なくとも1種類以上の金属を蒸着又はメッキ
することにより下地電極13を形成し、その上に上記し
た方法によりハンダ溶融部7を接着してハンダバンプ7
aを形成することにより、−層密着性のよいバンプ電極
を形成することができる。な麺第3図において、14は
パフシベーソヨン膜である。
次にこのように構成したバンプ電極を備えた半導体素子
を、基板やリードフレームに実装した半導体装置の一構
成例を、第4図に基づいて説明する。まず半導体素子1
5のハンダバンプ7aを、セラミックやガラスエボキソ
樹脂等からなる実装基板16の配線パターン17へ位置
合わせを行ってフラックスや接着剤などを介して接着し
、半導体素子15を基板16へ仮止めする。次いでハン
ダの溶融温度(150’c〜300℃)に加熱されたオ
ーブン又はコンベア炉などにおいてハンダバンプ1a@
?8融して、半導体素子15を基板16へ接着固定し、
次いで樹脂18等で封止することによって、第4図に示
すように半導体素子15を基板16へ実装した半導体装
置が1′Jられる。
なお、上記仮止めの際の位置合わせは、加熱してハンダ
バンプ7aを溶融させると、ハンダの表面張力により基
板16の配線パターン17の位置に自動1つ止が行われ
るため(これはセルフアライメントといわれる)、それ
ほどの精度を必要としない。
また半導体素子15と基板16との接合は、位置合わせ
を行ったのち、接合時に半導体素子15と基板16とを
加熱しておきハンダバンプ7aを溶融して接合さゼるよ
うにしてもよい。
マイクロ波用ICチップ、ディジタルICチップ、ある
いはガリウムヒ素ICチップにおいては、信号の伝播遅
延時間の短縮化を計るために、IJ−ドレス実装の適用
が好ましいものである。したがってこのような高速信号
伝送用の半導体装置に、本発明に係るハンダバンプ電極
の形成法を適用して実装することは極めて有利となるも
のである。
〔発明の効果〕
以上実施例に基づいて説明したように、本発明によれば
、ハンダ細線を用いて橿めて簡単な工程で電極パッド上
にバンプ電極を形成することができる。また電極パッド
の位置2種類が異なる場合でも容易に対応できるので、
生型多品種の半導体素子の生産に極めて有利となる等の
効果が得られる。
【図面の簡単な説明】
第1図へ〜fD)は、本発明に係る半導体素子の製造方
法の一実施例の各工程を示す説明図、第2図へ〜in+
は、第2実施例の各工程を示す説明図、第3図は、本発
明の更に他の実施例で得られたバンプ1掻部分の構成を
示す断面l、第4図は、本発明により得られた半導体素
子を基板に実装した半導体装置の一例を示す断面図、第
5図及び第6図は、従来のバンプ電極の構成例を示す断
面図である。 図において、lは加熱板、2は半導体ウェハ、3は電極
バッド、4はハンダ細線導出用ガイド、5はハンダ細線
、6はクランパー、7はハンダ溶融部、7aはハンダバ
ンプ、11は第1クランパー、12は第2クランパー、
13は下地電極、14はパッシベーション膜を示す。 特許出願人 オリンパス光学工業株式会社第1図 (A) 1ニア1!熱板 (B) 第1図 (C) (D) 第2図 (A) (B) 第2図 (C) (D)

Claims (1)

  1. 【特許請求の範囲】 1、電極パッド上にバンプ電極を備えた半導体素子の製
    造方法において、酸化防止雰囲気中で、半導体素子の電
    極パッド上に該電極パッドサイズと同等又は細い径のハ
    ンダ細線を一定量溶融させ、ハンダバンプ電極を形成す
    ることを特徴とするバンプ電極を備えた半導体素子の製
    造方法。 2、電極パッド上にバンプ電極を備えた半導体素子の製
    造方法において、酸化防止雰囲気中で、ハンダ細線の一
    部をクランプし、該ハンダ細線の先端を加熱してある半
    導体素子の電極パッド上に一定量降下させてハンダ細線
    の先端部を溶融し、ハンダバンプ電極を形成することを
    特徴とするバンプ電極を備えた半導体素子の製造方法。 3、半導体素子の電極パッド面上に、予めAu、Cr、
    Cu、Sn、Ni、Tiの少なくとも1種類以上の金属
    を蒸着又はメッキすることにより金属層を形成すること
    を特徴とする請求項1又は2記載のバンプ電極を備えた
    半導体素子の製造方法。 4、半導体素子の電極パッドを、予め硝酸、硫酸、塩酸
    、リン酸、オレイン酸、パルミチン酸、ステアリン酸、
    酪酸、レジン、炭酸ソーダ、ホウフッ化亜鉛、ホウフッ
    化カドミウム、ヒドラジンの少なくとも1種類を含む溶
    液で洗浄することを特徴とする請求項1又は2記載のバ
    ンプ電極を備えた半導体素子の製造方法。
JP63083170A 1988-04-06 1988-04-06 バンプ電極を備えた半導体素子の製造方法 Pending JPH01256154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63083170A JPH01256154A (ja) 1988-04-06 1988-04-06 バンプ電極を備えた半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63083170A JPH01256154A (ja) 1988-04-06 1988-04-06 バンプ電極を備えた半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH01256154A true JPH01256154A (ja) 1989-10-12

Family

ID=13794800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63083170A Pending JPH01256154A (ja) 1988-04-06 1988-04-06 バンプ電極を備えた半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH01256154A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124277A (en) * 1990-01-10 1992-06-23 Mitsubishi Denki Kabushiki Kaisha Method of ball bonding to non-wire bonded electrodes of semiconductor devices
JP2008047928A (ja) * 2007-09-06 2008-02-28 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124277A (en) * 1990-01-10 1992-06-23 Mitsubishi Denki Kabushiki Kaisha Method of ball bonding to non-wire bonded electrodes of semiconductor devices
JP2008047928A (ja) * 2007-09-06 2008-02-28 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法

Similar Documents

Publication Publication Date Title
US6163463A (en) Integrated circuit chip to substrate interconnection
US5090119A (en) Method of forming an electrical contact bump
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
US5284796A (en) Process for flip chip connecting a semiconductor chip
US3724068A (en) Semiconductor chip packaging apparatus and method
JP3730412B2 (ja) 半導体集積回路装置およびその製造方法
JPH088278B2 (ja) 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JPS63119552A (ja) Lsiチツプ
JPH06151701A (ja) 半導体装置の製造方法
JPH0626227B2 (ja) 半導体チツプの装着方法
AU653945B2 (en) Attaching integrated circuits to circuit boards
JPH01256154A (ja) バンプ電極を備えた半導体素子の製造方法
JPH01202830A (ja) バンプ電極を備えた半導体素子とその製造方法及びその半導体素子を用いた半導体装置
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
KR100499336B1 (ko) 플립칩 패키지소자와 제조방법
JP3553246B2 (ja) Icカード用icモジュールの製造方法、icモジュールの製造方法
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JPH04127547A (ja) Lsi実装構造体
JP3021508B2 (ja) 導電突起の形成方法
JPH04334035A (ja) 半田ワイヤとそのワイヤを使用した半田バンプの形成方法
JPH11289146A (ja) 複合配線材及びその製造方法
JP3674550B2 (ja) 半導体装置
JPS61117846A (ja) 接合用金属突起の製造方法